CN105304708B - 碳化硅半导体元件 - Google Patents

Abstract

本发明提供了一种碳化硅半导体元件，利用为碳化硅的基板形成金属氧化物半导体场效应晶体管反向并联结型势垒肖特基二极管的整合结构。

Description

碳化硅半导体元件

技术领域

本发明涉及一种半导体功率元件，尤其指一种碳化硅半导体功率元件。

背景技术

半导体功率元件在特性上，要求在设计的耐压(击穿电压，breakdown voltage)，应具备尽量小的导通电阻、低反向漏电流、以及较快的开关速度，以减少操作时的导通损耗(conduction loss)及切换损耗(switching loss)。碳化硅(silicon carbide，SiC)由于具有宽能隙(bandgap，Eg＝3.26eV)、高临界崩溃电场强度(2.2MV/cm)及高热导系数(4.9W/cm-K)等特性，被认为是功率开关元件的较好材料。而在相同崩溃电压条件下，以碳化硅为基材制成的功率元件的耐压层(低掺杂浓度的漂移层(drift layer))厚度仅为硅(Si)功率元件厚度的十分之一；且理论上的导通电阻可达硅的数百分之一。

然而碳化硅因其宽能隙，使碳化硅金属氧化物半导体场效晶体管(SiC MOSFET)的本体二极管(body diode)导通的临界电压约为3V，造成切换时逆向电流回流时产生较大的功率损耗，且限制切换速度。除此之外，碳化硅在沉积漂移层时所产生的外延基面差排(basal plane dislocation)，在本体二极管导通时会因为载流子的复合(recomibination)而扩张成堆积缺陷(stacking fault)，严重时可造成SiC MOSFET失效。因此SiC MOSFET在应用上，经常会以共封装的方式外部并联一个肖特基二极管(Schottkydiode)，以提高操作速度、降低切换损失并避免堆积缺陷扩张所造成的可靠度问题。

除了以外部的方式并联外，例如在美国发明专利公开第US 6979863号中，即公开整合肖特基二极管的碳化硅金属氧化物半导体场效晶体管(SiC MOSFET)，然而，上述的SiCMOSFET，源极金属与肖特基金属相邻，在工艺上需使用额外的光罩，分别制作源极接触与肖特基接触，此外为避免该源极金属因制作上的误差与漂移层接触，而造成SiC MOSFET的反向漏电，需要预留较大的设计准则容许范围以避免良率不好，这样，将影响SiC MOSFET单位面积上的有效栅极宽度(gate width)，与元件的电流密度，提高成本。

发明内容

本发明的主要目的在于不使用额外的光罩下，提供一种整合肖特基二极管的SiCMOSFET元件，并具有较好的面积利用效率。

为了达到上述目的，本发明提供一种碳化硅半导体元件，包括基板、漂移层、多个掺杂区域、栅极介电层、栅电极、层间介电层、多个源极开口、多个结开口(接面开口，junction opening)、多个栅极开口、第一金属层以及第二金属层。

该基板具有n型重掺杂；该漂移层设置于该基板上并具有相比于该基板的n型轻掺杂；该掺杂区域间隔设置于该漂移层，该掺杂区域间形成结型场效应(结型场效应晶体管，JFET，junction field effect transistor)区域，该掺杂区域各自包括p型阱、设置于该p型阱中的n型重掺杂区以及位于该p型阱中且被该n型重掺杂区所环绕的p型重掺杂区；该栅极介电层设置于该漂移层上；该栅电极设置于该栅极介电层上；该层间介电层设置于该栅极介电层与该栅极上。

该源极开口穿过该层间介电层与该栅极介电层直至接触部分该n型重掺杂区与该p型重掺杂区，该源极开口之间被该栅电极与该层间介电层间隔；该结开口穿过该层间介电层与该栅极介电层直至接触该结型场效应区域与该掺杂区域，该结开口之间被该栅电极与该层间介电层间隔；该栅极开口穿过该层间介电层至该栅电极。而该第一金属层设置于该源极开口的底侧并与该n型重掺杂区及该p型重掺杂区形成欧姆接触，该第二金属则包含第一部分与第二部分，该第一部分覆盖该结开口及该源极开口而与该第一金属层电连接，并与该结型场效应区域形成肖特基接触，该第二部分覆盖该栅极开口并与该第一部分电绝缘。

为了达到上述目的，本发明提供另一种碳化硅半导体元件，包括基板、漂移层、多个第一掺杂区域、多个第二掺杂区域、栅极介电层、栅电极、层间介电层、多个源极开口、多个结开口、多个栅极开口、第一金属层以及第二金属层。

该基板具有n型重掺杂；该漂移层设置于该基板上并具有相比于该基板的n型轻掺杂；该第一掺杂区域设置于该漂移层，并各自包括第一p型阱、设置于该第一p型阱中的第一n型重掺杂区以及位于该第一p型阱中且被该第一n型重掺杂区所环绕的第一p型重掺杂区；该第二掺杂区域与该第一掺杂区域间隔设置于该漂移层，该第一掺杂区域与该第二掺杂区域间形成结型场效应区域，该第二掺杂区域各自包括环绕非p型阱区的第二p型阱、环绕该非p型阱区且至少与一部分的该第二p型阱重叠(重迭)的第二p型重掺杂区；该栅极介电层设置于该漂移层上；该栅电极设置于该栅极介电层上；该层间介电层设置于该栅极介电层与该栅极上。

该源极开口穿过该层间介电层与该栅极介电层直至接触该第一n型重掺杂区与该第一p型重掺杂区，该源极开口之间被该栅电极与该层间介电层间隔；该结开口穿过该层间介电层与该栅极介电层直至接触该第二掺杂区域，该结开口之间被该栅电极与该层间介电层间隔；该栅极开口穿过该层间介电层至该栅电极。而该第一金属层设置于该源极开口的底侧并与该第一n型重掺杂区及该第一p型重掺杂区形成欧姆接触，该第二金属层则包含第一部分与第二部分，该第一部分覆盖该结开口及该源极开口而与该第一金属层电连接，并与该非p型阱区形成肖特基接触，该第二部分覆盖该栅极开口并与该第一部分电绝缘。

这样，本发明通过将该源极开口与该结开口分隔设置，并使该第一金属层形成于该源极开口的底侧仅与该n型重掺杂区(或该第一n型重掺杂区)及该p型重掺杂区(或该第一p型重掺杂区)形成该欧姆接触，而避免在工艺上容易因为工艺误差使该第一金属层与具有n型轻掺杂的该漂移层接触而短路的情形发生，提高制作的良率。

附图说明

图1为本发明的俯视示意图。

图2A为本发明第一实施例在图1的X区域的放大示意图。

图2B为图2A的A-A剖面示意图。

图2C为图2A的B-B剖面示意图。

图2D为本发明另一个实施例在图2A的A-A剖面的示意图。

图3A为本发明第一实施例在图1的Y区域的放大示意图。

图3B为图3A的C-C剖面示意图。

图4为本发明第二实施例在图1的X区域的放大示意图。

图5为图4的D-D剖面示意图。

具体实施方式

有关本发明的详细说明及技术内容，现就结合附图说明如下：

请结合参照图1、图2A至图2C、图3A及图3B所示，图1为本发明的俯视示意图，图2A为本发明第一实施例在图1的X区域的放大示意图，图2B为图2A的A-A剖面示意图，图2C为图2A的B-B剖面示意图，图3A为本发明第一实施例在图1的Y区域放大示意图，图3B为图3A的C-C剖面示意图，本发明为一种碳化硅半导体元件1，包括基板10、漂移层11、多个掺杂区域20、栅极介电层41、栅电极42、层间介电层43、多个源极开口51、多个结开口52、多个栅极开口53、第一金属层61以及第二金属层62。

请参照图2B所示，该基板10在这里为4H-碳化硅基板，并具有浓度大于1E18cm^-3的n型重掺杂，该漂移层11设置于该基板10上，并具有浓度相比于该基板10低的n型轻掺杂，例如浓度为介于1E14cm^-3至1E17cm^-3之间，该掺杂区域20分别间隔排列于该漂移层11内，并各自包括p型阱21、n型重掺杂区22以及p型重掺杂区23，该p型阱21具有小于1E19cm^-3的掺杂浓度，该n型重掺杂区22具有大于1E19cm^-3的掺杂浓度，为设置于该p型阱21中，该p型重掺杂区23具有大于1E19cm^-3的掺杂浓度，其被该n型重掺杂区22所环绕并与该p型阱21接触，在此实施例中，为n型的掺杂可植入磷(phosphorous)或氮(nitrogen)，为p型的掺杂可植入铝(aluminum)或硼(boron)，而所使用的能量可介于10keV至1400keV之间。另外，在另一个实施例中，如图2D所示，该p型重掺杂区23还可由该p型阱21与该n型重掺杂区22所环绕，且该p型重掺杂区23至少与一部分的该p型阱21重叠。

继续参照图2B，该掺杂区域20之间形成结型场效应区域30，该栅极介电层41设置于该漂移层11上，而可为氧化硅、含氮的氧化硅、氧化铝等材料，以热氧化、化学气相沉积(CVD)或原子层沉积(ALD)等方式制成。该栅电极42设置于该栅极介电层41上，可对应于该结型场效应区域30之上，该栅电极42的材质例如可为以磷为掺质(掺杂剂)的n型重掺杂多晶硅(poly-Si)或以硼为掺质的p型重掺杂多晶硅。至于该层间介电层43为设置于该栅极介电层41与该栅电极42上，其材质可为TEOS(四乙基原硅酸盐，tetra-ethyl-ortho-silicate)、BPSG(硼磷硅酸盐玻璃，硼磷硅玻璃，boro-phospho-silicate-glass)、氮氧化物(Oxynitride)、USG(未掺杂的硅酸盐玻璃，未掺杂的硅玻璃，undoped silicate glass)、SRN(富硅氮化物，silicon rich nitride)等。

该源极开口51以蚀刻方式形成，该源极开口51穿过该层间介电层43与该栅极介电层41，直至接触该n型重掺杂区22与该p型重掺杂区23，而对应于该掺杂区域20之上，该源极开口51与另一源极开口51之间被该栅电极42与该层间介电层43间隔。请结合图2C所示，该结开口52同样以蚀刻方式形成，穿过该层间介电层43与该栅极介电层41直至接触该结型场效应区域30与该掺杂区域20，该结开口52对应于该结型场效应区域30之上，且该结开口52彼此之间被该栅电极42与该层间介电层43间隔。请结合参照图3A及图3B所示，该栅极开口53穿过该层间介电层43至该栅电极42，在此实施例中，该栅极开口53也以蚀刻方式形成，而对应于该栅电极42之上，在此，该栅电极42与该漂移层11之间，还设有场氧化层(Fieldoxide)44。

而该第一金属层61设置于该源极开口51的底侧，其材质可为镍、钛、铝或其组合所形成的硅化物(silicides)，在此以物理气相沉积或化学气相沉积方式再施以退火(annealing)等方式所形成，该第一金属层61在该源极开口51的该底侧与该n型重掺杂区22及该p型重掺杂区23接触，而形成欧姆接触。该第二金属层62的材质可为钛、钼、镍、铝、硅化钛、硅化钼、硅化镍、硅化铝、氮化钛、铝-铜(AlCu)合金及铝硅铜合金等，为使用物理气相沉积或化学气相沉积方式形成，该第二金属层62则包含第一部分621与第二部分622，该第一部分621覆盖该结开口52及该源极开口51，其在该源极开口51中与该第一金属层61接触而电连接，而在该结开口52中与该结型场效应区域30形成肖特基接触，至于该第二部分622则覆盖该栅极开口53并与该第一部分621不接触而电绝缘。

在第一实施例中，该碳化硅半导体元件1还包括漏极(汲极)70，该漏极70设置于该基板10远离该漂移层11的一侧，据此，该碳化硅半导体元件即可形成金属氧化物半导体场效应晶体管反向并联一结型势垒(能障)肖特基二极管的整合结构。

另外，如图2A所示，在第一实施例中，该碳化硅半导体元件1以一个四边形的该p型阱21位于中心及四个为四分之一圆角四边形的该结开口52各位于角落的设计，形成一个单位晶胞(cell)而有效利用该元件面积，但并不以此为限制，该单位晶胞还可以为正方形、六边形或长条形等。该结开口52的俯视形状除了以圆角四边形为例，还可以为三边形、六边形、八边形或圆形等，可依实际的元件面积进行设计调整。

接着，请结合参照图4及图5所示，图4为本发明第二实施例在图1的X区域的放大示意图，图5为图4的D-D剖面示意图，为达到上述目的，本发明提供另一种碳化硅半导体元件1，包括基板10、漂移层11、多个第一掺杂区域20a、结型场效应区域30、多个第二掺杂区域20b、栅极介电层41、栅电极42、层间介电层43、多个源极开口51、多个结开口52、多个栅极开口53、第一金属层61以及第二金属层62。

在第二实施例中，该单位晶胞以六边形为例，但不以此为限制，单位晶胞还可以为正方形、四边形或长条形等。

该基板10在此为4H-碳化硅基板，并具有浓度大于1E18cm^-3的n型重掺杂，该漂移层11设置于该基板10上，并具有浓度相比于该基板10低的n型轻掺杂，例如浓度为介于1E14cm^-3至1E17cm^-3之间。

该第一掺杂区域20a与该第二掺杂区域20b分别间隔排列于该漂移层11，该结型场效应区域30形成于这些第一掺杂区域20a与这些第二掺杂区域20b之间。该第一掺杂区域20a各自包括第一p型阱21a、第一n型重掺杂区22a以及第一p型重掺杂区23a，该第一n型重掺杂区22a设置于该第一p型阱21a中，该第一p型重掺杂区23a被该第一n型重掺杂区所环绕并与该第一p型阱21a接触。该第二掺杂区域20b各自包括第二p型阱21b、第二n型重掺杂区22b以及第二p型重掺杂区23b，该第二p型阱21b环绕非p型阱区31，该第二n型重掺杂区22b设置于该第二p型阱21b中，该第二p型重掺杂区23b与至少一部分的该第二p型阱21b重叠并与该第二n型重掺杂区22b相邻，且延伸至该非p型阱区31。还需说明的是，此实施例虽然包含该第二n型重掺杂区22b，但在另一种实施例中，也可不含有该第二n型重掺杂区22b，并不影响该碳化硅半导体元件1的操作。而该第一掺杂区域20a与该第二掺杂区域20b之中的掺杂浓度、掺杂能量，可对应参考该掺杂区域20的掺杂浓度与掺杂能量，在此不另行赘述。

该栅极介电层41设置于该漂移层11上，而可为氧化硅、含氮的氧化硅、氧化铝等材料，以热氧化、化学气相沉积(CVD)或原子层沉积(ALD)等方式制成。该栅电极42设置于该栅极介电层41上，可对应于该结型场效应区域30之上，该栅电极42的材质例如可为以磷为掺质的n型重掺杂多晶硅(poly-Si)或以硼为掺质的p型重掺杂多晶硅。至于该层间介电层43为设置于该栅极介电层41与该栅极上，其材质可为TEOS(四乙基原硅酸盐，tetra-ethyl-ortho-silicate)、BPSG(硼磷硅酸盐玻璃，硼磷硅玻璃，boro-phospho-silicate-glass)、氮氧化物(Oxynitride)、USG(未掺杂的硅酸盐玻璃，未掺杂的硅玻璃，undoped silicateglass)、SRN(富硅氮化物，silicon rich nitride)等，另外，在第二实施例中，该栅极开口53的位置与相关结构，与第一实施例相同，可参照图3A及图3B，在此则不再赘述。

据此，相比于第一实施例，第二实施例的该源极开口51穿过该层间介电层43与该栅极介电层41，直至接触该第一n型重掺杂区22a与该第一p型重掺杂区23a，而对应于该第一掺杂区域20a之上，该源极开口51之间被该栅电极42与该层间介电层43间隔；该结开口52穿过该层间介电层43与该栅极介电层41直至接触该第二掺杂区域20b的该第二p型重掺杂区23b与该非p型阱区31，该结开口52之间被该栅电极42与该层间介电层43间隔；该栅极开口53穿过该层间介电层43至该栅电极42。

而该第一金属层61设置于该源极开口51的该底侧，与该第一n型重掺杂区22a及该第一p型重掺杂区23a形成欧姆接触，该第二金属层62则包含第一部分621与第二部分622，该第一部分621覆盖该结开口52及该源极开口51，而与该第一金属层61电连接，并与该非p型阱区31形成肖特基接触，该第二部分622覆盖该栅极开口53并与该第一部分621不接触而电绝缘。还需说明的是，形成该源极开口51、该结开口52、该栅极开口53的工艺方式，以及该第一金属层61、该第二金属层62的材质，可对应参考第一实施例，在此不另行说明。

综上所述，由于本发明通过将该源极开口与该结开口分隔设置，在工艺顺序上，可先进行该源极开口的工艺以及形成该第一金属层，随后再同时进行该栅极开口与该结开口的制作，之后再形成该第二金属层，而可通过该第二金属层在该结开口与碳化硅形成良好的肖特基接触(Schottky contact)，而且，还可使该第一金属层形成于该源极开口的该底侧仅与该n型重掺杂区(或该第一n型重掺杂区)及该p型重掺杂区(或该第一p型重掺杂区)形成该欧姆接触，而避免在工艺上容易因为工艺误差使该第一金属层与具n型轻掺杂的该漂移层接触而短路的情形发生，提高制作的良率，因此本发明具有进步性及符合申请发明专利的条件。

以上已将本发明做详细说明，但以上所述，仅为本发明的较好的实施例，不应当限定本发明实施的范围。即，凡是根据本发明申请范围所作的等效变化与修饰等，都应仍然属于本发明的专利涵盖范围内。

Claims (15)

1.一种碳化硅半导体元件，其特征在于，包括：

具有n型重掺杂的基板；

设置于所述基板上并具有相比于所述基板的n型轻掺杂的漂移层；

多个掺杂区域间隔设置于所述漂移层，其中任二个所述掺杂区域间形成结型场效应区域，所述掺杂区域各自包括p型阱、设置于所述p型阱中的n型重掺杂区以及位于所述p型阱中且被所述n型重掺杂区所环绕的p型重掺杂区；

设置于所述漂移层上的栅极介电层；

设置于所述栅极介电层上的栅电极；

设置于所述栅极介电层与所述栅电极上的层间介电层；

多个穿过所述层间介电层与所述栅极介电层直至接触部分所述n型重掺杂区与所述p型重掺杂区的源极开口，所述源极开口之间被所述栅电极与所述层间介电层间隔；

多个穿过所述层间介电层与所述栅极介电层直至接触所述结型场效应区域与所述掺杂区域的结开口，所述结开口之间被所述栅电极与所述层间介电层间隔，且任一个所述结开口与任一个相邻的所述源极开口之间被所述栅电极与所述层间介电层间隔；

多个穿过所述层间介电层至所述栅电极的栅极开口；

设置于每一个所述源极开口的底侧的第一金属层，所述第一金属层在所述源极开口中与所述n型重掺杂区及所述p型重掺杂区接触而形成欧姆接触；以及

包含第一部分与第二部分的第二金属层，所述第一部分覆盖所述源极开口及所述结开口，其中，所述第一部分在每一个所述源极开口中与所述第一金属层接触而电连接，而所述第一部分在每一个所述结开口中与所述结型场效应区域接触而形成肖特基接触，所述第二部分覆盖所述栅极开口并与所述第一部分电绝缘。

2.根据权利要求1所述的碳化硅半导体元件，其特征在于，所述p型重掺杂区被所述p型阱与所述n型重掺杂区所环绕，并至少与一部分的所述p型阱重叠。

3.根据权利要求1所述的碳化硅半导体元件，其特征在于，所述基板包含4H-碳化硅基板。

4.根据权利要求1所述的碳化硅半导体元件，其特征在于，所述第一金属层可选自镍、钛、铝及其组合所组成组的金属所形成的硅化物。

5.根据权利要求1所述的碳化硅半导体元件，其特征在于，所述第二金属层可选自钛、钼、镍、铝、硅化钛、硅化钼、硅化镍、硅化铝、氮化钛、铝-铜(AlCu)合金及铝硅铜合金所组成的组。

6.根据权利要求1所述的碳化硅半导体元件，其特征在于，所述p型阱之外轮廓具有选自正方形、长方形或六边形的俯视形状。

7.根据权利要求1所述的碳化硅半导体元件，其特征在于，所述结开口具有选自四边形、六边形、八边形或圆形的俯视形状。

8.一种碳化硅半导体元件，其特征在于，包括：

具有n型重掺杂的基板；

设置于所述基板上并具有相比于所述基板的n型轻掺杂的漂移层；

多个设置于所述漂移层的第一掺杂区域，所述第一掺杂区域各自包括第一p型阱、设置于所述第一p型阱中的第一n型重掺杂区以及位于所述第一p型阱中且被所述第一n型重掺杂区所环绕的第一p型重掺杂区；

多个与所述第一掺杂区域间隔设置于所述漂移层的第二掺杂区域，每一个所述第一掺杂区域与每一个所述第二掺杂区域间形成结型场效应区域，所述第二掺杂区域各自包括环绕非p型阱区的第二p型阱、环绕所述非p型阱区且至少与一部分的所述第二p型阱重叠的第二p型重掺杂区；

设置于所述漂移层上的栅极介电层；

设置于所述栅极介电层上的栅电极；

设置于所述栅极介电层与所述栅电极上的层间介电层；

多个穿过所述层间介电层与所述栅极介电层直至接触部分所述第一n型重掺杂区与所述第一p型重掺杂区的源极开口，所述源极开口之间被所述栅电极与所述层间介电层间隔；

多个穿过所述层间介电层与所述栅极介电层直至接触部分所述第二掺杂区域的结开口，所述结开口之间被所述栅电极与所述层间介电层间隔，且任一个所述结开口与任一个相邻的所述源极开口之间被所述栅电极与所述层间介电层间隔；

多个穿过所述层间介电层至所述栅电极的栅极开口；

设置于每一个所述源极开口的底侧的第一金属层，所述第一金属层在所述源极开口中与所述第一n型重掺杂区及所述第一p型重掺杂区接触而形成欧姆接触；以及

包含第一部分与第二部分的第二金属层，所述第一部分覆盖所述源极开口及所述结开口，其中，所述第一部分在每一个所述源极开口中与所述第一金属层接触而电连接，而所述第一部分在每一个所述结开口中与所述非p型阱区接触而形成肖特基接触，所述第二部分覆盖所述栅极开口并与所述第一部分电绝缘。

9.根据权利要求8所述的碳化硅半导体元件，其特征在于，所述第一p型重掺杂区被所述第一p型阱与所述第一n型重掺杂区所环绕，并至少与一部分的所述第一p型阱重叠。

10.根据权利要求8所述的碳化硅半导体元件，其特征在于，所述第二掺杂区域还包含位于所述第二p型阱中并与所述第二p型重掺杂区相邻的第二n型重掺杂区。

11.根据权利要求8所述的碳化硅半导体元件，其特征在于，所述基板包含4H-碳化硅基板。

12.根据权利要求8所述的碳化硅半导体元件，其特征在于，所述第一金属层可选自镍、钛、铝及其组合所组成组的金属所形成的硅化物。

13.根据权利要求8所述的碳化硅半导体元件，其特征在于，所述第二金属层可选自钛、钼、镍、铝、硅化钛、硅化钼、硅化镍、硅化铝、氮化钛、铝-铜(AlCu)合金及铝铜硅化物所组成的组。

14.根据权利要求8所述的碳化硅半导体元件，其特征在于，所述第一p型阱与所述第二p型阱之外轮廓各自具有选自正方形、长方形或六边形的俯视形状。

15.根据权利要求8所述的碳化硅半导体元件，其特征在于，所述结开口具有选自四边形、六边形、八边形或圆形的俯视形状。