CN111799327B - 半导体功率器件 - Google Patents
半导体功率器件 Download PDFInfo
- Publication number
- CN111799327B CN111799327B CN201910279189.5A CN201910279189A CN111799327B CN 111799327 B CN111799327 B CN 111799327B CN 201910279189 A CN201910279189 A CN 201910279189A CN 111799327 B CN111799327 B CN 111799327B
- Authority
- CN
- China
- Prior art keywords
- well region
- well
- power device
- semiconductor power
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 75
- 239000000758 substrate Substances 0.000 claims abstract description 41
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 28
- 229910052751 metal Inorganic materials 0.000 claims description 24
- 239000002184 metal Substances 0.000 claims description 24
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 21
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 17
- 229910052757 nitrogen Inorganic materials 0.000 claims description 14
- 238000002955 isolation Methods 0.000 claims description 10
- 230000002093 peripheral effect Effects 0.000 claims 1
- 230000005684 electric field Effects 0.000 abstract description 31
- 230000015556 catabolic process Effects 0.000 abstract description 19
- 239000000463 material Substances 0.000 description 33
- 230000002035 prolonged effect Effects 0.000 description 24
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 7
- 229910052698 phosphorus Inorganic materials 0.000 description 7
- 239000011574 phosphorus Substances 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 125000006850 spacer group Chemical group 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- -1 or the like Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000003153 chemical reaction reagent Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
Abstract
本发明提供了半导体功率器件。该半导体功率器件包括衬底、外延层、阱区、栅极和JFET区，所述阱区包括：多个第一阱区，多个所述第一阱区间隔分布，且每个所述第一阱区在所述衬底上的正投影为圆形；第二阱区，每个所述第一阱区与所述第二阱区之间具有间隙，每个所述间隙构成一个所述JFET区，每个所述JFET区在所述衬底上的正投影为圆环形，且每个所述圆环形的环宽相等。该半导体功率器件的结构中不存在击穿薄弱点，可以承受较高的电场强度，使用寿命长，可靠性好。
Description
技术领域
本发明涉及半导体技术领域，具体地，涉及半导体功率器件。
背景技术
在相关技术中，半导体功率器件中的元胞通常为方形。图1和图2分别为相关技术中的半导体功率器件的平面结构示意图(图1，图1中仅示出阱区203和JFET区204)和A-A处、B-B处的剖面结构示意图(图2)，该半导体功率器件包括衬底201、外延层202、阱区203、JFET区204、源极205、绝缘栅介质层206、栅极207、绝缘介质隔离层208、源极金属层209以及漏极金属层210。如图1所示，位于B-B处的JFET区的宽度L1是位于A-A处的JFET区的宽度D1的1.414倍。由于B-B处的JFET区的宽度L1大于A-A处的JFET区的宽度D1，因此位于B-B方向上的绝缘栅介质层206将会承受更高的电场强度，因而在半导体功率器件中，B-B处会成为结构中电场的击穿薄弱点，从而造成半导体功率器件的可靠性较差。
因而，现有的半导体功率器件的相关技术仍有待改进。
发明内容
本发明旨在至少在一定程度上解决相关技术中的技术问题之一。为此，本发明的一个目的在于提出一种结构中不存在击穿薄弱点、可以承受较高的电场强度、使用寿命长、或者可靠性好的半导体功率器件。
在本发明的一个方面，本发明提供了一种半导体功率器件。根据本发明的实施例，该半导体功率器件包括衬底、外延层、阱区、栅极和JFET区，所述阱区包括：多个第一阱区，多个所述第一阱区间隔分布，且每个所述第一阱区在所述衬底上的正投影为圆形；第二阱区，每个所述第一阱区与所述第二阱区之间具有间隙，每个所述间隙构成一个所述JFET区，每个所述JFET区在所述衬底上的正投影为圆环形，且每个所述圆环形的环宽相等。发明人发现，该半导体功率器件的结构中不存在击穿薄弱点，可以承受较高的电场强度，使用寿命长，可靠性好。
附图说明
图1显示了相关技术中的半导体功率器件的平面结构示意图。
图2显示了图1中的半导体功率器件的A-A处和B-B处的截面结构示意图。
图3显示了本发明一个实施例的半导体功率器件的平面结构示意图。
图4显示了图3实施例中的半导体功率器件在A-A处的截面结构示意图。
图5显示了图3实施例中的半导体功率器件在B-B处的截面结构示意图。
图6显示了本发明另一个实施例的半导体功率器件的平面结构示意图。
图7显示了图6实施例中的半导体功率器件在B-B处的截面结构示意图。
图8显示了本发明又一个实施例的半导体功率器件的平面结构示意图。
图9显示了本发明再一个实施例的半导体功率器件的平面结构示意图。
附图标记：
201、401：衬底 202、402：外延层 203：阱 区4031：第一阱区 4032：第二阱区4032a：第一子阱区 4032b：第二子阱区 204、404：JFET区 205、405：源极 206、406：绝缘栅介质层 207、407：栅极 208、408：绝缘介质隔离层 209、409：源极金属层 210、410：漏极金属层
具体实施方式
下面详细描述本发明的实施例。下面描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。实施例中未注明具体技术或条件的，按照本领域内的文献所描述的技术或条件或者按照产品说明书进行。所用试剂或仪器未注明生产厂商者，均为可以通过市购获得的常规产品。
在本发明的一个方面，本发明提供了一种半导体功率器件。根据本发明的实施例，参照图3、图4和图5(需要说明的是，在图3中仅示出了阱区和JFET区404的结构，并未示出其他结构)，该半导体功率器件包括衬底401、外延层402、阱区、栅极407和JFET区404，所述阱区包括：多个第一阱区4031，多个所述第一阱区4031间隔分布，且每个所述第一阱区4031在所述衬底401上的正投影为圆形；第二阱区4032，每个所述第一阱区4031与所述第二阱区4032之间具有间隙，每个所述间隙构成一个所述JFET区404，每个所述JFET区404在所述衬底401上的正投影为圆环形，且每个所述圆环形的环宽相等(换句话说，也就是每个JFET区在任一方向上的宽度均相等，例如图3中B-B方向上的L2和A-A方向上的D2，需要说明的是，此处的JFET区的宽度即是指JFET区两侧的阱区之间的最短距离)。发明人发现，由于所述JFET区404在所述衬底401上的正投影为圆环形，且每个所述圆环形的环宽相等，故在该半导体功率器件中，任一位置的绝缘栅介质层406承受的电场强度均相同，因而该半导体功率器件的结构中不存在击穿薄弱点，可以承受较高的电场强度，使用寿命长，可靠性好。
根据本发明的实施例，图4和图5分别示出了该半导体功率器件在A-A方向上和B-B方向上的截面结构示意图，具体地，参照图4和图5，该半导体功率器件包括：所述衬底401；所述外延层402，所述外延层402设置在所述衬底401的上表面上；所述阱区，所述阱区设置在所述外延层402的上表面上，如前所述，所述阱区包括多个第一阱区4031和第二阱区4032；所述JFET区404，所述JFET区404和所述阱区同层设置，且位于所述第一阱区4031和所述第二阱区4032之间；源极405，所述源极405嵌设在所述第一阱区4031和第二阱区4032的上表面上；绝缘栅介质层406，所述绝缘栅介质层406设置在所述JFET区404、部分所述第二阱区4032、部分所述第二阱区4032中的所述源极405、部分所述第一阱区4031和部分所述第一阱区4031中的源极405的上表面上；栅极407，所述栅极407设置在所述绝缘栅介质层406的上表面上；绝缘介质隔离层408，所述绝缘介质隔离层408设置在所述栅极407和部分第一阱区4031中的源极405的上表面上；源极金属层409，所述源极金属层409设置在所述绝缘介质隔离层408、未被所述绝缘介质隔离层408覆盖的所述第一阱区4031和所述源极405的上表面上；以及漏极金属层410，所述漏极金属层410设置在所述衬底401的下表面上。由此，该半导体功率器件可以承受更高的电场强度，使用寿命进一步增长，可靠性进一步变好。
根据本发明的实施例，参照图6和图7，进一步地，所述第二阱区包括第一子阱区4032a和多个第二子阱区4032b，所述栅极407在所述衬底401上的正投影覆盖所述第一子阱区4032a在所述衬底401上的正投影，多个所述第二子阱区4032b间隔分布，且与所述第二子阱区4032b相邻的所述第一阱区4031沿所述第二子阱区4032b的外周线均匀分布。由此，该半导体功率器件可以承受更高的电场强度，使用寿命进一步增长，可靠性进一步变好。
根据本发明的实施例，每个所述第二子阱区4032b的外周均匀分布多个所述第一阱区4031。在本发明的一些实施例中，可以是每个所述第二子阱区4032b的外周均匀分布三个所述第一阱区4031(结构示意图参照图8)；在本发明的另一些实施例中，也可以是每个所述第二子阱区4032b的外周均匀分布四个所述第一阱区4031(结构示意图参照图6)；在本发明的又一些实施例中，还可以是每个所述第二子阱区4032b的外周均匀分布六个所述第一阱区4031(结构示意图参照图9)。由此，较为易于形成阵列结构，且多个所述第一阱区4031之间易于排布，进一步使得该半导体功率器件可承受更高的电场强度，使用寿命进一步增长，可靠性进一步变好。
根据本发明的实施例，参照图6，在该半导体功率器件中，所述第一阱区4031在所述衬底上的正投影的直径H为5μm～15μm。在本发明的一些实施例中，所述第一阱区4031在所述衬底上的正投影的直径H可以具体是5μm、7μm、9μm、12μm或者15μm等。由此，可以使得该半导体功率器件的击穿电压与导通电阻均较为合适，击穿电压与导通电阻的相对大小也较优，所述直径H若超出前面所述的范围，则该半导体功率器件的击穿电压更高，但导通电阻也会相应增大。
根据本发明的实施例，参照图3，所述圆环形的环宽L2或D2为1μm～5μm。在本发明的一些实施例中，所述环宽L2或D2可以是具体是1μm、2μm、3μm、4μm或者5μm等。由此，可以使得该半导体功率器件的击穿电压与导通电阻均较为合适，击穿电压与导通电阻的相对大小也较优，所述环宽L2或D2若超出前面所述的范围，则该半导体功率器件的击穿电压更低，但导通电阻也会相应减小。
根据本发明的实施例，参照图6，相邻两个所述JFET区的距离y为2μm～5μm。在本发明的一些实施例中，相邻两个所述JFET区的距离可以具体是2μm、3μm、4μm或者5μm。由此，可以使得该半导体功率器件的击穿电压与导通电阻均较为合适，击穿电压与导通电阻的相对大小也较优，相邻两个所述JFET区的距离y超出前面所述的范围，则该半导体功率器件的击穿电压更高，但导通电阻也会相应增大。
根据本发明的实施例，参照图7，所述栅极407在所述衬底401上的正投影与所述第一阱区4031在所述衬底401上的正投影重叠部分的宽度x为1μm～3μm。在本发明的一些实施例中，所述重叠部分的宽度x可以具体为1μm、2μm或者3μm。由此，可以使得该半导体功率器件的击穿电压与导通电阻均较为合适，击穿电压与导通电阻的相对大小也较优，重叠部分的宽度x超出前面所述的范围，则该半导体功率器件的击穿电压更高，但导通电阻也会相应增大。
根据本发明的实施例，本发明所述的半导体功率器件的结构可以应用于各种材料的器件中，例如硅、二氧化硅或者碳化硅等。在本发明一些实施例中，所述半导体功率器件可以为碳化硅MOS器件。由此，由于碳化硅材料的击穿场强较低，因此本发明所述的结构特别适合用于碳化硅MOS器件，可以使得碳化硅MOS器件的结构中不存在击穿薄弱点，可以承受较高的电场强度，使用寿命显著增长，可靠性显著提高。
根据本发明的实施例，参照图3至图9，形成所述JFET区404的材料不受特别限制，在本发明的一些实施例中，形成所述JFET区404的材料可以为掺氮元素的碳化硅，掺氮浓度为1e14cm-3～1e18cm-3，进一步地，所述掺氮浓度可以是为5e16cm-3。在本发明的另一些实施例中，形成所述JFET区404的材料也可以为掺磷元素的碳化硅。由此，该半导体功率器件可以承受更高的电场强度，使用寿命进一步增长，可靠性进一步变好。
根据本发明的实施例，参照图3至图9，所述JFET区404的厚度可以是0.2μm～5μm(需要说明的是，本文中的“厚度”，均是指在图4、图5和图7中的上下方向的厚度)。在本发明的一些实施例中，所述JFET区404的厚度可以是0.2μm、0.5μm、1μm、2μm、3μm或者5μm等，进一步地，该JFET区404的厚度为1μm。由此，该半导体功率器件可以承受更高的电场强度，使用寿命进一步增长，可靠性进一步变好。
根据本发明的实施例，参照图3至图9，形成所述衬底401的材料不受特别限制，在本发明的一些实施例中，形成所述衬底401的材料可以为掺氮元素的碳化硅，掺氮浓度为1e17cm-3～1e21cm-3，进一步地，所述掺氮浓度可以是1e19cm-3。在本发明的另一些实施例中，形成所述衬底401的材料也可以为掺磷元素的碳化硅。由此，该半导体功率器件可以承受更高的电场强度，使用寿命进一步增长，可靠性进一步变好。
根据本发明的实施例，参照图3至图9，所述衬底401的厚度可以是10μm～400μm。在本发明的一些实施例中，所述衬底401的厚度可以是10μm、100μm、200μm、300μm、350μm或者400μm等，进一步地，该衬底401的厚度为350μm。由此，该半导体功率器件可以承受更高的电场强度，使用寿命进一步增长，可靠性进一步变好。
根据本发明的实施例，参照图3至图9，形成所述外延层402的材料不受特别限制，在本发明的一些实施例中，形成所述外延层402的材料可以为掺氮元素的碳化硅，掺氮浓度为1e14cm-3～1e17cm-3，进一步地，所述掺氮浓度可以是1e16cm-3。在本发明的另一些实施例中，形成所述外延层402的材料也可以为掺磷元素的碳化硅。由此，该半导体功率器件可以承受更高的电场强度，使用寿命进一步增长，可靠性进一步变好。
根据本发明的实施例，参照图3至图9，所述外延层402的厚度可以是3μm～100μm。在本发明的一些实施例中，所述外延层402的厚度可以是3μm、10μm、20μm、50μm、80μm或者100μm等，进一步地，该外延层402的厚度为10μm。由此，该半导体功率器件可以承受更高的电场强度，使用寿命进一步增长，可靠性进一步变好。
根据本发明的实施例，形成所述阱区的材料不受特别限制，在本发明的一些实施例中，形成所述阱区的材料可以为掺磷元素的碳化硅，掺磷浓度为1e15cm-3～1e19cm-3，进一步地，所述掺氮浓度可以是2e17cm-3。在本发明的另一些实施例中，形成所述阱区的材料也可以为掺氮元素的碳化硅。由此，该半导体功率器件可以承受更高的电场强度，使用寿命进一步增长，可靠性进一步变好。
根据本发明的实施例，所述阱区的厚度可以是0.2μm～5μm。在本发明的一些实施例中，所述阱区的厚度可以是0.2μm、0.5μm、1μm、2μm、3μm或者5μm等，进一步地，该阱区的厚度为1μm。由此，该半导体功率器件可以承受更高的电场强度，使用寿命进一步增长，可靠性进一步变好。
根据本发明的实施例，参照图3至图9，形成所述源极405的材料不受特别限制，在本发明的一些实施例中，形成所述源极405的材料可以为掺氮元素的碳化硅，掺氮浓度为1e18cm-3～1e21cm-3，进一步地，所述掺氮浓度可以是1e20cm-3。在本发明的另一些实施例中，形成所述源极405的材料也可以为掺磷元素的碳化硅。由此，该半导体功率器件可以承受更高的电场强度，使用寿命进一步增长，可靠性进一步变好。
根据本发明的实施例，参照图3至图9，所述源极405的厚度可以是0.1μm～2μm。在本发明的一些实施例中，所述源极405的厚度可以是0.1μm、0.12μm、0.13μm、0.15μm、0.18μm或者2μm等，进一步地，该源极405的厚度为0.3μm。由此，该半导体功率器件可以承受更高的电场强度，使用寿命进一步增长，可靠性进一步变好。
根据本发明的实施例，本领域技术人员可以理解，前面所述的衬底401、外延层402、和源极405属于同一导电类型，且与所述阱区的导电类型相反。例如，当形成所述衬底401、外延层402、和源极405的材料为掺氮元素的碳化硅时，形成所述述阱区的材料为掺磷元素的碳化硅；当形成所述衬底401、外延层402、和源极405的材料为掺磷元素的碳化硅时，形成所述述阱区的材料为掺氮元素的碳化硅。
根据本发明的实施例，参照图3至图9，形成所述绝缘栅介质层406的材料不受特别限制，在本发明的一些实施例中，形成所述绝缘栅介质层406的材料可以为二氧化硅。由此，该半导体功率器件可以承受更高的电场强度，使用寿命进一步增长，可靠性进一步变好。
根据本发明的实施例，参照图3至图9，所述绝缘栅介质层406的厚度可以是0.02μm～0.5μm。在本发明的一些实施例中，所述绝缘栅介质层406的厚度可以是0.02μm、0.05μm、0.1μm、0.15μm、0.2μm或者0.5μm等，进一步地，该源极区405的厚度为0.05μm。由此，该半导体功率器件可以承受更高的电场强度，使用寿命进一步增长，可靠性进一步变好。
根据本发明的实施例，参照图3至图9，形成所述栅极407的材料不受特别限制，在本发明的一些实施例中，形成所述栅极407的材料可以为掺杂多晶硅。由此，该半导体功率器件可以承受更高的电场强度，使用寿命进一步增长，可靠性进一步变好。
根据本发明的实施例，参照图3至图9，所述栅极407的厚度可以是0.2μm～3μm。在本发明的一些实施例中，所述栅极407的厚度可以是0.2μm、0.25μm、0.3μm、0.35μm、0.4μm或者0.5μm等，进一步地，该栅极407的厚度为0.5μm。由此，该半导体功率器件可以承受更高的电场强度，使用寿命进一步增长，可靠性进一步变好。
根据本发明的实施例，参照图3至图9，形成所述绝缘介质隔离层408的材料不受特别限制，在本发明的一些实施例中，形成所述绝缘介质隔离层408的材料可以为二氧化硅、氮化硅等绝缘材料。由此，该半导体功率器件可以承受更高的电场强度，使用寿命进一步增长，可靠性进一步变好。
根据本发明的实施例，参照图3至图9，所述绝缘介质隔离层408的厚度可以是0.2μm～3μm。在本发明的一些实施例中，所述绝缘介质隔离层408的厚度可以是0.2μm、0.3μm、0.5μm、1μm、2μm或者3μm等，进一步地，该绝缘介质隔离层408的厚度为1μm。由此，该半导体功率器件可以承受更高的电场强度，使用寿命进一步增长，可靠性进一步变好。
根据本发明的实施例，参照图3至图9，形成所述源极金属层409的材料不受特别限制，在本发明的一些实施例中，形成所述源极金属层409的材料可以为金属，例如铝、金、银等，也可以是多层金属的复合层。由此，该半导体功率器件可以承受更高的电场强度，使用寿命进一步增长，可靠性进一步变好。
根据本发明的实施例，参照图3至图9，所述源极金属层409的厚度可以是1μm～10μm。在本发明的一些实施例中，所述源极金属层409的厚度可以是1μm、2μm、4μm、6μm、8μm或者10μm等，进一步地，该源极金属层409的厚度为4μm。由此，该半导体功率器件可以承受更高的电场强度，使用寿命进一步增长，可靠性进一步变好。
根据本发明的实施例，参照图3至图9，形成所述漏极金属层410的材料不受特别限制，在本发明的一些实施例中，形成所述漏极金属层410的材料可以为金属，例如铝、金、银等，也可以是多层金属的复合层。由此，该半导体功率器件可以承受更高的电场强度，使用寿命进一步增长，可靠性进一步变好。
根据本发明的实施例，参照图3至图9，所述漏极金属层410的厚度可以是0.5μm～10μm。在本发明的一些实施例中，所述漏极金属层410的厚度可以是0.5μm、1μm、4μm、6μm、8μm或者10μm等，进一步地，该漏极金属层410的厚度为1μm。由此，该半导体功率器件可以承受更高的电场强度，使用寿命进一步增长，可靠性进一步变好。
在本发明的描述中，需要理解的是，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。
Claims (9)
1.一种半导体功率器件，包括衬底、外延层、阱区、栅极和JFET区，其特征在于，所述阱区包括：
多个第一阱区，多个所述第一阱区间隔分布，且每个所述第一阱区在所述衬底上的正投影为圆形；
第二阱区，每个所述第一阱区与所述第二阱区之间具有间隙，每个所述间隙构成一个所述JFET区，每个所述JFET区在所述衬底上的正投影为圆环形，且每个所述圆环形的环宽相等；
所述第二阱区包括第一子阱区和多个第二子阱区，所述栅极在所述衬底上的正投影覆盖所述第一子阱区在所述衬底上的正投影，多个所述第二子阱区间隔分布，且与所述第二子阱区相邻的所述第一阱区沿所述第二子阱区的外周线均匀分布。
2.根据权利要求1所述的半导体功率器件，其特征在于，每个所述第二子阱区的外周均匀分布三个所述第一阱区。
3.根据权利要求1所述的半导体功率器件，其特征在于，每个所述第二子阱区的外周均匀分布四个所述第一阱区。
4.根据权利要求1所述的半导体功率器件，其特征在于，每个所述第二子阱区的外周均匀分布六个所述第一阱区。
5.根据权利要求1所述的半导体功率器件，其特征在于，满足以下条件的至少之一：
所述第一阱区在所述衬底上的正投影的直径为5μm～15μm；
所述环宽为1μm～5μm；
相邻两个所述JFET区的距离为2μm～5μm；
所述栅极在所述衬底上的正投影与所述第一阱区在所述衬底上的正投影重叠部分的宽度为1μm～3μm。
6.根据权利要求1所述的半导体功率器件，其特征在于，形成所述JFET区的材料为掺氮元素的碳化硅，掺氮浓度为1e14 cm-3～1e18 cm-3。
7.根据权利要求6所述的半导体功率器件，其特征在于，所述掺氮浓度为5e16 cm-3。
8.根据权利要求1所述的半导体功率器件，其特征在于，包括：
所述衬底；
所述外延层，所述外延层设置在所述衬底的上表面上；
所述阱区，所述阱区设置在所述外延层的上表面上；
所述JFET区，所述JFET区和所述阱区同层设置，且位于所述第一阱区和所述第二阱区之间；
源极，所述源极嵌设在所述第一阱区和所述第二阱区的上表面上；
绝缘栅介质层，所述绝缘栅介质层设置在所述JFET区、部分所述第二阱区、部分所述第二阱区中的源极、部分所述第一阱区和部分所述第一阱区中的源极的上表面上；
栅极，所述栅极设置在所述绝缘栅介质层的上表面上；
绝缘介质隔离层，所述绝缘介质隔离层设置在所述栅极和部分所述第一阱区中的所述源极的上表面上；
源极金属层，所述源极金属层设置在所述绝缘介质隔离层、未被所述绝缘介质隔离层覆盖的所述第一阱区和所述源极的上表面上；以及
漏极金属层，所述漏极金属层设置在所述衬底的下表面上。
9.根据权利要求1所述的半导体功率器件，其特征在于，所述半导体功率器件为碳化硅MOS器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910279189.5A CN111799327B (zh) | 2019-04-09 | 2019-04-09 | 半导体功率器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910279189.5A CN111799327B (zh) | 2019-04-09 | 2019-04-09 | 半导体功率器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111799327A CN111799327A (zh) | 2020-10-20 |
| CN111799327B true CN111799327B (zh) | 2024-04-12 |
Family
ID=72805428
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910279189.5A Active CN111799327B (zh) | 2019-04-09 | 2019-04-09 | 半导体功率器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111799327B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101517744A (zh) * | 2006-09-22 | 2009-08-26 | 英特尔公司 | 用于深亚微米制造工艺的对称双极结型晶体管 |
| WO2011089861A1 (ja) * | 2010-01-19 | 2011-07-28 | パナソニック株式会社 | 半導体装置およびその製造方法 |
| CN104900695A (zh) * | 2014-03-03 | 2015-09-09 | 无锡华润上华半导体有限公司 | 功率结型场效应管及其制造方法 |
| CN105304708A (zh) * | 2014-07-31 | 2016-02-03 | 瀚薪科技股份有限公司 | 碳化硅半导体元件 |
| CN105590922A (zh) * | 2014-11-12 | 2016-05-18 | 富士电机株式会社 | 半导体装置 |
| CN106104806A (zh) * | 2013-09-20 | 2016-11-09 | 莫诺利斯半导体有限公司 | 高压mosfet器件及其制造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9324782B2 (en) * | 2012-01-06 | 2016-04-26 | Mitsubishi Electric Corporation | Semiconductor device |
| US10062749B2 (en) * | 2013-06-18 | 2018-08-28 | Monolith Semiconductor Inc. | High voltage semiconductor devices and methods of making the devices |
-
2019
- 2019-04-09 CN CN201910279189.5A patent/CN111799327B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101517744A (zh) * | 2006-09-22 | 2009-08-26 | 英特尔公司 | 用于深亚微米制造工艺的对称双极结型晶体管 |
| WO2011089861A1 (ja) * | 2010-01-19 | 2011-07-28 | パナソニック株式会社 | 半導体装置およびその製造方法 |
| CN106104806A (zh) * | 2013-09-20 | 2016-11-09 | 莫诺利斯半导体有限公司 | 高压mosfet器件及其制造方法 |
| CN104900695A (zh) * | 2014-03-03 | 2015-09-09 | 无锡华润上华半导体有限公司 | 功率结型场效应管及其制造方法 |
| CN105304708A (zh) * | 2014-07-31 | 2016-02-03 | 瀚薪科技股份有限公司 | 碳化硅半导体元件 |
| CN105590922A (zh) * | 2014-11-12 | 2016-05-18 | 富士电机株式会社 | 半导体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111799327A (zh) | 2020-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5396756B2 (ja) | 半導体装置 | |
| JP5224289B2 (ja) | 半導体装置 | |
| WO2013161753A1 (ja) | 半導体装置および半導体装置の製造方法 | |
| US9412809B2 (en) | Semiconductor device and manufacturing method thereof | |
| CN104078502A (zh) | 半导体功率器件及其制作方法 | |
| JP5758824B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| WO2016158015A1 (ja) | 半導体装置 | |
| CN103370792A (zh) | 绝缘栅极型半导体装置 | |
| KR20080037725A (ko) | 종단 구조체 | |
| JP2003174169A (ja) | 半導体装置 | |
| JP5388487B2 (ja) | 高耐圧半導体装置 | |
| JP5017877B2 (ja) | 半導体装置 | |
| WO2004032244A1 (ja) | 半導体装置、半導体装置の製造方法 | |
| JP2006269633A (ja) | 電力用半導体装置 | |
| JP2003078138A (ja) | 半導体装置 | |
| JP4972293B2 (ja) | 半導体装置およびその製造方法 | |
| JP4122113B2 (ja) | 高破壊耐量電界効果型トランジスタ | |
| CN111799327B (zh) | 半导体功率器件 | |
| JP2013201287A (ja) | パワー半導体装置 | |
| JP2006041123A (ja) | 半導体装置 | |
| JPH01270346A (ja) | 半導体装置 | |
| JP7371724B2 (ja) | 半導体装置とその製造方法 | |
| JP3551251B2 (ja) | 絶縁ゲート型電界効果トランジスタ及びその製造方法 | |
| JP2022088500A (ja) | 半導体装置 | |
| JP4632797B2 (ja) | 半導体装置、半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: 518119 No.1 Yan'an Road, Kuiyong street, Dapeng New District, Shenzhen City, Guangdong Province Applicant after: BYD Semiconductor Co.,Ltd. Address before: 518119 No.1 Yan'an Road, Kuiyong street, Dapeng New District, Shenzhen City, Guangdong Province Applicant before: BYD Semiconductor Co.,Ltd. Address after: 518119 No.1 Yan'an Road, Kuiyong street, Dapeng New District, Shenzhen City, Guangdong Province Applicant after: BYD Semiconductor Co.,Ltd. Address before: 518119 No.1 Yan'an Road, Kuiyong street, Dapeng New District, Shenzhen City, Guangdong Province Applicant before: SHENZHEN BYD MICROELECTRONICS Co.,Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |