JP5017877B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5017877B2 JP5017877B2 JP2006031887A JP2006031887A JP5017877B2 JP 5017877 B2 JP5017877 B2 JP 5017877B2 JP 2006031887 A JP2006031887 A JP 2006031887A JP 2006031887 A JP2006031887 A JP 2006031887A JP 5017877 B2 JP5017877 B2 JP 5017877B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor
- semiconductor region
- conductivity type
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 86
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 41
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 40
- 125000005842 heteroatom Chemical group 0.000 claims description 37
- 230000005684 electric field Effects 0.000 claims description 34
- 239000000758 substrate Substances 0.000 claims description 24
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 11
- 239000012535 impurity Substances 0.000 claims description 6
- 229910002601 GaN Inorganic materials 0.000 claims description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 2
- 229910003460 diamond Inorganic materials 0.000 claims description 2
- 239000010432 diamond Substances 0.000 claims description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 2
- 230000002093 peripheral effect Effects 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 32
- 210000004027 cell Anatomy 0.000 description 18
- 230000015556 catabolic process Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 1
- 210000002421 cell wall Anatomy 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
本発明の第一の実施の形態例について図1〜図6で説明する。
N−型SiCドレイン領域2とN+型のヘテロ半導体領域3とのヘテロ接合部に隣接しゲート絶縁膜4を介してゲート電極5が配設されている。N+型のヘテロ半導体領域3はソース電極7に直接接続される。基板領域1の裏面にはドレイン電極10が電気的に低抵抗でオーミック接続されている。ゲート電極5は層間絶縁膜6によりソース電極7とは絶縁分離されている。
本発明の第二の実施の形態例を図7で説明する。ヘテロ半導体領域3の下に位置するN−型SiCドレイン領域2においては、溝部が形成され、その溝をP+型ヘテロ半導体18が埋めている構造になっている。このP+型ヘテロ半導体18はP+型のヘテロ半導体からなる接続部19を介してソース電極7に接続される。このような構成とすることで、P+型ヘテロ半導体18とN−型SiCドレイン領域2との間に形成されたヘテロ接合ではヘテロ界面の障壁高さがN型ヘテロ半導体の場合と比較して大きくなるため、より低リークで高耐圧な接合が得られる。このヘテロ界面からの空乏層が伸張し、ゲート電極下電界緩和層9からの空乏層との効果と相まって、逆方向リーク電流が抑制される。素子オン時の特性は第一の実施の形態例と同等である。
本発明の第三の実施の形態例を図8で説明する。ヘテロ半導体領域3の下に位置するN−型SiCドレイン領域2においては、溝部が形成され、その溝をショットキー電極20が埋めている構造になっている。このような構成とすることで、ショットキー界面からの空乏層が伸張し、ゲート電極下の電界緩和層9からの空乏層との効果と相まって、逆方向リーク電流が抑制される。素子オン時の特性は第一の実施の形態例と同等である。
Claims (4)
- 第一導電型の半導体基体と、該半導体基体にヘテロ接合するヘテロ半導体領域と、前記半導体基体と前記ヘテロ半導体領域とのヘテロ接合部に隣接しゲート絶縁膜を介して配設されたゲート電極と、前記半導体基体に接続するドレイン電極と、前記ヘテロ半導体領域に接続するソース電極とを備え、
前記ゲート電極に前記ゲート絶縁膜を介して対向する、前記半導体基体の表面の一部に形成された第二導電型の半導体領域と、前記ゲート絶縁膜と前記ヘテロ半導体領域と前記半導体基体とが互いに接する3重接点とを有する半導体装置において、
前記第二導電型の半導体領域の表面における不純物濃度は、前記ゲート電極からの電界により該表面に反転層を形成する濃度であり、
前記第二導電型の半導体領域が前記ソース電極と電気的に接続され、
前記第二導電型の半導体領域と前記3重接点との距離は、前記第二導電型の半導体領域と前記半導体基体との接合によるビルトインポテンシャルに起因する空乏層が到達する距離より短いことを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、
前記ソース電極と前記ヘテロ半導体領域とを接続する第一のコンタクト領域を中心とし、前記ゲート電極の一部分を周辺部に含む基本単位セルの複数個が平面的に配置され、互いに並列接続され、
前記第二導電型の半導体領域と前記ソース電極とを接続する第二のコンタクト領域が、隣合う2つ以上の前記基本単位セルの間、または、隣合う3つ以上の前記基本単位セルの共通接点を中心とする位置に設けられていることを特徴とする半導体装置。 - 請求項1または2に記載の半導体装置において、前記半導体基体が炭化珪素、窒化ガリウムまたはダイヤモンドからなることを特徴とする半導体装置。
- 請求項1乃至3のいずれかに記載の半導体装置において、前記ヘテロ半導体領域は単結晶シリコン、多結晶シリコン、アモルファスシリコンのいずれかからなることを特徴とする半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006031887A JP5017877B2 (ja) | 2006-02-09 | 2006-02-09 | 半導体装置 |
US11/701,429 US7714352B2 (en) | 2006-02-09 | 2007-02-02 | Hetero junction semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006031887A JP5017877B2 (ja) | 2006-02-09 | 2006-02-09 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007214303A JP2007214303A (ja) | 2007-08-23 |
JP5017877B2 true JP5017877B2 (ja) | 2012-09-05 |
Family
ID=38492473
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006031887A Expired - Fee Related JP5017877B2 (ja) | 2006-02-09 | 2006-02-09 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5017877B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6996796B2 (ja) | 2018-10-29 | 2022-01-17 | ロボセンサー技研株式会社 | センサ電線およびセンサ回路 |
JP7099769B2 (ja) | 2018-10-29 | 2022-07-12 | ロボセンサー技研株式会社 | センサ電線 |
JP7217060B2 (ja) | 2021-12-09 | 2023-02-02 | ロボセンサー技研株式会社 | センサ電線 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5417790B2 (ja) | 2007-12-04 | 2014-02-19 | 日産自動車株式会社 | 半導体装置 |
JP6593294B2 (ja) * | 2016-09-28 | 2019-10-23 | トヨタ自動車株式会社 | 半導体装置 |
JP7089329B2 (ja) * | 2018-11-13 | 2022-06-22 | 株式会社豊田中央研究所 | 半導体装置とその製造方法 |
CN112234095B (zh) * | 2020-09-30 | 2023-07-18 | 济南星火技术发展有限公司 | 含有增强元胞设计的功率mosfet器件 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3826828B2 (ja) * | 2001-11-27 | 2006-09-27 | 日産自動車株式会社 | 炭化珪素半導体を用いた電界効果トランジスタ |
JP3620513B2 (ja) * | 2002-04-26 | 2005-02-16 | 日産自動車株式会社 | 炭化珪素半導体装置 |
JP4039376B2 (ja) * | 2004-03-09 | 2008-01-30 | 日産自動車株式会社 | 半導体装置 |
JP2005303027A (ja) * | 2004-04-13 | 2005-10-27 | Nissan Motor Co Ltd | 半導体装置 |
-
2006
- 2006-02-09 JP JP2006031887A patent/JP5017877B2/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6996796B2 (ja) | 2018-10-29 | 2022-01-17 | ロボセンサー技研株式会社 | センサ電線およびセンサ回路 |
JP7099769B2 (ja) | 2018-10-29 | 2022-07-12 | ロボセンサー技研株式会社 | センサ電線 |
JP7217060B2 (ja) | 2021-12-09 | 2023-02-02 | ロボセンサー技研株式会社 | センサ電線 |
Also Published As
Publication number | Publication date |
---|---|
JP2007214303A (ja) | 2007-08-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6919159B2 (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
JP5565461B2 (ja) | 半導体装置 | |
US8039346B2 (en) | Insulated gate silicon carbide semiconductor device and method for manufacturing the same | |
US7700971B2 (en) | Insulated gate silicon carbide semiconductor device | |
JP5011681B2 (ja) | 半導体装置 | |
US20170141223A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
JP5739813B2 (ja) | 半導体装置 | |
JP2023101007A (ja) | 絶縁ゲート型半導体装置の製造方法 | |
CN116013974A (zh) | 半导体装置 | |
JP5017877B2 (ja) | 半導体装置 | |
JP2018110164A (ja) | 半導体装置 | |
JP2005011846A (ja) | 半導体装置 | |
US7714352B2 (en) | Hetero junction semiconductor device | |
JP7155641B2 (ja) | 半導体装置 | |
JP2010232335A (ja) | 絶縁ゲートバイポーラトランジスタ | |
JP2019220727A (ja) | 半導体装置 | |
JP2014127547A (ja) | 半導体装置の製造方法 | |
US20190252543A1 (en) | Semiconductor device | |
JP4956776B2 (ja) | 半導体装置の製造方法 | |
JP7316746B2 (ja) | 半導体装置および半導体装置の製造方法 | |
CN112531013A (zh) | 半导体装置 | |
JP4131193B2 (ja) | 半導体装置 | |
JP2021044275A (ja) | 半導体装置 | |
KR101875638B1 (ko) | 반도체 소자 및 그 제조 방법 | |
JP2003031821A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081222 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20101018 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20101028 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120306 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120308 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120328 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120515 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120528 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5017877 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150622 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |