JP3620513B2 - 炭化珪素半導体装置 - Google Patents

炭化珪素半導体装置 Download PDF

Info

Publication number
JP3620513B2
JP3620513B2 JP2002125412A JP2002125412A JP3620513B2 JP 3620513 B2 JP3620513 B2 JP 3620513B2 JP 2002125412 A JP2002125412 A JP 2002125412A JP 2002125412 A JP2002125412 A JP 2002125412A JP 3620513 B2 JP3620513 B2 JP 3620513B2
Authority
JP
Japan
Prior art keywords
region
silicon carbide
polycrystalline silicon
semiconductor substrate
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002125412A
Other languages
English (en)
Other versions
JP2003318398A (ja
Inventor
佐一郎 金子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Priority to JP2002125412A priority Critical patent/JP3620513B2/ja
Publication of JP2003318398A publication Critical patent/JP2003318398A/ja
Priority to US10/860,093 priority patent/US7282739B2/en
Application granted granted Critical
Publication of JP3620513B2 publication Critical patent/JP3620513B2/ja
Priority to US11/822,922 priority patent/US7485895B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide

Description

【０００１】
【発明の属する技術分野】
本発明は、炭化珪素半導体を用いた電界効果トランジスタを有する炭化珪素半導体装置に関する。
【０００２】
【従来の技術】
炭化珪素（以下、ＳｉＣと記す）はバンドギャップが広く、また、最大絶縁破壊電界がシリコン（以下、Ｓｉと記す）と比較して一桁も大きい。さらに、ＳｉＣの自然酸化物はＳｉＯ２であり、Ｓｉと同様の方法により容易にＳｉＣの表面上に熱酸化膜を形成することができる。このため、ＳｉＣは電気自動車の高速／高電圧スイッチング素子、特に、高電力ユニ／バイポーラ素子として用いた際に、非常に優れた材料となることが期待される。
【０００３】
図２０は、従来のＳｉＣプレーナ型ＭＯＳＦＥＴ構造を示す断面図であり、例えば特開平１０−２３３５０３号公報に開示されている。
図に示すように、高濃度Ｎ型（以下、高濃度は＋、低濃度は−を用いて記載する）ＳｉＣ基板１０上に、Ｎ−型ＳｉＣエピタキシャル領域２０が形成されている。そして、エピタキシャル領域２０の表層部における所定領域には、Ｐ−型べース領域１５０、およびＮ＋型ソース領域１６０が形成されている。また、Ｎ−型ＳｉＣエピタキシャル領域２０の上には、ゲート絶縁膜３０を介してゲート電極４０が配置され、ゲート電極４０は層間絶縁膜１１０にて覆われている。Ｐ−型ベース領域１５０およびＮ＋型ソース領域１６０に接するようにソース電極８０が形成されるとともに、Ｎ＋型ＳｉＣ基板１０の裏面にはドレイン電極９０が形成されている。
【０００４】
このプレーナ型ＭＯＳＦＥＴの動作としては、ドレイン電極９０とソース電極８０との間に電圧が印加された状態で、ゲート電極４０に正の電圧が印加されると、ゲート電極４０に対向したＰ−型ベース領域１５０の表層に反転型のチャネル領域１００が形成され、ドレイン電極９０からソース電極８０へと電流を流すことが可能となる。また、ゲート電極４０に印加された電圧を取り去ることによってドレイン電極９０とソース電極８０との間は電気的に絶縁され、スイッチング機能を示すことになる。
【０００５】
【発明が解決しようとする課題】
しかしながら、図２０に示すようなＳｉＣプレーナ型ＭＯＳＦＥＴでは、ゲート絶縁膜３０と反転型のチャネル領域１００との界面に不完全な結晶構造、すなわち、多量の界面準位が存在することが知られている（Ｖ． Ｖ． Ａｆａｎａｓｅｖ， Ｍ． Ｂａｓｓｌｅｒ， Ｇ． Ｐｅｎｓｌ ａｎｄ Ｍ． Ｓｃｈｕｌｚ， Ｐｈｙｓ． Ｓｔａｔ． Ｓｏｌ． （Ａ） １６２（１９９７）３２１．）。 このため、ゲート電極４０に電圧を印加して形成した、チャネル領域１００の表層の反転型チャネルに多量の界面準位が存在し、これらが電子トラップとして働くため、チャネル移動度を大きくすることができず、結果的にＳｉＣプレーナ型ＭＯＳＦＥＴのオン抵抗が高くなるという問題があった。
【０００６】
本発明は、上記のごとき従来技術の問題を解決するためになされたものであり、低オン抵抗の高耐圧電界効果トランジスタを提供することを目的とする。特に、ノーマリオフの電圧駆動型で、製造工程の簡単な炭化珪素半導体装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記課題を解決するため、本発明においては特許請求の範囲に記載するような構成をとる。
【０００８】
すなわち、請求項１記載の炭化珪素半導体装置は、第一導電型の炭化珪素半導体基体と、該半導体基体上にヘテロ接合するヘテロ半導体領域と、前記半導体基体と前記ヘテロ半導体領域との接合部に隣接してゲート絶縁膜を介して配設されたゲート電極と、前記半導体基体に設けられた第一導電型のドレイン電極と、前記ヘテロ半導体領域に接触するソース電極とを備えたことを特徴とする（実施の形態１〜４に対応）。
【０００９】
また、請求項２記載の炭化珪素半導体装置は、請求項１記載の炭化珪素半導体装置において、前記ゲート電極に前記ゲート絶縁膜を介して対向する前記半導体基体の表面の一部に、第二導電型の半導体領域が形成されていることを特徴とする（実施の形態２〜４に対応）。
【００１０】
また、請求項３記載の炭化珪素半導体装置は、第一導電型の炭化珪素半導体基体と、該半導体基体に形成された溝と、該溝内に充填された、前記半導体基体とヘテロ接合するヘテロ半導体領域と、前記半導体基体と前記ヘテロ半導体領域との接合部に隣接してゲート絶縁膜を介して配設されたゲート電極と、前記半導体基体に設けられた第一導電型のドレイン電極と、前記ヘテロ半導体領域に接触するソース電極とを備えたことを特徴とする（実施の形態５〜９に対応）。
【００１１】
また、請求項４記載の炭化珪素半導体装置は、請求項３記載の炭化珪素半導体装置において、前記半導体基体の一部に、前記ヘテロ半導体領域に接続するように、第二導電型の半導体領域が形成されていることを特徴とする（実施の形態６に対応）。
【００１２】
また、請求項５記載の炭化珪素半導体装置は、第一導電型の炭化珪素半導体基体と、該半導体基体上にヘテロ接合するヘテロ半導体領域と、該ヘテロ半導体領域を深さ方向に貫通して前記半導体基体に達するように形成された溝と、該溝内に絶縁膜を介して充填されるゲート電極と、前記ヘテロ半導体領域に接触するソース電極と、前記半導体基体に設けられた第一導電型のドレイン電極とを備えたことを特徴とする（実施の形態８、９に対応）。
【００１３】
また、請求項６記載の炭化珪素半導体装置は、請求項１ないし５のいずれか記載の炭化珪素半導体装置において、前記ゲート電極に前記ゲート絶縁膜を介して対向する前記半導体基体の一部に、前記半導体基体と濃度が異なる第二の第一導電型の半導体領域が形成されており、該第二の第一導電型の半導体領域が前記ヘテロ半導体領域に接触していることを特徴とする（実施の形態４、７に対応）。
【００１４】
また、請求項７記載の炭化珪素半導体装置は、請求項１ないし６のいずれか記載の炭化珪素半導体装置において、前記ヘテロ半導体領域が不純物濃度の異なる領域を持つことを特徴とする（実施の形態３、５、７に対応）。
【００１５】
また、請求項８記載の炭化珪素半導体装置は、請求項１ないし７のいずれか記載の炭化珪素半導体装置において、前記ヘテロ半導体領域が、シリコンまたはアモルファスシリコンまたは多結晶シリコンの少なくとも１つからなることを特徴とする（実施の形態１〜９に対応）。
【００１６】
【発明の効果】
請求項１記載の発明によれば、
▲１▼ゲート電極に正の電圧を印加してヘテロ接合のエネルギー障壁の厚さを薄くすれば、その薄くなった障壁をキャリアが通過することができる（トンネル現象）。すなわち、ドレインに正の電圧を印加した状態で、ゲート電極からの電界によりエネルギー障壁の厚さを制御し、この半導体装置を流れる主電流を制御できる。それゆえ、本発明による半導体装置では、ＭＯＳＦＥＴにおけるチャネル構造（図２０のチャネル領域１００）が存在しないので、その分、オン抵抗が低くなり、しかも電圧駆動型素子としてＭＯＳＦＥＴと同様に使用することができる。
【００１７】
▲２▼また、本半導体装置は、基本となる素子構造の作製において、炭化珪素半導体基体への伝導度制御が必要でなく、その製造工程が簡単である。伝導度制御が必要ないということは、例えば炭化珪素半導体基体ヘイオン注入したイオンを活性化させるための１７００℃程度の高温アニール等も行わなくて済むため、製造工程の負荷を減らすことができるとともに、高温アニールで生じる表面荒れ等の問題も回避することができる。
【００１８】
▲３▼さらに、例えばＭＯＳＦＥＴにおけるウェル領域（図２０のＰ−型べース領域１５０）および該ウェル領域のコンタクト領域が必要ないので、このような素子構造に比べ微細化に好都合である（実施の形態１〜４に対応）。
【００１９】
請求項２記載の発明によれば、ゲート電極にゲート絶縁膜を介して対向する半導体基体の表面の一部に、第二導電型の半導体領域を形成することにより、ゲート絶縁膜に印加される電界が緩和されるので、ゲート絶縁膜の信頼性が向上する（実施の形態２〜４に対応）。
【００２０】
請求項３記載の発明によれば、半導体基体に設けた溝内にヘテロ半導体領域を充填して、ヘテロ接合界面方向に対してゲート絶縁膜を直交させることで、ゲート電極からヘテロ接合界面までの電気力線の長さを短くすることができる。このため、ゲート電極からの電界によるエネルギー障壁の厚さの制御性をさらに向上させることができる。すなわち、低いゲート電圧で障壁のトンネル電流を流すことができ、ゲート電流によるエネルギー主電流の制御が容易になる（実施の形態５〜９に対応）。
【００２１】
請求項４記載の発明によれば、ヘテロ半導体領域に接続する第二導電型の半導体領域により、素子の耐圧がこの領域と、第一導電型の半導体基体とのダイオード逆方向耐圧で決まるように設計できるため、高耐圧素子が得られる（実施の形態６に対応）。
【００２２】
請求項５記載の発明によれば、トレンチゲート構造により素子の微細化が可能である（実施の形態８、９に対応）。
【００２３】
請求項６記載の発明によれば、ヘテロ半導体領域に接触するように形成する第二の第一導電型の半導体領域は、第一導電型の半導体基体よりも高濃度に形成される。このため、ヘテロ半導体領域と第二の半導体領域との拡散電位による、第二の半導体領域への空乏層の拡がりが小さくなり、エネルギー障壁の厚さが薄く形成される。その結果、低いゲート電圧で障壁のトンネル電流を流すことができ、ゲート電圧によるエネルギー主電流の制御が容易になる（実施の形態４、７に対応）。
【００２４】
請求項７記載の発明によれば、ヘテロ接合半導体領域内部で不純物濃度の異なる領域を任意に設定できるという利点があり、素子の応用範囲を広めることができる（実施の形態３、５、７に対応）。
【００２５】
請求頃８記載の発明によれば、炭化珪素半導体基体へヘテロ接合するヘテロ半導体領域を構成するシリコンまたはアモルファスシリコンまたは多結晶シリコンの材料は、炭化珪素よりもバンドギャップが小さく、炭化珪素とヘテロ接合を形成する。このため、請求項１ないし８のいずれか記載の炭化珪素半導体装置において、ヘテロ半導体領域にこれらの材料を用いると、上記記載の効果が得られやすい。また、シリコン、アモルファスシリコンまたは多結晶シリコンにおいては、炭化珪素基板上への堆積、または酸化、パターニング、選択的エッチング、選択的伝導度制御等が容易である（実施の形態１〜８に対応）。
【００２６】
【発明の実施の形態】
以下、本発明の実施の形態について図面に従って説明する。なお、以下の実施の形態では、ヘテロ半導体領域に多結晶シリコン（Ｐｏｌｙ−Ｓｉ）を用いた例で説明したが、ヘテロ半導体領域を形成する材料についてはこの限りではない。また、ここで用いられる炭化珪素（ＳｉＣ）のポリタイプは４Ｈが代表的であるが、６Ｈ、３Ｃ等その他のポリタイプでも構わない。さらに、本発明の主旨を逸脱しない範囲での変形を含むことは言うまでもない。
【００２７】
また、本実施の形態では、すべてドレイン電極を半導体基体裏面に形成し、ソース電極を基板表面に配置して電流を素子内部に縦方向に流す構造の炭化珪素半導体装置で説明したが、例えばドレイン電極をソース電極と同じく基板表面に配置して、電流を横方向に流す構造の電界効果トランジスタにおいても本発明が適用可能である。
【００２８】
実施の形態１
図１は、本発明による炭化珪素半導体装置の実施の形態１を示す図である。該図は、単位セルが２つ連続した構造を示す断面図である。実際には単位セルが多数並列接続されている。
【００２９】
ドレイン領域となるＮ＋型ＳｉＣ基板１０上に、Ｎ−型エピタキシャル領域２０が積層される。エピタキシャル領域２０上の所定領域には、Ｎ−型多結晶シリコン層６０が形成される。多結晶シリコン層６０とエピタキシャル領域２０とは、ヘテロ接合しており、接合界面にはエネルギー障壁が存在している。また、エピタキシャル領域２０と多結晶シリコン層６０との接合部に隣接して、ゲート絶縁膜３０を介したゲート電極４０が形成される。ゲート電極４０は、層間絶縁膜１１０に覆われる。多結晶シリコン層６０は、ソース電極８０に接続される。Ｎ＋型ＳｉＣ基板１０の裏面には、ドレイン電極９０が形成されている。
【００３０】
この炭化珪素半導体装置は、ソース電極８０を接地し、ドレイン電極９０に正の電圧Ｖｄを印加して使用する。そして、このとき、ゲート電極４０が接地されていると、素子の特性はＮ−型多結晶シリコン層６０とＳｉＣエピタキシャル領域２０とのヘテロ接合ダイオードの逆方向バイアス特性となる。すなわち、ドレイン電圧Ｖｄが十分に高い電圧Ｖｂになるまでは、ドレイン電極９０とソース電極８０との間に電流は流れない。しかし、ドレイン電圧ＶｄがＶｂを超えると、トンネル現象により急激に電流が流れ始める。一方で、ゲート電極４０に正電圧が印加されると、Ｎ−型多結晶シリコン層６０とＳｉＣエピタキシャル領域２０とのヘテロ接合界面に電界が作用し、電界集中によりヘテロ接合面がなすエネルギー障壁の厚さが薄くなる。その結果、ドレイン電圧Ｖｄが所定電圧Ｖｂ以下であってもトンネル現象が生じて電流が流れ始める。
【００３１】
つまり、本発明による炭化珪素半導体装置は、ドレイン電圧ＶｄをＶｂ以下に保ち、この状態にてゲート電極４０に正電圧を印加することにより、ドレイン電極９０とソース電極８０との間の電流制御を行うものである。
【００３２】
《ヘテロ接合特性》
次に、多結晶シリコンとＳｉＣとのヘテロ接合の特性について、図１７から１９を用いて詳細に説明する。図１７〜１９は、半導体のエネルギーバンド構造を示す図である。図中、左側がＮ−型シリコン、右側がＮ−型４Ｈ−ＳｉＣである。本実施の形態１では多結晶シリコンを用いているが、図中ではシリコンのエネルキーバンドを用いて説明する。
【００３３】
図１７は、両者が接触していない状態を示す。図中、シリコンの電子親和力をχ１、仕事関数（真空準位からフェルミ準位までのエネルギー）をφ１、フェルミエネルギー（伝導帯からフェルミ準位までのエネルギー）をδ１、バンドギャップをＥＧ１とした。同様に、４Ｈ−ＳｉＣの電子親和力をχ２、仕事関数をφ２、フェルミエネルギーをδ２、バンドギャップをＥＧ２としておく。
【００３４】
両者を接触させ、シリコンと４Ｈ−ＳｉＣのヘテロ接合を形成すると、エネルギーバンド構造は図１８のようになる。シリコンと４Ｈ−ＳｉＣとの接合面には、両者の電子親和力χの違いからエネルギー障壁△Ｅｃが存在する。
【００３５】
△Ｅｃ＝χ１−χ２ （１）
なお、簡単のため、ヘテロ接合界面において界面準位が存在しない場合の半導体ヘテロ接合、いわば、理想ヘテロ接合のエネルギー準位について考える。
【００３６】
さて、図１における半導体装置において、ゲート電極４０を接地した状態でドレイン電極９０に正の電圧Ｖｄを印加すると、Ｎ−型多結晶シリコン層６０とＮ−型４Ｈ−ＳｉＣエピタキシャル領域２０との接合界面のエネルギーバンド図は、おおよそ図１９の実線で示すようになる。４Ｈ−ＳｉＣエピタキシャル領域２０側には、ドレイン電圧Ｖｄに応じて空乏層が拡がる。一方で、多結晶シリコン層６０側の電子は、エネルギー障壁△Ｅｃを越えることができず、接合界面に電子が蓄積し、素子電流はほとんど流れない。そして、ＳｉＣエピタキシャル領域２０側に拡がる空乏層に見合う電気力線がこの電子の蓄積層で終端し、多結晶シリコン層６０側では電界がシールドされる。それゆえ、先に多結晶シリコン層６０がブレークダウンを起こすということはなく、ドレイン電圧Ｖｄが所定電圧Ｖｂになって初めてドレイン電極９０からソース電極８０へと急激に電流が流れ始める。
【００３７】
ゲート電極４０に正電圧が印加されると、Ｎ−型多結晶シリコン層６０とＳｉＣエピタキシャル領域２０とのヘテロ接合界面に電界が作用し、図１９の点線で示すようにヘテロ接合面がなすエネルギー障壁の厚さが薄くなる。このエネルギー障壁の厚さが１００Å程度と十分に薄くなると、トンネル現象により電子が障壁を通過し、その結果、ドレイン電圧Ｖｄが所定電圧Ｖｂ以下であってもトンネル現象が生じて電流が流れ始める。
【００３８】
以上説明してきたヘテロ接合特性は、半導体とショットキーメタルの接合特性、いわゆる、ショットキー接合特性によく似た性質を有している。しかし、例えば多結晶シリコンとＳｉＣのヘテロ接合特性は、以下に説明する点において、ショットキーメタルとＳｉＣの接合特性よりも優れた性質を有する。
【００３９】
多結晶シリコンとＳｉＣのヘテロ接合特性について、図１８でさらに詳しく説明する。
【００４０】
シリコンと４Ｈ−ＳｉＣを接触させると、４Ｈ−ＳｉＣ側からシリコン側へ電子が移動するため、シリコン側の接合界面には幅Ｗ１の電子の蓄積層が形成され、一方で、４Ｈ−ＳｉＣ側には幅Ｗ２の空乏層が形成されると仮定する。両接合界面に生じる拡散電位をＶＤ、シリコン側の拡散電位成分をＶ１、４Ｈ−ＳｉＣ側の拡散電位成分をＶ２とすると、ＶＤは両者のフェルミ準位のエネルギー差であるから、
ＶＤ＝（δ１＋△Ｅｃ−δ２）／ｑ （２）
ＶＤ＝Ｖ１＋Ｖ２ （３）
４Ｈ−ＳｉＣ側に形成される空乏層幅Ｗ２は、
Ｗ２＝｛（２・ε０・ε２・Ｖ２）／（ｑ・Ｎ２）｝１／２ （４）
ここでε０は真空中の誘電率、ε２は４Ｈ−ＳｉＣの比誘電率、Ｎ２は４Ｈ−ＳｉＣのイオン化不純物濃度を表す。なお、これらの式は、簡単のため理想的状態を考え、かつ、歪みの効果も考慮せずに、さらに、バンド不連続のモデルはＡｎｄｅｒｓｏｎの電子親和力に基づいたものである。
【００４１】
図１に示す本発明の半導体装置においては、図１９のようにエネルギー障壁の幅を、ゲート電極に電圧を印加することで狭くして主電流を制御する。このため式（４）で示したＷ２を大きくしてしまうと、ゲート電圧によるトンネル電流の制御が困難になってしまう。一方で、Ｗ２を薄くすると、低いゲート電圧で障壁のトンネル電流を流すことができ、ゲート電圧によるエネルギー主電流の制御が容易になる。しかしながら、素子の降伏電圧Ｖｂが小さくなり、高ドレイン耐圧素子が得られない。
【００４２】
式（４）において、Ｗ２はＶ２の関数であり、Ｖ２はヘテロ接合に生じる拡散電位ＶＤの４Ｈ−ＳｉＣ側の拡散電位成分であるから（式３）、ＶＤを大きくすればＶ２も大きくなるし、逆もそうである。そして、ＶＤはヘテロ接合する半導体のフェルミ準位のエネルギー差であるから、ヘテロ接合する半導体のイオン化不純物濃度を変えることで制御できる。
【００４３】
すなわち、例えば多結晶シリコンとＳｉＣのヘテロ接合においては、ＳｉＣ側に形成される空乏層幅Ｗ２を、多結晶シリコン中のイオン化不純物濃度を変えることで制御できる。その結果、所望のヘテロ接合耐圧を得つつゲート電圧によるトンネル電流の制御を行うことができるようにＷ２を変えることができる。これは、多結晶シリコンとＳｉＣのヘテロ接合の大きな利点である。
【００４４】
というのは、ショットキーメタルとＳｉＣとの接合では、ショットキーメタルの仕事関数が物質固有の値なので、Ｗ２を変えるためにはショットキーメタルの材料そのものを変えるしかないからである。
【００４５】
以上の説明は、Ｎ型多結晶シリコンおよびＮ型ＳｉＣを例にとって行ったが、Ｐ型多結晶シリコンとＮ型ＳｉＣを用いてもよい。また、Ｐ型多結晶シリコンとＰ型ＳｉＣを用いてもよい。
さらに、シリコンや多結晶シリコンに限らず、アモルファスシリコンを用いても構わない（請求項８に対応）。
【００４６】
《製造方法》
次に、本実施の形態１の炭化珪素半導体装置の製造方法の一例を、図１０（ａ）〜（ｃ）および図１１（ｄ）〜（ｆ）の断面図を用いて説明する。
まず、図１０（ａ）の工程においては、Ｎ＋型ＳｉＣ基板１０の上に、例えば不純物濃度が１０１４〜１０１８ｃｍ−３、厚さが１〜１００μｍのＮ−型ＳｉＣエピタキシャル領域２０が形成されている。
【００４７】
図１０（ｂ）の工程においては、エピタキシャル領域２０に対して犠牲酸化を行い、その犠牲酸化膜を除去した後に、多結晶シリコン層６０を厚さ例えば０．１〜１０μｍ程度、減圧ＣＶＤ法を用いて堆積する。その後、多結晶シリコン層６０に所望の不純物を導入し、Ｎ−型多結晶シリコン層６０とする。不純物の導入方法としては、堆積した多結晶シリコン層６０のさらに上に、高濃度にドーピングされたデポ膜を堆積し、６００〜１０００℃程度の熱処理により該デポ膜中の不純物を多結晶シリコン層６０中に熱拡散させるか、または、イオン注入により不純物を直接多結晶シリコン層６０中に導入してもよい。
【００４８】
図１０（ｃ）の工程においては、多結晶シリコン層６０のパターニングを行って、Ｎ−型多結晶シリコン層６０を形成する。
【００４９】
図１１（ｄ）の工程においては、例えばＣＶＤ酸化膜を堆積してゲート絶縁膜３０を形成し、ゲート絶縁膜３０上に再度多結晶シリコン層４０’を厚さ例えば０．１〜１０μｍ程度、減圧ＣＶＤ法を用いて堆積する。その後、多結晶シリコン層４０’に所望の不純物を導入する。
【００５０】
図１１（ｅ）の工程においては、多結晶シリコン層４０’のパターニングを行ってゲート電極４０を形成する。
【００５１】
なお、本実施の形態１では、多結晶シリコン層６０、４０’を堆積した後に、不純物を該多結晶シリコン層６０、４０’中にドーピングする例で説明したが、例えば多結晶シリコン層６０、４０’のパターニングを先に行ってから不純物をドーピングしてもよい。また、多結晶シリコン層におけるキャリアの移動度を向上させるために、例えばＮ−型多結晶シリコン層６０をアニールして、多結晶シリコン層６０を単結晶化または多結晶のグレインサイズを大きくしてもよい。なお、多結晶シリコン層６０にレーザー光を照射することにより結晶化させてもよい。
【００５２】
その後、層間絶縁膜１１０を形成して、そのパターニングを行い、例えばＨＦ溶液を用いて層間絶縁膜１１０およびゲート絶縁膜３０のエッチングを行ってコンタクトホールを開孔する。
【００５３】
図１１（ｆ）の工程においては、Ｎ−型多結晶シリコン層６０に接触するように例えば金属膜からなるソース電極８０を形成し、ＳｉＣ基板１０の裏面にドレイン電極９０として金属膜を蒸着し、例えば６００〜１３００℃程度で熱処理してオーミック電極とする。
このようにして図１に示す炭化珪素半導体装置が完成する。
【００５４】
すなわち、本実施の形態１の半導体装置は、第一導電型の炭化珪素半導体基体（Ｎ＋型ＳｉＣ基板１０とその上のＮ−型エピタキシャル領域２０）と、該半導体基体上にヘテロ接合するヘテロ半導体領域（Ｎ−型多結晶シリコン層６０）と、前記半導体基体と前記ヘテロ半導体領域との接合部に隣接してゲート絶縁膜（３０）を介して配設されたゲート電極（４０）と、前記半導体基体に設けられた第一導電型のドレイン電極（９０）と、前記ヘテロ半導体領域に接触するソース電極（８０）とを備えたことを特徴とする（請求項１に対応）。
【００５５】
この炭化珪素半導体装置においては、
▲１▼ゲート電極４０に正の電圧を印加してヘテロ接合のエネルギー障壁の厚さを薄くすれば、その薄くなった障壁をキャリアが通過することができる（トンネル現象）。すなわち、ドレインに正の電圧を印加した状態で、ゲート電極４０からの電界によりエネルギー障壁の厚さを制御し、この半導体装置を流れる主電流を制御できる。それゆえ、本実施の形態１による半導体装置では、ＭＯＳＦＥＴにおけるチャネル構造（図２０のチャネル領域１００）が存在しないので、その分、オン抵抗が低くなり、しかも電圧駆動型素子としてＭＯＳＦＥＴと同様に使用することができる。
【００５６】
▲２▼また、本実施の形態１の半導体装置は、基本となる素子構造の作製において、炭化珪素半導体基体への伝導度制御が必要でなく、その製造工程が簡単である。伝導度制御が必要ないということは、例えば炭化珪素半導体基体ヘイオン注入したイオンを活性化させるための１７００℃程度の高温アニール等も行わなくて済むため、製造工程の負荷を減らすことができるとともに、高温アニールで生じる表面荒れ等の問題も回避することができる。
【００５７】
▲３▼さらに、例えばＭＯＳＦＥＴにおけるウェル領域（図２０のＰ−型べース領域１５０）および該ウェル領域のコンタクト領域が必要ないので、このような素子構造に比べ微細化に好都合である。
【００５８】
実施の形態２
図２は、本発明の実施の形態２の炭化珪素半導体装置の構造を示す図１と同様の断面図である。図１の実施の形態１との構成上の相違は、ゲート絶縁膜３０の直下のＳｉＣエピタキシャル領域２０の部分に、Ｐ−型ＳｉＣ領域１２０を形成したことである。すなわち、ゲート電極４０にゲート絶縁膜３０を介して対向する半導体基体の表面の一部に、第二導電型の半導体領域（Ｐ−型ＳｉＣ領域１２０）が形成されている（請求項２に対応）。その結果、ドレイン電圧に対してゲート絶縁膜３０に印加される電界が緩和されるのでゲート絶縁膜３０の信頼性が向上する。
ただし、Ｐ−型ＳｉＣ領域１２０を形成するためには伝導度制御が必要になる。
【００５９】
実施の形態３
図３は、本発明の実施の形態３の炭化珪素半導体装置の構造を示す図１と同様の断面図である。図２の実施の形態２との構成上の相違は、多結晶シリコン層６０がゲート絶縁膜３０と隣接する領域をＮ＋型多結晶シリコン５０としたことである。すなわち、前記ヘテロ半導体領域が不純物濃度の異なる領域（Ｎ−型多結晶シリコン層６０とＮ＋型多結晶シリコン層５０）を持つことを特徴とする（請求項７に対応）。
【００６０】
Ｎ＋型多結晶シリコン層５０をＮ−型４Ｈ−ＳｉＣエピタキシャル領域２０にヘテロ接合させると、Ｎ−型多結晶シリコン層６０を接合させるよりも接合に生じる拡散電位ＶＤを小さくすることができる。それゆえ、Ｎ−型４Ｈ−ＳｉＣエピタキシャル領域２０に拡がる空乏層幅Ｗ２が小さくなり、低いゲート電圧で障壁のトンネル電流を流すことができるので、ゲート電圧によるエネルギー主電流の制御が容易になる。このとき、Ｎ＋型多結晶シリコン層５０とＮ−型４Ｈ−ＳｉＣエピタキシャル領域２０との接合の耐圧は低いが、Ｎ−型多結晶シリコン層６０の接合界面からＮ−型４Ｈ−ＳｉＣエピタキシャル領域２０へと拡がる空乏層で、Ｎ＋型多結晶シリコン層５０とＮ−型４Ｈ−ＳｉＣエピタキシャル領域２０との接合にかかる電界がシールドされるから、ドレイン耐圧の低下を防止することができる。
【００６１】
すなわち、本実施の形態３の炭化珪素半導体装置では、実施の形態２記載の効果に加え、ゲート電圧による素子主電流の制御性が向上するという効果が得られる。
【００６２】
実施の形態４
図４は、本発明の実施の形態４の炭化珪素半導体装置の構造を示す図１と同様の断面図である。図２の実施の形態２との構成上の相違は、Ｎ−型多結晶シリコン層６０とゲート絶縁膜３０の接合面端に、Ｎ−型ＳｉＣ領域１３０が形成されている点である。このＮ−型ＳｉＣ領域１３０は、Ｎ−型ＳｉＣエピタキシャル領域２０よりもイオン化不純物が高濃度となるように形成される。このため、Ｎ−型多結晶シリコン層６０とＮ−型ＳｉＣ領域１３０との接合界面から、拡散電位によってＮ−型ＳｉＣ領域１３０へと拡がる空乏層の幅が小さくなり、エネルギー障壁の厚さが薄く形成される。その結果、低いゲート電圧で障壁のトンネル電流を流すことができ、ゲート電圧によるエネルギー主電流の制御が容易になる。
【００６３】
すなわち、本実施の形態４の炭化珪素半導体装置は、前記ゲート電極に前記ゲート絶縁膜を介して対向する前記半導体基体の一部に、前記半導体基体と濃度が異なる第二の第一導電型の半導体領域（Ｎ−型ＳｉＣ領域１３０）が形成されており、該第二の第一導電型の半導体領域が前記ヘテロ半導体領域に接触していることを特徴とする（請求項６に対応）。
【００６４】
実施の形態５
図５は、本発明の実施の形態５の炭化珪素半導体装置を示す断面図である。該図は、単位セルが３つ連続した構造を示す断面図である。実際には単位セルが多数並列接続されている。
【００６５】
ドレイン領域となるＮ＋型ＳｉＣ基板１０上に、Ｎ−型エピタキシャル領域２０が積層される。エピタキシャル領域２０の所定領域には溝７０が形成され、溝７０の内部には、Ｎ−型多結晶シリコン層６０およびＮ＋型多結晶シリコン層５０が充填される。これらの多結晶シリコン層６０、５０とＳｉＣエピタキシャル領域２０とはヘテロ接合しており、接合界面にはエネルギー障壁が存在している。また、エピタキシャル領域２０とＮ＋型多結晶シリコン層５０との接合部に隣接して、ゲート絶縁膜３０を介したゲート電極４０が形成される。ゲート電極４０は層間絶縁膜１１０に覆われる。Ｎ＋型多結晶シリコン層６０は、ソース電極８０に接続される。Ｎ＋型ＳｉＣ基板１０の裏面には、ドレイン電極９０が形成されている。
【００６６】
この炭化珪素半導体装置の動作は、基本的に図１に示す実施の形態１と同様である。すなわち、ソース電極８０を接地し、ドレイン電極９０に正の電圧Ｖｄを印加して使用する。そして、このとき、ゲート電極４０が接地されていると、素子の特性はＮ−型多結晶シリコン層６０とＳｉＣエピタキシャル領域２０とのヘテロ接合ダイオードの逆方向バイアス特性となる。一方で、ゲート電極４０に正電圧が印加されると、Ｎ＋型多結晶シリコン５０とＳｉＣエピタキシャル領域２０とのヘテロ接合界面に電界が作用し、電界集中によりヘテロ接合面がなすエネルギー障壁の厚さが薄くなる。その結果、ドレイン電圧Ｖｄが所定電圧Ｖｂ以下であってもトンネル現象が生じて電流が流れ始める。
【００６７】
図１に示す実施の形態１と図５に示す実施の形態５との構造上の相違は、溝７０を形成し、その溝７０内にＮ−型多結晶シリコン層６０とＮ＋型多結晶シリコン層５０を充填している点である。
【００６８】
このように、多結晶シリコンとＳｉＣのヘテロ接合界面方向に対してゲート絶縁膜３０を直交させることで、ゲート電極４０からヘテロ接合界面までの電気力線の長さを短くすることができる。このため、ゲート電極４０からの電界によるエネルギー障壁の厚さの制御性をさらに向上させることができる。換言すれば、低いゲート電圧で障壁のトンネル電流を流すことができ、ゲート電流によるエネルギー主電流の制御が容易になる。
【００６９】
なお、このようにＮ＋型多結晶シリコン層５０とＮ−型多結晶シリコン層６０と濃度の異なる領域を設けているのは、Ｎ＋型多結晶シリコン層５０は低いゲート電圧でトンネル電流を流すため、Ｎ−型多結晶シリコン層６０は高ドレイン耐圧を得るためである。このようにヘテロ接合半導体領域内部で不純物濃度の異なる領域を任意に設定できるという利点は、素子特性を大きく向上させることができる。
【００７０】
《製造方法》
次に、本実施の形態５の炭化珪素半導体装置の製造方法の一例を、図１２（ａ）〜（ｃ）および図１３（ｄ）〜（ｆ）の断面図を用いて説明する。
まず、図１２（ａ）の工程においては、Ｎ＋型ＳｉＣ基板１０の上に、例えば不純物濃度が１０１４〜１０１８ｃｍ−３、厚さが１〜１００μｍのＮ−型ＳｉＣエピタキシャル領域２０が形成されている。
【００７１】
図１２（ｂ）の工程においては、マスク材１７０を用いて、例えば０．１〜１０μｍの深さの溝７０を形成する。
【００７２】
図１２（ｃ）の工程においては、エピタキシャル領域２０に対して犠牲酸化を行い、その犠牲酸化膜を除去した後に、多結晶シリコン層１８０を厚さ例えば０．１〜１０μｍ程度、減圧ＣＶＤ法を用いて堆積する。その後、多結晶シリコン層１８０に所望の不純物を導入し、Ｎ−型多結晶シリコン層１８０とする。不純物の導入方法としては、堆積した多結晶シリコン層１８０のさらに上に、高濃度にドーピングされたデポ膜を堆積し、６００〜１０００℃程度の熱処理により該デポ膜中の不純物を多結晶シリコン層１８０中に熱拡散させるか、または、イオン注入により不純物を直接多結晶シリコン層１８０中に導入してもよい。
【００７３】
図１３（ｄ）の工程においては、例えばＣＭＰ法を用いて多結晶シリコン層１８０を機械的化学研磨し、多結晶シリコン層１８０を溝７０内部に残す。次に、例えばマスク材１７１を用いて、溝７０内のＮ−型多結晶シリコン層１８０の所定深さまで所望の不純物を導入し、Ｎ＋型多結晶シリコン層５０を形成する。このとき、Ｎ＋型多結晶シリコン層５０の下に残る多結晶シリコン層１８０を、Ｎ−型多結晶シリコン層６０とする。
【００７４】
図１３（ｅ）の工程においては、例えばＣＶＤ酸化膜を堆積してゲート絶縁膜３０を形成し、ゲート絶縁膜３０上に再度多結晶シリコン層を厚さ例えば０．１〜１０μｍ程度、減圧ＣＶＤ法を用いて堆積する。その後、該多結晶シリコン層に所望の不純物を導入する。次に、該多結晶シリコン層のパターニングを行ってゲート電極４０を形成する。
【００７５】
なお、本実施の形態５では、多結晶シリコン層（１８０あるいはゲート電極４０形成用）を堆積した後に、不純物を多結晶シリコン層中にドーピングする例で説明したが、例えば多結晶シリコン層のパターニングを先に行ってから不純物をドーピングしてもよい。また、多結晶シリコン層におけるキャリアの移動度を向上させるために、例えばＮ＋型多結晶シリコン層５０をアニールして、多結晶シリコン層５０を単結晶化または多結晶のグレインサイズを大きくしてもよい。なお、多結晶シリコン層５０にレーザー光を照射することにより結晶化させてもよい。
【００７６】
その後、層間絶縁膜１１０を形成して、そのパターニングを行い、例えばＨＦ溶液を用いて層間絶縁膜１１０およびゲート絶縁膜３０のエッチングを行ってコンタクトホールを開孔する。
【００７７】
図１３（ｆ）の工程においては、Ｎ＋型多結晶シリコン層５０に接触するように例えば金属膜からなるソース電極８０を形成し、ＳｉＣ基板１０の裏面にドレイン電極９０として金属膜を蒸着し、例えば６００〜１３００℃程度で熱処理してオーミック電極とする。
このようにして図５に示す炭化珪素半導体装置が完成する。
【００７８】
すなわち、本実施の形態５の炭化珪素半導体装置は、第一導電型の炭化珪素半導体基体と、該半導体基体に形成された溝（７０）と、該溝内に充填された、前記半導体基体とヘテロ接合するヘテロ半導体領域（Ｎ−型多結晶シリコン層６０とＮ＋型多結晶シリコン層５０）と、前記半導体基体と前記ヘテロ半導体領域との接合部に隣接してゲート絶縁膜（３０）を介して配設されたゲート電極（４０）と、前記半導体基体に設けられた第一導電型のドレイン電極（９０）と、前記ヘテロ半導体領域に接触するソース電極（８０）とを備えている（請求項３に対応）。
【００７９】
実施の形態６
図６は、本発明の実施の形態６の炭化珪素半導体装置の構造を示す断面図である。図５の実施の形態５の構成上の相違は、Ｎ−型多結晶シリコン層６０に変わってＰ−型ＳｉＣ領域１４０が形成されている点である。すなわち、半導体基体の一部に、ヘテロ半導体領域（Ｎ＋型多結晶シリコン層５０）に接続するように、第二導電型の半導体領域（Ｐ−型ＳｉＣ領域１４０）が形成されている（請求項４に対応）。素子の耐圧はこのＰ−型ＳｉＣ領域１４０とＮ−型ＳｉＣエピタキシャル領域２０とのダイオード逆方向耐圧で決まるため、高耐圧素子が得られる。
【００８０】
ただし、Ｐ−型ＳｉＣ領域１４０を形成するためには伝導度制御が必要になる。
【００８１】
実施の形態７
図７は、本発明の実施の形態７の炭化珪素半導体装置の構造を示す断面図である。図５の実施の形態５の構成上の相違は、Ｎ＋型多結晶シリコン５１がＮ−型多結晶シリコン層６１に覆われるように形成されている点と、Ｎ−型多結晶シリコン層６１の間にＮ−型ＳｉＣ領域１３０が形成されている点である。
【００８２】
このＮ−型ＳｉＣ領域１３０は、Ｎ−型ＳｉＣエピタキシャル領域２０よりもイオン化不純物が高濃度となるように形成される。このためＮ−型多結晶シリコン層６１とＮ−型ＳｉＣ領域１３０の接合界面から、拡散電位によってＮ−型ＳｉＣ領域１３０へと拡がる空乏層の幅が小さくなり、エネルギー障壁の厚さが薄く形成される。その結果、低いゲート電圧で障壁のトンネル電流を流すことができ、ゲート電圧によるエネルギー主電流の制御が容易になる。
【００８３】
なお、図７において、ゲート電極４０は、基板面方向において、Ｎ＋型多結晶シリコン層５１に達するように形成されているが、別に達していなくてもかまわない。ただし、達しているほうが、ゲートに正の電圧を印加して素子をオンさせたときのＮ−型多結晶シリコン層６１の抵抗が小さくなる。
【００８４】
実施の形態８
図８は、本発明の実施の形態８の炭化珪素半導体装置の構造を示す断面図である。該図は、構造単位セルが２つ連続した断面図である。
【００８５】
ドレイン領域となるＮ＋型ＳｉＣ基板１０上に、Ｎ−型エピタキシャル領域２０が積層される。エピタキシャル領域２０上の所定領域には溝７１が形成され、溝７１の内部にはＮ−型多結晶シリコン層６０が充填される。Ｎ−型多結晶シリコン層６０上にはＮ＋型多結晶シリコン層５０が堆積され、溝７２がそのＮ＋型多結晶シリコン層５０を貫通してＮ−型ＳｉＣ領域２０に達するように形成されている。溝７２の内部にはゲート絶縁膜３０を介してゲート電極４０が充填される。ゲート電極４０は、層間絶縁膜１１０に覆われる。Ｎ＋型多結晶シリコン層５０は、ソース電極８０に接続される。Ｎ＋型ＳｉＣ基板１０の裏面には、ドレイン電極９０が形成されている。
【００８６】
この炭化珪素半導体装置の動作は、基本的に図５に示す実施の形態５と同様である。すなわち、ソース電極８０を接地し、ドレイン電極９０に正の電圧Ｖｄを印加して使用する。そして、このとき、ゲート電極４０が接地されていると、素子の特性は、Ｎ−型多結晶シリコン層６０とＳｉＣエピタキシャル領域２０とのヘテロ接合ダイオードの逆方向バイアス特性となる。一方で、ゲート電極４０に正電圧が印加されると、Ｎ＋型多結晶シリコン層５０とＳｉＣエピタキシャル領域２０とのヘテロ接合界面に電界が作用し、電界集中によりヘテロ接合面がなすエネルギー障壁の厚さが薄くなる。その結果、ドレイン電圧Ｖｄが所定電圧Ｖｂ以下であってもトンネル現象が生じて電流が流れ始める。
【００８７】
図５に示す実施の形態５と図８に示す実施の形態８との構造上の相違は、溝７２を形成し、その溝７２内にゲート電極４０を充填した点である。
このようなＵＭＯＳゲート（あるいは、トレンチＭＯＳゲート）構造とすることで、デバイス面積に対する素子効率を高め、電流密度を上げることができる。
【００８８】
《製造方法》
次に、本実施の形態８の炭化珪素半導体装置の製造方法の一例を、図１４（ａ）〜（ｃ）、図１５（ｄ）〜（ｆ）、および図１６（ｇ）、（ｈ）の断面図を用いて説明する。
まず、図１４（ａ）の工程においては、Ｎ＋型ＳｉＣ基板１０の上に、例えば不純物濃度が１０１４〜１０１８ｃｍ−３、厚さが１〜１００μｍのＮ−型ＳｉＣエピタキシャル領域２０が形成されている。
【００８９】
図１４（ｂ）の工程においては、マスク材１７２を用いて、例えば０．１〜１０μｍの深さの溝７１を形成する。
【００９０】
図１４（ｃ）の工程においては、エピタキシャル領域２０に対して犠牲酸化を行い、その犠牲酸化膜を除去した後に、多結晶シリコン層１８１を厚さ例えば０．１〜１０μｍ程度、減圧ＣＶＤ法を用いて堆積する。その後、多結晶シリコン層１８１に所望の不純物を導入し、Ｎ−型多結晶シリコン層１８１とする。不純物の導入方法としては、堆積した多結晶シリコン層１８１のさらに上に、高濃度にドーピングされたデポ膜を堆積し、６００〜１０００℃程度の熱処理によりデポ膜中の不純物を多結晶シリコン層１８１中に熱拡散させるか、または、イオン注入により不純物を直接多結晶シリコン層１８１中に導入してもよい。
【００９１】
図１５（ｄ）の工程においては、例えばＣＭＰ法を用いて多結晶シリコン層１８１を機械的化学研磨し、多結晶シリコン層１８１を溝７１内部に残す。
【００９２】
図１５（ｅ）の工程においては、多結晶シリコン層５０を厚さ例えば０．１〜５μｍ程度、減圧ＣＶＤ法を用いて堆積する。その後、多結晶シリコン層５０に所望の不純物を導入し、Ｎ＋型多結晶シリコン層５０とする。不純物の導入方法としては、堆積した多結晶シリコン層５０のさらに上に、高濃度にドーピングされたデポ膜を堆積し、６００〜１０００℃程度の熱処理によりデポ膜中の不純物を多結晶シリコン層５０中に熱拡散させるか、または、イオン注入により不純物を直接多結晶シリコン層５０中に導入してもよい。
【００９３】
図１５（ｆ）の工程においては、マスク材１７３を用いて、例えば０．１〜１０μｍの深さの溝７１を、Ｎ＋型多結晶シリコン層５０を深さ方向に貫通してＮ−型ＳｉＣ領域に達するように形成する。
【００９４】
図１６（ｇ）の工程においては、例えばＣＶＤ酸化膜を堆積してゲート絶縁膜３０を形成し、ゲート絶縁膜３０上に再度多結晶シリコンを、厚さ例えば０．１から１０μｍ程度、減圧ＣＶＤ法を用いて堆積する。その後、該多結晶シリコン層に所望の不純物を導入する。次に、該多結晶シリコン層のパターニングを行ってゲート電極４０を形成する。
【００９５】
なお、本実施の形態８では、多結晶シリコン層（１８１、５０、あるいはゲート電極４０形成用）を堆積した後に、不純物を多結晶シリコン層中にドーピングする例で説明したが、例えば多結晶シリコン層のパターニングを先に行ってから不純物をドーピングしてもよい。また、多結晶シリコン層におけるキャリアの移動度を向上させるために、例えばＮ＋型多結晶シリコン層５０をアニールして、多結晶シリコン層５０を単結晶化または多結晶のグレインサイズを大きくしてもよい。なお、多結晶シリコン層５０にレーザー光を照射することにより結晶化させてもよい。
【００９６】
図１６（ｈ）の工程においては、層間絶縁膜１１０を形成して、そのパターニングを行い、例えばＨＦ溶液を用いて層間絶縁膜１１０およびゲート絶縁膜３０のエッチングを行ってコンタクトホールを開孔する。
【００９７】
Ｎ＋型多結晶シリコン層５０に接触するように、例えば金属膜からなるソース電極８０を形成し、ＳｉＣ基板１０の裏面にドレイン電極９０として金属膜を蒸着し、例えば６００〜１３００℃程度で熱処理してオーミック電極とする。
このようにして図８に示す炭化珪素半導体装置が完成する。
【００９８】
すなわち、本実施の形態８の炭化珪素半導体装置は、第一導電型の炭化珪素半導体基体と、該半導体基体上にヘテロ接合するヘテロ半導体領域（Ｎ−型多結晶シリコン層６０とその上のＮ＋型多結晶シリコン層５０）と、該ヘテロ半導体領域を深さ方向に貫通して前記半導体基体に達するように形成された溝（７２）と、該溝内に絶縁膜を介して充填されるゲート電極（４０）と、前記ヘテロ半導体領域に接触するソース電極（８０）と、前記半導体基体に設けられた第一導電型のドレイン電極（９０）とを備えたことを特徴とする（請求項５に対応）。
【００９９】
実施の形態９
図９（ａ）は、本発明の実施の形態９の炭化珪素半導体装置の構造を示す断面斜視図、（ｂ）は（ａ）の上面図である。
【０１００】
図８の実施の形態８との構成上の相違は、Ｎ−型多結晶シリコン層６０が、図８の断面図では図示されない領域に形成された溝７５の内部に充填されるように形成されている点である。
【０１０１】
このような構成とすることで、デバイス面積に対する素子効率を高め、電流密度を上げることが可能となる。
【０１０２】
以上本発明を実施の形態に基づいて具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【図面の簡単な説明】
【図１】本発明の実施の形態１の炭化珪素半導体装置の構造を示す断面図である。
【図２】本発明の実施の形態２の炭化珪素半導体装置の構造を示す断面図である。
【図３】本発明の実施の形態３の炭化珪素半導体装置の構造を示す断面図である。
【図４】本発明の実施の形態４の炭化珪素半導体装置の構造を示す断面図である。
【図５】本発明の実施の形態５の炭化珪素半導体装置の構造を示す断面図である。
【図６】本発明の実施の形態６の炭化珪素半導体装置の構造を示す断面図である。
【図７】本発明の実施の形態７の炭化珪素半導体装置の構造を示す断面図である。
【図８】本発明の実施の形態８の炭化珪素半導体装置の構造を示す断面図である。
【図９】（ａ）は本発明の実施の形態９の炭化珪素半導体装置の構造を示す断面斜視図、（ｂ）は上面図である。
【図１０】本発明の実施の形態１の炭化珪素半導体装置の製造方法を示す工程断面図である。
【図１１】本発明の実施の形態１の炭化珪素半導体装置の製造方法を示す工程断面図である。
【図１２】本発明の実施の形態５の炭化珪素半導体装置の製造方法を示す工程断面図である。
【図１３】本発明の実施の形態５の炭化珪素半導体装置の製造方法を示す工程断面図である。
【図１４】本発明の実施の形態８の炭化珪素半導体装置の製造方法を示す工程断面図である。
【図１５】本発明の実施の形態８の炭化珪素半導体装置の製造方法を示す工程断面図である。
【図１６】本発明の実施の形態８の炭化珪素半導体装置の製造方法を示す工程断面図である。
【図１７】接触前のＳｉと４Ｈ−ＳｉＣのエネルギーバンド図である。
【図１８】接触後のＳｉと４Ｈ−ＳｉＣのエネルギーバンド図である。
【図１９】ドレイン電圧印加時のＳｉと４Ｈ−ＳｉＣのエネルギーバンド図である。
【図２０】従来のＳｉＣプレーナ型ＭＯＳＦＥＴの断面図である。
【符号の説明】
１０…Ｎ＋型ＳｉＣ基板
２０…Ｎ−型ＳｉＣエピタキシャル領域
３０…ゲート絶縁膜
４０…ゲート電極
５０…Ｎ＋型多結晶シリコン層
６０…Ｎ−型多結晶シリコン層
７０、７１、７２、７３、７４、７５…溝
８０…ソース電極
９０…ドレイン電極
１００…チャネル領域
１１０…層間絶縁膜
１２０…Ｐ−型ＳｉＣ領域
１３０…Ｎ−型（ＳｉＣエピ領域２０よりは濃い濃度）ＳｉＣ領域
１４０…Ｐ−型ＳｉＣ領域
１５０…Ｐ−型ＳｉＣ領域
１６０…Ｎ＋型ＳｉＣ領域（ソース領域）
１７０、１７１、１７２、１７３…マスク材
１８０、１８１…多結晶シリコン層

Claims (8)

  1. 第一導電型の炭化珪素半導体基体と、該半導体基体上にヘテロ接合するヘテロ半導体領域と、前記半導体基体と前記ヘテロ半導体領域との接合部に隣接してゲート絶縁膜を介して配設されたゲート電極と、前記半導体基体に設けられた第一導電型のドレイン電極と、前記ヘテロ半導体領域に接触するソース電極とを備えたことを特徴とする炭化珪素半導体装置。
  2. 前記ゲート電極に前記ゲート絶縁膜を介して対向する前記半導体基体の表面の一部に、第二導電型の半導体領域が形成されていることを特徴とする請求項１記載の炭化珪素半導体装置。
  3. 第一導電型の炭化珪素半導体基体と、該半導体基体に形成された溝と、該溝内に充填された、前記半導体基体とヘテロ接合するヘテロ半導体領域と、前記半導体基体と前記ヘテロ半導体領域との接合部に隣接してゲート絶縁膜を介して配設されたゲート電極と、前記半導体基体に設けられた第一導電型のドレイン電極と、前記ヘテロ半導体領域に接触するソース電極とを備えたことを特徴とする炭化珪素半導体装置。
  4. 前記半導体基体の一部に、前記ヘテロ半導体領域に接続するように、第二導電型の半導体領域が形成されていることを特徴とする請求項３記載の炭化珪素半導体装置。
  5. 第一導電型の炭化珪素半導体基体と、該半導体基体上にヘテロ接合するヘテロ半導体領域と、該ヘテロ半導体領域を深さ方向に貫通して前記半導体基体に達するように形成された溝と、該溝内にゲート絶縁膜を介して充填されるゲート電極と、前記ヘテロ半導体領域に接触するソース電極と、前記半導体基体に設けられた第一導電型のドレイン電極とを備えたことを特徴とする炭化珪素半導体装置。
  6. 前記ゲート電極に前記ゲート絶縁膜を介して対向する前記半導体基体の一部に、前記半導体基体と濃度が異なる第二の第一導電型の半導体領域が形成されており、該第二の第一導電型の半導体領域が前記ヘテロ半導体領域に接触していることを特徴とする請求項１ないし５のいずれか記載の炭化珪素半導体装置。
  7. 前記ヘテロ半導体領域が不純物濃度の異なる領域を持つことを特徴とする請求項１ないし６のいずれか記載の炭化珪素半導体装置。
  8. 前記ヘテロ半導体領域が、シリコンまたはアモルファスシリコンまたは多結晶シリコンの少なくとも１つからなることを特徴とする請求項１ないし７のいずれか記載の炭化珪素半導体装置。
JP2002125412A 2002-04-26 2002-04-26 炭化珪素半導体装置 Expired - Fee Related JP3620513B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2002125412A JP3620513B2 (ja) 2002-04-26 2002-04-26 炭化珪素半導体装置
US10/860,093 US7282739B2 (en) 2002-04-26 2004-06-04 Silicon carbide semiconductor device
US11/822,922 US7485895B2 (en) 2002-04-26 2007-07-11 Silicon carbide semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002125412A JP3620513B2 (ja) 2002-04-26 2002-04-26 炭化珪素半導体装置

Publications (2)

Publication Number Publication Date
JP2003318398A JP2003318398A (ja) 2003-11-07
JP3620513B2 true JP3620513B2 (ja) 2005-02-16

Family

ID=29540144

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002125412A Expired - Fee Related JP3620513B2 (ja) 2002-04-26 2002-04-26 炭化珪素半導体装置

Country Status (1)

Country Link
JP (1) JP3620513B2 (ja)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2560210B1 (en) 2003-09-24 2018-11-28 Nissan Motor Co., Ltd. Semiconductor device and manufacturing method thereof
JP4066946B2 (ja) * 2003-12-18 2008-03-26 日産自動車株式会社 半導体装置
JP4039376B2 (ja) * 2004-03-09 2008-01-30 日産自動車株式会社 半導体装置
JP4687041B2 (ja) * 2004-09-08 2011-05-25 日産自動車株式会社 半導体装置の製造方法
JP4742545B2 (ja) * 2004-09-09 2011-08-10 日産自動車株式会社 炭化珪素半導体装置の製造方法
JP5044885B2 (ja) * 2004-09-28 2012-10-10 日産自動車株式会社 半導体装置及びその製造方法
JP4736386B2 (ja) * 2004-09-28 2011-07-27 日産自動車株式会社 半導体装置の製造方法
EP1641030B1 (en) * 2004-09-28 2012-01-11 Nissan Motor Co., Ltd. Method of manufacturing a semiconductor device
JP2006100365A (ja) * 2004-09-28 2006-04-13 Nissan Motor Co Ltd 半導体装置
JP4862254B2 (ja) * 2004-09-28 2012-01-25 日産自動車株式会社 半導体装置の製造方法
JP5011681B2 (ja) 2004-12-02 2012-08-29 日産自動車株式会社 半導体装置
JP2006165013A (ja) 2004-12-02 2006-06-22 Nissan Motor Co Ltd 半導体装置及びその製造方法
US7588961B2 (en) 2005-03-30 2009-09-15 Nissan Motor Co., Ltd. Semiconductor device and manufacturing method thereof
JP4982960B2 (ja) * 2005-03-31 2012-07-25 日産自動車株式会社 半導体装置の製造方法
JP5033316B2 (ja) 2005-07-05 2012-09-26 日産自動車株式会社 半導体装置の製造方法
JP4982979B2 (ja) 2005-07-19 2012-07-25 日産自動車株式会社 半導体装置の製造方法
JP2007036135A (ja) * 2005-07-29 2007-02-08 Nissan Motor Co Ltd 炭化珪素半導体装置及びその製造方法
JP4956776B2 (ja) 2005-09-08 2012-06-20 日産自動車株式会社 半導体装置の製造方法
JP5017877B2 (ja) * 2006-02-09 2012-09-05 日産自動車株式会社 半導体装置
JP5211472B2 (ja) * 2006-02-09 2013-06-12 日産自動車株式会社 半導体装置及びその製造方法
US7714352B2 (en) 2006-02-09 2010-05-11 Nissan Motor Co., Ltd. Hetero junction semiconductor device
JP5034278B2 (ja) 2006-03-10 2012-09-26 日産自動車株式会社 半導体装置の製造方法
US7531396B2 (en) 2006-03-14 2009-05-12 Nissan Motor Co., Ltd. Method of manufacturing semiconductor device
JP5194380B2 (ja) 2006-04-28 2013-05-08 日産自動車株式会社 半導体装置
JP5098214B2 (ja) * 2006-04-28 2012-12-12 日産自動車株式会社 半導体装置およびその製造方法
JP5194388B2 (ja) * 2006-06-13 2013-05-08 日産自動車株式会社 半導体装置及びその製造方法
JP5228291B2 (ja) 2006-07-06 2013-07-03 日産自動車株式会社 半導体装置の製造方法
JP5194575B2 (ja) 2006-10-17 2013-05-08 日産自動車株式会社 半導体装置の製造方法
JP5211468B2 (ja) 2006-11-24 2013-06-12 日産自動車株式会社 半導体装置の製造方法
JP5211479B2 (ja) 2006-12-22 2013-06-12 日産自動車株式会社 半導体装置および半導体装置の製造方法
JP5168941B2 (ja) 2007-02-27 2013-03-27 日産自動車株式会社 半導体装置の製造方法
US8067776B2 (en) 2007-06-08 2011-11-29 Nissan Motor Co., Ltd. Method of manufacturing semiconductor device and semiconductor device manufactured thereof
JP5233173B2 (ja) * 2007-06-08 2013-07-10 日産自動車株式会社 半導体装置の製造方法
JP5352999B2 (ja) 2007-06-08 2013-11-27 日産自動車株式会社 半導体装置の製造方法
JP5286700B2 (ja) * 2007-06-27 2013-09-11 日産自動車株式会社 炭化珪素半導体装置とその製造方法
JP5417790B2 (ja) * 2007-12-04 2014-02-19 日産自動車株式会社 半導体装置
EP2068365A3 (en) 2007-12-04 2009-08-19 Nissan Motor Co., Ltd. Semiconductor device
US8188538B2 (en) * 2008-12-25 2012-05-29 Rohm Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
JP5476743B2 (ja) * 2009-03-04 2014-04-23 日産自動車株式会社 半導体装置
JP5858933B2 (ja) 2011-02-02 2016-02-10 ローム株式会社 半導体装置
JP5729356B2 (ja) * 2012-06-29 2015-06-03 日産自動車株式会社 半導体装置

Also Published As

Publication number Publication date
JP2003318398A (ja) 2003-11-07

Similar Documents

Publication Publication Date Title
JP3620513B2 (ja) 炭化珪素半導体装置
TWI390637B (zh) 具混合井區之碳化矽裝置及用以製造該等碳化矽裝置之方法
US7485895B2 (en) Silicon carbide semiconductor device
JP3385938B2 (ja) 炭化珪素半導体装置及びその製造方法
JP4604241B2 (ja) 炭化ケイ素ｍｏｓ電界効果トランジスタおよびその製造方法
JP3573149B2 (ja) 炭化珪素半導体装置
JP6801323B2 (ja) 半導体装置および半導体装置の製造方法
JP2017092368A (ja) 半導体装置および半導体装置の製造方法
WO2017047286A1 (ja) 半導体装置
JP2018133377A (ja) 半導体装置および半導体装置の製造方法
JP2000150866A (ja) 炭化けい素ｎチャネルＭＯＳ半導体素子およびその製造方法
CN101512739A (zh) 横向结型场效应晶体管
JP2018022852A (ja) 半導体装置およびその製造方法
JP4965756B2 (ja) 半導体装置
JP5194380B2 (ja) 半導体装置
JP3939583B2 (ja) 電界効果トランジスタの製造方法
JP4948784B2 (ja) 半導体装置及びその製造方法
JP6183087B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP5098293B2 (ja) ワイドバンドギャップ半導体を用いた絶縁ゲート型半導体装置およびその製造方法
CN110993691A (zh) 双沟道横向超结双扩散金属氧化物宽带隙半导体场效应管及其制作方法
JP3543803B2 (ja) 炭化珪素半導体装置及びその製造方法
JP3975992B2 (ja) 半導体装置及びその製造方法
US6150671A (en) Semiconductor device having high channel mobility and a high breakdown voltage for high power applications
JP2004327891A (ja) 半導体装置
JP4736386B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041022

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041026

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041108

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071126

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081126

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081126

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091126

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101126

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111126

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121126

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121126

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131126

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees