JP5211468B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5211468B2
JP5211468B2 JP2006316807A JP2006316807A JP5211468B2 JP 5211468 B2 JP5211468 B2 JP 5211468B2 JP 2006316807 A JP2006316807 A JP 2006316807A JP 2006316807 A JP2006316807 A JP 2006316807A JP 5211468 B2 JP5211468 B2 JP 5211468B2
Authority
JP
Japan
Prior art keywords
region
semiconductor device
mask material
semiconductor
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006316807A
Other languages
English (en)
Other versions
JP2008130959A (ja
Inventor
哲也 林
正勝 星
秀明 田中
滋春 山上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Priority to JP2006316807A priority Critical patent/JP5211468B2/ja
Priority to US11/870,561 priority patent/US7605017B2/en
Priority to CN2007101937011A priority patent/CN101188201B/zh
Priority to KR1020070120083A priority patent/KR100944056B1/ko
Priority to EP07121480.3A priority patent/EP1926147B1/en
Publication of JP2008130959A publication Critical patent/JP2008130959A/ja
Application granted granted Critical
Publication of JP5211468B2 publication Critical patent/JP5211468B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、半導体基体とヘテロ接合するヘテロ半導体領域を有する半導体装置の製造方法に関する。
従来技術として、Ｎ＋型炭化珪素基板上にＮ−型炭化珪素エピタキシャル領域が形成された半導体基体の一主面に、Ｎ−型多結晶シリコン領域が接するように形成された半導体装置がある（特許文献１参照）。当該半導体装置において、Ｎ−型炭化珪素エピタキシャル領域とＮ−型多結晶シリコン領域とはヘテロ接合している。また、Ｎ−型炭化珪素エピタキシャル領域とＮ−型多結晶シリコン領域とのヘテロ接合部に隣接して、ゲート絶縁膜を介してゲート電極が形成されている。Ｎ−型多結晶シリコン領域は、層間絶縁膜に形成したソースコンタクトホールを介してソース電極に接続され、Ｎ＋型炭化珪素基板の裏面にはドレイン電極が形成されている。
上記のような構成の半導体装置は、ソース電極を接地し、ドレイン電極に所定の正の電位を印加した状態で、ゲート電極の電位を制御することで、スイッチとして機能する。つまり、ゲート電極を接地した状態では、Ｎ−型多結晶シリコン領域とＮ−型炭化珪素エピタキシャル領域とのヘテロ接合には逆バイアスが印加され、ドレイン電極とソース電極との間に電流は流れない。しかし、ゲート電極に所定の正電圧が印加された状態では、Ｎ−型多結晶シリコン領域とＮ−型炭化珪素エピタキシャル領域とのヘテロ接合界面にゲート電界が作用する。これから、ゲート酸化膜界面のヘテロ接合面がなすエネルギー障壁ΔＥｃの厚さが薄くなるため、ドレイン電極とソース電極との間に電流が流れる。上記の半導体装置においては、電流の遮断・導通の制御チャネルとしてヘテロ接合部を用いるため、チャネル長がヘテロ障壁の厚み程度で機能することから、低抵抗の導通特性が得られる。このとき、ゲート絶縁膜を介してゲート電極が接するＮ−型多結晶シリコン領域とＮ−型炭化珪素エピタキシャル領域とのヘテロ接合界面に印加するゲート電界およびドレイン電界が高いほど、より低抵抗の導通が得られる。
特開２００３−３１８３９８号公報
しかしながら、上記の半導体装置では、Ｎ−型多結晶シリコン領域とＮ−型炭化珪素エピタキシャル領域とのヘテロ接合部では、遮断状態において、ヘテロ障壁の高さに応じた漏れ電流が発生する。そのため、上記の半導体装置の構成では、遮断時における漏れ電流を低減するのに限界があった。
本発明は、こうした問題に鑑みてなされたものであり、漏れ電流を低減できる半導体装置の製造方法を提供することを目的とする。
上記目的達成のため、本発明に係る半導体装置の製造方法では、半導体基体と異なるバンドギャップを有する半導体材料から成り、半導体基体とヘテロ接合すし、且つ半導体基体の表面の一部に設けられたヘテロ半導体領域と、少なくともヘテロ半導体領域の側面及びヘテロ半導体領域が形成されていない半導体基体の表面にまたがって形成されたゲート絶縁膜と、ゲート絶縁膜に接して形成されたゲート電極と、半導体基体及びヘテロ半導体領域がゲート絶縁膜に同時に接するヘテロ接合駆動端部から所定距離離れて、半導体基体およびゲート絶縁膜に接する第１の電界緩和領域とを備えた半導体装置の製造方法において、半導体基体上にヘテロ半導体領域を形成する工程と、所定形状にパターニングされた第１のマスク材をヘテロ半導体領域上に形成する工程と、第１のマスク材で覆われていない部分の半導体基体に第１の電界緩和領域を形成する工程と、第１の電界緩和領域を形成後に第１のマスク材で覆われていない部分よりも広くヘテロ半導体領域を選択的に除去する工程と、ゲート絶縁膜を形成する工程とを含むことを特徴としている。
本発明により、ゲート電界が及ぶヘテロ接合駆動端部から所定距離に離れた所定部分に、漏れ電流を低減する第１の電界緩和領域をセルフアライメントで形成することにより、オン抵抗に優れ、かつ漏れ電流を低減できる。また、本発明の半導体装置の単位セルを複数有する構造とした場合、導通時の電流経路や遮断時の電界分布など、セルフアライメント形成により均一になるため、高い信頼性を得ることもできる。
以下に、本発明の第１乃至第８の実施形態に係る半導体装置の製造方法について、図１乃至図１６を参照して説明する。
（第１の実施形態）
第１の実施形態に係る半導体装置の製造方法により製造された半導体装置について図１を参照して説明する。図１は、本発明の第１の実施形態に係る半導体装置の製造方法により製造された半導体装置の構成を示す断面図である。図１に示す第１の実施形態に係る半導体装置では、電界効果トランジスタの単位セルを２つ対向して並べた構造を備えている。なお、実際には、上記電界効果トランジスタの単位セルが複数並列に配置接続されて１つのトランジスタを形成している。
図１に示す半導体装置は、半導体基体である基板領域１およびドリフト領域２を備えている。基板領域１は、炭化珪素のポリタイプが４ＨタイプのＮ＋型（高濃度）の炭化珪素から形成されている。基板領域１の表面上に、Ｎ−型（低濃度）の炭化珪素からなるドリフト領域２が形成されている。
図１に示す半導体装置は、更に、電界効果トランジスタの各セルに対応して、ドリフト領域２と基板領域１との接合面の対向面、すなわち、ドリフト領域２の表面の所定領域に形成されたヘテロ半導体領域である第１のヘテロ半導体領域３と、ドリフト領域２と第１のヘテロ半導体領域３とのヘテロ接合部に接するように、ドリフト領域２の表面、第１のヘテロ半導体領域３の表面および側面に形成されたゲート絶縁膜４と、ゲート絶縁膜４に接して形成されたゲート電極５と、第１のヘテロ半導体領域３とドリフト領域２との接合面に対向する第１のヘテロ半導体領域３の表面と直接オーミック接続されたソース電極６と、基板領域１の裏面でオーミック接続されたドレイン電極７と、ソース電極５とゲート電極６を絶縁する層間絶縁膜８とを備えている。更に、第１のヘテロ半導体領域３とドリフト領域２とのヘテロ接合部の内、ゲート絶縁膜４と接する部分であるヘテロ接合駆動端部から所定距離離れ、かつ、ゲート絶縁膜４に接するドリフト領域２中に、第１の電界緩和領域であるＰ型のゲート電極下電界緩和領域９を備えている。ここで、第１の実施形態の第１のヘテロ半導体領域３は、ドリフト領域２と異なるバンドキャップ幅を有する半導体材料であるＮ型の多結晶シリコンを材料とし、ドリフト領域２とヘテロ接合している。そのため、ドリフト領域２と第１のヘテロ半導体領域３とのヘテロ接合界面にはエネルギー障壁ΔＥｃが存在している。また、ゲート絶縁膜４は、シリコン酸化膜から形成される。
次に、第１の実施形態に係る半導体装置の製造方法について図２乃至図３を参照して説明する。図２乃至図３は、図１に示す半導体装置の第１の製造方法を示す断面図である。まず、図２（１）に示すように、Ｎ＋型の基板領域１上にＮ−型のドリフト領域２をエピタキシャル成長させて、Ｎ型の炭化珪素半導体基体を形成する。次に、Ｎ型の炭化珪素半導体基体上に、例えばＬＰ−ＣＶＤ法で多結晶シリコン層を形成する。次に、多結晶シリコン層に、例えばイオン注入法でリンもしくはヒ素を不純物導入することで、Ｎ型の第１のヘテロ半導体領域３が形成される。次に、図２（２）に示すように、第１のヘテロ半導体領域３上に、例えばＣＶＤ酸化膜をフォトリソグラフィによって、所定形状に開口した第１のマスク材１０を形成する。次に、図２（３）に示すように、第１のマスク材１０で覆われていない部分において、第１のヘテロ半導体領域３を介してドリフト領域２中に、例えばイオン注入法を用いて、例えばボロンもしくはアルミなどを不純物導入し、第１の不純物導入領域１１を形成する。
次に、図２（４）に示すように、さらに引き続き、第１のマスク材１０で覆われていない部分において、第１のヘテロ半導体領域３を、例えば反応性イオンエッチング（ドライエッチング）によりエッチングする。次に、図３（５）に示すように、例えばフッ化アンモニウムとフッ酸との混合溶液で第１のマスク材１０をウエットエッチングして除去する。次に、図３（６）に示すように、例えばドライＯ２酸化によって、第１のヘテロ半導体領域３の一部を所定の厚さ酸化すると同時に、第１の不純物導入領域１１を活性化してゲート電極下電界緩和領域９を形成する。次に、例えばフッ化アンモニウムとフッ酸との混合溶液で、第１のヘテロ半導体領域３の酸化された部分をウエットエッチングして等方的に除去する。このように、共に第１のマスク材１０を用いて、第１のヘテロ半導体領域３並びにゲート電極下電界緩和領域９を形成することで、全ての単位セルにおいて、それぞれ均一に所定距離離れるように形成する。
最後に、図３（７）に示すように、第１のヘテロ半導体領域３並びに露出したドリフト領域２上に、例えばＬＰ−ＣＶＤ法によってシリコン酸化膜からなるゲート絶縁膜４および、例えばＬＰ−ＣＶＤ法によって形成された多結晶シリコン層を堆積する。そして、多結晶シリコン層に、例えばイオン注入法でリンもしくはヒ素を不純物導入することで、Ｎ型のゲート電極５が形成される。そして、所定のマスク材で、ゲート電極５をパターニングし、ゲート絶縁膜４およびゲート電極５上に、例えばＣＶＤ法によって層間絶縁膜８を形成する。そして、ドリフト領域２と基板領域１との接合面の対向面、すなわち、基板領域１の裏面側に、例えば、チタン（Ｔｉ）、ニッケル（Ｎｉ）からなるドレイン電極７を形成する。順不同で、層間絶縁膜８、ゲート絶縁膜４および第１のヘテロ半導体領域３に接するように、例えばチタン（Ｔｉ）、アルミニウム（Ａｌ）からなるソース電極６を形成し、図１に示した本発明の第１の実施形態による半導体装置を完成させる。
以上のように、第１の実施形態に係る半導体装置では、ゲート電界が及ぶヘテロ接合駆動端部から所定距離に離れた所定部分に、漏れ電流を低減するゲート電極下電界緩和領域９をセルフアライメントで形成しているので、オン抵抗に優れ、かつ漏れ電流を低減できる。また、第１の製造方法では、ヘテロ接合駆動端部とゲート電極下電界緩和領域９とが、共に第１のマスク材１０を用いて、かつ、厚み制御が容易な熱酸化法を用いて形成されるため、セルフアライメントで最適の距離に離して形成することができる。また、第１の実施形態に係る半導体装置の単位セルを複数有するデバイス構造とした場合も、ヘテロ接合駆動端部とゲート電極下電界緩和領域９との距離が全てのセルにおいて均一になるように形成することができ、高い信頼性を得ることができる。
次に、第１の実施形態に係る半導体装置の動作について説明する。第１の実施形態に係る半導体装置では、ソース電極６を接地し、ドレイン電極７に正電位を印加して使用する。まず、ゲート電極５を例えば接地電位もしくは負電位とした場合、遮断状態を保持する。すなわち、第１のヘテロ半導体領域３とドリフト領域２とのヘテロ接合界面には、伝導電子に対するエネルギー障壁ΔＥｃが形成されているためである。上記遮断状態時、ヘテロ接合界面ではエネルギー障壁ΔＥｃの高さ並びにドレイン電界の大きさに応じて漏れ電流が生じる。第１の実施形態においては、ゲート電極下電界緩和領域９がヘテロ接合駆動端部よりも深い位置に形成されており、ゲート電極下電界緩和領域９とドリフト領域２の接合部にも逆バイアスが印加されるため、上記ゲート電極下電界緩和領域９とドリフト領域２の接合部から主にドリフト領域２側に空乏層が広がる。上記ゲート電極下電界緩和領域９から伸びた空乏層によって、ヘテロ接合駆動端部周辺のドレイン電界を緩和することができるため、上記漏れ電流を低減することができる。また、ゲート電極下電界緩和領域９の深さが深いほど、より高い漏れ電流低減効果を取得することができる。
次に、遮断状態から導通状態へと転じるべく、ゲート電極５に正電位を印加した場合、ゲート絶縁膜４を介して、第１のヘテロ半導体領域３のヘテロ接合駆動端部並びにドリフト領域２の表層部にゲート電界が及び、上記ヘテロ接合駆動端部並びに上記表層部に、電子の蓄積層が形成される。すると、第１のヘテロ半導体領域３並びにドリフト領域２の表層部においては自由電子が存在可能なポテンシャルとなり、ドリフト領域２側に伸びていたエネルギー障壁ΔＥｃが急峻になり、エネルギー障壁ΔＥｃの厚みが小さくなる。その結果、電子電流が導通する。また、第１の実施形態では、遮断状態時に漏れ電流をより低減するために、ゲート電極下電界緩和領域９を形成しているが、導通状態においては、電流の導通特性を妨げないようにする必要がある。すなわち、ゲート電界が及ぶヘテロ接合駆動端部とゲート電極下電界緩和領域９が近すぎると導通時に所望の導通特性が得られず、遠すぎると遮断時の漏れ電流低減効果が低下するためである。そこで、第１の実施形態に係る半導体装置の製造方法を用いることで、遮断時の漏れ電流を大きく低減し、かつ、導通時の高い導通特性が得られる所定の位置に、ゲート電極下電界緩和領域９をセルフアライメントで、かつ、位置制御が容易に形成することができる。また、第１の実施形態に係る半導体装置の単位セルを複数有するデバイス構造とした場合も、ヘテロ接合駆動端部とゲート電極下電界緩和領域９との距離が全てのセルにおいて均一になるため、導通時の電流経路や遮断時の電界分布などが均一となることから、導通時、遮断時の面内バラつきが生じにくくなり、信頼性を含め、単位セルを複数有するデバイス素子自体の基本性能が向上する。
次に、導通状態から遮断状態に移行すべく、再びゲート電極５を接地電位とすると、第１のヘテロ半導体領域３並びにドリフト領域２のヘテロ接合界面に形成されていた伝導電子の蓄積状態が解除され、エネルギー障壁ΔＥｃ中のトンネリングが止まる。そして、第１のヘテロ半導体領域３からドリフト領域２への伝導電子の流れが止まり、さらにドリフト領域２中にあった伝導電子は基板領域１に流れ枯渇すると、ドリフト領域２側にはヘテロ接合部から空乏層が広がり遮断状態となる。また、ゲート電極下電界緩和領域９から伸びた空乏層によって、ヘテロ接合駆動端部周辺に広がっていたドレイン電界を緩和し、低い漏れ電流で遮断状態を維持する。
また、第１の実施形態においては、従来構造と同様に、例えばソース電極６を接地し、ドレイン電極７に負電位が印加された逆方向導通（還流動作）も可能である。上記の場合、ソース電極６並びにゲート電極５を接地電位とし、ドレイン電極７に所定の負電位が印加されると、伝導電子に対するエネルギー障壁ΔＥｃは消滅し、ドリフト領域２側から第１のヘテロ半導体領域３側に伝導電子が流れ、逆導通状態となる。上記逆導通状態時、正孔の注入はなく伝導電子のみで導通するため、逆導通状態から遮断状態に移行する際の逆回復電流による損失も小さい。なお、上述したゲート電極５を接地にせずに制御電極として使用する場合も可能である。
（第２の実施形態）
次に、第２の実施形態に係る半導体装置の製造方法について、第１の実施形態に係る半導体装置の製造方法と異なる点を中心に図４を参照して説明する。また、第２の実施形態に係る半導体装置の製造方法により製造された半導体装置は、第１の実施形態に係る半導体装置と全く同じ構造を有している。図４は、本発明の第２の実施形態に係る半導体装置の製造方法を示す断面図である。第２の実施形態に係る半導体装置の製造方法では、第１の実施形態と異なり、第１のマスク材１０で覆われていない第１のヘテロ半導体領域３の一部分をエッチングする工程を第１の不純物導入領域１１を形成する工程より先に実施する場合を示している。具体的には、図２（２）に示した工程の後、図４（１）に示すように、第１のマスク材１０で覆われていない部分において、第１のヘテロ半導体領域３を、例えば反応性イオンエッチング（ドライエッチング）によりエッチングする。次に、図４（２）では、第１のマスク材１０で覆われていない部分において、ドリフト領域２中に、例えばイオン注入法を用いて、例えばボロンもしくはアルミなどを不純物導入し、第１の不純物導入領域１１を形成する。最後に、第１の実施形態と同様に、図３（５）〜図３（７）の工程を実施し、図１に示した半導体装置と同じ構造の半導体装置を完成させる。これにより、第１のヘテロ半導体領域３と第１の不純物導入領域１１の製造順序を逆にしても容易に製造することができる。また、第１の実施形態と同様の効果も取得できる。
（第３の実施形態）
次に、第３の実施形態に係る半導体装置の製造方法について、第１の実施形態に係る半導体装置の製造方法と異なる点を中心に図５を参照して説明する。また、第３の実施形態に係る半導体装置の製造方法により製造された半導体装置は、第１の実施形態に係る半導体装置と全く同じ構造を有している。図５は、本発明の第３の実施形態に係る半導体装置の製造方法を示す断面図である。第３の実施形態に係る半導体装置の製造方法では、第１および第２の実施形態と異なり、第１のマスク材１０で覆われていない第１のヘテロ半導体領域３の一部分をエッチングする工程で、第１のヘテロ半導体領域３を所定厚み残す場合を示している。具体的には、図２（３）に示した工程の後、図５（１）に示すように、第１のマスク材１０で覆われていない部分において、第１のヘテロ半導体領域３を所定厚み残すように、例えば反応性イオンエッチング（ドライエッチング）によりエッチングする。次に、図５（２）では、例えばフッ化アンモニウムとフッ酸との混合溶液で第１のマスク材１０をウエットエッチングして除去した後に、例えばドライＯ２酸化によって、第１のヘテロ半導体領域３の表面を酸化する。特に、図５（１）の工程で残したエッチング残し部分（底部）とエッチングサイド部が所定厚み酸化されるようにする。同時に、第１の不純物導入領域１１を活性化し、ゲート電極下電界緩和領域９も形成する。次に、フッ化アンモニウムとフッ酸との混合溶液で、第１のヘテロ半導体領域３の酸化された部分をウエットエッチングして等方的に除去する。最後に、第１の実施形態と同様に、図３（７）の工程を実施し、図１に示した半導体装置と同じ構造の半導体装置を完成させる。これにより、第１のヘテロ半導体領域３の端部とゲート電極下電界緩和領域９が所定距離離れるように形成することができる。また、第１の実施形態と同様の効果も取得できる。更に、エッチング選択比の高いドライエッチとダメージ除去が可能な熱酸化とを組み合わせて、第１のヘテロ半導体領域３を所定厚み残してドライエッチングした後、上記の厚みを酸化することで、ドライエッチング時に生じるプラズマダメージがヘテロ接合駆動端部やドリフト領域２表面に生じなくなり、微細加工が可能となる。これにより、導通動作時において、ダメージによるゲート電界の終端が起こらず、高い導通特性を得ることができる。
（第４の実施形態）
次に、第４の実施形態に係る半導体装置の製造方法について、第１の実施形態に係る半導体装置の製造方法と異なる点を中心に図６を参照して説明する。また、第４の実施形態に係る半導体装置の製造方法により製造された半導体装置は、第１の実施形態に係る半導体装置と全く同じ構造を有している。図６は、本発明の第４の実施形態に係る半導体装置の製造方法を示す断面図である。第４の実施形態では、第１乃至第３の実施形態と異なり、第１のマスク材１０の開口部を広げた後、ヘテロ接合駆動端部を形成する場合を示している。具体的には、図２（３）に示した工程の後、図６（１）に示すように、例えばフッ化アンモニウムとフッ酸との混合溶液で第１のマスク材１０を所定厚みだけ等方的にウエットエッチングして開口部を広げる。次に、図６（２）では、第１のマスク材１０で覆われていない第１のヘテロ半導体領域３の一部分を、例えば反応性イオンエッチング（ドライエッチング）によりエッチングする。次に、図６（３）では、例えばフッ化アンモニウムとフッ酸との混合溶液で第１のマスク材１０をウエットエッチングして除去する。次に、図６（４）では、所定の熱処理によって、第１の不純物導入領域１１を活性化し、ゲート電極下電界緩和領域９を形成する。最後に、第１の実施形態と同様に、図３（７）の工程を実施し、図１に示した半導体装置と同じ構造の半導体装置を完成させる。これにより、第１乃至第３の実施形態で示した第１のヘテロ半導体領域３の犠牲酸化を用いずとも、容易にヘテロ接合駆動端部とゲート電極下電界緩和領域９が所定距離離れるように形成することができる。また、第１の実施形態と同様の効果も取得できる。
（第５の実施形態）
次に、第５の実施形態に係る半導体装置の製造方法について、第１の実施形態と異なる点を中心に図７乃至図９を参照して説明する。また、第５の実施形態に係る半導体装置の製造方法により製造された半導体装置について、第１の実施形態に係る半導体装置と同様の構造には同じ番号を付し、説明を省略する。
まず、第５の実施形態に係る半導体装置の製造方法により製造された半導体装置について図７を参照して説明する。図７は、本発明の第５の実施形態に係る半導体装置の製造方法により製造された半導体装置の構成を示す断面図である。図７に示すように、第５の実施形態に係る半導体装置の構造は、第１の実施形態の半導体装置の構造と基本的には同じである。第５の実施形態の半導体装置が、第１の実施形態と異なる点は、ヘテロ接合駆動端部から所定距離はなれ、かつ第１のヘテロ半導体領域３に接するように、ドリフト領域２中に第２の電界緩和領域であるソース領域下電界緩和領域１２が形成されている点だけである。これにより、第１の実施形態と同様に、ゲート電界が及ぶヘテロ接合駆動端部から所定距離に離れた所定部分に、漏れ電流を低減するゲート電極下電界緩和領域９をセルフアライメントで形成しているので、オン抵抗に優れ、かつ漏れ電流を低減できる。また、ソース領域下電界緩和領域１２の形成によって、第１のヘテロ半導体領域３とドリフト領域２とが接するヘテロ接合面の面積が小さくなるため、遮断状態時に上記ヘテロ接合面で生じる漏れ電流を、第１の実施形態に係る半導体装置よりも低減することができる。
次に、第５の実施形態に係る半導体装置の製造方法について、図８および図９を参照して説明する。図８乃至図９は、図７に示す半導体装置の製造方法を示す断面図である。まず、図８（１）においては、第１の実施形態の図２（１）に示した工程の後、第１のヘテロ半導体領域３上に、例えばＣＶＤ酸化膜をフォトリソグラフィによって所定形状に開口した第１のマスク材１０を形成する。次に、図８（２）に示すように、第１のマスク材１０で覆われていない部分において、第１のヘテロ半導体領域３を介してドリフト領域２中に、例えばイオン注入法を用いて、例えばボロンもしくはアルミなどを不純物導入し、第１の不純物導入領域１１並びに第２の不純物導入領域１３を形成する。次に、図８（３）に示すように、第１のマスク材１０で覆われていない部分の内、所定部分、すなわち、第２の不純物導入領域１３（ソース領域下電界緩和領域１２）と接する第１のヘテロ半導体領域３の部分を覆うように、例えばレジストマスクからなる第２のマスク材１４を形成する。第５の実施形態では、第２のマスク材１４を第１のマスク材１０と異なる材料を用いて形成しているので、容易にパターニングすることができる。しかしながら、第２のマスク材１４と第１のマスク材１０を同一の材料を用いて形成する場合にも、厚みや熱処理などの履歴を変えることで、図８（３）の構造を形成することも可能である。
次に、図８（４）に示すように、第１のマスク材１０および第２のマスク材１４のどちらにも覆われていない第１のヘテロ半導体領域３の剥き出し部分を、例えば反応性イオンエッチング（ドライエッチング）によりエッチングする。次に、図９（５）に示すように、例えば硫酸と過酸化水素水の混合溶液で第２のマスク材１４を除去した後、例えばフッ化アンモニウムとフッ酸との混合溶液で第１のマスク材１０をウエットエッチングして除去する。次に、図９（６）に示すように、例えばドライＯ２酸化によって、第１のヘテロ半導体領域３の一部を所定の厚さ酸化すると同時に、第１の不純物導入領域１１並びに第２の不純物導入領域１３を活性化し、ゲート電極下電界緩和領域９並びにソース領域下電界緩和領域１２を形成する。第５の実施形態では、ゲート電極下電界緩和領域９の深さとソース領域下電界緩和領域１２の深さは同じにしている。次に、フッ化アンモニウムとフッ酸との混合溶液で、第１のヘテロ半導体領域３の酸化された部分をウエットエッチングして等方的に除去する。最後に、図９（７）に示すように、第１のヘテロ半導体領域３並びに露出したドリフト領域２上に、例えばＬＰ−ＣＶＤ法によってシリコン酸化膜からなるゲート絶縁膜４および、例えばＬＰ−ＣＶＤ法によって形成された多結晶シリコン層を堆積する。そして、多結晶シリコン層に、例えばイオン注入法でリンもしくはヒ素を不純物導入することで、Ｎ型のゲート電極５が形成される。そして、所定のマスク材で、ゲート電極５をパターニングし、ゲート絶縁膜４およびゲート電極５上に例えばＣＶＤ法によって層間絶縁膜８を形成する。そして、基板領域１の裏面側に、例えば、チタン（Ｔｉ）、ニッケル（Ｎｉ）からなるドレイン電極７を形成する。順不同で、層間絶縁膜８、ゲート絶縁膜４および第１のヘテロ半導体領域３に接するように、例えばチタン（Ｔｉ）、アルミニウム（Ａｌ）からなるソース電極６を形成し、図７に示した本発明の第５の実施形態による半導体装置を完成させる。
以上のように、第５の実施形態に係る半導体装置の製造方法では、ヘテロ接合駆動端部、ゲート電極下電界緩和領域９並びにソース領域下電界緩和領域１２が、共に第１のマスク材１０を用いて、かつ、厚み制御が容易な熱酸化法を用いて形成されるため、セルフアライメントで最適の距離に離して形成することができる。そのため、第５の実施形態に係る半導体装置の単位セルを複数有するデバイス構造とした場合も、ヘテロ接合駆動端部とゲート電極下電界緩和領域９並びにソース領域下電界緩和領域１２との距離が全てのセルにおいて均一になるように形成することができる。よって、導通時の電流経路や遮断時の電界分布などが均一となることから、導通時、遮断時の面内バラつきが生じにくくなり、信頼性を含め、上記単位セルを複数有するデバイス素子自体の基本性能が向上する。
（第６の実施形態）
次に、第６の実施形態に係る半導体装置の製造方法について、第５の実施形態に係る半導体装置の製造方法と異なる点を中心に図１０乃至図１１を参照して説明する。また、第６の実施形態に係る半導体装置の製造方法により製造された半導体装置について、第５の実施形態に係る半導体装置と同様の構造には同じ番号を付し、説明を省略する。
まず、第６の実施形態に係る半導体装置の製造方法により製造された半導体装置について図１０を参照して説明する。図１０は、本発明の第６の実施形態に係る半導体装置の製造方法により製造された半導体装置の構成を示す断面図である。図１０に示すように、第６の実施形態に係る半導体装置の構造は、第５の実施形態の半導体装置の構造と基本的には同じである。第６の実施形態の半導体装置が、第５の実施形態と異なる点は、ゲート電極下電界緩和領域９の深さを、ソース領域下電界緩和領域１２の深さより深くしている点だけである。これにより、第５の実施形態と同様の効果を取得できる。更に、ゲート電極下電界緩和領域９とソース領域下電界緩和領域１２の深さを違えることで、導通時の駆動性能と遮断時の漏れ電流低減との両立を容易に設計することが可能になる。
次に、第６の実施形態に係る半導体装置の製造方法について、図１１を参照して説明する。図１１は、図１０に示す半導体装置の製造方法を示す断面図である。まず、図１１（１）において、第５の実施形態の図８（３）に示した工程の後、第１のマスク材１０並びに第２のマスク材１４で覆われていない部分において、第１のヘテロ半導体領域３を介して第１の不純物導入領域１１より深い領域で、かつドリフト領域２中に、例えばイオン注入法を用いて、例えばボロンもしくはアルミなどを不純物導入し、第３の不純物導入領域１５を追加して形成する。次に、図１１（２）に示すように、第１のマスク材１０および第２のマスク材１４のどちらにも覆われていない第１のヘテロ半導体領域３の剥き出し部分を、例えば反応性イオンエッチング（ドライエッチング）によりエッチングする。次に、例えば硫酸と過酸化水素水の混合溶液で第２のマスク材１４を除去した後、例えばフッ化アンモニウムとフッ酸との混合溶液で第１のマスク材１０をウエットエッチングして除去する。
次に、図１１（３）に示すように、例えばドライＯ２酸化によって、第１のヘテロ半導体領域３の一部を所定の厚さ酸化すると同時に、第１の不純物導入領域１１、第３の不純物導入領域１５並びに第２の不純物導入領域１３を活性化し、ゲート電極下電界緩和領域９並びにソース領域下電界緩和領域１２を形成する。第６の実施形態では、第３の不純物導入領域１５を形成しているので、ゲート電極下電界緩和領域９の深さは、ソース領域下電界緩和領域１２の深さより深くなる。次に、フッ化アンモニウムとフッ酸との混合溶液で、第１のヘテロ半導体領域３の酸化された部分をウエットエッチングして等方的に除去する。最後に、第５の実施形態と同様に、図９（７）の工程を実施し、図１０に示した本発明の第６の実施形態による半導体装置を完成させる。上記のようにすることで、第１のヘテロ半導体領域３の端部とゲート電極下電界緩和領域９並びにソース領域下電界緩和領域１２が所定距離離れ、かつゲート電極下電界緩和領域９がソース領域下電界緩和領域１２より深くなるように形成することができる。
（第７の実施形態）
次に、第７の実施形態に係る半導体装置の製造方法について、第５の実施形態と異なる点を中心に図１２乃至図１４を参照して説明する。また、第７の実施形態に係る半導体装置の製造方法により製造された半導体装置について、第５の実施形態に係る半導体装置と同様の構造には同じ番号を付し、説明を省略する。
まず、第７の実施形態に係る半導体装置の製造方法により製造された半導体装置について図１２を参照して説明する。図１２は、本発明の第７の実施形態に係る半導体装置の製造方法により製造された半導体装置の構成を示す断面図である。図１２に示すように、第７の実施形態に係る半導体装置の構造は、第５の実施形態の半導体装置の構造と基本的には同じである。第７の実施形態の半導体装置が、第５の実施形態と異なる点は、ゲート電極下電界緩和領域９が形成されていない点だけである。これにより、ゲート電極５下にゲート電極下電界緩和領域９が形成されていないため、ゲート電極５の幅をより小さく形成することができる。よって、半導体装置の集積化が可能となる。
次に、第７の実施形態に係る半導体装置の製造方法について、図１３および図１４を参照して説明する。図１３乃至図１４は、図１２に示す半導体装置の製造方法を示す断面図である。まず、図１３（１）においては、第５の実施形態の図８（１）に示した工程の後、第１のヘテロ半導体領域３上に、第１のマスク材１０で覆われていない部分の内、所定部分、すなわち、ソース領域下電界緩和領域１２と接しない第１のへテロ半導体領域３の部分を、第１のマスク材１０とともに覆うように、例えばレジストマスクからなる第３のマスク材１６を形成する。第７の実施形態では、第３のマスク材１６は第１のマスク材１０と異なる材料を用いて形成しているので、容易にパターニングすることができる。しかしながら、第３のマスク材１６と第１のマスク材１０を同一の材料を用いて形成する場合にも、厚みや熱処理などの履歴を変えることによって、図１３（１）の構造を形成することも可能である。次に、図１３（２）に示すように、第１のマスク材１０および第３のマスク材１６のどちらにも覆われていない第１のヘテロ半導体領域３の剥き出し部分を通してドリフト領域２中に、例えばイオン注入法を用いて、例えばボロンもしくはアルミなどを不純物導入し、第２の不純物導入領域１３を形成する。次に、図１３（３）に示すように、第３のマスク材１６を例えば硫酸と過酸化水素水の混合溶液で除去する。次に、第１のマスク材１０で覆われていない部分の内、所定部分、すなわち、第２の不純物導入領域１３（ソース領域下電界緩和領域１２）と接する第１のヘテロ半導体領域３の部分を覆うように、例えばレジストマスクから成る第２のマスク材１４を形成する。第２のマスク材１４は第１のマスク材１０と異なる材料を用いることで、容易にパターニングすることができる。しかしながら、第２のマスク材１４と第１のマスク材１０を同一の材料を用いて形成する場合にも、厚みや熱処理などの履歴を変えることによって、図１３（３）の構造を形成することも可能である。
次に、図１３（４）に示すように、第１のマスク材１０および第２のマスク材１４のどちらにも覆われていない第１のヘテロ半導体領域３の剥き出し部分を、例えば反応性イオンエッチング（ドライエッチング）によりエッチングする。次に、図１４（５）に示すように、例えば硫酸と過酸化水素水の混合溶液で第２のマスク材１４を除去した後、例えばフッ化アンモニウムとフッ酸との混合溶液で第１のマスク材１０をウエットエッチングして除去する。次に、図１４（６）に示すように、例えばドライＯ２酸化によって、第１のヘテロ半導体領域３の一部を所定の厚さ酸化すると同時に、第２の不純物導入領域１３を活性化し、ソース領域下電界緩和領域１２を形成する。次に、フッ化アンモニウムとフッ酸との混合溶液で、第１のヘテロ半導体領域３の酸化された部分をウエットエッチングして等方的に除去する。
最後に、図１４（７）に示すように、第１のヘテロ半導体領域３並びに剥き出しになったドリフト領域２上に、例えばＬＰ−ＣＶＤ法によってシリコン酸化膜からなるゲート絶縁膜４および、例えばＬＰ−ＣＶＤ法によって形成された多結晶シリコン層を堆積する。そして、例えばイオン注入法でリンもしくはヒ素を不純物導入することで、Ｎ型のゲート電極５が形成される。そして、所定のマスク材で、ゲート電極５をパターニングし、ゲート絶縁膜４およびゲート電極５上に例えばＣＶＤ法によって層間絶縁膜８を形成する。そして、基板領域１の裏面側に、例えば、チタン（Ｔｉ）、ニッケル（Ｎｉ）からなるドレイン電極７を形成する。順不同で、層間絶縁膜８、ゲート絶縁膜４および第１のヘテロ半導体領域３に接するように、例えばチタン（Ｔｉ）、アルミニウム（Ａｌ）からなるソース電極６を形成し、図１２に示した本発明の第７の実施形態による半導体装置を完成させる。
以上のように、第７の実施形態に係る半導体装置の製造方法では、第５および第６の実施形態と同様に、ヘテロ接合駆動端部とソース領域下電界緩和領域１２とが、共に第１のマスク材１０を用いて、かつ、厚み制御が容易な熱酸化法を用いて形成されるため、セルフアライメントで最適の距離に離して形成することができる。そのため、第７の実施形態に係る半導体装置の単位セルを複数有するデバイス構造とした場合も、ヘテロ接合駆動端部とソース領域下電界緩和領域１２との距離が全てのセルにおいて均一になるように形成することができる。よって、導通時の電流経路や遮断時の電界分布などが均一となることから、導通時、遮断時の面内バラつきが生じにくくなり、信頼性を含め、上記単位セルを複数有するデバイス素子自体の基本性能が向上する。
（第８の実施形態）
次に、第８の実施形態に係る半導体装置の製造方法について、第５の実施形態と異なる点を中心に図１５乃至図１６を参照して説明する。また、第８の実施形態に係る半導体装置の製造方法により製造された半導体装置について、第５の実施形態に係る半導体装置と同様の構造には同じ番号を付し、説明を省略する。
まず、第８の実施形態に係る半導体装置の製造方法により製造された半導体装置について図１５を参照して説明する。図１５は、本発明の第８の実施形態に係る半導体装置の製造方法により製造された半導体装置の構成を示す断面図である。図１５に示すように、第８の実施形態に係る半導体装置の構造は、第５の実施形態の半導体装置の構造と基本的には同じである。第８の実施形態の半導体装置が、第５の実施形態と異なる点は、ゲート電極下電界緩和領域９の深さをソース領域下電界緩和領域１２の深さよりも浅くしている点だけである。これにより、第５の実施形態と同様の効果を取得することができる。
次に、第８の実施形態に係る半導体装置の製造方法について、図１６を参照して説明する。図１６は、図１５に示す半導体装置の製造方法を示す断面図である。まず、図１６（１）においては、第５の実施形態の図８（１）に示した工程の後、第１のヘテロ半導体領域３上に、第１のマスク材１０で覆われていない部分の内、所定部分、すなわち、ソース領域下電界緩和領域１２と接しない第１のへテロ半導体領域３の部分を、第１のマスク材１０とともに覆うように、例えばレジストマスクからなる第３のマスク材１６を形成する。第８の実施形態では、第３のマスク材１６は第１のマスク材１０と異なる材料を用いて形成しているので、容易にパターニングすることができる。しかしながら、第３のマスク材１６と第１のマスク材１０を同一の材料を用いて形成する場合にも、厚みや熱処理などの履歴を変えることによって、図１６（１）の構造を形成することも可能である。次に、第１のマスク材１０および第３のマスク材１６のどちらにも覆われていない第１のヘテロ半導体領域３の剥き出し部分を通してドリフト領域２中に、例えばイオン注入法を用いて、例えばボロンもしくはアルミなどを不純物導入し、第２の不純物導入領域１３を形成する。次に、図１６（２）に示すように、第３のマスク材１６を例えば硫酸と過酸化水素水の混合溶液で除去する。次に、第１のマスク材１０で覆われていない部分の内、所定部分、すなわち、第２の不純物導入領域１３（ソース領域下電界緩和領域１２）と接する第１のヘテロ半導体領域３の部分を覆うように、例えばレジストマスクから成る第２のマスク材１４を形成する。第２のマスク材１４は第１のマスク材１０と異なる材料を用いることで、容易にパターニングすることができる。しかしながら、第２のマスク材１４と第１のマスク材１０を同一の材料を用いて形成する場合にも、厚みや熱処理などの履歴を変えることによって、図１６（２）の構造を形成することも可能である。
次に、第１のマスク材１０および第２のマスク材１４のどちらにも覆われていない第１のヘテロ半導体領域３の剥き出し部分を通して、例えばイオン注入法を用いてドリフト領域２中に、例えばボロンもしくはアルミなどを不純物導入し、第１の不純物導入領域１１を形成する。なお、第８の実施形態では、第１の不純物導入領域１１よりも深い領域に第３の不純物導入領域１３を形成している。次に、図１６（３）に示すように、第１のマスク材１０および第２のマスク材１４のどちらにも覆われていない第１のヘテロ半導体領域３の剥き出し部分を、例えば反応性イオンエッチング（ドライエッチング）によりエッチングする。次に、例えば硫酸と過酸化水素水の混合溶液で第２のマスク材１４を除去した後、例えばフッ化アンモニウムとフッ酸との混合溶液で第１のマスク材１０をウエットエッチングして除去する。次に、例えばドライＯ２酸化によって、第１のヘテロ半導体領域３の一部を所定の厚さ酸化すると同時に、第１の不純物導入領域１１と第２の不純物導入領域１３を活性化し、ゲート電極下電界緩和領域９とソース領域下電界緩和領域１２を形成する。次に、フッ化アンモニウムとフッ酸との混合溶液で、第１のヘテロ半導体領域３の酸化された部分をウエットエッチングして等方的に除去する。
最後に、第５の実施形態と同様に、図９（７）の工程を実施し、図１５に示した本発明の第８の実施形態による半導体装置を完成させる。これにより、第８の実施形態に係る半導体装置の製造方法では、ソース領域下電界緩和領域１２よりも浅いゲート電極下電界緩和領域９をセルフアライメントで形成することもできる。また、第５の実施形態と同様の効果も取得できる。
なお、以上に述べた実施形態は、本発明の実施の一例であり、本発明の範囲はこれらに限定されるものでなく、特許請求の範囲に記載した範囲内で、他の様々な実施形態に適用可能である。例えば、第１乃至第８の実施形態に係る半導体装置においては、本発明の特徴をわかりやすく説明するために、基本的な構造を具備したトランジスタ構造で説明したが、特にこれに限定されるものでなく、少なくとも、ヘテロ接合駆動端部と、ソース領域下電界緩和領域１２もしくはゲート電極下電界緩和領域９のいずれか一方もしくは両方とが、所定距離離れるように、第１のマスク材１０を用いてセルフアライメントで形成する本発明と同様の製造方法により製造される半導体装置であれば、当該半導体装置にどのような構造が付加されていても良い。また、どのように変形されていても良い。
具体的には、図１７乃至図１９に示す第１の実施形態に係る半導体装置、第５の実施形態に係る半導体装置および第７の実施形態に係る半導体装置を利用した半導体装置でも良い。ここで、図１７乃至図１９は、各実施形態に係る半導体装置のドリフト領域２に形成された溝に接するように、ゲート絶縁膜４を介してゲート電極５が形成された半導体装置を示している。これから、図１７乃至図１９に示す半導体装置は、各実施形態に係る半導体装置と同様の効果を取得できる。また、図１７乃至図１９に示す半導体装置は、第４の実施形態で説明したように、第１のマスク材１０を等方性のエッチングによって開口部を広げた後に、第１のヘテロ半導体領域３とドリフト領域２の表層部をドライエッチングすることによって、容易に製造することもできる。
更に、図２０乃至図２２に示す第１の実施形態に係る半導体装置、第５の実施形態に係る半導体装置および第７の実施形態に係る半導体装置を利用した半導体装置でも良い。ここで、図２０乃至図２２は、各実施形態に係る半導体装置のドリフト領域２に形成された溝とヘテロ接合駆動端部が所定距離離れており、溝ならびにヘテロ接合駆動端部に接するように、ゲート絶縁膜４を介してゲート電極５が形成された半導体装置を示している。これから、図２０乃至図２２に示す半導体装置は、各実施形態に係る半導体装置と同様の効果を取得できる。また、図２０乃至図２２に示す半導体装置は、例えば図３（５）の工程において、第１のヘテロ半導体領域３だけでなくドリフト領域２の表層部をドライエッチングして、ドライエッチング後、犠牲酸化によって第１のヘテロ半導体領域３の端部が後退することで、容易に製造することができる。
更に、図２３乃至図２５に示す第１の実施形態に係る半導体装置、第５の実施形態に係る半導体装置および第７の実施形態に係る半導体装置を利用した半導体装置でも良い。ここで、図２３乃至図２５は、各実施形態に係る半導体装置の第１のヘテロ半導体領域３中に不純物の導電型および不純物濃度のいずれか一方もしくは両方が異なる領域から形成され、ソース電極６とオーミックコンタクする、例えばＮ＋型の第２のヘテロ半導体領域１７を有する半導体装置を示している。これから、図２３乃至図２５に示す半導体装置は、各実施形態に係る半導体装置と同様の効果を取得できる。なお、図２３乃至図２５に示す半導体装置においては、第２のヘテロ半導体領域１７を、第１のヘテロ半導体領域３が形成された時点で、所定の不純物を導入して形成しても良い。また、ゲート電極５をパターニングした後に不純物を導入して形成しても良い。これから、第２のヘテロ半導体領域１７を容易に形成することができる。更に、図２３乃至図２５に示す半導体装置では、所定深さで所定位置に第２のヘテロ半導体領域１７を形成しているが、第２のヘテロ半導体領域１７を層状に形成しても良い。また、ライン状などローカルに形成しても良い。
更に、図２６乃至図２８に示す第１の実施形態に係る半導体装置、第５の実施形態に係る半導体装置および第７の実施形態に係る半導体装置を利用した半導体装置でも良い。ここで、図２６乃至図２８は、各実施形態に係る半導体装置のヘテロ接合駆動端部に接するように、ドリフト領域２中に例えばＮ＋型の導通領域１８が形成された半導体装置を示している。これより、導通時、より低い抵抗で電流を流すことができる。また、導通領域１８は第１のヘテロ半導体領域３の端部を犠牲酸化によって後退させた後に形成することができる。これから、容易に製造することができる。
また、全ての実施形態の半導体装置、すなわち、第１乃至第８の実施形態に係る半導体装置および図１７乃至図２８に示した各実施形態を利用した半導体装置では、第１のヘテロ半導体領域３の側壁は全て垂直形状としているが、特にこれに限定されるものでなく、傾斜を持っていても良い。更に、全ての実施形態の半導体装置において、炭化珪素からなる半導体基体を有する半導体装置について説明したが、特にこれに限定されるものでなく、半導体基体の基板材料は窒化ガリウム、ダイヤモンドなどその他の半導体材料でもかまわない。また、全ての実施形態の半導体装置において、炭化珪素のポリタイプが４Ｈタイプの炭化珪素から形成された基板領域１について説明したが、特にこれに限定されるものでなく、６Ｈ、３Ｃ等その他のポリタイプで形成された基板領域を用いることもできる。また、全ての実施形態の半導体装置を、ドレイン電極７とソース電極６とをドリフト領域２を挟んで対向するように配置し、電流を縦方向に流す所謂縦型構造のトランジスタで説明してきたが、特にこれに限定されるものでなく、例えばドレイン電極７とソース電極６とを同一主面上に配置し、電流を横方向に流す所謂横型構造のトランジスタであってもかまわない。
また、全ての実施形態の半導体装置において、第１のヘテロ半導体領域３の材料として多結晶シリコンを用いているが、特にこれに限定されるものでなく、炭化珪素とヘテロ接合を形成する材料であれば、例えば単結晶シリコン、アモルファスシリコン等その他のシリコン材料、ゲルマニウムやシリコンゲルマン等その他の半導体材料または６Ｈ、３Ｃ等炭化珪素の他のポリタイプなど、どの材料でもかまわない。また、全ての実施形態の半導体装置では、Ｎ型の炭化珪素からなるドリフト領域２とＮ型の多結晶シリコンを材料とする第１のヘテロ半導体領域３とからなるヘテロ接合部を有する半導体装置について説明しているが、特にこれに限定されるものでなく、それぞれＮ型の炭化珪素とＰ型の多結晶シリコン、Ｐ型の炭化珪素とＰ型の多結晶シリコン、Ｐ型の炭化珪素とＮ型の多結晶シリコンの如何なる組み合わせでも良い。更に、全ての実施形態の半導体装置では、基板領域１とゲート電極５の導電型もＮ型としているが、特にこれに限定されるものでなく、Ｐ型としても良い。
また、全ての実施形態の半導体装置では、第１のマスク材１０の材料としてＣＶＤ酸化膜を用いているが、特にこれに限定されるものでなく、フォトレジスト膜やＳｉＮ膜など別の材料を用いていても良い。
また、全ての実施形態の半導体装置の層間絶縁膜８の材料として、例えばシリコン酸化膜やＳｉＮ膜など少なくとも絶縁性を有する材料ならばどの材料でも使用可能である。
また、全ての実施形態の半導体装置のゲート電極５の材料として、多結晶シリコンを用いているが、特にこれに限定されるものでなく、ゲート電極５として機能する導電性の高い材料であればどの材料でもかまわない。
また、全ての実施形態の半導体装置のゲート絶縁膜４をシリコン酸化膜から形成しているが、特にこれに限定されるものでなく、ＳｉＮなど絶縁性を有していればどのような材料を用いてもかまわない。
また、第１乃至第８の実施形態に係る半導体装置の製造方法では、Ｎ型の炭化珪素半導体基体上に、例えばＬＰ−ＣＶＤ法で多結晶シリコン層を形成した後、例えばイオン注入法でリンもしくはヒ素を不純物導入することで、Ｎ型の第１のヘテロ半導体領域３を形成しているが、特にこれに限定されるものでなく、電子ビーム蒸着法やスパッタ法などで多結晶シリコン層を堆積した後、レーザーアニールなどで再結晶化させて形成しても良い。また、例えば分子線エピタキシーなどでヘテロエピタキシャル成長させた単結晶シリコンで形成しても構わない。
また、第１乃至第８の実施形態に係る半導体装置の製造方法おいて、第１の不純物導入領域１１、第２の不純物導入領域１３または第３の不純物導入領域１５に用いられる不純物導入法として、イオン注入法を用いているが、特にこれに限定されるものでなく、少なくともドリフト領域２中に不純物導入できれば、イオン注入法以外にも固相拡散法など別の方法を用いても良い。同様に、第１乃至第８の実施形態に係る半導体装置の製造方法では、不純物ドーピングにイオン注入法を用いているが、特にこれに限定されるものでなく、固相拡散法や気相拡散法を用いても構わない。
また、第１乃至第８の実施形態に係る半導体装置の製造方法では、第１のヘテロ半導体領域３をエッチングする際、ドライエッチングを用いているが、特にこれに限定されるものでなく、例えばウエットエッチング法や、熱酸化法によって酸化した後、例えばフッ化アンモニウムとフッ酸との混合溶液でウエットエッチングによる酸化膜除去を行う方法などを用いても良いし、それらを組み合わせた方法を用いても良い。
また、第１乃至第８の実施形態に係る半導体装置の製造方法では、第１のヘテロ半導体領域３の酸化法として、ドライＯ２酸化を用いているが、特にこれに限定されるものでなく、ウエット酸化やＨ２Ｏ酸化、プラズマ酸化などの酸化を用いても良い。
また、第１乃至第８の実施形態に係る半導体装置の製造方法では、例えばＬＰ−ＣＶＤ法によって形成された多結晶シリコン層に、例えばイオン注入法でリンもしくはヒ素を不純物導入することで、Ｎ型のゲート電極５を形成しているが、特にこれに限定されるものでなく、電子ビーム蒸着法やスパッタ法などで多結晶シリコン層を堆積した後にレーザーアニールなどで再結晶化させて形成しても良い。同様に、例えば分子線エピタキシーなどでヘテロエピタキシャル成長させた単結晶シリコンで形成しても構わない。
また、第１乃至第８の実施形態に係る半導体装置の製造方法では、ゲート絶縁膜４をＬＰ-ＣＶＤ法で形成しているが、特にこれに限定されるものでなく、熱酸化法やプラズマＣＶＤ法などどのような方法を用いてもかまわない。
また、第１乃至第３の実施形態に係る半導体装置の製造方法では、第１のヘテロ半導体領域３の所定部の酸化と、第１の不純物導入領域１１の活性化を同時に行う製造方法を示したが、特にこれに限定されるものでなく、それぞれ別々の工程としても良い。同様に、第５、第６および第８の実施形態に係る半導体装置の製造方法では、第１のヘテロ半導体領域３の所定部の酸化と、第１の不純物導入領域１１並びに第２の不純物導入領域１３の活性化を同時に行う製造方法を示したが、特にこれに限定されるものでなく、それぞれ別々の工程としても良い。同様に、第７の実施形態に係る半導体装置の製造方法では、第１のヘテロ半導体領域３の所定部の酸化と、第２の不純物導入領域１３の活性化を同時に行う製造方法を示したが、特にこれに限定されるものでなく、それぞれ別々の工程としても良い。
また、第１乃至第６および第８の実施形態に係る半導体装置の製造方法では、ゲート電極下電界緩和領域９をＰ型として説明しているが、特にこれに限定されるものでなく、例えば不純物が活性化せずに抵抗が高くなる所謂高抵抗層としても良い。その場合、導入する不純物はボロンやアルミに限らず、バナジウムなど不活性層を形成する不純物なら何でも良いし、活性化のアニールも特に必要としない。同様に、第５乃至第８の実施形態に係る半導体装置では、ソース領域下電界緩和領域１２を、例えば不純物が活性化せずに抵抗が高くなる所謂高抵抗層としても良い。その場合、導入する不純物はボロンやアルミに限らず、バナジウムなど不活層を形成する不純物なら何でも良いし、活性化のアニールも特に必要としない。
また、第１乃至第３および第５乃至第８の実施形態に係る半導体装置の製造方法では、第１のマスク材１０を除去してから第１のヘテロ半導体領域３を熱酸化しているが、特にこれに限定されるものでなく、第１のマスク材１０を有した状態で酸化してもよい。上記の場合、第１のマスク材１０で覆われた第１のヘテロ半導体領域３の表面が酸化されにくくなるため、第１のヘテロ半導体領域３の膜厚を保持できるというメリットがある。
また、本発明では、第３の実施形態と第４の実施形態を別個としているが、例えば、図６で用いた第１のマスク材１０の開口部分を広げる工程の後、図５で用いた、第１のヘテロ半導体領域３の一部を残すエッチング方法を用いることも可能であり、それぞれを組み合わせて製造することもできる。
また、第５、第６および第８の実施形態に係る半導体装置の製造方法では、第５、第６および第８の実施形態に係る半導体装置を第１の実施形態に係る半導体装置の製造方法と同様の方法で製造する方法について説示したが、特にこれに限定されるものでなく、第３または第４の実施形態に係る半導体装置の製造方法を用いて製造することも可能である。上記の場合、第３または第４の実施形態に係る半導体装置の製造方法により得られる効果と同様の効果を得ることができる。
本発明の第１の実施形態に係る半導体装置の製造方法により製造された半導体装置の構成を示す断面図 図１に示す半導体装置の製造方法を示す断面図 図２に続く製造方法を示す断面図 本発明の第２の実施形態に係る半導体装置の製造方法を示す断面図 本発明の第３の実施形態に係る半導体装置の製造方法を示す断面図 本発明の第４の実施形態に係る半導体装置の製造方法を示す断面図 本発明の第５の実施形態に係る半導体装置の製造方法により製造された半導体装置の構成を示す断面図 図７に示す半導体装置の製造方法を示す断面図 図８に続く製造方法を示す断面図 本発明の第６の実施形態に係る半導体装置の製造方法により製造された半導体装置の構成を示す断面図 図１０に示す半導体装置の製造方法を示す断面図 本発明の第７の実施形態に係る半導体装置の製造方法により製造された半導体装置の構成を示す断面図 図１２に示す半導体装置の製造方法を示す断面図 図１３に続く製造方法を示す断面図 本発明の第８の実施形態に係る半導体装置の製造方法により製造された半導体装置の構成を示す断面図 図１５に示す半導体装置の製造方法を示す断面図 本発明を利用した半導体装置の一例を示す断面図 本発明を利用した半導体装置の一例を示す断面図 本発明を利用した半導体装置の一例を示す断面図 本発明を利用した半導体装置の一例を示す断面図 本発明を利用した半導体装置の一例を示す断面図 本発明を利用した半導体装置の一例を示す断面図 本発明を利用した半導体装置の一例を示す断面図 本発明を利用した半導体装置の一例を示す断面図 本発明を利用した半導体装置の一例を示す断面図 本発明を利用した半導体装置の一例を示す断面図 本発明を利用した半導体装置の一例を示す断面図 本発明を利用した半導体装置の一例を示す断面図
符号の説明
１ 基板領域、２ ドリフト領域、３ 第１のヘテロ半導体領域、
４ ゲート絶縁膜、５ ゲート電極、６ ソース電極、７ ドレイン電極、
８ 層間絶縁膜、９ ゲート電極下電界緩和領域、１０ 第１のマスク材、
１１ 第１の不純物導入領域、１２ ソース領域下電界緩和領域、
１３ 第２の不純物導入領域、１４ 第２のマスク材、
１５ 第３の不純物導入領域、１６ 第３のマスク材、
１７ 第２のヘテロ半導体領域、１８ 導通領域

Claims (15)

  1. 半導体基体と、
    前記半導体基体と異なるバンドギャップを有する半導体材料から成り、前記半導体基体とヘテロ接合し、且つ前記半導体基体の表面の一部に設けられたヘテロ半導体領域と、
    少なくとも前記ヘテロ半導体領域の側面及び前記ヘテロ半導体領域が形成されていない前記半導体基体の表面にまたがって形成されたゲート絶縁膜と、
    前記ゲート絶縁膜に接して形成されたゲート電極と、
    前記半導体基体及び前記ヘテロ半導体領域が前記ゲート絶縁膜に同時に接するヘテロ接合駆動端部から所定距離離れて、前記半導体基体および前記ゲート絶縁膜に接する第１の電界緩和領域と、
    前記ヘテロ半導体領域とオーミック接続されたソース電極と、
    前記半導体基体とオーミック接続されたドレイン電極とを有する半導体装置の製造方法において、
    前記半導体基体上に前記ヘテロ半導体領域を形成する工程と、
    所定形状にパターニングされた第１のマスク材を前記へテロ半導体領域上に形成する工程と、
    前記第１のマスク材で覆われていない部分の前記半導体基体に前記第１の電界緩和領域を形成する工程と、
    前記第１の電界緩和領域を形成後に前記第１のマスク材で覆われていない部分よりも広く前記ヘテロ半導体領域を選択的に除去する工程と、
    前記ゲート絶縁膜を形成する工程と
    を含むことを特徴とする半導体装置の製造方法。
  2. 前記第１の電界緩和領域を形成する際、前記第１のマスク材で覆われていない前記半導体基体に、イオン注入法を用いて所定の不純物を導入することを特徴とする請求項１記載の半導体装置の製造方法。
  3. 前記第１の電界緩和領域を形成する際、前記不純物を活性化する処理を行うことを特徴とする請求項２に記載の半導体装置の製造方法。
  4. 半導体基体と、
    前記半導体基体と異なるバンドギャップを有する半導体材料から成り、前記半導体基体とヘテロ接合し、且つ前記半導体基体の表面の一部に設けられたヘテロ半導体領域と、
    少なくとも前記ヘテロ半導体領域の側面及び前記ヘテロ半導体領域が形成されていない前記半導体基体の表面にまたがって形成されたゲート絶縁膜と、
    前記ゲート絶縁膜に接して形成されたゲート電極と、
    前記半導体基体及び前記ヘテロ半導体領域が前記ゲート絶縁膜に同時に接するヘテロ接合駆動端部から所定距離離れて、前記半導体基体および前記ゲート絶縁膜に接する第１の電界緩和領域と、
    前記ヘテロ半導体領域とオーミック接続されたソース電極と、
    前記半導体基体とオーミック接続されたドレイン電極と、
    前記半導体基体および前記ヘテロ半導体領域に接し、前記ヘテロ接合駆動端部から所定距離離れて形成された第２の電界緩和領域とを有する半導体装置の製造方法において、
    前記半導体基体上に前記ヘテロ半導体領域を形成する工程と、
    所定形状にパターニングされた第１のマスク材を前記へテロ半導体領域上に形成する工程と、
    前記第１のマスク材で覆われていない部分の前記半導体基体に前記第１の電界緩和領域及び前記第２の電界緩和領域を形成する工程と、
    所定形状にパターニングされた第２のマスク材を前記第１のマスク材及び前記ヘテロ半導体領域の上に形成する工程と、
    前記第１のマスク材及び前記第２のマスク材で覆われていない部分よりも広く前記ヘテロ半導体領域を選択的に除去する工程と、
    前記ゲート絶縁膜を形成する工程と
    を含むことを特徴とする半導体装置の製造方法。
  5. 前記第２の電界緩和領域と接する前記ヘテロ半導体領域を覆い隠す第２のマスク材を前記へテロ半導体領域上に形成する工程と含み、
    前記第１のマスク材と前記第２のマスク材を共用して、前記ヘテロ接合駆動端部を形成することを特徴とする請求項４に記載の半導体装置の製造方法。
  6. 前記第２のマスク材の材質が、前記第１のマスク材の材質と異なることを特徴とする請求項５に記載の半導体装置の製造方法。
  7. 前記第２の電界緩和領域と接しない前記へテロ半導体領域を、前記第１のマスク材とともに覆い隠す第３のマスク材を前記へテロ半導体領域上に形成する工程と、
    前記第２の電界緩和領域と接する前記ヘテロ半導体領域を覆い隠す第２のマスク材を前記へテロ半導体領域上に形成する工程と含み、
    前記第１のマスク材および前記第３のマスク材を共用して、前記第２の電界緩和領域を形成し、
    前記第１のマスク材および前記第２のマスク材を共用して、前記ヘテロ接合駆動端部を形成することを特徴とする請求項４に記載の半導体装置の製造方法。
  8. 前記第２のマスク材もしくは前記第３のマスク材のいずれか一方もしくは両方の材質が、前記第１のマスク材の材質と異なることを特徴とする請求項７に記載の半導体装置の製造方法。
  9. 前記第２の電界緩和領域を形成する際、前記第１のマスク材で覆われていない前記半導体基体に、イオン注入法を用いて所定の不純物を導入することを特徴とする請求項４乃至８のいずれかに記載の半導体装置の製造方法。
  10. 前記第２の電界緩和領域を形成する際、前記不純物を活性化するべく熱処理を行うことを特徴とする請求項９に記載の半導体装置の製造方法。
  11. 前記ヘテロ接合駆動端部を形成する際、前記第１のマスク材で覆われていない前記へテロ半導体領域の少なくとも一部を等方的に除去する工程を有することを特徴とする請求項４乃至１０のいずれかに記載の半導体装置の製造方法。
  12. 前記等方的に除去する工程を犠牲酸化によっておこなうことを特徴とする請求項１１に記載の半導体装置の製造方法。
  13. 前記ヘテロ接合駆動端部を形成する際、前記第１のマスク材の少なくとも一部を等方的に除去した後、前記ヘテロ接合駆動端部を形成することを特徴とする前記請求項１乃至３のいずれかに記載の半導体装置の製造方法。
  14. 前記半導体基体が炭化珪素、ダイヤモンドまたは窒化ガリウムからなることを特徴とする前記請求項１乃至１３のいずれかに記載の半導体装置の製造方法。
  15. 前記ヘテロ半導体領域が単結晶シリコン、多結晶シリコンまたはアモルファスシリコンからなることを特徴とする請求項1乃至１４のいずれかに記載の半導体装置の製造方法。
JP2006316807A 2006-11-24 2006-11-24 半導体装置の製造方法 Active JP5211468B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006316807A JP5211468B2 (ja) 2006-11-24 2006-11-24 半導体装置の製造方法
US11/870,561 US7605017B2 (en) 2006-11-24 2007-10-11 Method of manufacturing a semiconductor device and products made thereby
CN2007101937011A CN101188201B (zh) 2006-11-24 2007-11-22 制造半导体器件的方法
KR1020070120083A KR100944056B1 (ko) 2006-11-24 2007-11-23 반도체 장치 제조 방법 및 그에 의해 제조되는 제품
EP07121480.3A EP1926147B1 (en) 2006-11-24 2007-11-26 Method of manufacturing a semiconductor device and products made thereby

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006316807A JP5211468B2 (ja) 2006-11-24 2006-11-24 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2008130959A JP2008130959A (ja) 2008-06-05
JP5211468B2 true JP5211468B2 (ja) 2013-06-12

Family

ID=39092901

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006316807A Active JP5211468B2 (ja) 2006-11-24 2006-11-24 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US7605017B2 (ja)
EP (1) EP1926147B1 (ja)
JP (1) JP5211468B2 (ja)
KR (1) KR100944056B1 (ja)
CN (1) CN101188201B (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8067776B2 (en) * 2007-06-08 2011-11-29 Nissan Motor Co., Ltd. Method of manufacturing semiconductor device and semiconductor device manufactured thereof
US8735906B2 (en) * 2009-04-13 2014-05-27 Rohm Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
JP2012099601A (ja) * 2010-11-01 2012-05-24 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
US8742460B2 (en) 2010-12-15 2014-06-03 Transphorm Inc. Transistors with isolation regions
US8643062B2 (en) 2011-02-02 2014-02-04 Transphorm Inc. III-N device structures and methods
US8598937B2 (en) 2011-10-07 2013-12-03 Transphorm Inc. High power semiconductor electronic components with increased reliability
US9093366B2 (en) 2012-04-09 2015-07-28 Transphorm Inc. N-polar III-nitride transistors
US9184275B2 (en) 2012-06-27 2015-11-10 Transphorm Inc. Semiconductor devices with integrated hole collectors
US9087718B2 (en) 2013-03-13 2015-07-21 Transphorm Inc. Enhancement-mode III-nitride devices
US9245992B2 (en) 2013-03-15 2016-01-26 Transphorm Inc. Carbon doping semiconductor devices
JP5939448B2 (ja) * 2013-04-30 2016-06-22 日産自動車株式会社 半導体装置及びその製造方法
WO2015009514A1 (en) 2013-07-19 2015-01-22 Transphorm Inc. Iii-nitride transistor including a p-type depleting layer
US9318593B2 (en) 2014-07-21 2016-04-19 Transphorm Inc. Forming enhancement mode III-nitride devices
US9536966B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Gate structures for III-N devices
US9536967B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Recessed ohmic contacts in a III-N device
CN105023939A (zh) * 2015-04-08 2015-11-04 四川大学 一种新型的栅下阱结构4H-SiCMOSFET器件
ITUB20155536A1 (it) 2015-11-12 2017-05-12 St Microelectronics Srl Transistore hemt di tipo normalmente spento includente una trincea contenente una regione di gate e formante almeno un gradino, e relativo procedimento di fabbricazione
CN108604597B (zh) 2016-01-15 2021-09-17 创世舫电子有限公司 具有al(1-x)sixo栅极绝缘体的增强模式iii-氮化物器件
TWI762486B (zh) 2016-05-31 2022-05-01 美商創世舫科技有限公司 包含漸變空乏層的三族氮化物裝置
JP6237845B1 (ja) * 2016-08-24 2017-11-29 富士電機株式会社 縦型ｍｏｓｆｅｔおよび縦型ｍｏｓｆｅｔの製造方法
CN111668101B (zh) * 2020-06-03 2022-07-01 西安电子科技大学 一种增强型氮化镓高电子迁移率晶体管及其制备方法
CN114709255A (zh) * 2022-04-02 2022-07-05 东南大学 基于异质结的高功率密度隧穿半导体器件及其制造工艺

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3620513B2 (ja) 2002-04-26 2005-02-16 日産自動車株式会社 炭化珪素半導体装置
US7282739B2 (en) * 2002-04-26 2007-10-16 Nissan Motor Co., Ltd. Silicon carbide semiconductor device
EP2560210B1 (en) 2003-09-24 2018-11-28 Nissan Motor Co., Ltd. Semiconductor device and manufacturing method thereof
JP4033150B2 (ja) * 2004-03-09 2008-01-16 日産自動車株式会社 半導体装置とその製造方法
EP1638149B1 (fr) * 2004-09-15 2011-11-23 STMicroelectronics (Crolles 2) SAS Procédé de fabrication d'un transistor à effet de champ à grille isolée à canal à hétérostructure
US20060060917A1 (en) * 2004-09-17 2006-03-23 Nissan Motor Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
EP1641030B1 (en) 2004-09-28 2012-01-11 Nissan Motor Co., Ltd. Method of manufacturing a semiconductor device
JP2006100365A (ja) * 2004-09-28 2006-04-13 Nissan Motor Co Ltd 半導体装置
JP5044885B2 (ja) * 2004-09-28 2012-10-10 日産自動車株式会社 半導体装置及びその製造方法
US7588961B2 (en) * 2005-03-30 2009-09-15 Nissan Motor Co., Ltd. Semiconductor device and manufacturing method thereof
US8441036B2 (en) * 2006-03-22 2013-05-14 Nissan Motor Co., Ltd. Semiconductor device and method of manufacturing the same
JP5098214B2 (ja) * 2006-04-28 2012-12-12 日産自動車株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
EP1926147B1 (en) 2018-01-17
EP1926147A2 (en) 2008-05-28
EP1926147A3 (en) 2009-03-04
CN101188201B (zh) 2010-11-10
KR100944056B1 (ko) 2010-02-24
US20080121933A1 (en) 2008-05-29
KR20080047294A (ko) 2008-05-28
CN101188201A (zh) 2008-05-28
JP2008130959A (ja) 2008-06-05
US7605017B2 (en) 2009-10-20

Similar Documents

Publication Publication Date Title
JP5211468B2 (ja) 半導体装置の製造方法
JP5228291B2 (ja) 半導体装置の製造方法
JP5034278B2 (ja) 半導体装置の製造方法
JP5194380B2 (ja) 半導体装置
EP1837915B1 (en) Semiconductors
JP4033150B2 (ja) 半導体装置とその製造方法
JP3975992B2 (ja) 半導体装置及びその製造方法
JP4862254B2 (ja) 半導体装置の製造方法
US7531396B2 (en) Method of manufacturing semiconductor device
JP4736386B2 (ja) 半導体装置の製造方法
JP5044885B2 (ja) 半導体装置及びその製造方法
JP2006100329A (ja) 半導体装置の製造方法および半導体装置
JP5194575B2 (ja) 半導体装置の製造方法
JP2006100365A (ja) 半導体装置
EP1835543B1 (en) Method for manufacturing a semiconductor device
JP2006086397A (ja) 半導体装置およびその製造方法
KR100691598B1 (ko) 반도체 장치의 제조 방법
JP5211472B2 (ja) 半導体装置及びその製造方法
JP5729356B2 (ja) 半導体装置
JP5211479B2 (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091027

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100209

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20101018

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101028

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120816

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120821

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121022

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121113

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130211

R150 Certificate of patent or registration of utility model

Ref document number: 5211468

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160308

Year of fee payment: 3