KR101875638B1 - 반도체 소자 및 그 제조 방법 - Google Patents

반도체 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR101875638B1
KR101875638B1 KR1020160133554A KR20160133554A KR101875638B1 KR 101875638 B1 KR101875638 B1 KR 101875638B1 KR 1020160133554 A KR1020160133554 A KR 1020160133554A KR 20160133554 A KR20160133554 A KR 20160133554A KR 101875638 B1 KR101875638 B1 KR 101875638B1
Authority
KR
South Korea
Prior art keywords
type region
trench
type
trenches
gate electrode
Prior art date
Application number
KR1020160133554A
Other languages
English (en)
Other versions
KR20180041421A (ko
Inventor
천대환
정영균
주낙용
박정희
이종석
Original Assignee
현대자동차 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대자동차 주식회사 filed Critical 현대자동차 주식회사
Priority to KR1020160133554A priority Critical patent/KR101875638B1/ko
Priority to US15/377,708 priority patent/US10319851B2/en
Priority to CN201710119656.9A priority patent/CN107958936B/zh
Publication of KR20180041421A publication Critical patent/KR20180041421A/ko
Application granted granted Critical
Publication of KR101875638B1 publication Critical patent/KR101875638B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device

Abstract

본 발명의 일 실시예에 따른 반도체 소자는 n+형 탄화 규소 기판, n-형층, n형층, 복수 개의 트렌치, p형 영역, n+형 영역, 게이트 절연막, 게이트 전극, 소스 전극, 드레인 전극 및 채널을 포함하고, 상기 복수 개의 트렌치는 평면상 매트릭스 형상으로 위치하고, 상기 n+형 영역은 평면상 개구부를 가지는 메쉬 형태로 위치하고, 상기 각 트렌치를 둘러싸며, 평면상 대각선 방향으로 서로 인접한 상기 트렌치 사이에서 상기 소스 전극과 접촉하고, 상기 p형 영역은 평면상 메쉬 형태의 상기 n+형 영역의 개구부 내에 위치한다.

Description

반도체 소자 및 그 제조 방법{SEMICONDUCTOR DEVICE AND METHOD MANUFACTURING THE SAME}
본 발명은 탄화 규소(SiC, 실리콘 카바이드)를 포함하는 반도체 소자 및 그 제조 방법에 관한 것이다.
전력용 반도체 소자는 특히 매우 큰 전류를 흐르게 하면서도 도통 상태에서의 전력 손실을 적게 하기 위하여 낮은 온 저항 또는 낮은 포화 전압이 요구된다. 또한 오프 상태 또는 스위치가 오프되는 순간에 전력용 반도체 소자의 양단에 인가되는 PN 접합의 역방향 고전압에 견딜 수 있는 특성, 즉 높은 항복전압특성이 기본적으로 요구된다.
전력용 반도체 소자 중 금속 산화막 반도체 전계 효과 트랜지스터(MOSFET, metal oxide semiconductor field effect transistor) 디지털 회로와 아날로그 회로에서 가장 일반적인 전계 효과 트랜지스터이다.
이러한 MOSFET은 채널(Channel)의 형태에 따라 플라나(Planar) 게이트 MOSFET과 트렌치(Trench) 게이트 MOSFET으로 구분될 수 있다. 플라나 게이트 MOSFET은 채널 영역이 반도체 표면과 수평으로 위치하여 전류 패스(Path)가 길고, JFET(Junction Field Effect Transistor) 영역이 존재하여 온 저항이 비교적 높다. 트렌치 게이트 MOSFET은 JFET 영역은 존재하지 않지만, 트렌치의 하단에 집중되는 전계로 인하여 항복 전압이 감소할 수 있다.
본 발명이 해결하고자 하는 과제는 수직 채널 및 수평 채널을 포함하는 탄화 규소 반도체 소자에 관한 것이다.
본 발명의 일 실시예에 따른 반도체 소자는 n+형 탄화 규소 기판, n-형층, n형층, 복수 개의 트렌치, p형 영역, n+형 영역, 게이트 절연막, 게이트 전극, 소스 전극, 드레인 전극 및 채널을 포함하고, 상기 복수 개의 트렌치는 평면상 매트릭스 형상으로 위치하고, 상기 n+형 영역은 평면상 개구부를 가지는 메쉬 형태로 위치하고, 상기 각 트렌치를 둘러싸며, 평면상 대각선 방향으로 서로 인접한 상기 트렌치 사이에서 상기 소스 전극과 접촉하고, 상기 p형 영역은 평면상 메쉬 형태의 상기 n+형 영역의 개구부 내에 위치한다.
상기 n-형층은 상기 n+형 탄화 규소 기판의 제1면에 위치하고, 상기 n형층, 복수 개의 상기 트렌치 및 상기 p형 영역은 상기 n-형층 위에 위치하고, 상기 p형 영역은 각 상기 트렌치의 측면에 위치하고, 상기 n+형 영역은 각 상기 트렌치의 측면과 상기 p형 영역 사이에 위치하고, 상기 n형층의 이온 도핑 농도는 상기 n-형층의 이온 도핑 농도보다 높을 수 있다.
각 상기 트렌치는 제1 트렌치 및 상기 제1 트렌치의 하부면으로부터 연장되어 위치하는 제2 트렌치를 포함하고, 상기 제1 트렌치의 폭은 상기 제2 트렌치의 폭보다 넓을 수 있다.
상기 n+형 영역은 상기 제1 트렌치의 측면 및 하부면에 접촉하고, 상기 p형 영역은 상기 제2 트렌치의 측면에 접촉할 수 있다.
상기 게이트 절연막은 상기 트렌치 내부, 상기 n형층 위, 상기 p형 영역 위 및 상기 n+형 영역 위에 위치하고, 평면상 대각선 방향으로 서로 인접한 상기 트렌치 사이에서 상기 n+형 영역을 노출할 수 있다.
상기 게이트 전극은 상기 게이트 절연막 위에 위치하고, 상기 트렌치 내부에 위치하는 제1 게이트 전극과 상기 상기 n형층 위, 상기 p형 영역 위 및 상기 n+형 영역 위에 위치하는 제2 게이트 전극을 포함할 수 있다.
상기 제2 게이트 전극은 평면상 수평 방향 및 수직 방향으로 서로 인접한 상기 트렌치 사이에서 서로 인접한 상기 제1 게이트 전극을 서로 연결할 수 있다.
상기 채널은 상기 제2 트렌치의 측면에 접촉하는 상기 p+형 영역에 위치하는 제1 채널 및 상기 제1 트렌치의 측면에 접촉하는 상기 n+형 영역과 인접하고, 상기 제2 트렌치 전극 아래에 위치하는 상기 p형 영역에 위치하는 제2 채널을 포함할 수 있다.
상기 게이트 전극 위에 위치하는 산화막을 더 포함하고, 상기 소스 전극은 상기 산화막 및 상기 n+ 영역 위에 위치할 수 있다.
상기 드레인 전극은 상기 n+형 탄화 규소 기판의 제2면에 위치할 수 있다.
본 발명의 일 실시예에 따른 반도체 소자의 제조 방법은 n+형 탄화 규소 기판의 제1면에 n-형층 및 n형층을 순차적으로 형성하는 단계, 상기 n형층에 복수 개의 제1 트렌치를 형성하는 단계, 각 상기 제1 트렌치 내에 p형 이온을 주입하여 각 상기 제1 트렌치의 측면 및 하부면 아래에 p형 영역을 형성하는 단계, 상기 p형 영역에 n+형 이온을 주입하여 각 상기 제1 트렌치 및 상기 p형 영역 사이에 n+형 영역을 형성하는 단계, 각 상기 제1 트렌치 하부면 아래의 상기 n+형 영역 및 상기 p형 영역을 식각하여 제2 트렌치를 형성하는 단계, 상기 제1 트렌치 및 상기 제2 트렌치의 내부와 상기 p형 영역 및 상기 n+형 영역 위에 게이트 절연막을 형성하는 단계, 상기 게이트 절연막 위에 게이트 전극을 형성하는 단계, 상기 게이트 전극 위에 산화막을 형성하는 단계, 상기 산화막 및 상기 n+형 영역 위에 소스 전극을 형성하는 단계, 그리고 상기 n+형 탄화 규소 기판의 제2면에 드레인 전극을 형성하는 단계를 포함하고, 상기 복수 개의 제1 트렌치는 평면상 매트릭스 형상으로 형성되고, 상기 n+형 영역은 평면상 개구부를 가지는 메쉬 형태로 형성되고, 상기 각 제1 트렌치를 둘러싸며, 평면상 대각선 방향으로 서로 인접한 상기 제1 트렌치 사이에서 상기 소스 전극과 접촉하고, 상기 p형 영역은 평면상 메쉬 형태의 상기 n+형 영역의 개구부 내에 형성된다.
이와 같이 본 발명의 실시예에 따르면, 반도체 소자가 수직 채널 및 수평 채널을 포함함에 따라 순 방향 전압 인가 시, 전류 밀도가 향상될 수 있다. 이에 따라, 본 실시예에 따른 반도체 소자의 면적을 감소시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 소자의 레이아웃의 일 예를 도시한 도면이다.
도 2는 도 1의 절단선 II-II선을 따라 자른 단면의 일 예를 도시한 도면이다.
도 3은 도 1의 절단선 III-III선을 따라 자른 단면의 일 예를 도시한 도면이다.
도 4는 도 1의 절단선 IV-IV선을 따라 자른 단면의 일 예를 도시한 도면이다.
도 5 내지 도 10은 본 발명의 일 실시예에 따른 반도체 소자의 제조 방법의 일 예를 도시한 도면이다.
첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.
도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장된 것이다. 또한, 층이 다른 층 또는 기판 "상"에 있다고 언급되는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 층이 개재될 수도 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 소자의 레이아웃의 일 예를 도시한 도면이다. 도 2는 도 1의 절단선 II-II선을 따라 자른 단면의 일 예를 도시한 도면이다. 도 3은 도 1의 절단선 III-III선을 따라 자른 단면의 일 예를 도시한 도면이다. 도 4는 도 1의 절단선 IV-IV선을 따라 자른 단면의 일 예를 도시한 도면이다.
도 1 내지 도 4를 참고하면, 본 실시예에 따른 반도체 소자는 n+형 탄화 규소 기판(100), n-형층(200), n형층(300), 복수 개의 트렌치(350), p형 영역(400), n+형 영역(500), 게이트 전극(700), 소스 전극(800) 및 드레인 전극(900)을 포함한다.
도 1(a)는 소스 전극(800)이 생략된 반도체 소자의 레이아웃의 일 예를 도시한 도면이고, 도 1(b)는 소스 전극(800)과 게이트 전극(700)의 일부가 생략된 반도체 소자의 레이아웃의 일 예를 도시한 도면이다.
복수 개의 트렌치(350)는 평면상 매트릭스 형태로 위치한다. n+형 영역(500)은 평면상 개구부를 가지는 메쉬(mesh) 형태로 위치하며, 각 트렌치(350)를 둘러싸고 있다. n+형 영역(500)은 평면상 대각선 방향으로 서로 인접한 트렌치(350) 사이에서 소스 전극(800)과 접촉한다. p형 영역(400)은 평면상 메쉬 형태의 n+형 영역(500)의 개구부 내에 위치한다. p형 영역(400)은 평면상 개구부를 채우며, n+형 영역(500)과 접촉한다. n형층(300)은 평면상 p형 영역(400)의 중심부에 위치한다.
아래에서는 본 실시예에 따른 반도체 소자의 구체적인 구조에 대해 설명한다.
n-형층(200)은 n+ 형 탄화 규소 기판(100)의 제1면에 위치하고, n-형층(200)의 위에 n형층(300), 복수 개의 트렌치(350) 및 p형 영역(400)이 위치한다.
각 트렌치(350)는 제1 트렌치(351) 및 제2 트렌치(352)를 포함한다. 제2 트렌치(352)는 제1 트렌치(351)의 하부면으로부터 연장되어 위치하고, 제1 트렌치(351)의 폭은 제2 트렌치(352)의 폭보다 넓다.
각 트렌치(350)의 측면에는 p형 영역(400)이 위치한다. 각 트렌치(350)의 측면과 p형 영역(400) 사이에 n+형 영역(500)이 위치한다. p형 영역(400)은 제2 트렌치(352)의 측면에 접촉한다. n+형 영역(500)은 제1 트렌치(351)의 측면 및 하부면에 접촉한다. 평면상 대각선 방향으로 서로 인접한 트렌치(350) 사이에서, n+형 영역(500)은 p형 영역(400) 위에 위치한다 (도 3 및 도 4 참조).
n형층(300)은 서로 인접한 트렌치(350) 사이에 위치한다. 평면상 수평 방향 및 수직 방향으로 서로 인접한 트렌치(350) 사이에서, n형층(300)은 인접한 p형 영역(400)에 사이에 위치하고(도 2 및 도 3 참조), 평면상 대각선 방향으로 서로 인접한 트렌치(350) 사이에서, n형층(300)은 p형 영역(400) 아래에 위치한다(도 4 참조). 여기서, n형층(300)의 이온 도핑 농도는 n-형층(200)의 이온 도핑 농도보다 높다.
각 트렌치(350) 내에 게이트 절연막(600)이 위치한다. 또한, 평면상 수평 방향 및 수직 방향으로 서로 인접한 트렌치(350) 사이에서, 게이트 절연막(600)은 n형층(300), p형 영역(400) 및 n+형 영역(500) 위에 위치한다.
게이트 절연막(600) 위에 게이트 전극(700)이 위치한다. 게이트 전극(700)은 금속 또는 폴리실리콘(polysilicon)을 포함할 수 있다.
게이트 전극(700)은 제1 게이트 전극(701) 및 제2 게이트 전극(702)을 포함한다. 제1 게이트 전극(701)은 각 트렌치(350) 내에 위치하고, 제2 게이트 전극(702)은 평면상 수평 방향 및 수직 방향으로 서로 인접한 트렌치(350) 사이에서, 서로 인접한 제1 게이트 전극(701)을 서로 연결한다. 여기서, 제1 게이트 전극(701)은 트렌치 게이트 전극의 역할을 하고, 제2 게이트 전극(702)은 플라나(Planar) 게이트 전극의 역할을 한다.
게이트 전극(700) 위에 산화막(710)이 위치한다. 평면상 대각선 방향으로 서로 인접한 트렌치(350) 사이에서, 산화막(710)은 제2 게이트 전극(702)의 측면을 덮고 있다.
산화막(710) 및 n+형 영역(500) 위에 소스 전극(800)이 위치한다. 소스 전극(800)은 평면상 대각선 방향으로 서로 인접한 트렌치(350) 사이에서 n+형 영역(500)과 접촉한다. 소스 전극(800)은 오믹 금속을 포함할 수 있다.
n+형 탄화 규소 기판(100)의 제2면에 드레인 전극(900)이 위치한다. 드레인 전극(900)은 오믹 금속을 포함할 수 있다. 여기서, n+형 탄화 규소 기판(100)의 제2면은 n+형 탄화 규소 기판(100)의 제1면에 대해 반대쪽에 위치한다.
본 실시예에 따른 반도체 소자의 채널을 제1 채널(451) 및 제2 채널(452)을 포함한다. 제1 채널(451)은 제2 트렌치(352)의 측면에 접촉하는 p형 영역(400)에 위치한다. 즉, 제1 채널(451)은 트렌치(350) 내에 위치하는 제1 게이트 전극(701)에 의한 채널로서, 수직 채널이다. 제2 채널(452)은 제1 트렌치(351)의 측면에 접촉하는 n+형 영역(500)과 인접한 p형 영역(400)에 위치하고, 제2 게이트 전극(702) 아래에 위치한다. 즉, 제2 채널(452)은 제2 게이트 전극(702)에 의한 채널로, 수평 채널이다.
이와 같이, 본 실시예에 따른 반도체 소자는 수직 채널인 제1 채널(451)과 수평 채널인 제2 채널(452)을 포함함에 따라, 순 방향 전압 인가 시, 전류 밀도를 향상시킬 수 있다.
그러면, 표 1을 참고하여 본 실시예에 따른 반도체 소자의 특성에 대해 설명한다.
표 1에서, 비교예 1은 수평 채널만 존재하는 반도체 소자이고, 비교예 2는 수직 채널만 존재하는 반도체 소자이다.

항복 전압
(V)
온 저항
(mΩ·㎠)
전류 밀도
(A/㎠)

비교예 1
546
5.97
465

비교예 2
548
4.10
616

실시예
539
2.52
1000
표 1을 참고하면, 유사한 항복 전압 수준에서, 본 실시예에 따른 반도체 소자는 비교예 1에 따른 반도체 소자에 비해 온 저항은 약 58% 감소하고, 전류 밀도는 약 115% 증가함을 알 수 있다. 또한, 본 실시예에 따른 반도체 소자는 비교예 2에 따른 반도체 소자에 비해 온 저항은 약 39% 감소하고, 전류 밀도는 약 62% 증가함을 알 수 있다. 이에 따라, 전류 밀도가 증가함에 따라 본 실시예에 따른 반도체 소자의 면적을 감소시킬 수 있다.
그러면, 도 5 내지 도 10 및 도 1 내지 4를 참고하여 본 발명의 일 실시예에 따른 반도체 소자의 제조 방법에 대해 설명한다.
도 5 내지 도 10은 본 발명의 일 실시예에 따른 반도체 소자의 제조 방법의 일 예를 도시한 도면이다. 도 5 내지 도 10에서는 하나의 트렌치를 예로 들어 본 발명의 일 실시예에 따른 반도체 소자의 제조 방법을 설명한다.
도 5를 참고하면, n+형 탄화 규소 기판(100)을 준비하고, n+형 탄화 규소 기판(100)의 제1면에 n-형층(200)을 형성하고, n-형층(200) 위에 n형층(300)을 형성한다. n형층(300)의 이온 도핑 농도는 n-형층(200)의 이온 도핑 농도보다 높다.
여기서, n-형층(200)은 n+형 탄화 규소 기판(100)의 제1면에 에피택셜 성장으로 형성하고, n형층(300)은 n-형층(200) 위에 에피택셜 성장으로 형성할 수 있다.
또한, n-형층(200)은 n+형 탄화 규소 기판(100)의 제1면에 에피택셜 성장으로 형성하고, n형층(300)은 n-형층(200)의 상부면에 n형 이온을 주입하여 형성할 수도 있다.
도 6을 참고하면, n형층(300)의 일부를 식각하여 제1 트렌치(351)를 형성한다. 여기서, 제1 트렌치(351)는 복수 개로 형성되며, 평면상 매트릭스 형상으로 형성된다 (도 1(b) 참조).
도 7을 참고하면, 제1 트렌치(351) 내에 p형 이온을 주입하여 p형 영역(400)을 형성한 후, p형 영역(400)에 n+형 이온을 주입하여 n+형 영역(500)을 형성한다. 즉, n+형 영역(500)은 제1 트렌치(351)의 측면 및 하부면에 위치한다. 또한, n+형 영역(500)은 제1 트렌치(351)와 p형 영역(400) 사이에 위치한다.
또한, n+형 영역(500)은 평면상 대각선 방향으로 서로 인접한 트렌치(350) 사이에서, p형 영역(400) 위에 형성된다 (도 3 및 도 4 참조).
이 때, n+형 영역(500)은 평면상 개구부를 가지는 메쉬 형태로 위치하며, 제1 트렌치(351)를 둘러싸도록 형성되고, p형 영역(400)은 평면상 메쉬 형태의 n+형 영역(500)의 개구부 내에 형성된다 (도 1 참조). 또한, n형층(300)은 평면상 p형 영역(400)의 중심부에 위치한다 (도 1 참조). 여기서, p형 영역(400)은 평면상 개구부를 채우며, n+형 영역(500)과 접촉한다.
도 8을 참고하면, 제1 트렌치(351)의 하부면에 위치하는 n+형 영역(500) 및 p형 영역(400)을 식각하여 제2 트렌치(352)를 형성한다. 이에, 제2 트렌치(352)는 제1 트렌치(351)의 하부면에서 연장되어 위치한다. 제1 트렌치(351) 및 제2 트렌치(352)를 트렌치(350)를 이룬다.
제2 트렌치(352)의 형성 시, 제1 트렌치(351)의 내측면 및 하부면의 일부에 스페이서(50)을 배치한 후에 n+형 영역(500) 및 p형 영역(400)을 식각한다. 이에, 제1 트렌치(351)의 폭은 제2 트렌치(352)의 폭보다 넓게 된다. 여기서, 스페이서(50)를 사용하여 제2 트렌치(352)를 형성하므로, 제2 트렌치(352)의 형성 시, 제1 트렌치(351) 형성 시에 사용하는 마스크를 동일하게 사용할 수 있다.
또한, p형 영역(400)은 제2 트렌치(352)의 측면에 접촉한다. n+형 영역(500)은 제1 트렌치(351)의 측면 및 하부면에 접촉한다.
도 9를 참고하면, 스페이서(50)를 제거한 후, 트렌치(350) 내부, p형 영역(400) 위 및 n+형 영역(500) 위에 게이트 절연막(600)을 형성한다. 이어, 게이트 절연막(600) 위에 게이트 전극(700)을 형성한 후, 게이트 전극(700) 위에 산화막(710)을 형성한다.
게이트 전극(700)은 제1 게이트 전극(701) 및 제2 게이트 전극(702)을 포함한다. 제1 게이트 전극(701)은 트렌치(350) 내에 위치하고, 제2 게이트 전극(702)은 평면상 수평 방향 및 수직 방향으로 서로 인접한 트렌치(350) 사이에서, 인접한 제1 게이트 전극(701)을 서로 연결한다 (도 2 및 도 3 참조).
게이트 절연막(600) 및 게이트 전극(700)은 평면상 대각선 방향으로 서로 인접한 트렌치(350) 사이에서 n+형 영역(500)의 일부를 노출하고, 산화막(710)은 게이트 전극(700)의 측면을 덮도록 형성된다 (도 3 및 도 4 참조).
도 10을 참고하면, 산화막(710) 위에 소스 전극(800)을 형성하고, n+형 탄화 규소 기판(100)의 제2면에 드레인 전극(900)을 형성한다. 소스 전극(800)은 평면상 대각선 방향으로 서로 인접한 트렌치(350) 사이에서 n+형 영역(500)과 접촉한다. 소스 전극(800) 및 드레인 전극(900)을 오믹 금속을 포함할 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
100: n+형 탄화 규소 기판 200: n-형층
300: n형층 350: 트렌치
351: 제1 트렌치 352: 제2 트렌치
400: p형 영역 451: 제1 채널
452: 제2 채널 500: n+형 영역
600: 게이트 절연막 700: 게이트 전극
701: 제1 게이트 전극 702: 제2 게이트 전극
800: 소스 전극 900: 드레인 전극

Claims (15)

  1. n+형 탄화 규소 기판, n-형층, n형층, 복수 개의 트렌치, p형 영역, n+형 영역, 게이트 절연막, 게이트 전극, 소스 전극, 드레인 전극 및 채널을 포함하는 반도체 소자에 있어서,
    상기 복수 개의 트렌치는 평면상 매트릭스 형상으로 위치하고,
    상기 n+형 영역은 평면상 개구부를 가지는 메쉬 형태로 위치하고, 상기 각 트렌치를 둘러싸며, 평면상 대각선 방향으로 서로 인접한 상기 트렌치 사이에서 상기 소스 전극과 접촉하고,
    상기 p형 영역은 평면상 메쉬 형태의 상기 n+형 영역의 개구부 내에 위치하고,
    상기 n-형층은 상기 n+형 탄화 규소 기판의 제1면에 위치하고,
    상기 n형층, 복수 개의 상기 트렌치 및 상기 p형 영역은 상기 n-형층 위에 위치하고,
    상기 p형 영역은 각 상기 트렌치의 측면에 위치하고,
    상기 n+형 영역은 각 상기 트렌치의 측면과 상기 p형 영역 사이에 위치하고,
    상기 게이트 절연막은 상기 트렌치 내부, 상기 n형층 위, 상기 p형 영역 위 및 상기 n+형 영역 위에 위치하고,
    상기 게이트 전극은 상기 게이트 절연막 위에 위치하고,
    상기 채널은 상기 p형 영역에 위치하는 반도체 소자.
  2. 제1항에서,
    상기 n형층의 이온 도핑 농도는 상기 n-형층의 이온 도핑 농도보다 높은 반도체 소자.
  3. 제2항에서,
    각 상기 트렌치는 제1 트렌치 및 상기 제1 트렌치의 하부면으로부터 연장되어 위치하는 제2 트렌치를 포함하고,
    상기 제1 트렌치의 폭은 상기 제2 트렌치의 폭보다 넓은 반도체 소자.
  4. 제3항에서,
    상기 n+형 영역은 상기 제1 트렌치의 측면 및 하부면에 접촉하고,
    상기 p형 영역은 상기 제2 트렌치의 측면에 접촉하는 반도체 소자.
  5. 제4항에서,
    상기 게이트 절연막은 평면상 대각선 방향으로 서로 인접한 상기 트렌치 사이에서 상기 n+형 영역을 노출하는 반도체 소자.
  6. 제5항에서,
    상기 게이트 전극은 상기 트렌치 내부에 위치하는 제1 게이트 전극과 상기 n형층 위, 상기 p형 영역 위 및 상기 n+형 영역 위에 위치하는 제2 게이트 전극을 포함하는 반도체 소자.
  7. 제6항에서,
    상기 제2 게이트 전극은 평면상 수평 방향 및 수직 방향으로 서로 인접한 상기 트렌치 사이에서 서로 인접한 상기 제1 게이트 전극을 서로 연결하는 반도체 소자.
  8. 제7항에서,
    상기 채널은 상기 제2 트렌치의 측면에 접촉하는 상기 p형 영역에 위치하는 제1 채널 및
    상기 제1 트렌치의 측면에 접촉하는 상기 n+형 영역과 인접하고, 상기 제2 트렌치 전극 아래에 위치하는 상기 p형 영역에 위치하는 제2 채널을 포함하는 반도체 소자.
  9. 제8항에서,
    상기 게이트 전극 위에 위치하는 산화막을 더 포함하고,
    상기 소스 전극은 상기 산화막 및 상기 n+형 영역 위에 위치하는 반도체 소자.
  10. 제9항에서,
    상기 드레인 전극은 상기 n+형 탄화 규소 기판의 제2면에 위치하는 반도체 소자.
  11. n+형 탄화 규소 기판의 제1면에 n-형층 및 n형층을 순차적으로 형성하는 단계,
    상기 n형층에 복수 개의 제1 트렌치를 형성하는 단계,
    각 상기 제1 트렌치 내에 p형 이온을 주입하여 각 상기 제1 트렌치의 측면 및 하부면 아래에 p형 영역을 형성하는 단계,
    상기 p형 영역에 n+형 이온을 주입하여 각 상기 제1 트렌치 및 상기 p형 영역 사이에 n+형 영역을 형성하는 단계,
    각 상기 제1 트렌치 하부면 아래의 상기 n+형 영역 및 상기 p형 영역을 식각하여 제2 트렌치를 형성하는 단계,
    상기 제1 트렌치 및 상기 제2 트렌치의 내부와 상기 p형 영역 및 상기 n+형 영역 위에 게이트 절연막을 형성하는 단계,
    상기 게이트 절연막 위에 게이트 전극을 형성하는 단계,
    상기 게이트 전극 위에 산화막을 형성하는 단계,
    상기 산화막 및 상기 n+형 영역 위에 소스 전극을 형성하는 단계, 그리고
    상기 n+형 탄화 규소 기판의 제2면에 드레인 전극을 형성하는 단계를 포함하고,
    상기 복수 개의 제1 트렌치는 평면상 매트릭스 형상으로 형성되고,
    상기 n+형 영역은 평면상 개구부를 가지는 메쉬 형태로 형성되고, 상기 각 제1 트렌치를 둘러싸며, 평면상 대각선 방향으로 서로 인접한 상기 제1 트렌치 사이에서 상기 소스 전극과 접촉하고,
    상기 p형 영역은 평면상 메쉬 형태의 상기 n+형 영역의 개구부 내에 형성되는 반도체 소자의 제조 방법.
  12. 제11항에서,
    상기 제1 트렌치의 폭은 상기 제2 트렌치의 폭보다 넓은 반도체 소자의 제조 방법.
  13. 제12항에서,
    상기 n+형 영역은 상기 제1 트렌치의 측면 및 하부면에 접촉하고,
    상기 p형 영역은 상기 제2 트렌치의 측면에 접촉하는 반도체 소자의 제조 방법.
  14. 제13항에서,
    상기 게이트 전극은 상기 제1 트렌치 및 상기 제2 트렌치의 내부에 위치하는 제1 게이트 전극과 상기 n형층 위, 상기 p형 영역 위 및 상기 n+형 영역 위에 위치하는 제2 게이트 전극을 포함하는 반도체 소자의 제조 방법.
  15. 제14항에서,
    상기 제2 게이트 전극은 평면상 수평 방향 및 수직 방향으로 서로 인접한 상기 제1 트렌치 사이에서 서로 인접한 상기 제1 게이트 전극을 서로 연결하는 반도체 소자의 제조 방법.
KR1020160133554A 2016-10-14 2016-10-14 반도체 소자 및 그 제조 방법 KR101875638B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020160133554A KR101875638B1 (ko) 2016-10-14 2016-10-14 반도체 소자 및 그 제조 방법
US15/377,708 US10319851B2 (en) 2016-10-14 2016-12-13 Semiconductor device and method for manufacturing same
CN201710119656.9A CN107958936B (zh) 2016-10-14 2017-03-02 半导体器件以及用于制造半导体器件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160133554A KR101875638B1 (ko) 2016-10-14 2016-10-14 반도체 소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20180041421A KR20180041421A (ko) 2018-04-24
KR101875638B1 true KR101875638B1 (ko) 2018-07-06

Family

ID=61904799

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160133554A KR101875638B1 (ko) 2016-10-14 2016-10-14 반도체 소자 및 그 제조 방법

Country Status (3)

Country Link
US (1) US10319851B2 (ko)
KR (1) KR101875638B1 (ko)
CN (1) CN107958936B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220096832A (ko) * 2020-12-31 2022-07-07 현대자동차주식회사 반도체 소자 및 그 제조 방법
CN117393615B (zh) * 2023-12-09 2024-02-27 中晶新源(上海)半导体有限公司 一种tmbs的半导体器件结构及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08505492A (ja) * 1992-11-24 1996-06-11 クリー・リサーチ・インコーポレーテッド 炭化ケイ素におけるパワーｍｏｓｆｅｔ
JP2012169384A (ja) * 2011-02-11 2012-09-06 Denso Corp 炭化珪素半導体装置およびその製造方法
JP2015128180A (ja) * 2010-12-10 2015-07-09 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
KR20160056636A (ko) * 2014-11-12 2016-05-20 현대자동차주식회사 반도체 소자 및 그 제조 방법
KR20160071901A (ko) * 2014-12-12 2016-06-22 현대자동차주식회사 반도체 소자 및 그 제조 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100204033B1 (ko) 1996-11-15 1999-06-15 정선종 고압 소자 및 그 제조 방법
US6057558A (en) * 1997-03-05 2000-05-02 Denson Corporation Silicon carbide semiconductor device and manufacturing method thereof
WO2004032243A1 (en) * 2002-10-04 2004-04-15 Koninklijke Philips Electronics N.V. Power semiconductor devices
JP2010087133A (ja) 2008-09-30 2010-04-15 Rohm Co Ltd 半導体装置およびその製造方法
CN101540338B (zh) * 2009-04-29 2010-12-08 西安理工大学 一种沟槽平面栅mosfet器件及其制造方法
KR101167204B1 (ko) * 2009-11-19 2012-07-24 매그나칩 반도체 유한회사 반도체 장치 제조방법
JP2011204761A (ja) 2010-03-24 2011-10-13 On Semiconductor Trading Ltd 絶縁ゲート型バイポーラトランジスタ
JP5751146B2 (ja) * 2011-11-24 2015-07-22 住友電気工業株式会社 半導体装置およびその製造方法
JP2013145770A (ja) * 2012-01-13 2013-07-25 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
JP6341074B2 (ja) * 2014-01-24 2018-06-13 株式会社デンソー 半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08505492A (ja) * 1992-11-24 1996-06-11 クリー・リサーチ・インコーポレーテッド 炭化ケイ素におけるパワーｍｏｓｆｅｔ
JP2015128180A (ja) * 2010-12-10 2015-07-09 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
JP2012169384A (ja) * 2011-02-11 2012-09-06 Denso Corp 炭化珪素半導体装置およびその製造方法
KR20160056636A (ko) * 2014-11-12 2016-05-20 현대자동차주식회사 반도체 소자 및 그 제조 방법
KR20160071901A (ko) * 2014-12-12 2016-06-22 현대자동차주식회사 반도체 소자 및 그 제조 방법

Also Published As

Publication number Publication date
US10319851B2 (en) 2019-06-11
CN107958936B (zh) 2022-03-08
KR20180041421A (ko) 2018-04-24
CN107958936A (zh) 2018-04-24
US20180108774A1 (en) 2018-04-19

Similar Documents

Publication Publication Date Title
CN107546268B (zh) 半导体器件及制造其的方法
US7791135B2 (en) Insulated gate silicon carbide semiconductor device and method for manufacturing the same
CN107210299B (zh) 半导体装置
JP2008177335A (ja) 炭化珪素絶縁ゲート型半導体装置。
US10468520B2 (en) Switching element and method of manufacturing the same
KR101896332B1 (ko) 반도체 소자 및 그 제조 방법
JP2019087611A (ja) スイッチング素子とその製造方法
JP5324157B2 (ja) 半導体装置およびその製造方法
CN107833921B (zh) 开关器件和制造开关器件的方法
JP5017877B2 (ja) 半導体装置
KR20180068211A (ko) 반도체 소자 및 그 제조 방법
KR101875638B1 (ko) 반도체 소자 및 그 제조 방법
JP2017191817A (ja) スイッチング素子の製造方法
JP4131193B2 (ja) 半導体装置
KR101786668B1 (ko) 반도체 소자 및 그 제조 방법
JP6840300B1 (ja) 炭化珪素半導体装置
KR102518586B1 (ko) 반도체 소자 및 그 제조 방법
KR102335489B1 (ko) 반도체 소자 및 그 제조 방법
KR102335490B1 (ko) 반도체 소자 및 그 제조 방법
US20150364585A1 (en) Power semiconductor device
KR101836258B1 (ko) 반도체 소자 및 그 제조 방법
KR20160056636A (ko) 반도체 소자 및 그 제조 방법
WO2023112547A1 (ja) 半導体装置
KR102383221B1 (ko) 반도체 소자
US20220102485A1 (en) Semiconductor device and manufacturing method of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant