JP2006041123A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2006041123A JP2006041123A JP2004217640A JP2004217640A JP2006041123A JP 2006041123 A JP2006041123 A JP 2006041123A JP 2004217640 A JP2004217640 A JP 2004217640A JP 2004217640 A JP2004217640 A JP 2004217640A JP 2006041123 A JP2006041123 A JP 2006041123A
- Authority
- JP
- Japan
- Prior art keywords
- trench
- semiconductor
- element region
- semiconductor device
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 101
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 29
- 239000012212 insulator Substances 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 6
- 239000002245 particle Substances 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 16
- 239000002184 metal Substances 0.000 abstract description 9
- 230000005684 electric field Effects 0.000 description 26
- 238000004088 simulation Methods 0.000 description 26
- 230000015556 catabolic process Effects 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 8
- 239000012535 impurity Substances 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 3
- 238000007792 addition Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 238000005094 computer simulation Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【課題】 終端部の面積を大きくすることなく半導体素子の耐圧を高く保つ。
【解決手段】 終端部には、トレンチ４がＮ−型エピタキシャル層２を貫通してＮ＋型層１に達している。トレンチ４はシリカ粒子により充填される。トレンチ４の上方には、シリコン酸化膜５ｂが形成され、このシリコン酸化膜５ｂの上に、素子領域に形成された半導体素子の電極メタル６から延引されたフィールドプレート６ａが形成されている。
【選択図】 図１
【解決手段】 終端部には、トレンチ４がＮ−型エピタキシャル層２を貫通してＮ＋型層１に達している。トレンチ４はシリカ粒子により充填される。トレンチ４の上方には、シリコン酸化膜５ｂが形成され、このシリコン酸化膜５ｂの上に、素子領域に形成された半導体素子の電極メタル６から延引されたフィールドプレート６ａが形成されている。
【選択図】 図１
Description
本発明は、半導体装置に関し、より詳しくは大電力用途の回路に使用され、素子領域を囲う終端構造を有する電力用半導体装置に関する。
電力用半導体素子のチップは、トランジスタのソース領域やゲート電極などが形成された素子領域と、これを囲む終端部とから構成される。終端部は、半導体素子領域の端部における電界を緩和するために形成されるものである。終端部の構成として最も一般的なのは、図２５に示すように、ガードリングを用いたプレーナ終端により、素子領域終端部にかかる電界を半導体チップの外側へ向けて伸ばすものである。
しかし、定格電圧が大きくなると、ガードリングを複数層に亘り、しかもある程度の間隔を空けて配置する必要がある。最近一般的となっている定格電圧６００ＶのＩＧＢＴでは、２０〜３０μｍの幅のガードリングを複数本、数十μｍの間隔を空けて配置しなければならない。このため、終端部の幅は数百μｍにまでなり、終端部の面積が大きくなり、結果として半導体素子全体の面積が大きくなってしまうという問題があった。
本出願の出願人が出願した特許文献１は、ＳｕｐｅｒＦＥＴ構造の終端部において、上層からフローティングドーピング層に達する深さにトレンチ（溝）を形成した半導体装置を提案している。この構成によれば、終端部の面積を増大させることなく、半導体素子の耐圧低下を防止することができる。しかし、この特許文献１に開示の半導体装置においては、フローティングドーピング層のある素子において効果を発揮するものであり、フローティングドーピング層の無い半導体素子においては十分な効果が得られないものであった。
本発明は、終端部の面積を大きくすることなく半導体素子の耐圧を高く保つことを可能とした半導体装置を提供することを目的とする。
本発明に係る半導体装置は、半導体基板上に形成される半導体層に半導体素子を形成してなる素子領域と、この素子領域を囲うように前記半導体層に形成される終端部とを備えた半導体装置において、前記終端部は、前記半導体層に形成されるトレンチと、前記トレンチの内部に充填される絶縁物とを備え、前記素子領域に形成された前記半導体素子の電極から前記トレンチの上方まで延伸されるフィールドプレートを備えていることを特徴とする。
本発明によれば、終端部の面積を大きくすることなく半導体素子の耐圧を高く保つことを可能とした半導体装置を提供することができる。
次に、本発明の実施の形態に係る半導体チップを、図面を参照して説明する。
図１は、この第１の実施の形態の半導体チップの終端部とそれに近接する素子領域の断面図であり、図２は、第１の実施の形態の半導体チップの電極メタル等の金属部分を除いた形式の平面図である。
図１は、この第１の実施の形態の半導体チップの終端部とそれに近接する素子領域の断面図であり、図２は、第１の実施の形態の半導体チップの電極メタル等の金属部分を除いた形式の平面図である。
この半導体チップは、図１及び図２に示すように、ＭＯＳＦＥＴやＩＧＢＴ等の半導体素子が形成される素子領域が、終端部により囲われて形成される。素子領域に形成される半導体素子は、特定のものには限定されない。一例として図１では、半導体基板としてのＮ＋型層１上に形成された半導体層としてのＮ−型エピタキシャル層２に、プレーナ型のＭＯＳＦＥＴの一部としてＰ型ベース層３を形成した例が示されている。
終端部には、幅２０μｍ〜３０μｍ程度のトレンチ４が、Ｎ−型エピタキシャル層２を貫通して半導体基板としてのＮ＋型層１に達する深さに形成されている。このトレンチ４は、図２に示すように、素子領域と終端部との境界に、素子領域を囲うように形成される。このトレンチ４の内壁には、シリコン酸化膜５ａが形成される。このシリコン酸化膜５ａを介して、トレンチ４が例えばシリカ粒子等の絶縁粒子により充填される。このシリカ粒子は、トレンチ４の幅よりも十分に小さい直径３００ｎｍ程度のシリコン酸化膜の粒子であり、このシリカを含む溶液を塗布することによりトレンチ４内に充填される。
終端部には、幅２０μｍ〜３０μｍ程度のトレンチ４が、Ｎ−型エピタキシャル層２を貫通して半導体基板としてのＮ＋型層１に達する深さに形成されている。このトレンチ４は、図２に示すように、素子領域と終端部との境界に、素子領域を囲うように形成される。このトレンチ４の内壁には、シリコン酸化膜５ａが形成される。このシリコン酸化膜５ａを介して、トレンチ４が例えばシリカ粒子等の絶縁粒子により充填される。このシリカ粒子は、トレンチ４の幅よりも十分に小さい直径３００ｎｍ程度のシリコン酸化膜の粒子であり、このシリカを含む溶液を塗布することによりトレンチ４内に充填される。
このシリカ粒子で充填されたトレンチ４の上方には、シリコン酸化膜５ｂが形成され、シリコン酸化膜５ａと共にシリコン酸化膜５を形成している。
そして、このシリコン酸化膜５ｂの上に、素子領域に形成された半導体素子の電極メタル６から延引されたフィールドプレート６ａが形成されている。
なお、Ｎ＋型層１の下方には、ドレイン電極としての裏面電極８が形成される。
そして、このシリコン酸化膜５ｂの上に、素子領域に形成された半導体素子の電極メタル６から延引されたフィールドプレート６ａが形成されている。
なお、Ｎ＋型層１の下方には、ドレイン電極としての裏面電極８が形成される。
次に、この半導体チップの製造工程を、図３〜図９を参照して説明する。最初に、Ｎ＋型層１上にエピタキシャル成長によりＮ−型エピタキシャル層２を形成した後（図３）、このエピタキシャル層２に、フォトリソグラフィ法及びＲＩＥ（Reactive Ion Etching）によりトレンチ４を形成する（図４）。続いて、熱酸化法等により、トレンチ４の内壁も含めてシリコン酸化膜５ａを形成する（図５）。このトレンチ４を、シリカ粒子で充填した後（図６）、シリコン酸化膜５ｂを熱酸化法又はＣＶＤ法により全面に堆積する（図７）。その後、素子領域に形成されたシリコン酸化膜５ｂをフォトリソグラフィ法及びエッチングにより除去する（図８）。そして、この素子領域に公知の手順によりプレーナ型のＭＯＳＦＥＴ等を形成して半導体チップが完成する（図９）。電極メタル６は、全面に亘って堆積し、不要部分をフォトリソグラフィ法及びウエットエッチング法等により除去して形成する。このとき、フィールドプレート６ａを形成するシリコン酸化膜５ｂの上の部分を残してエッチングが実行される。
この実施の形態の半導体チップにおける耐圧性能を、図１０〜図１２を参照して説明する。図１０は、従来技術（図２５）の複数のガードリングを備えた６００Ｖ系の半導体チップにおいて、逆バイアスが印加されている場合における電界強度の分布を示す（コンピュータによるシミュレーション結果）。
この場合、電界がガードリングより外方へ延伸しているのが分かる。終端部として必要な幅はガードリング部分で最低１５０μｍ程度であるが、耐圧の安定化等に理由により、３００ｎｍ程度の幅が取られている。
この場合、電界がガードリングより外方へ延伸しているのが分かる。終端部として必要な幅はガードリング部分で最低１５０μｍ程度であるが、耐圧の安定化等に理由により、３００ｎｍ程度の幅が取られている。
図１１は、この実施の形態と同様に、シリカ粒子等の絶縁物を充填したトレンチ４（上方のフィールドプレート６ａは無い）を終端部に形成した半導体チップにおいて、逆バイアスが印加されている場合における電界強度分布を示す（コンピュータによるシミュレーション結果）。この場合、Ｐ型ベース層３の端部（トレンチ４と隣接する部分）とトレンチ４内部のＰ型ベース層３に近接する部分に電界が集中しており、耐圧の低下は十分に回避されていないことが分かる。
図１２は、第１の実施の形態の構成（図１）を有する半導体チップにおいて、逆バイアスが印加されている場合における電界強度分布を示す（コンピュータによるシミュレーション結果）。
この場合、電界が集中しているのは、延引されたフィールドプレート６ａの先端部分に近接する酸化膜中であり、素子領域、及びトレンチ４内部における電界が緩和されていることが分かる。従って、上記２例の場合と比べて、素子領域に形成された半導体素子終端での耐圧が高く保たれると考えられる。あるシミュレーション条件を設定した場合において、図１１の場合は、５３３Ｖの耐圧となると推定されたのに対し、図１２の場合は６５７Ｖの耐圧になると推定された。
この場合、電界が集中しているのは、延引されたフィールドプレート６ａの先端部分に近接する酸化膜中であり、素子領域、及びトレンチ４内部における電界が緩和されていることが分かる。従って、上記２例の場合と比べて、素子領域に形成された半導体素子終端での耐圧が高く保たれると考えられる。あるシミュレーション条件を設定した場合において、図１１の場合は、５３３Ｖの耐圧となると推定されたのに対し、図１２の場合は６５７Ｖの耐圧になると推定された。
図１３は、第１の実施の形態の変形例であり、素子領域に形成されるＰ型ベース層３のトレンチ４側の端部に、高不純物濃度でＰ型ベース層３よりも浅いＰ＋型層３ａが形成されている場合を示している。終端部の構造は、図１とほぼ同様である。この構造において逆バイアスが印加された場合の電界強度分布のシミュレーション結果を、図１４に示す。この場合、図１２の場合と同一のシミュレーション条件で耐圧は６７９Ｖとなり、図１２の場合よりも更に高くなることが分かる。なお、Ｐ＋型層３ａを、Ｐ型ベース層３よりも低不純物濃度のＰ−型層で置換した場合にも、同一のシミュレーション条件で耐圧は６６３Ｖとなると推定され、図１２の場合よりも高くなることが分かる。
図１５は、第１の実施の形態の別の変形例であり、Ｐ型ベース層３のトレンチ４側の端部に、高不純物濃度でＰ型ベース層３よりも深いＰ＋型層３ｂが形成されている場合を示している。終端部の構造は、図１とほぼ同様である。この構造において逆バイアスが印加された場合の電界強度分布のシミュレーション結果を、図１６に示す。この場合、図１２の場合と同一のシミュレーション条件で耐圧は６２０Ｖとなると推定される。これは図１２の場合よりも若干低いが、６００Ｖ以上の耐圧を確保している。
なお、Ｐ＋型層３ｂを、Ｐ型ベース層３よりも低不純物濃度のＰ−型層で置換した場合にも、図１２の場合と同一のシミュレーション条件で耐圧は６９２Ｖとなると推定され、逆に図１２の場合よりも高くなる。
なお、Ｐ＋型層３ｂを、Ｐ型ベース層３よりも低不純物濃度のＰ−型層で置換した場合にも、図１２の場合と同一のシミュレーション条件で耐圧は６９２Ｖとなると推定され、逆に図１２の場合よりも高くなる。
図１７は、本発明の第２の実施の形態の半導体チップの要部断面図を示す。この実施の形態は、シリコン酸化膜５ｂの上方に切欠き部９が形成され、この切欠き部９に、フィールドプレート６ａが進入するように形成されているものである。
この第２の実施の形態の半導体チップにおいて、逆バイアスを印加した場合の電界強度分布のシミュレーション結果を、図１８に示す。上記例と同一のシミュレーション条件において、耐圧７１８Ｖが得られると推定される。なお、この図１７において、フィールドプレート６ａが切欠き部９よりも外側の、例えばトレンチ４の外側側壁や更に遠方まで延引されるように変更することも可能である。
この第２の実施の形態の半導体チップにおいて、逆バイアスを印加した場合の電界強度分布のシミュレーション結果を、図１８に示す。上記例と同一のシミュレーション条件において、耐圧７１８Ｖが得られると推定される。なお、この図１７において、フィールドプレート６ａが切欠き部９よりも外側の、例えばトレンチ４の外側側壁や更に遠方まで延引されるように変更することも可能である。
図１９は、本発明の第３の実施の形態の半導体チップの要部断面図を示す。この実施の形態は、トレンチ４及びフィールドプレート６ａの形態は第１の実施の形態と同様である。異なっているのは、素子領域のトレンチ４の壁面と隣接する部分に、Ｎ−型エピタキシャル層２と接するＰ−型層１０（側部半導体層）を形成していることである。この第３の実施の形態の半導体チップにおいて、逆バイアスを印加した場合の電界強度分布のシミュレーション結果を、図２０に示す。一例として、Ｐ−型層１０の不純物濃度を４．０×１０１５ｃｍ−３とした場合、上記例と同一のシミュレーション条件において、耐圧は９１０Ｖが得られると推定される。
図２１は、本発明の第４の実施の形態の半導体チップの要部断面図を示す。この実施の形態は、素子領域のトレンチ４の側面の両側（素子領域側と終端部側）に、Ｐ−型層１０、１０’を形成したものである。この第４の実施の形態の半導体チップにおいて、逆バイアスを印加した場合の電界強度分布のシミュレーション結果を、図２２に示す。上記例と同一のシミュレーション条件において、耐圧９１０Ｖが得られると推定される。
図２３は、本発明の第５の実施の形態の半導体チップの要部断面図を示す。この実施の形態は、トレンチ４の上部に形成される酸化膜５ｂの表面に凹凸面５ｃを形成し、電極メタル６を、この凹凸面５ｃを埋め込むように形成しているものである。酸化膜５ｂに溝を形成するという点では、図１７に示した第２の実施の形態と近似しているが、この実施の形態は、凹凸面５ｃが単数でなく、素子領域側から終端部側へ向かう方向に並ぶように複数の溝を形成している点において、第２の実施の形態と異なっている。
この第５の実施の形態の半導体チップにおいて、逆バイアスを印加した場合の電界強度分布のシミュレーション結果を、図２４に示す。上記例と同一のシミュレーション条件において、耐圧６７９Ｖが得られると推定される。
この第５の実施の形態の半導体チップにおいて、逆バイアスを印加した場合の電界強度分布のシミュレーション結果を、図２４に示す。上記例と同一のシミュレーション条件において、耐圧６７９Ｖが得られると推定される。
以上に説明した発明の実施の形態によれば、フィールドプレートがトレンチの上方にまで延伸されており、フィールドプレートとその下部の充填物に電界が延びる。そのため、素子領域の接合部における電界の集中が緩和され、結果として半導体素子の耐圧低下が防止される。以上、発明の実施の形態について説明したが、本発明はこれらに限定されるものではなく、発明の趣旨を逸脱しない範囲内において、様々な改変、追加及び置換等が可能である。例えば、次のような追加、改変、置換等が可能である。
（１）前記絶縁物とフィールドプレートとの間に形成される上部絶縁膜を備えた請求項１記載の半導体装置。
（２）前記トレンチは、前記半導体基板に到達する深さに形成されることを特徴とする、請求項１記載の半導体装置。
（３）前記絶縁物はシリコン酸化膜である請求項１記載の半導体装置。
（４）前記絶縁物は、前記トレンチにトレンチ幅と比較して十分に小さい粒径を有するシリカ粒を充填することにより形成される請求項１記載の半導体装置。
（５）前記トレンチは、その側壁に絶縁膜を形成されたものであり、前記絶縁物はこの絶縁膜を介して前記トレンチ内に充填される請求項１記載の半導体装置。
（６）前記絶縁物上に形成された上部絶縁膜を更に備え、前記フィールドプレートは、その一部がこの上部絶縁膜に形成された凹部に進入するように形成された請求項１記載の半導体装置。
（７）前記凹部が、前記素子領域から前記終端部へ向かう方向に並ぶように複数形成されていることを特徴とする請求項８記載の半導体装置。
（８）前記素子領域に、前記トレンチの側壁に沿って形成され、前記半導体層とは異なる導電型の側部半導体層を備えた請求項１記載の半導体装置。
（９）前記側部半導体層は、前記トレンチの側壁の前記素子領域側のみに設けられる（８）の半導体装置。
（１０）前記側部半導体層は、前記トレンチの側壁の前記素子領域側と前記終端部側の両方に設けられる（８）の半導体装置。
（１）前記絶縁物とフィールドプレートとの間に形成される上部絶縁膜を備えた請求項１記載の半導体装置。
（２）前記トレンチは、前記半導体基板に到達する深さに形成されることを特徴とする、請求項１記載の半導体装置。
（３）前記絶縁物はシリコン酸化膜である請求項１記載の半導体装置。
（４）前記絶縁物は、前記トレンチにトレンチ幅と比較して十分に小さい粒径を有するシリカ粒を充填することにより形成される請求項１記載の半導体装置。
（５）前記トレンチは、その側壁に絶縁膜を形成されたものであり、前記絶縁物はこの絶縁膜を介して前記トレンチ内に充填される請求項１記載の半導体装置。
（６）前記絶縁物上に形成された上部絶縁膜を更に備え、前記フィールドプレートは、その一部がこの上部絶縁膜に形成された凹部に進入するように形成された請求項１記載の半導体装置。
（７）前記凹部が、前記素子領域から前記終端部へ向かう方向に並ぶように複数形成されていることを特徴とする請求項８記載の半導体装置。
（８）前記素子領域に、前記トレンチの側壁に沿って形成され、前記半導体層とは異なる導電型の側部半導体層を備えた請求項１記載の半導体装置。
（９）前記側部半導体層は、前記トレンチの側壁の前記素子領域側のみに設けられる（８）の半導体装置。
（１０）前記側部半導体層は、前記トレンチの側壁の前記素子領域側と前記終端部側の両方に設けられる（８）の半導体装置。
１・・・Ｎ＋型層、 ２・・・Ｎ−型エピタキシャル層、 ３・・・Ｐ型ベース層、４・・・トレンチ、 ５ａ、５ｂ・・・シリコン酸化膜、 Ｓｉ・・・シリカ粒、６・・・電極メタル、 ６ａ・・・フィールドプレート、 ８・・・裏面電極、 ９・・・切り欠き部、 １０、１０’・・・Ｐ−型層。
Claims (5)
- 半導体基板上に形成される半導体層に半導体素子を形成してなる素子領域と、
この素子領域を囲うように前記半導体層に形成される終端部とを備えた半導体装置において、
前記終端部は、
前記半導体層に形成されるトレンチと、
前記トレンチの内部に充填される絶縁物とを備え、
前記素子領域に形成された前記半導体素子の電極から前記トレンチの上方まで延伸されるフィールドプレートを備えている
ことを特徴とする半導体装置。 - 前記トレンチは、前記半導体基板に到達する深さに形成されることを特徴とする、請求項１記載の半導体装置。
- 前記絶縁物は、前記トレンチにトレンチ幅と比較して十分に小さい粒径を有するシリカ粒を充填することにより形成される請求項１記載の半導体装置。
- 前記絶縁物上に形成された上部絶縁膜を更に備え、前記フィールドプレートは、その一部がこの上部絶縁膜に形成された凹部に進入するように形成された請求項１記載の半導体装置。
- 前記素子領域に、前記トレンチの側壁に沿って形成され、前記半導体層とは異なる導電型の側部半導体層を備えた請求項１記載の半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004217640A JP3875245B2 (ja) | 2004-07-26 | 2004-07-26 | 半導体装置 |
| US10/936,601 US7564107B2 (en) | 2004-07-26 | 2004-09-09 | Power semiconductor device including a terminal structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004217640A JP3875245B2 (ja) | 2004-07-26 | 2004-07-26 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006041123A true JP2006041123A (ja) | 2006-02-09 |
| JP3875245B2 JP3875245B2 (ja) | 2007-01-31 |
Family
ID=35656230
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004217640A Expired - Fee Related JP3875245B2 (ja) | 2004-07-26 | 2004-07-26 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7564107B2 (ja) |
| JP (1) | JP3875245B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006120807A (ja) * | 2004-10-21 | 2006-05-11 | Fuji Electric Holdings Co Ltd | 半導体装置およびその製造方法 |
| JP2012129299A (ja) * | 2010-12-14 | 2012-07-05 | Nissan Motor Co Ltd | 異種材料接合型ダイオード及びその製造方法 |
| US8232593B2 (en) | 2009-03-16 | 2012-07-31 | Kabushiki Kaisha Toshiba | Power semiconductor device |
| JP2013065719A (ja) * | 2011-09-16 | 2013-04-11 | Toshiba Corp | 電力用半導体装置 |
| JP2014154609A (ja) * | 2013-02-05 | 2014-08-25 | Toshiba Corp | 半導体装置 |
| JP2017050522A (ja) * | 2015-09-04 | 2017-03-09 | 株式会社東芝 | 半導体装置およびその製造方法 |
| JP2017168515A (ja) * | 2016-03-14 | 2017-09-21 | 株式会社東芝 | 半導体装置 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4791723B2 (ja) * | 2004-10-18 | 2011-10-12 | 株式会社東芝 | 半導体装置及びその製造方法 |
| US7511346B2 (en) * | 2005-12-27 | 2009-03-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Design of high-frequency substrate noise isolation in BiCMOS technology |
| JP4564516B2 (ja) * | 2007-06-21 | 2010-10-20 | 株式会社東芝 | 半導体装置 |
| US8809942B2 (en) | 2011-09-21 | 2014-08-19 | Kabushiki Kaisha Toshiba | Semiconductor device having trench structure |
| US10020362B2 (en) | 2015-09-04 | 2018-07-10 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6008512A (en) * | 1993-04-28 | 1999-12-28 | Intersil Corporation | Semiconductor device with increased maximum terminal voltage |
| EP0661753A1 (en) * | 1994-01-04 | 1995-07-05 | Motorola, Inc. | Semiconductor structure with field limiting ring and method for making |
| ATE416479T1 (de) * | 1998-12-18 | 2008-12-15 | Infineon Technologies Ag | Leistungshalbleiterbauelement |
| JP2001015744A (ja) | 1999-06-30 | 2001-01-19 | Toshiba Corp | 電力用半導体素子 |
| JP4088033B2 (ja) | 2000-11-27 | 2008-05-21 | 株式会社東芝 | 半導体装置 |
| JP4736180B2 (ja) * | 2000-11-29 | 2011-07-27 | 株式会社デンソー | 半導体装置およびその製造方法 |
| US6608350B2 (en) * | 2000-12-07 | 2003-08-19 | International Rectifier Corporation | High voltage vertical conduction superjunction semiconductor device |
| EP1267415A3 (en) | 2001-06-11 | 2009-04-15 | Kabushiki Kaisha Toshiba | Power semiconductor device having resurf layer |
| US6861334B2 (en) * | 2001-06-21 | 2005-03-01 | Asm International, N.V. | Method of fabricating trench isolation structures for integrated circuits using atomic layer deposition |
| JP3993458B2 (ja) * | 2002-04-17 | 2007-10-17 | 株式会社東芝 | 半導体装置 |
| US7262477B2 (en) * | 2002-04-30 | 2007-08-28 | Kabushiki Kaisha Toshiba | Semiconductor device |
| JP4292964B2 (ja) * | 2003-08-08 | 2009-07-08 | 三菱電機株式会社 | 縦型半導体装置 |
| JP4974474B2 (ja) * | 2004-06-22 | 2012-07-11 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
-
2004
- 2004-07-26 JP JP2004217640A patent/JP3875245B2/ja not_active Expired - Fee Related
- 2004-09-09 US US10/936,601 patent/US7564107B2/en not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006120807A (ja) * | 2004-10-21 | 2006-05-11 | Fuji Electric Holdings Co Ltd | 半導体装置およびその製造方法 |
| US8232593B2 (en) | 2009-03-16 | 2012-07-31 | Kabushiki Kaisha Toshiba | Power semiconductor device |
| JP2012129299A (ja) * | 2010-12-14 | 2012-07-05 | Nissan Motor Co Ltd | 異種材料接合型ダイオード及びその製造方法 |
| JP2013065719A (ja) * | 2011-09-16 | 2013-04-11 | Toshiba Corp | 電力用半導体装置 |
| JP2014154609A (ja) * | 2013-02-05 | 2014-08-25 | Toshiba Corp | 半導体装置 |
| JP2017050522A (ja) * | 2015-09-04 | 2017-03-09 | 株式会社東芝 | 半導体装置およびその製造方法 |
| JP2017168515A (ja) * | 2016-03-14 | 2017-09-21 | 株式会社東芝 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7564107B2 (en) | 2009-07-21 |
| US20060017096A1 (en) | 2006-01-26 |
| JP3875245B2 (ja) | 2007-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5136578B2 (ja) | 半導体装置 | |
| JP5298565B2 (ja) | 半導体装置およびその製造方法 | |
| JP2006196518A (ja) | 半導体装置およびその製造方法 | |
| JP6696328B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| JP2010219224A (ja) | 電力用半導体装置 | |
| JP2011100877A (ja) | 半導体装置及びその製造方法 | |
| JP5795452B1 (ja) | 炭化ケイ素半導体装置、炭化ケイ素半導体装置の製造方法及び炭化ケイ素半導体装置の設計方法 | |
| JP2010027719A (ja) | 電力用半導体装置 | |
| JP2018006639A (ja) | 半導体装置及びその製造方法 | |
| JP3875245B2 (ja) | 半導体装置 | |
| JP2009088199A (ja) | 半導体装置 | |
| JP2014204038A (ja) | 半導体装置及びその製造方法 | |
| JP6696329B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| JP5233158B2 (ja) | 炭化珪素半導体装置 | |
| JP2006165225A (ja) | 半導体装置 | |
| JP2008300420A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP7420485B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| JP2010161240A (ja) | 半導体装置 | |
| JP2015056643A (ja) | 半導体装置の製造方法 | |
| JP2011040431A (ja) | 半導体装置およびその製造方法 | |
| JP2016134546A (ja) | 半導体装置と、その製造方法 | |
| JP2009016480A (ja) | 半導体装置、及び半導体装置の製造方法 | |
| JP2009038214A (ja) | 半導体装置 | |
| JP2006303111A (ja) | 半導体素子 | |
| JP2008227240A (ja) | 半導体装置とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061016 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061024 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061025 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 3875245 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131102 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |