JP2010027719A - 電力用半導体装置 - Google Patents
電力用半導体装置 Download PDFInfo
- Publication number
- JP2010027719A JP2010027719A JP2008184822A JP2008184822A JP2010027719A JP 2010027719 A JP2010027719 A JP 2010027719A JP 2008184822 A JP2008184822 A JP 2008184822A JP 2008184822 A JP2008184822 A JP 2008184822A JP 2010027719 A JP2010027719 A JP 2010027719A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- contact layer
- base contact
- impurity concentration
- type base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 63
- 239000012535 impurity Substances 0.000 claims abstract description 60
- 239000000758 substrate Substances 0.000 claims description 21
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 238000005468 ion implantation Methods 0.000 description 21
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 18
- 229910052796 boron Inorganic materials 0.000 description 18
- 230000015556 catabolic process Effects 0.000 description 12
- 239000000463 material Substances 0.000 description 10
- 230000000052 comparative effect Effects 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 239000007943 implant Substances 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 239000002184 metal Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- -1 for example Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【解決手段】電力用半導体装置1において、p型ベースコンタクト層15における上下方向の不純物濃度プロファイルの形状を2段構成とする。すなわち、A−A’線上において、不純物濃度は、p型ベースコンタクト層15の上面において最も高く、上面及び下面以外の位置Pminにおいて極小値Cminをとり、位置Pminよりも下方の位置Pmaxにおいて極大値Cmaxをとる。
【選択図】図1
Description
先ず、本発明の第1の実施形態について説明する。
図1(a)は、本実施形態に係る電力用半導体装置を例示する断面図であり、(b)は、縦軸にp型ベースコンタクト層における上下方向の位置をとり、横軸に不純物濃度をとって、p型ベースコンタクト層における不純物濃度プロファイルを例示するグラフ図である。
図1(b)の縦軸が表す位置は、(a)に示すA−A’線のうち、p型ベースコンタクト層における位置に相当する。
図2に示す例では、p型ベース層13及びp型ベースコンタクト層15の母材となる半導体材料はシリコン(Si)であり、不純物はボロン(B)である。また、n型ドリフト層12の母材となる半導体材料はシリコンであり、不純物はリン(P)である。
本実施形態においては、p型ベースコンタクト層15の不純物濃度プロファイルが上述のような形状をとることにより、p型ベースコンタクト層15全体の不純物量は抑えつつ、最上層部の不純物濃度をある程度以上に確保し、下部の不純物濃度もある程度以上に確保することができる。
図3は、横軸にソース−ドレイン間に印加されるドレイン電圧Vdをとり、縦軸にソース−ドレイン間に流れるドレイン電流Idをとって、電力用半導体装置の動作特性を例示するグラフ図である。
図4の横軸に示すイオン注入エネルギーは、p型ベースコンタクト層15を形成するための複数回のイオン・インプランテーション(インプラ)のうち、イオン注入エネルギーが最も高いインプラのイオン注入エネルギーを表している。すなわち、p型ベースコンタクト層15の最下部を形成するためのインプラを示している。
図5は、横軸にp型ベースコンタクト層における上下方向の位置をとり、縦軸にボロン濃度をとって、p型ベースコンタクト層の下部を形成するためのインプラのイオン注入エネルギーがボロン濃度プロファイルに及ぼす影響を例示するグラフ図である。
なお、図5に示すプロファイルには、p型ベースコンタクト層15の上部を形成するためのインプラによって注入されたボロンも表れている。図4及び図5は、シミュレーションにより求めた結果である。
図6に示すデータは、装置1のセルピッチとp型ベースコンタクト層15の最下部を形成するためのインプラのドーズ量を異ならせて実施したシミュレーションの結果である。すなわち、図6には、セルピッチが1.6μmであり、ドーズ量が1×1014cm−2である場合と、セルピッチが2.4μmであり、ドーズ量が1×1014cm−2である場合と、セルピッチが1.6μmであり、ドーズ量が5×1013cm−2である場合のデータを示している。図6に示す全ての条件において、指標Xが6×10−16cm4以下である場合に、スナップバック電流値は急激に大きくなる。従って、指標Xは6×10−16cm4以下とすることが好ましい。
図7(a)は、本実施形態に係る電力用半導体装置を例示する断面図であり、(b)は、縦軸にp型ベースコンタクト層における上下方向の位置をとり、横軸に不純物濃度をとって、p型ベースコンタクト層における不純物濃度プロファイルを例示するグラフ図である。図7(b)の縦軸が表す位置は、(a)に示すB−B’線のうち、p型ベースコンタクト層における位置に相当する。
本実施形態における上記以外の構成、動作及び効果は、前述の第1の実施形態と同様である。
図8(a)は、本比較例に係る電力用半導体装置を例示する断面図であり、(b)は、縦軸にp型ベースコンタクト層における上下方向の位置をとり、横軸に不純物濃度をとって、p型ベースコンタクト層における不純物濃度プロファイルを例示するグラフ図である。図8(b)の縦軸が表す位置は、(a)に示すC−C’線のうち、p型ベースコンタクト層における位置に相当する。
Claims (5)
- 第1導電型の半導体基板と、
前記半導体基板上に形成され、不純物濃度が前記半導体基板の不純物濃度よりも低い第1導電型のドリフト層と、
前記ドリフト層上に形成された第2導電型のベース層と、
前記ベース層上の一部に形成された第1導電型のソース層と、
前記ソース層及び前記ベース層を突き抜けて前記ドリフト層の内部に進入した複数のトレンチゲート電極と、
前記トレンチゲート電極と前記ドリフト層、前記ベース層及び前記ソース層との間に設けられたゲート絶縁膜と、
前記ベース層の上層部分における前記トレンチゲート電極間の領域に形成され、不純物濃度が前記ベース層の不純物濃度よりも高い第2導電型のベースコンタクト層と、
前記ソース層及び前記ベースコンタクト層に接続されたソース電極と、
前記半導体基板に接続されたドレイン電極と、
を備え、
前記ベースコンタクト層における前記半導体基板の上面に対して垂直な方向の不純物濃度プロファイルは、前記ベースコンタクト層の上面において最も高く、上面及び下面以外の位置において極小値をとり、前記極小値をとる位置よりも下方の位置において極大値をとることを特徴とする電力用半導体装置。 - 前記ベースコンタクト層の上面が前記ソース層の上面よりも低い位置にあることによりベース用トレンチが形成されており、前記ベース用トレンチ内には前記ソース電極の一部が埋め込まれていることを特徴とする請求項1記載の電力用半導体装置。
- 前記不純物濃度プロファイルにおける前記極小値をCmin(cm−3)とし、前記極小値をとる位置と前記極大値をとる位置との間の距離をL(cm)とするとき、比(L/Cmin)の値が6×10−16cm4以下であることを特徴とする請求項1または2に記載の電力用半導体装置。
- 前記ベースコンタクト層の不純物濃度は、前記ベース層と前記ドリフト層との接合界面から生じた空乏層が前記ベースコンタクト層内には実質的に広がらないような濃度であることを特徴とする請求項1〜3のいずれか1つに記載の電力用半導体装置。
- 前記第1導電型はn型であり、前記第2導電型はp型であることを特徴とする請求項1〜4のいずれか1つに記載の電力用半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008184822A JP5317560B2 (ja) | 2008-07-16 | 2008-07-16 | 電力用半導体装置 |
US12/502,759 US8169023B2 (en) | 2008-07-16 | 2009-07-14 | Power semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008184822A JP5317560B2 (ja) | 2008-07-16 | 2008-07-16 | 電力用半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010027719A true JP2010027719A (ja) | 2010-02-04 |
JP5317560B2 JP5317560B2 (ja) | 2013-10-16 |
Family
ID=41529536
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008184822A Active JP5317560B2 (ja) | 2008-07-16 | 2008-07-16 | 電力用半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8169023B2 (ja) |
JP (1) | JP5317560B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9362370B2 (en) | 2012-10-30 | 2016-06-07 | Panasonic Intellectual Property Management Co., Ltd. | Silicon carbide semiconductor device having nitrogen-containing silicon alloy for ohmic contact to P-type impurity region |
JP2017168520A (ja) * | 2016-03-14 | 2017-09-21 | 株式会社東芝 | 半導体装置 |
CN108780809A (zh) * | 2016-09-14 | 2018-11-09 | 富士电机株式会社 | Rc-igbt及其制造方法 |
JPWO2018052098A1 (ja) * | 2016-09-14 | 2018-12-27 | 富士電機株式会社 | 半導体装置およびその製造方法 |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012059931A (ja) * | 2010-09-09 | 2012-03-22 | Toshiba Corp | 半導体装置 |
TWI416665B (zh) * | 2011-02-01 | 2013-11-21 | Inotera Memories Inc | 記憶體裝置之垂直式電晶體及其製造方法 |
JP2014131008A (ja) | 2012-11-29 | 2014-07-10 | Fuji Electric Co Ltd | ワイドバンドギャップ半導体装置 |
JP6197995B2 (ja) * | 2013-08-23 | 2017-09-20 | 富士電機株式会社 | ワイドバンドギャップ絶縁ゲート型半導体装置 |
TWI662610B (zh) * | 2013-10-25 | 2019-06-11 | 美商應用材料股份有限公司 | 用於化學機械平坦化後之基板拋光預清洗的系統、方法及裝置 |
WO2018078775A1 (ja) * | 2016-10-27 | 2018-05-03 | サンケン電気株式会社 | 半導体装置 |
JP2019046991A (ja) * | 2017-09-04 | 2019-03-22 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
JP7057555B2 (ja) * | 2017-11-29 | 2022-04-20 | 国立研究開発法人産業技術総合研究所 | 半導体装置 |
US11316042B2 (en) * | 2020-01-31 | 2022-04-26 | Power Integrations, Inc. | Process and structure for a superjunction device |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60196975A (ja) * | 1984-08-24 | 1985-10-05 | Nissan Motor Co Ltd | 縦型mosfet |
JPH104187A (ja) * | 1996-03-15 | 1998-01-06 | Samsung Electron Co Ltd | 電力半導体装置及びその製造方法 |
JP2001135817A (ja) * | 1999-11-09 | 2001-05-18 | Toyota Motor Corp | 絶縁ゲート型半導体装置およびその製造方法 |
JP2006261184A (ja) * | 2005-03-15 | 2006-09-28 | Nec Electronics Corp | 半導体装置及びその製造方法 |
JP2007027327A (ja) * | 2005-07-14 | 2007-02-01 | Toshiba Corp | トレンチゲート型半導体装置、トレンチゲート型半導体装置の製造方法 |
JP2007173379A (ja) * | 2005-12-20 | 2007-07-05 | Nec Electronics Corp | 半導体装置および半導体装置の製造方法 |
JP2008109010A (ja) * | 2006-10-27 | 2008-05-08 | Toshiba Corp | 半導体装置及び半導体装置の製造方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4000669B2 (ja) | 1998-06-12 | 2007-10-31 | 日産自動車株式会社 | 半導体装置およびその製造方法 |
US7132712B2 (en) * | 2002-11-05 | 2006-11-07 | Fairchild Semiconductor Corporation | Trench structure having one or more diodes embedded therein adjacent a PN junction |
GB2393325B (en) | 2001-11-30 | 2006-04-19 | Shindengen Electric Mfg | Semiconductor device and manufacturing method thereof |
JP4004843B2 (ja) | 2002-04-24 | 2007-11-07 | Necエレクトロニクス株式会社 | 縦型mosfetの製造方法 |
US7652326B2 (en) * | 2003-05-20 | 2010-01-26 | Fairchild Semiconductor Corporation | Power semiconductor devices and methods of manufacture |
JP4813762B2 (ja) | 2003-12-25 | 2011-11-09 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
JP2006332607A (ja) | 2005-04-28 | 2006-12-07 | Nec Electronics Corp | 半導体装置 |
JP4564514B2 (ja) | 2007-05-18 | 2010-10-20 | 株式会社東芝 | 半導体装置 |
-
2008
- 2008-07-16 JP JP2008184822A patent/JP5317560B2/ja active Active
-
2009
- 2009-07-14 US US12/502,759 patent/US8169023B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60196975A (ja) * | 1984-08-24 | 1985-10-05 | Nissan Motor Co Ltd | 縦型mosfet |
JPH104187A (ja) * | 1996-03-15 | 1998-01-06 | Samsung Electron Co Ltd | 電力半導体装置及びその製造方法 |
JP2001135817A (ja) * | 1999-11-09 | 2001-05-18 | Toyota Motor Corp | 絶縁ゲート型半導体装置およびその製造方法 |
JP2006261184A (ja) * | 2005-03-15 | 2006-09-28 | Nec Electronics Corp | 半導体装置及びその製造方法 |
JP2007027327A (ja) * | 2005-07-14 | 2007-02-01 | Toshiba Corp | トレンチゲート型半導体装置、トレンチゲート型半導体装置の製造方法 |
JP2007173379A (ja) * | 2005-12-20 | 2007-07-05 | Nec Electronics Corp | 半導体装置および半導体装置の製造方法 |
JP2008109010A (ja) * | 2006-10-27 | 2008-05-08 | Toshiba Corp | 半導体装置及び半導体装置の製造方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9362370B2 (en) | 2012-10-30 | 2016-06-07 | Panasonic Intellectual Property Management Co., Ltd. | Silicon carbide semiconductor device having nitrogen-containing silicon alloy for ohmic contact to P-type impurity region |
JP2017168520A (ja) * | 2016-03-14 | 2017-09-21 | 株式会社東芝 | 半導体装置 |
CN108780809A (zh) * | 2016-09-14 | 2018-11-09 | 富士电机株式会社 | Rc-igbt及其制造方法 |
JPWO2018052098A1 (ja) * | 2016-09-14 | 2018-12-27 | 富士電機株式会社 | 半導体装置およびその製造方法 |
US10749025B2 (en) | 2016-09-14 | 2020-08-18 | Fuji Electric Co., Ltd. | Semiconductor device and manufacturing method thereof |
Also Published As
Publication number | Publication date |
---|---|
US20100013010A1 (en) | 2010-01-21 |
JP5317560B2 (ja) | 2013-10-16 |
US8169023B2 (en) | 2012-05-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5317560B2 (ja) | 電力用半導体装置 | |
JP5002148B2 (ja) | 半導体装置 | |
JP5849882B2 (ja) | 縦型半導体素子を備えた半導体装置 | |
JP5605073B2 (ja) | 半導体装置 | |
JP4609656B2 (ja) | トレンチ構造半導体装置 | |
JP5480084B2 (ja) | 半導体装置 | |
JP4813762B2 (ja) | 半導体装置及びその製造方法 | |
CN104011871A (zh) | 用于超级结型mosfet器件的边缘端接 | |
JP2008124346A (ja) | 電力用半導体素子 | |
JP2013258327A (ja) | 半導体装置及びその製造方法 | |
JP6154292B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2008091450A (ja) | 半導体素子 | |
US20130248882A1 (en) | Semiconductor device | |
JP2009065117A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2008227441A (ja) | 半導体装置およびその製造方法 | |
JP2010056510A (ja) | 半導体装置 | |
JP2007300034A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2009272397A (ja) | 半導体装置 | |
JP2011134985A (ja) | トレンチゲート型半導体装置とその製造方法 | |
JP2010219361A (ja) | 半導体装置及びその製造方法 | |
JP2009117623A (ja) | 電力用半導体装置及びその製造方法 | |
JP2012191053A (ja) | 半導体装置およびその製造方法 | |
JP5838176B2 (ja) | 半導体装置 | |
JP2011071161A (ja) | 半導体素子及びその製造方法 | |
US20160079350A1 (en) | Semiconductor device and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100804 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121012 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121129 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130326 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130522 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130611 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130709 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5317560 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |