CN104011871A - 用于超级结型mosfet器件的边缘端接 - Google Patents

用于超级结型mosfet器件的边缘端接 Download PDF

Info

Publication number
CN104011871A
CN104011871A CN201280059411.7A CN201280059411A CN104011871A CN 104011871 A CN104011871 A CN 104011871A CN 201280059411 A CN201280059411 A CN 201280059411A CN 104011871 A CN104011871 A CN 104011871A
Authority
CN
China
Prior art keywords
field
super junction
effect transistor
type dopant
dopant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201280059411.7A
Other languages
English (en)
Other versions
CN104011871B (zh
Inventor
德瓦·N·帕塔纳亚克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vishay Siliconix Inc
Original Assignee
Vishay Siliconix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vishay Siliconix Inc filed Critical Vishay Siliconix Inc
Publication of CN104011871A publication Critical patent/CN104011871A/zh
Application granted granted Critical
Publication of CN104011871B publication Critical patent/CN104011871B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7823—Lateral DMOS transistors, i.e. LDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures

Abstract

在一个实施方式中，一种超级结型金属氧化物半导体场效应晶体管(MOSFET)器件可包括衬底和位于所述衬底之上的电荷补偿区域。所述电荷补偿区域在N型掺杂剂区域内可包括多列P型掺杂剂。此外，所述超级结型MOSFET可包括位于所述电荷补偿区域之上的端接区域，并且所述端接区域可包括N型掺杂剂。而且，所述超级结型MOSFET可包括边缘端接结构。所述端接区域包括所述边缘端接结构的一部分。

Description

用于超级结型MOSFET器件的边缘端接
优先权
本申请涉及并且要求于2011年12月1日提交的题为“EDGETERMINATION FOR SUPER JUNCTION MOSFET DEVICES”的美国申请号13/309,444的权益，该申请并入本文中以作参考。
背景技术
在金属氧化物半导体场效应晶体管(MOSFET)器件中使用不同类型的边缘端接。例如，在传统的MOSFET中，边缘端接由一组浮置的场环/场板构成，跨接浮置的场环/场板，电位逐步地从源极电位下降为漏极电位。近年来，已经设计了一种新型MOSFET，通常称为超级结型MOSFET(SJMOSFET)，该MOSFET利用更高数量级的漂移层浓度，从而导致对于给定的击穿电压产生非常低的导通电阻。这通过在核心漂移区内包含P型垂直结型区来实现。用于传统MOSFET的基于场环的边缘端接被视为不适合于SJMOSFET。其击穿电压远远低于核心击穿电压。这样，通常使用不同的边缘端接方案。
例如，用于SJMOSFET的一个边缘端接是在端接区域之上的厚低温氧化物(LTO)层上延伸的源极场板。源极场板与位于其下的浮置P列一起支持源极漏极电位。虽然这对于SJMOSFET是可接受的边缘端接并且常用，但是其具有在源极金属场板的未暴露区域与高于发生空气击穿的电位的击穿电压(大约400V)的漏极之间产生电弧的缺点。为了避免源极场板与漏极之间的电弧，场板由钝化层覆盖，例如，氮化硅(SiN)。然而，由于SiN的易碎特性以及蚀刻金属场板边缘的尖锐特征，所以发生钝化破裂，从而造成空气生成电弧。为了避免这种电弧电位，需要通过无裂缝的钝化层覆盖金属。
因此，虽然在涉及边缘端接区域时，具有与超级结型MOSFET器件相关的优点，但是还具有与其相关的缺点。如上所述，一个缺点在于，在场板包含在超级结型MOSFET器件内时，利用厚氧化物(例如，对于600V器件而言，大约为5-6微米)。还需要通过钝化材料覆盖场板，例如，SiN和聚酰亚胺，以便防止金属场板的边缘与漏极(划线)之间的电弧。
发明内容
考虑到与超级结型MOSFET器件的边缘端接区域相关的缺点，期望设计基于场环的边缘端接，该端接将电位从源极电位逐渐降低成漏极电位，该漏极电位在空气的电离电位之上未给源极金属加压。
在一个实施方式中，一种超级结型MOSFET器件可包括衬底和位于所述衬底之上的电荷补偿区域。所述电荷补偿区域可以在N型掺杂剂区域内包括多列P型掺杂剂。此外，所述超级结型MOSFET可包括位于所述电荷补偿区域之上的端接区域，并且所述端接区域可包括N型掺杂剂。而且，所述超级结型MOSFET可包括边缘端接结构。所述端接区域包括所述边缘端接结构的一部分。
在实施方式中，上述超级结型MOSFET器件可进一步包括场效应晶体管，其中，端接区域包括场效应晶体管的一部分。根据各种实施方式，上述边缘端接结构可包括但不限于场环、场板和/或结型端接延伸。此外，在各种实施方式中，上述边缘端接结构可包括但不限于一组场环和场板。在一个实施方式中，上述边缘端接结构可包括但不限于一组场板。在实施方式中，上述边缘端接结构可包括但不限于结型端接延伸区域。在一个实施方式中，上述场效应晶体管可包括与所述多列P型掺杂剂中的一个结合的P型掺杂剂区域。在实施方式中，上述场效应晶体管包括结型场效应晶体管。
在另一个实施方式中，一种超级结型MOSFET器件可包括衬底和位于所述衬底之上的电荷补偿区域。所述电荷补偿区域可在P型掺杂剂区域内包括多列N型掺杂剂。此外，所述超级结型MOSFET可包括位于所述电荷补偿区域之上的端接区域，并且所述端接区域可包括P型掺杂剂。而且，所述超级结型MOSFET可包括边缘端接结构，其中，端接区域包括边缘端接结构的一部分。
在一个实施方式中，在以上段落中描述的超级结型MOSFET器件可进一步包括场效应晶体管，其中，端接区域包括场效应晶体管的一部分。根据各种实施方式，在以上段落中提及的边缘端接结构可包括但不限于场环、场板和/或结型端接延伸。而且，在各种实施方式中，上述边缘端接结构可包括但不限于一组场环和场板。在一个实施方式中，上述边缘端接结构可包括但不限于一组场板。在实施方式中，上述边缘端接结构可包括但不限于结型端接延伸区域。在实施方式中，在以上段落中描述的场效应晶体管可包括与所述多列N型掺杂剂中的一个结合的N型掺杂剂区域。在一个实施方式中，在以上段落中描述的场效应晶体管包括结型场效应晶体管。
在又一个实施方式中，一种方法可包括生成超级结型MOSFET器件的电荷补偿区域。要注意的是，电荷补偿区域位于衬底之上并且在第二类型掺杂剂区域内包括多列第一类型掺杂剂。而且，该方法可包括生成端接区域，其位于所述电荷补偿区域之上并且包括浓度比第二类型掺杂剂层更低的第二类型掺杂剂。此外，该方法可包括生成边缘端接结构，以便端接区域包括边缘端接结构的至少一部分。
在一个实施方式中，在以上段落中描述的第一类型掺杂剂包括P型掺杂剂并且第二类型掺杂剂包括N型掺杂剂。在实施方式中，在以上段落中描述的第一类型掺杂剂包括N型掺杂剂并且第二类型掺杂剂包括P型掺杂剂。根据各种实施方式，在以上段落中描述的边缘端接结构可选自由场环、场板以及结型端接延伸构成的组。此外，在各种实施方式中，在以上段落中描述的边缘端接结构可包括但不限于一组场环和场板。在一个实施方式中，在以上段落中描述的边缘端接结构可包括但不限于一组场板。在实施方式中，在以上段落中描述的边缘端接结构可包括但不限于结型端接延伸区域。在一个实施方式中，在以上段落中描述的方法可进一步包括生成场效应晶体管，以便所述端接区域包括场效应晶体管的至少一部分。在实施方式中，生成所述场效应晶体管进一步包括将场效应晶体管生成为所述场效应晶体管包括与所述多列第一类型掺杂剂中的一个结合的第一类型掺杂剂的区域。
虽然在该发明内容内已经具体描述了根据本发明的特定实施方式，但是要注意的是，本发明以及所要求保护的主题无论如何都不受到这些实施方式的限制。
附图说明
在附图内，通过实例而非限制的方式，示出了根据本发明的各种实施方式。要注意的是，在全部示图中，相似的参考数字表示相似的元件。
图1为根据本发明的各种实施方式的超级结型MOSFET器件的边缘端接区域的侧剖视图；
图2为根据本发明的各种实施方式的超级结型MOSFET器件的另一个边缘端接区域的侧剖视图；
图3为根据本发明的各种实施方式的包括边缘端接区域的模拟超级结型MOSFET器件的电流/电压击穿特性的示图；
图4示出了根据本发明的各种实施方式的包括边缘端接区域的模拟超级结型MOSFET器件的击穿电压的电位分布；
图5示出了根据本发明的各种实施方式的包括边缘端接区域的模拟超级结型MOSFET器件的击穿电压的碰撞电离分布；
图6至图8示出了根据本发明的各种实施方式的用于制造超级结型MOSFET器件的边缘端接区域内的结型端接延伸(JTE)的处理；
图9为根据本发明的各种实施方式的被实施为超级结型MOSFET器件的端接区域的一部分的平面结型场效应晶体管(JFET)的侧剖视图；
图10为根据本发明的各种实施方式的沟槽超级结型MOSFET器件的边缘端接区域的侧剖视图；
图11为根据本发明的各种实施方式的方法的流程图；
图12至图24示出了根据本发明的各种实施方式的用于制造作为超级结型MOSFET器件的一部分的多个P区域或列的工序。
除非特别注明，否则在该说明书中提及的示图不应理解为按照比例绘制。
具体实施方式
现在详细参照根据本发明的各种实施方式，在附图中示出了这些实施方式的实例。虽然结合各种实施方式描述本发明，但是要理解的是，这些不同的实施方式并非旨在限制本发明。相反，本发明旨在包括可包含在根据权利要求所解释的本发明的范围内的替换物、修改以及等同物。而且，在根据本发明的各种实施方式的以下详细描述中，提出了多个具体细节，以便彻底地理解本发明。然而，对于本领域的技术人员显而易见的是，在没有这些具体细节时或者通过其等同物，也可实践本发明。在其他情况下，还未详细描述众所周知的方法、工序、元件以及电路，以免使本发明的各方面不必要地晦涩难懂。
在用于制造半导体器件的工序、逻辑块、处理以及操作的其他符号表示方面，提出了以下详细描述的一些部分。这些描述和表示是半导体器件制造领域的技术人员用于最有效地将其工作的本质传达给本领域的其他技术人员的方式。在本申请中，工序、逻辑块、处理等被设想为产生期望结果的一系列有条理的步骤或指令。这些步骤需要物理数量的物理操纵。然而，应记住的是，所有这些和相似的术语要与合适的物理数量相关并且仅仅是应用于这些数量的方便标签。除非另有特别说明，否则从以下讨论中显而易见，要理解的是，在本申请中，利用“生成”、“产生”、“形成”、“执行”、“制造”、“沉积”、“蚀刻”等术语的讨论表示半导体器件制造的动作和工序。
示图不必按比例绘出，并且可在图中示出仅仅一部分结构以及形成那些结构的不同层。而且，可执行制造工序和步骤以及在本文中讨论的工序和步骤；即，在本文中示出和描述的步骤之前、之中以及之后，可具有多个工序步骤。重要的是，根据本发明的实施方式可与这些其他(或许传统的)工序和步骤相结合实现，而不大幅扰乱这些工序和步骤。一般而言，根据本发明的实施方式可代替传统工序的一部分，而不大幅影响周围工序和步骤。
在本文中使用的字母“N”表示N型掺杂物，并且字母“P”表示P型掺杂物。加号“+”或减号“-”用于分别表示相对高或相对低浓度的掺杂物。
在本文中通过接受的方式使用术语“沟道”。即，电流在沟道中的FET内从源极连接移动到漏极连接。沟道可由n型或p型半导体材料制成；因此，将FET规定为n沟道或p沟道器件。要注意的是，在n沟道器件(具体而言，n沟槽超级结型MOSFET)的背景下讨论示图。然而，不这样限制根据本发明的实施方式。通过用n型掺杂剂和材料代替相应的p型掺杂剂和材料，可容易地将示图的讨论映射到p沟道器件，反之亦然。
图1为根据本发明的各种实施方式的超级结型金属氧化物半导体场效应晶体管(MOSFET)器件100的边缘端接区域的侧剖视图。在一个实施方式中，超级结型MOSFET器件100可包括衬底102和位于衬底102之上并且与其耦接的电荷补偿区域118。电荷补偿区域118可在N外延区域104内包括多个P区域或列106。这样，电荷补偿区域118可包括交替的N和P区域，N和P区域形成所谓的超级结。此外，超级结型MOSFET器件100可包括位于所述电荷补偿区域118之上并且与其耦接的端接区域108，其中，端接区域108可作为N-外延层来实现。在本实施方式内，超级结型MOSFET器件100可包括一个或多个场环110、一个或多个场板112、源极114以及漏极116。此外，在一个实施方式中，漏极116连接至位于衬底102之下的漏极(未显示)。要指出的是，超级结型MOSFET器件100的端接区域108可包括一个或多个场环110和一个或多个场板112的至少一部分。
要注意的是，根据本发明的实施方式可以以各种方式实现超级结型MOSFET器件100。例如，在实施方式中，超级结型MOSFET器件100可包括一个或多个边缘端接结构，其中，端接区域108可包括每个边缘端接结构的至少一部分。要指出的是，超级结型MOSFET器件100的边缘端接结构可通过各种方式实现。例如，边缘端接结构可包括但不限于一个或多个场环110、一个或多个场板112和/或一个或多个结型端接延伸(JTE)。在一个实施方式中，边缘端接结构可包括但不限于一组场环110和场板112。在实施方式中，边缘端接结构可包括但不限于一组场板112。在实施方式中，边缘端接结构可包括但不限于一个或多个结型端接延伸区域。
在图1内，要注意的是，根据本发明的实施方式，可通过各种方式生成或产生P区域106。例如，如在本实施方式中所示，通过在衬底102之上形成多个更重掺杂的N外延层104，并且在每层植入多个P区域(例如，硼)以使得所产生的植入的P区域垂直地堆叠，可生成P区域106。接下来，在植入有垂直堆叠的P区域的多个N外延层104之上，可形成N-外延层108。接下来，在热化解不同外延层104的堆叠植入的P区域时，堆叠植入的P区域共同垂直结合，以形成多个P区域或列106，如在本实施方式中所示。要指出的是，在本文中包括额外的示图和描述，涉及通过这种方式生成P列106。
在图1内，在超级结型MOSFET器件100的一个实施方式中，要注意的是，顶部端接区域108(例如，N-外延层)的掺杂比N外延区域104的掺杂更轻或者具有更低的浓度。在实施方式中，形成端接区域108的一种方法是将N-掺杂剂植入N外延区域104的顶部表面内，从而产生具有N-外延层的端接区域108。而且，要注意的是，顶部端接层108可通过各种方式实现。例如，在一个实施方式中，N-外延层108的净掺杂可实现为大约2.6x1014/cm3，而N外延区域104的净掺杂可实现为大约3x1015/cm3。
而且，在实施方式中，要注意的是，可选择和实现边缘端接层108的厚度，以使得MOSFET部分的任何P本体区域可与电荷补偿区域118的一个或多个P列106结合。此外，场环110、场板112和/或JTE(在图1中未显示)均可构成为边缘端接部分108的一部分。在超级结型MOSFET器件100的本实施方式内，两个场环110以及场板112接触电荷补偿区域118的P列106。然而，要注意的是，在一个实施方式中，可将超级结型MOSFET器件100实现为任何P区域106都不接触任何场环110和/或任何场板112。
在图1内，在实施方式中，超级结型MOSFET器件100可实现为使得电荷补偿区域118一直延伸入端接区域或层108内。而且，除了任何场环110、场板112和/或任何JTE区域以外，端接层108还可在有源区域内包括任何MOS栅极结构。超级结型MOSFET器件100的一个优点在于，表面电场远远低于击穿电压的体电场，这就增大了器件100的坚固性。此外，超级结型MOSFET器件100的边缘端接区域的另一个优点在于，不涉及在厚低温氧化物(LTO)之上实施金属场板的使用并且也不涉及使用聚酰亚胺钝化来防止电弧。
要指出的是，图1包括示出超级结型MOSFET器件100的横截面尺寸的X轴和Y轴。具体而言，图1的X轴包括微米(或微米)级，而Y轴包括微米(或微米)级。
要注意的是，超级结型MOSFET器件100并不包括图1所示的所有元件。此外，可实现超级结型MOSFET器件100，以包括图1未显示的一个或多个元件。要指出的是，可通过与在本文中描述的方式相似的任何方式，利用或实现超级结型MOSFET器件100，但是超级结型MOSFET器件100不限于此。
图2为根据本发明的各种实施方式的超级结型MOSFET器件200的边缘端接区域的侧剖视图。要注意的是，图2的超级结型MOSFET器件200与图1的超级结型MOSFET器件100相似。然而，通过与在图1的超级结型MOSFET器件100内显示的方式不同的方式，制造超级结型MOSFET器件200的P区域或列106'。
具体而言，通过形成位于衬底102之上并且与其耦接的更重掺杂的N外延区域104，可生成超级结型MOSFET器件200的P区域106'。随后，可执行深沟槽蚀刻工艺，以在N外延区域104内产生或生成多个沟槽。然后，在N外延区域104的多个沟槽内填充或形成P型掺杂剂材料，从而生成或产生P区域或列106'。接下来，N-外延层可形成在电荷补偿区域118'之上，以生成或产生也封装P区域或列106'的端接区域108。要指出的是，在本文中包括额外的示图和描述，涉及通过这种方式生成P列106'。要注意的是，在一个实施方式中，使用仅仅一组掩模，以在N沟槽超级结型MOSFET器件200内产生P区域106'。
要注意的是，超级结型MOSFET器件200并不包括图2所示的所有元件。而且，可实现超级结型MOSFET器件200，以包括图2未显示的一个或多个元件。要注意的是，可通过与在本文中描述的方式相似的任何方式，利用或实现超级结型MOSFET器件200，但是该器件不限于此。
图3为示出根据本发明的各种实施方式的包括边缘端接区域的模拟超级结型MOSFET器件200的电流/电压击穿特性的示图300。具体而言，示图300的X轴表示模拟超级结型MOSFET器件200的源极电压(V)，而示图300的Y轴表示模拟超级结型MOSFET器件200的衬底电流(A)。此外，示图300的曲线302表示模拟超级结型MOSFET器件200的电流/电压击穿特性。
图4示出了根据本发明的各种实施方式的包括边缘端接区域的模拟超级结型MOSFET器件200的击穿电压的电位分布。在图4内，可以看出，垂直并且横向地耗尽电荷补偿区域。例如，自具有源极电位的P本体的边缘，垂直耗尽区域宽度大约45微米(或微米)，并且横向耗尽区域宽度大约为120微米(或微米)。这样，在根据本发明的一个实施方式实现时，可减小超级结型MOSFET器件200的尺寸。要指出的是，参考数字410表示超级结型MOSFET器件200的体击穿，其为期望的结果。
要指出的是，参考数字402表示模拟超级结型MOSFET器件200的击穿电压大约为740V的区域，参考数字404表示模拟超级结型MOSFET器件200的大约为648V的区域，并且参考数字406表示大约为463V的区域。而且，参考数字408表示模拟超级结型MOSFET器件200的大约为277V的区域，而参考数字410表示大约为175V的区域。而且，参考数字412表示模拟超级结型MOSFET器件200的大约为65V的区域，而参考数字414表示大约为0.629V的区域。
要指出的是，图4包括X轴和Y轴。具体而言，图4的X轴包括微米(或微米)级，而Y轴也包括微米(或微米)级。
图5示出了根据本发明的各种实施方式的包括边缘端接区域的模拟超级结型MOSFET器件200的击穿电压的碰撞电离分布。要注意的是，在图5内，如参考数字502所示，可从击穿电压的碰撞电离率的分布中看出，在远离表面的体(bulk)内部发生碰撞电离。这样，这提高了超级结型MOSFET器件100和200的坚固性。
更具体而言，在实施方式内，要注意的是，参考数字502表示模拟超级结型MOSFET器件200的具有碰撞生成率大约为20.7/cm3s的区域，而参考数字504表示碰撞生成率大约为20.1/cm3s的区域。此外，参考数字506表示模拟超级结型MOSFET器件200的具有碰撞生成率大约为19.7/cm3s的区域，而参考数字508表示碰撞生成率大约为19/cm3s的区域。此外，参考数字510表示模拟超级结型MOSFET器件200的具有碰撞生成率大约为18.7/cm3s的区域，而参考数字512表示碰撞生成率大约为18/cm3s的区域。
要注意的是，图5包括X轴和Y轴。具体而言，图5的X轴包括微米(或微米)级，而Y轴也包括微米(或微米)级。
图6至图8示出了根据本发明的各种实施方式用于制造超级结型MOSFET器件(例如，100或200)的边缘端接区域108内的结型端接延伸(JTE)800的工序。
具体而言，图6为根据本发明的各种实施方式已经在超级结型MOSFET器件的边缘端接区域108上方或上面实现的掩模602的侧剖视图。可通过各种方式实现掩模602。例如，在实施方式中，掩模602可由光致抗蚀剂实现，但是不限于此。要指出的是，掩模602可包括延伸穿过掩模602的多个孔或开口604。要注意的是，在本实施方式内，在掩模602内朝着其左端具有更多的孔604，而在掩模602内朝着其右端具有更少的孔604。
图7为根据本发明的各种实施方式的朝着超级结型MOSFET器件的掩模602和边缘端接区域108引导的P植入剂702的侧剖视图。要注意的是，可通过各种方式实现P植入剂702。例如，在一个实施方式中，P植入剂702可实现为硼植入剂，但不限于此。要注意的是，一些P植入剂702可穿过掩模602的孔604，而一些P植入剂702可由掩模602的剩余部分阻挡。这样，穿过孔604的P植入剂702产生N-边缘端接区域108的P掺杂质704。此外，考虑在本实施方式的掩模602内的孔604的间距，P掺杂质704在边缘端接区域108内产生横向变化的掺杂。具体而言，在N-边缘端接区域108(其中，在掩模602内具有允许P植入剂702穿过的更多孔的604)内具有浓度更高的P掺杂质704，并且在边缘端接区域108(其中，在掩模602内具有更少的孔604)内具有浓度更低的P掺杂质704。
图8为根据本发明的各种实施方式的超级结型MOSFET器件的边缘端接区域108内的结型端接延伸(JTE)800的侧剖视图。更具体而言，在完成在图7中所示的P植入剂702之后，可从边缘端接区域108的上表面中去除掩模602。要注意的是，可通过各种方式去除掩模602。例如，在一个实施方式中，掩模602可由蚀刻工艺去除，但是不限于此。在已经去除掩模602之后，结型端接延伸800依然保留在边缘端接区域108内。要注意的是，结型端接延伸800可称为边缘端接结构。要注意的是，可通过与在本文中描述的方式相似的任何方式，利用或实现结型端接延伸800，但是该结型端接延伸不限于此。
图9为根据本发明的各种实施方式的被作为超级结型MOSFET器件100的端接区域108的一部分来实现的平面结型场效应晶体管(JFET)900的侧剖视图。JFET900可包括但不限于端接区域108的栅极902、N+掺杂剂区域904、P掺杂剂区域906、P+掺杂剂区域908、接触910、N掺杂剂区域912以及N-掺杂剂区域。要指出的是，JFET900的P+掺杂剂区域908中的每一个均与P区域或列106接触。要注意的是，位于P掺杂剂区域906之间的N掺杂剂区域912是JFET900的沟道。在通过这种方式实现时，可优化JFET900的电阻。
要指出的是，JFET900并不包括图9所示的所有元件。此外，可实现JFET900，以包括图9未显示的一个或多个元件。要注意的是，可通过与在本文中描述的方式相似的任何方式，利用或实现JFET900，但是JFET900不限于此。
图10为根据本发明的各种实施方式的沟槽超级结型MOSFET器件1000的边缘端接区域108的侧剖视图。沟槽超级结型MOSFET器件1000可包括但不限于端接区域108的沟槽栅极1002、N+掺杂剂区域1006、P掺杂剂区域1008、N掺杂剂区域1010、N-掺杂剂区域以及硼磷硅酸盐玻璃(BPSG)1004。要注意的是，P掺杂剂区域1008与P区域或列106接触，而N掺杂剂区域1010与N外延区域104接触。此外，沟槽超级结型MOSFET器件1000包括可通过金属实现的源极1012，但是不限于此。
要注意的是，沟槽超级结型MOSFET器件1000并不包括图10所示的所有元件。而且，可实现沟槽超级结型MOSFET器件1000，以包括图10未显示的一个或多个元件。要指出的是，可通过与在本文中描述的方式相似的任何方式，利用或实现沟槽超级结型MOSFET器件1000，但是沟槽超级结型MOSFET器件1000不限于此。
图11为根据本发明的各种实施方式的方法1100的流程图。虽然在图11中公开了具体操作，但是这种操作是实例。方法1100并不包括图11所示的所有操作。而且，方法1100可包括各种其他操作和/或所显示的操作的变化。同样，可修改流程图1100的这系列操作。要理解的是，并不执行在流程图1100中的所有操作。在各种实施方式中，方法1100的一个或多个操作可由软件、由固件、由硬件或者由其任何组合控制或管理，但是不限于此。方法1100可包括本发明的实施方式的工序，在计算机或计算装置可读和可执行指令(或代码)的控制下，可由处理器和电气元件控制或管理这些工序。计算机或计算装置可读和可执行指令(或代码)可例如存在于数据储存特征内，例如，计算机或计算装置可用易失性存储器、计算机或计算装置可用非易失性存储器和/或计算机或计算装置可用大容量数据存储器。然而，计算机或计算装置可读和可执行指令(或代码)可存在于任何类型的计算机或计算装置可读介质或存储器内。
图11为根据本发明的各种实施方式的用于制造超级结型MOSFET的方法1100的流程图。例如，方法1100可包括生成超级结型MOSFET器件的电荷补偿区域，其中，电荷补偿区域耦接至衬底并且在第二类型掺杂剂区域内包括多列第一类型的掺杂剂。此外，可生成端接区域，该端接区域位于电荷补偿区域之上并且与其耦接并且包括浓度比第二类型掺杂剂区域更低的第二类型掺杂剂。而且，可生成边缘端接结构，以便端接区域包括边缘端接结构的至少一部分。而且，可生成一个或多个场效应晶体管，以便端接区域包括每个场效应晶体管的至少一部分。通过这种方式，根据本发明的各种实施方式，可制造超级结型MOSFET。
在图11的操作1102中，可生成或产生超级结型MOSFET器件(例如，100或200)的电荷补偿区域(例如，118)，其中，电荷补偿区域位于衬底(例如，102)之上并且在第二类型掺杂剂区域(例如，104)内包括多列(例如，106或106')第一类型的掺杂剂。要指出的是，可通过各种方式实现操作1102。
例如，在一个实施方式中，在操作1102中，生成多列电荷补偿区域可包括形成位于衬底之上并且与其耦接的第二类型掺杂剂区域。随后，可执行深沟槽蚀刻工艺，以便在第二类型掺杂剂区域内产生或生成多个沟槽。然后，可在第二类型掺杂剂区域的多个沟槽内填充或形成第一类型掺杂剂材料，从而生成或产生多列。
在实施方式中，在操作1102中，生成多列电荷补偿区域可包括在衬底之上形成多层第二类型掺杂剂并且在每层中植入第一类型掺杂剂的多个区域，以使得所产生的植入的第一类型掺杂剂区域垂直堆叠。因此，在随后化解(例如，热扩散)不同的第二类型掺杂剂层的植入的第一类型掺杂剂区域时，堆叠的植入第一类型掺杂剂区域共同垂直结合，以形成多个第一类型掺杂剂区域或列。要注意的是，可通过与在本文中描述的方式相似的任何方式，实现操作1102，但是操作1102不限于此。
在操作1104中，可生成端接区域(例如，108)，该端接区域位于电荷补偿区域之上并且与其耦接并且包括浓度比第二类型掺杂剂区域(例如，104)更低的第二类型掺杂剂。要注意的是，可通过各种方式实现操作1104。例如，可通过与在本文中描述的方式相似的任何方式，实现操作1104，但是操作1104不限于此。
在图11的操作1106中，可生成一个或多个边缘端接结构(例如，110、112和/或800)，以使得端接区域(例如，108)包括每个边缘端接结构的至少一部分。要注意的是，可通过各种方式实现操作1106。例如，可通过与在本文中描述的方式相似的任何方式，实现操作1106，但是操作1106不限于此。
在操作1108中，可生成一个或多个场效应晶体管(例如，900)，以使得端接区域(例如，108)包括每个场效应晶体管的至少一部分。要注意的是，可通过各种方式实现操作1108。例如，可通过与在本文中描述的方式相似的任何方式，实现操作1108，但是操作1108不限于此。通过这种方式，可根据本发明的各种实施方式，制造超级结型MOSFET。
图12至图23示出了根据本发明的各种实施方式的用于制造作为超级结型MOSFET器件(例如，100)的一部分的多个P区域或列(例如，106)的工序。例如，该工序可在图12中开始，图12为根据本发明的各种实施方式的可用于制造超级结型MOSFET器件的衬底1202的侧剖视图。要指出的是，可通过各种方式实现衬底1202。例如，在一个实施方式中，衬底1202可作为硅衬底来实现，但是衬底1202不限于此。
图13为根据本发明的各种实施方式的可在衬底1202之上或其顶部形成或生长的N掺杂外延层1304的侧剖视图。
图14为根据本发明的各种实施方式的已经在N掺杂外延层1304之上或其顶部实现的掩模1406的侧剖视图。可通过各种方式实现掩模1406。例如，在一个实施方式中，掩模1406可由光致抗蚀剂实现，但是不限于此。要注意的是，掩模1406可包括延伸穿过掩模1406的多个孔或开口1408。要注意的是，在掩模1406内的孔1408位于期望位置内，以在超级结型MOSFET器件(例如，100)内制造P区域或列(例如，106)。
图15为根据本发明的各种实施方式的朝着掩模1406和N掺杂外延层1304引导的P植入剂1508的侧剖视图。要注意的是，可通过各种方式实现P植入剂1508。例如，在一个实施方式中，P植入剂1508可实现为但不限于硼植入剂。要指出的是，一些P植入剂1508可穿过掩模1406的孔1408，而一些P植入剂1508可由掩模1406的剩余部分阻挡。因此，穿过孔1408的P植入剂1508在N掺杂外延层1304内产生植入的P掺杂区域1510。
在完成在图15中所示的P植入剂1508之后，图16显示了根据本发明的各种实施方式可从N掺杂外延层1304的上表面中去除掩模1406。要注意的是，可通过各种方式去除掩模1406。例如，可通过蚀刻工艺或化学机械抛光(CMP)，去除掩模1406，但是不限于此。
图17为根据本发明的各种实施方式的可在植入有P掺杂区域1510的N掺杂外延层1304之上或其顶部形成或生长的第二N掺杂外延层1304a的侧剖视图。
图18为根据本发明的各种实施方式的已经在N外延层1304a之上或其顶部实现的掩模1406'的侧剖视图。可通过各种方式实现掩模1406'。例如，在一个实施方式中，掩模1406'可由光致抗蚀剂实现，但是不限于此。要指出的是，掩模1406'可包括延伸穿过掩模1406'的多个孔或开口1408'。要注意的是，在掩模1406'内的孔1408'位于在N外延层1304内的植入的P掺杂区域1510之上。
图19为根据本发明的各种实施方式朝着掩模1406'和N外延层1304a引导的P植入剂1508'的侧剖视图。要指出的是，可通过各种方式实现P植入剂1508'。例如，在一个实施方式中，P植入剂1508'可作为硼植入剂来实现，但不限于此。要注意的是，一些P植入剂1508'可穿过掩模1406'的孔1408'，而一些P植入剂1508'可由掩模1406'的剩余部分阻挡。因此，穿过孔1408'的P植入剂1508'在N外延层1304a内产生植入的P掺杂区域1510a。
在完成在图19内所示的P植入剂1508'之后，图20显示了根据本发明的各种实施方式可从N外延层1304a的上表面中去除掩模1406'。要指出的是，可通过各种方式去除掩模1406'。例如，可通过蚀刻工艺或CMP，从N外延层1304a的上表面中去除掩模1406'，但是不限于此。
要注意的是，在完成去除掩模1406'之后(图20中所示)，与图17-20相关的操作可重复一次或多次，以便制造植入有P掺杂区域的N外延层的更多堆叠层。例如，图21为根据本发明的各种实施方式的垂直堆叠的N外延层1304、1304a、1304b、1304c、1304d、1304e、1304f以及1304g的侧剖视图，各个N外延层分别植入有P掺杂区域1510、1510a、1510b、1510c、1510d、1510e、1510f以及1510g。在各种实施方式中，要注意的是，与目前在图21的本实施方式中所显示的相比，可制造植入有P掺杂区域的数量更多或更少的垂直堆叠的N外延层。在本实施方式内，要指出的是，N外延层1304g包括两个虚线P掺杂区域1510g，这两个虚线P掺杂区域表示可或可不植入在N外延层1304g内。例如，在一个实施方式中，期望的是，与其他N外延层(例如，1304-1304f)内植入的相比，一个或多个N外延层(例如，1304g)内植入更少的P掺杂区域。
在图21中所示的衬底1202之上制造植入有P掺杂区域的期望数量的堆叠N外延层之后，图22显示了根据本发明的各种实施方式的在植入有垂直堆叠的P区域(例如，1510-1510g)的多个N外延层(例如，1304-1304g)之上形成N-外延层2204。要注意的是，可通过各种方式形成N-外延层2204。例如，在实施方式中，N掺杂外延层可在N掺杂外延层1304g之上或其顶部形成或生长。接下来，N-掺杂剂可植入该N掺杂的外延层内，从而产生可称为端接层的N-外延层2204。要指出的是，虽然在图22内未显示衬底1202和N外延层1304-1304c，但是该衬底和N外延层依然在图21中所示的N外延层1304d之下。
在形成N-外延层2204之后，图23示出了根据本发明的各种实施方式的植入的P掺杂区域1510-1510g的热扩散，从而促使P掺杂区域共同垂直地结合，以形成多个P区域或列2310和2310'。在图23的本实施方式内，要注意的是，在N外延层1304d内未植入虚线P掺杂区域1510g，以便P区域或列2310'不热扩散到N-外延层2204内。然而，在热扩散期间，植入的P掺杂区域1510g扩散到N-外延层2204内。此外，在热扩散期间，多个N外延层1304-1304g共同垂直结合，以形成N外延层1304'。要注意的是，虽然在图23内未显示衬底1202和N外延层1304-1304c，但是该衬底和N外延层依然在N外延层1304d之下。而且，通过与在图23中所示的方式相似的方式，热扩散可促使垂直堆叠的P掺杂区域1510-1510c共同垂直结合，以形成多个P区域或列2310。而且，通过与在图23中所示的方式相似的方式，热扩散可促使多个N外延层1304-1304c共同垂直结合，以形成N外延区域1304'。
图24示出了根据本发明的各种实施方式的可用于制在N-外延层或端接层2204内的一个或多个半导体器件的额外区域2402。要指出的是，在一个实施方式中，通过如图21和22中所示，在N外延层1304g内未特别植入虚线P掺杂区域1510g，来产生额外区域2402，以便如在图24内所示，P区域或列2310'不热扩散到N-外延层2204内。
为了说明和描述的目的，已经提出了根据本发明的各种具体实施方式的以上描述。以上描述并非旨在具有详尽性或者将本发明限于所公开的精确形式，并且鉴于以上教导内容，能够具有多个修改和变化。要根据权利要求及其等同物来理解本发明。
优选地包括在本文中描述的所有元件、部件以及步骤。要理解的是，对于本领域的技术人员而言，显然，这些元件、部件以及步骤中的任一个可由其他元件、部件以及步骤代替或者全部删除。
思想
该文件至少公开了以下思想。
思想1.一种超级结型金属氧化物半导体场效应晶体管(MOSFET)器件，包括：
衬底；
电荷补偿区域，其位于所述衬底之上并且在N型掺杂剂区域内包括多列P型掺杂剂；
端接区域，其位于所述电荷补偿区域之上并且包括N型掺杂剂层；以及
边缘端接结构，其中，所述端接区域包括所述边缘端接结构的一部分。
思想2.根据思想1所述的超级结型MOSFET器件，其中，所述边缘端接结构包括一组场环和场板。
思想3.根据思想1所述的超级结型MOSFET器件，其中，所述边缘端接结构包括一组场板。
思想4.根据思想1所述的超级结型MOSFET器件，其中，所述边缘端接结构包括结型端接延伸区域。
思想5.根据思想1所述的超级结型MOSFET器件，进一步包括：
场效应晶体管，所述端接区域包括所述场效应晶体管的一部分。
思想6.根据思想5所述的超级结型MOSFET器件，其中，所述场效应晶体管包括与所述多列P型掺杂剂中的一个结合的P型掺杂剂区域。
思想7.根据思想5所述的超级结型MOSFET器件，其中，所述场效应晶体管包括结型场效应晶体管。
思想8.一种超级结型金属氧化物半导体场效应晶体管(MOSFET)器件，包括：
衬底；
电荷补偿区域，其位于所述衬底之上并且在P型掺杂剂区域内包括多列N型掺杂剂；
端接区域，其位于所述电荷补偿区域之上并且包括P型掺杂剂层；以及
边缘端接结构，其中，所述端接区域包括所述边缘端接结构的一部分。
思想9.根据思想8所述的超级结型MOSFET器件，其中，所述边缘端接结构包括一组场环和场板。
思想10.根据思想8所述的超级结型MOSFET器件，其中，所述边缘端接结构包括一组场板。
思想11.根据思想8所述的超级结型MOSFET器件，其中，所述边缘端接结构包括结型端接延伸。
思想12.根据思想8所述的超级结型MOSFET器件，进一步包括：
场效应晶体管，所述端接区域包括所述场效应晶体管的一部分。
思想13.根据思想12所述的超级结型MOSFET器件，其中，所述场效应晶体管包括与所述多列N型掺杂剂中的一个结合的N型掺杂剂区域。
思想14.根据思想12所述的超级结型MOSFET器件，其中，所述场效应晶体管包括结型场效应晶体管。
思想15.一种方法，包括：
生成超级结型金属氧化物半导体场效应晶体管(MOSFET)器件的电荷补偿区域，其中，所述电荷补偿区域位于衬底之上并且在第二类型掺杂剂区域内包括多列第一类型掺杂剂；
生成端接区域，所述端接区域位于所述电荷补偿区域之上并且包括浓度比所述第二类型掺杂剂层更低的所述第二类型掺杂剂；以及
生成边缘端接结构，以使得所述端接区域包括所述边缘端接结构的至少一部分。
思想16.根据思想15所述的方法，其中，所述第一类型掺杂剂包括P型掺杂剂并且所述第二类型掺杂剂包括N型掺杂剂。
思想17.根据思想15所述的方法，其中，所述第一类型掺杂剂包括N型掺杂剂并且所述第二类型掺杂剂包括P型掺杂剂。
思想18.根据思想15所述的方法，其中，所述边缘端接结构选自由场环、场板以及结型端接延伸构成的组。
思想19.根据思想15所述的方法，进一步包括：
生成场效应晶体管，以使得所述端接区域包括所述边缘端接结构的至少一部分。
思想20.根据思想19所述的方法，其中，所述生成所述场效应晶体管进一步包括将所述场效应晶体管生成为所述场效应晶体管包括与所述多列第一类型掺杂剂中的一个结合的所述第一类型掺杂剂的区域。

Claims (20)

1.一种超级结型金属氧化物半导体场效应晶体管(MOSFET)器件，包括：
衬底；
电荷补偿区域，位于所述衬底之上并且在N型掺杂剂区域内包括多列P型掺杂剂；
端接区域，位于所述电荷补偿区域之上并且包括N型掺杂剂层；以及
边缘端接结构，其中，所述端接区域包括所述边缘端接结构的一部分。
2.根据权利要求1所述的超级结型MOSFET器件，其中，所述边缘端接结构包括一组场环和场板。
3.根据权利要求1所述的超级结型MOSFET器件，其中，所述边缘端接结构包括一组场板。
4.根据权利要求1所述的超级结型MOSFET器件，其中，所述边缘端接结构包括结型端接延伸区域。
5.根据权利要求1所述的超级结型MOSFET器件，进一步包括：
场效应晶体管，所述端接区域包括所述场效应晶体管的一部分。
6.根据权利要求5所述的超级结型MOSFET器件，其中，所述场效应晶体管包括与所述多列P型掺杂剂中的一列结合的P型掺杂剂区域。
7.根据权利要求5所述的超级结型MOSFET器件，其中，所述场效应晶体管包括结型场效应晶体管。
8.一种超级结型金属氧化物半导体场效应晶体管(MOSFET)器件，包括：
衬底；
电荷补偿区域，位于所述衬底之上并且在P型掺杂剂区域内包括多列N型掺杂剂；
端接区域，位于所述电荷补偿区域之上并且包括P型掺杂剂层；以及
边缘端接结构，其中，所述端接区域包括所述边缘端接结构的一部分。
9.根据权利要求8所述的超级结型MOSFET器件，其中，所述边缘端接结构包括一组场环和场板。
10.根据权利要求8所述的超级结型MOSFET器件，其中，所述边缘端接结构包括一组场板。
11.根据权利要求8所述的超级结型MOSFET器件，其中，所述边缘端接结构包括结型端接延伸。
12.根据权利要求8所述的超级结型MOSFET器件，进一步包括：
场效应晶体管，所述端接区域包括所述场效应晶体管的一部分。
13.根据权利要求12所述的超级结型MOSFET器件，其中，所述场效应晶体管包括与所述多列N型掺杂剂中的一列结合的N型掺杂剂区域。
14.根据权利要求12所述的超级结型MOSFET器件，其中，所述场效应晶体管包括结型场效应晶体管。
15.一种方法，包括：
生成超级结型金属氧化物半导体场效应晶体管(MOSFET)器件的电荷补偿区域，其中，所述电荷补偿区域位于衬底之上并且在第二类型掺杂剂区域内包括多列第一类型掺杂剂；
生成端接区域，所述端接区域位于所述电荷补偿区域之上并且包括浓度比所述第二类型掺杂剂层更低的所述第二类型掺杂剂；以及
生成边缘端接结构，以使得所述端接区域包括所述边缘端接结构的至少一部分。
16.根据权利要求15所述的方法，其中，所述第一类型掺杂剂包括P型掺杂剂并且所述第二类型掺杂剂包括N型掺杂剂。
17.根据权利要求15所述的方法，其中，所述第一类型掺杂剂包括N型掺杂剂并且所述第二类型掺杂剂包括P型掺杂剂。
18.根据权利要求15所述的方法，其中，所述边缘端接结构选自由场环、场板以及结型端接延伸构成的组。
19.根据权利要求15所述的方法，进一步包括：
生成场效应晶体管，以使得所述端接区域包括所述场效应晶体管的至少一部分。
20.根据权利要求19所述的方法，其中，所述生成所述场效应晶体管进一步包括将所述场效应晶体管生成为所述场效应晶体管包括与所述多列第一类型掺杂剂中的一列结合的所述第一类型掺杂剂的区域。
CN201280059411.7A 2011-12-01 2012-11-30 用于超级结型mosfet器件的边缘端接 Active CN104011871B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/309,444 US9431249B2 (en) 2011-12-01 2011-12-01 Edge termination for super junction MOSFET devices
US13/309,444 2011-12-01
PCT/US2012/067486 WO2013082561A1 (en) 2011-12-01 2012-11-30 Edge termination for super junction mosfet devices

Publications (2)

Publication Number Publication Date
CN104011871A true CN104011871A (zh) 2014-08-27
CN104011871B CN104011871B (zh) 2017-06-23

Family

ID=48523383

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280059411.7A Active CN104011871B (zh) 2011-12-01 2012-11-30 用于超级结型mosfet器件的边缘端接

Country Status (6)

Country Link
US (1) US9431249B2 (zh)
JP (1) JP2015505155A (zh)
KR (1) KR101709565B1 (zh)
CN (1) CN104011871B (zh)
DE (1) DE112012005031B4 (zh)
WO (1) WO2013082561A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106469759A (zh) * 2015-08-20 2017-03-01 快捷韩国半导体有限公司 超结型半导体装置及其制造方法

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9484451B2 (en) 2007-10-05 2016-11-01 Vishay-Siliconix MOSFET active area and edge termination area charge balance
US9614043B2 (en) 2012-02-09 2017-04-04 Vishay-Siliconix MOSFET termination trench
US9842911B2 (en) 2012-05-30 2017-12-12 Vishay-Siliconix Adaptive charge balanced edge termination
DE102014005879B4 (de) * 2014-04-16 2021-12-16 Infineon Technologies Ag Vertikale Halbleitervorrichtung
US9508596B2 (en) 2014-06-20 2016-11-29 Vishay-Siliconix Processes used in fabricating a metal-insulator-semiconductor field effect transistor
US20150372132A1 (en) * 2014-06-23 2015-12-24 Vishay-Siliconix Semiconductor device with composite trench and implant columns
US9887259B2 (en) 2014-06-23 2018-02-06 Vishay-Siliconix Modulated super junction power MOSFET devices
CN106575666B (zh) 2014-08-19 2021-08-06 维西埃-硅化物公司 超结金属氧化物半导体场效应晶体管
US9698256B2 (en) 2014-09-24 2017-07-04 Taiwan Semiconductor Manufacturing Co., Ltd. Termination of super junction power MOSFET
US9590092B2 (en) * 2014-11-13 2017-03-07 Ixys Corporation Super junction field effect transistor with internal floating ring
DE102015106979B4 (de) 2015-05-05 2023-01-12 Infineon Technologies Austria Ag Halbleiterwafer und Verfahren zum Herstellen von Halbleitervorrichtungen in einem Halbleiterwafer
US9312381B1 (en) 2015-06-23 2016-04-12 Alpha And Omega Semiconductor Incorporated Lateral super-junction MOSFET device and termination structure
US9450045B1 (en) 2015-06-23 2016-09-20 Alpha And Omega Semiconductor Incorporated Method for forming lateral super-junction structure
US10541300B2 (en) 2016-05-26 2020-01-21 General Electric Company Semiconductor device and method of making thereof
DE102016115759B4 (de) * 2016-08-25 2018-06-28 Infineon Technologies Austria Ag Verfahren zum herstellen einer superjunction-halbleitervorrichtung und superjunction-halbleitervorrichtung
US10861931B2 (en) * 2016-12-08 2020-12-08 Cree, Inc. Power semiconductor devices having gate trenches and buried edge terminations and related methods
US10312710B1 (en) * 2017-01-31 2019-06-04 The United States Of America, As Represented By The Secretary Of The Navy Energy recovery pulse forming network
US10580884B2 (en) * 2017-03-08 2020-03-03 D3 Semiconductor LLC Super junction MOS bipolar transistor having drain gaps
JP2019046991A (ja) * 2017-09-04 2019-03-22 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
EP3490006A1 (en) * 2017-11-24 2019-05-29 Nexperia B.V. Semiconductor device with edge termination structure and method of manufacture
JP7073698B2 (ja) * 2017-12-07 2022-05-24 富士電機株式会社 半導体装置および半導体装置の製造方法
US10644102B2 (en) 2017-12-28 2020-05-05 Alpha And Omega Semiconductor (Cayman) Ltd. SGT superjunction MOSFET structure
US10957759B2 (en) * 2018-12-21 2021-03-23 General Electric Company Systems and methods for termination in silicon carbide charge balance power devices
KR102554248B1 (ko) * 2019-02-28 2023-07-11 주식회사 디비하이텍 수퍼 정션 반도체 장치 및 이의 제조 방법
US10957791B2 (en) * 2019-03-08 2021-03-23 Infineon Technologies Americas Corp. Power device with low gate charge and low figure of merit
US11227928B1 (en) * 2020-07-09 2022-01-18 Semiconductor Components Industries, Llc Termination structures for trench-gate field-effect transistors
WO2023154046A1 (en) * 2022-02-10 2023-08-17 Vishay Siliconix Llc Adaptive edge termination by design for efficient and rugged high voltage silicon carbide power device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070040217A1 (en) * 2004-06-21 2007-02-22 Kabushiki Kaisha Toshiba Power semiconductor device
US20080290403A1 (en) * 2007-05-24 2008-11-27 Kabushiki Kaisha Toshiba Semiconductor apparatus
WO2010132144A1 (en) * 2009-05-12 2010-11-18 Cree, Inc. Diffused junction termination structures for silicon carbide devices and methods of fabricating silicon carbide devices incorporating same
CN102194701A (zh) * 2010-03-15 2011-09-21 富士电机控股株式会社 超级结半导体器件的制造方法

Family Cites Families (127)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4191603A (en) 1978-05-01 1980-03-04 International Business Machines Corporation Making semiconductor structure with improved phosphosilicate glass isolation
DK157272C (da) 1978-10-13 1990-04-30 Int Rectifier Corp Mosfet med hoej effekt
JPS56115525A (en) 1980-02-18 1981-09-10 Chiyou Lsi Gijutsu Kenkyu Kumiai Manufacture of semiconductor device
US4680853A (en) 1980-08-18 1987-07-21 International Rectifier Corporation Process for manufacture of high power MOSFET with laterally distributed high carrier density beneath the gate oxide
US4593302B1 (en) 1980-08-18 1998-02-03 Int Rectifier Corp Process for manufacture of high power mosfet laterally distributed high carrier density beneath the gate oxide
JPS62536Y2 (zh) 1980-09-29 1987-01-08
US4399449A (en) 1980-11-17 1983-08-16 International Rectifier Corporation Composite metal and polysilicon field plate structure for high voltage semiconductor devices
US4412242A (en) 1980-11-17 1983-10-25 International Rectifier Corporation Planar structure for high voltage semiconductor devices with gaps in glassy layer over high field regions
US4532534A (en) 1982-09-07 1985-07-30 Rca Corporation MOSFET with perimeter channel
JPS5980823U (ja) 1982-11-20 1984-05-31 ソニー株式会社 テープレコーダの切換操作機構
US4803532A (en) 1982-11-27 1989-02-07 Nissan Motor Co., Ltd. Vertical MOSFET having a proof structure against puncture due to breakdown
JPS5984474U (ja) 1982-11-30 1984-06-07 ソニー株式会社 音響機器における周波数発生器用の成形体
US4974059A (en) 1982-12-21 1990-11-27 International Rectifier Corporation Semiconductor high-power mosfet device
GB2134705B (en) 1983-01-28 1985-12-24 Philips Electronic Associated Semiconductor devices
JPS6037498Y2 (ja) 1983-03-11 1985-11-08 株式会社昭空 安全弁装置
US4789882A (en) 1983-03-21 1988-12-06 International Rectifier Corporation High power MOSFET with direct connection from connection pads to underlying silicon
JPS60117613A (ja) 1983-11-30 1985-06-25 Fujitsu Ltd 半導体装置の製造方法
JPS60249367A (ja) 1984-05-25 1985-12-10 Hitachi Ltd 絶縁ゲ−ト形トランジスタ
US4620211A (en) 1984-08-13 1986-10-28 General Electric Company Method of reducing the current gain of an inherent bipolar transistor in an insulated-gate semiconductor device and resulting devices
US4631564A (en) 1984-10-23 1986-12-23 Rca Corporation Gate shield structure for power MOS device
JPS639659Y2 (zh) 1984-10-30 1988-03-22
US4646117A (en) 1984-12-05 1987-02-24 General Electric Company Power semiconductor devices with increased turn-off current ratings and limited current density in peripheral portions
JPS61182264A (ja) 1985-02-08 1986-08-14 Nissan Motor Co Ltd 縦型ｍｏｓトランジスタ
JPH0648716B2 (ja) 1985-11-30 1994-06-22 ヤマハ株式会社 集積回路装置の製法
EP0227894A3 (en) 1985-12-19 1988-07-13 SILICONIX Incorporated High density vertical dmos transistor
JPS62176168U (zh) 1986-04-28 1987-11-09
EP0256315B1 (de) 1986-08-13 1992-01-29 Siemens Aktiengesellschaft Integrierte Bipolar- und komplementäre MOS-Transistoren auf einem gemeinsamen Substrat enthaltende Schaltung und Verfahren zu ihrer Herstellung
US5160491A (en) 1986-10-21 1992-11-03 Texas Instruments Incorporated Method of making a vertical MOS transistor
US4941026A (en) 1986-12-05 1990-07-10 General Electric Company Semiconductor devices exhibiting minimum on-resistance
US4819052A (en) 1986-12-22 1989-04-04 Texas Instruments Incorporated Merged bipolar/CMOS technology using electrically active trench
EP0279403A3 (en) 1987-02-16 1988-12-07 Nec Corporation Vertical mos field effect transistor having a high withstand voltage and a high switching speed
JPS6489465A (en) 1987-09-30 1989-04-03 Toshiba Corp Double-diffusion type mos field effect transistor
JP2771172B2 (ja) 1988-04-01 1998-07-02 日本電気株式会社 縦型電界効果トランジスタ
JPH0783118B2 (ja) 1988-06-08 1995-09-06 三菱電機株式会社 半導体装置およびその製造方法
KR910004318B1 (ko) 1988-06-27 1991-06-25 현대전자산업 주식회사 수직형 d mos 트랜지스터의 셀
US5034346A (en) 1988-08-25 1991-07-23 Micrel Inc. Method for forming shorting contact for semiconductor which allows for relaxed alignment tolerance
US5019526A (en) 1988-09-26 1991-05-28 Nippondenso Co., Ltd. Method of manufacturing a semiconductor device having a plurality of elements
JPH0291976A (ja) 1988-09-29 1990-03-30 Oki Electric Ind Co Ltd 縦型溝型ｍｏｓ　ｆｅｔの製造方法
JPH0294477A (ja) 1988-09-30 1990-04-05 Toshiba Corp 半導体装置及びその製造方法
US5072266A (en) 1988-12-27 1991-12-10 Siliconix Incorporated Trench DMOS power transistor with field-shaping body profile and three-dimensional geometry
US4954854A (en) 1989-05-22 1990-09-04 International Business Machines Corporation Cross-point lightly-doped drain-source trench transistor and fabrication process therefor
JP2689606B2 (ja) 1989-05-24 1997-12-10 富士電機株式会社 絶縁ゲート電界効果型トランジスタの製造方法
JP2597412B2 (ja) * 1990-03-20 1997-04-09 三菱電機株式会社 半導体装置およびその製造方法
EP0460251B1 (de) 1990-06-05 1998-11-18 Siemens Aktiengesellschaft Herstellverfahren für einen Leistungs-MISFET
US5156993A (en) 1990-08-17 1992-10-20 Industrial Technology Research Institute Fabricating a memory cell with an improved capacitor
JP2751612B2 (ja) 1990-10-01 1998-05-18 株式会社デンソー 縦型パワートランジスタ及びその製造方法
US5171699A (en) 1990-10-03 1992-12-15 Texas Instruments Incorporated Vertical DMOS transistor structure built in an N-well CMOS-based BiCMOS process and method of fabrication
US5304831A (en) 1990-12-21 1994-04-19 Siliconix Incorporated Low on-resistance power MOS technology
US5404040A (en) 1990-12-21 1995-04-04 Siliconix Incorporated Structure and fabrication of power MOSFETs, including termination structures
US5168331A (en) 1991-01-31 1992-12-01 Siliconix Incorporated Power metal-oxide-semiconductor field effect transistor
US5268586A (en) 1992-02-25 1993-12-07 North American Philips Corporation Vertical power MOS device with increased ruggedness and method of fabrication
US5233215A (en) 1992-06-08 1993-08-03 North Carolina State University At Raleigh Silicon carbide power MOSFET with floating field ring and floating field plate
US5430324A (en) 1992-07-23 1995-07-04 Siliconix, Incorporated High voltage transistor having edge termination utilizing trench technology
US5316959A (en) 1992-08-12 1994-05-31 Siliconix, Incorporated Trenched DMOS transistor fabrication using six masks
US5422508A (en) 1992-09-21 1995-06-06 Siliconix Incorporated BiCDMOS structure
US5341011A (en) 1993-03-15 1994-08-23 Siliconix Incorporated Short channel trenched DMOS transistor
GB9306895D0 (en) 1993-04-01 1993-05-26 Philips Electronics Uk Ltd A method of manufacturing a semiconductor device comprising an insulated gate field effect device
US5366932A (en) 1993-04-26 1994-11-22 Harris Corporation Semi-conductor chip packaging method and semi-conductor chip having interdigitated gate runners with gate bonding pads
JP3383377B2 (ja) 1993-10-28 2003-03-04 株式会社東芝 トレンチ構造の縦型のノーマリーオン型のパワーｍｏｓｆｅｔおよびその製造方法
US5396085A (en) 1993-12-28 1995-03-07 North Carolina State University Silicon carbide switching device with rectifying-gate
US5362665A (en) 1994-02-14 1994-11-08 Industrial Technology Research Institute Method of making vertical DRAM cross point memory cell
JP3273180B2 (ja) 1994-10-11 2002-04-08 未来工業株式会社 配線床における配線引出口の構造
US5597765A (en) 1995-01-10 1997-01-28 Siliconix Incorporated Method for making termination structure for power MOSFET
US5937287A (en) 1997-07-22 1999-08-10 Micron Technology, Inc. Fabrication of semiconductor structures by ion implantation
DE19839970C2 (de) * 1998-09-02 2000-11-02 Siemens Ag Randstruktur und Driftbereich für ein Halbleiterbauelement sowie Verfahren zu ihrer Herstellung
DE19913375B4 (de) 1999-03-24 2009-03-26 Infineon Technologies Ag Verfahren zur Herstellung einer MOS-Transistorstruktur
US6228700B1 (en) 1999-09-03 2001-05-08 United Microelectronics Corp. Method for manufacturing dynamic random access memory
US6580123B2 (en) 2000-04-04 2003-06-17 International Rectifier Corporation Low voltage power MOSFET device and process for its manufacture
JP4534303B2 (ja) * 2000-04-27 2010-09-01 富士電機システムズ株式会社 横型超接合半導体素子
EP1162664A1 (en) * 2000-06-09 2001-12-12 Motorola, Inc. Lateral semiconductor device with low on-resistance and method of making the same
TW523816B (en) 2000-06-16 2003-03-11 Gen Semiconductor Inc Semiconductor trench device with enhanced gate oxide integrity structure
JP4528460B2 (ja) 2000-06-30 2010-08-18 株式会社東芝 半導体素子
US6509233B2 (en) 2000-10-13 2003-01-21 Siliconix Incorporated Method of making trench-gated MOSFET having cesium gate oxide layer
US6710403B2 (en) 2002-07-30 2004-03-23 Fairchild Semiconductor Corporation Dual trench power MOSFET
KR100393201B1 (ko) * 2001-04-16 2003-07-31 페어차일드코리아반도체 주식회사 낮은 온 저항과 높은 브레이크다운 전압을 갖는 고전압수평형 디모스 트랜지스터
US6621122B2 (en) * 2001-07-06 2003-09-16 International Rectifier Corporation Termination structure for superjunction device
JP3708057B2 (ja) 2001-07-17 2005-10-19 株式会社東芝 高耐圧半導体装置
US6489204B1 (en) 2001-08-20 2002-12-03 Episil Technologies, Inc. Save MOS device
US7045859B2 (en) 2001-09-05 2006-05-16 International Rectifier Corporation Trench fet with self aligned source and contact
CN1331238C (zh) 2001-09-19 2007-08-08 株式会社东芝 半导体装置及其制造方法
JP2003179223A (ja) 2001-12-12 2003-06-27 Sony Corp トレンチゲート型半導体装置およびその製造方法
US6838722B2 (en) 2002-03-22 2005-01-04 Siliconix Incorporated Structures of and methods of fabricating trench-gated MIS devices
JP4004843B2 (ja) 2002-04-24 2007-11-07 Ｎｅｃエレクトロニクス株式会社 縦型ｍｏｓｆｅｔの製造方法
US6855985B2 (en) 2002-09-29 2005-02-15 Advanced Analogic Technologies, Inc. Modular bipolar-CMOS-DMOS analog integrated circuit & power transistor technology
US6861701B2 (en) 2003-03-05 2005-03-01 Advanced Analogic Technologies, Inc. Trench power MOSFET with planarized gate bus
TW587338B (en) 2003-05-06 2004-05-11 Mosel Vitelic Inc Stop structure of trench type DMOS device and its formation method
US7638841B2 (en) 2003-05-20 2009-12-29 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US7973381B2 (en) 2003-09-08 2011-07-05 International Rectifier Corporation Thick field oxide termination for trench schottky device
KR20080100265A (ko) 2003-12-19 2008-11-14 써드 디멘존 세미컨덕터, 인코포레이티드 종래의 종단을 갖는 수퍼 접합 장치를 제조하는 방법
JP4731816B2 (ja) 2004-01-26 2011-07-27 三菱電機株式会社 半導体装置
US6927451B1 (en) 2004-03-26 2005-08-09 Siliconix Incorporated Termination for trench MIS device having implanted drain-drift region
TWI256676B (en) 2004-03-26 2006-06-11 Siliconix Inc Termination for trench MIS device having implanted drain-drift region
US7045857B2 (en) 2004-03-26 2006-05-16 Siliconix Incorporated Termination for trench MIS device having implanted drain-drift region
GB0419867D0 (en) 2004-09-08 2004-10-13 Koninkl Philips Electronics Nv Semiconductor devices and methods of manufacture thereof
JP4414863B2 (ja) 2004-10-29 2010-02-10 トヨタ自動車株式会社 絶縁ゲート型半導体装置およびその製造方法
US7453119B2 (en) 2005-02-11 2008-11-18 Alphs & Omega Semiconductor, Ltd. Shielded gate trench (SGT) MOSFET cells implemented with a schottky source contact
US9419092B2 (en) 2005-03-04 2016-08-16 Vishay-Siliconix Termination for SiC trench devices
CN101882583A (zh) 2005-04-06 2010-11-10 飞兆半导体公司 沟栅场效应晶体管及其形成方法
JP2006310576A (ja) 2005-04-28 2006-11-09 Renesas Technology Corp 半導体装置およびその製造方法
US20060273390A1 (en) 2005-06-06 2006-12-07 M-Mos Sdn. Bhd. Gate contact and runners for high density trench MOSFET
TWI400757B (zh) 2005-06-29 2013-07-01 Fairchild Semiconductor 形成遮蔽閘極場效應電晶體之方法
JP2007157799A (ja) 2005-11-30 2007-06-21 Toyota Central Res & Dev Lab Inc 半導体装置
US7449354B2 (en) 2006-01-05 2008-11-11 Fairchild Semiconductor Corporation Trench-gated FET for power device with active gate trenches and gate runner trench utilizing one-mask etch
US7521773B2 (en) 2006-03-31 2009-04-21 Fairchild Semiconductor Corporation Power device with improved edge termination
US7541660B2 (en) 2006-04-20 2009-06-02 Infineon Technologies Austria Ag Power semiconductor device
US7319256B1 (en) 2006-06-19 2008-01-15 Fairchild Semiconductor Corporation Shielded gate trench FET with the shield and gate electrodes being connected together
DE102006036347B4 (de) 2006-08-03 2012-01-12 Infineon Technologies Austria Ag Halbleiterbauelement mit einer platzsparenden Randstruktur
US7476591B2 (en) * 2006-10-13 2009-01-13 Taiwan Semiconductor Manufacturing Company, Ltd. Lateral power MOSFET with high breakdown voltage and low on-resistance
US8344451B2 (en) 2007-01-09 2013-01-01 Maxpower Semiconductor, Inc. Semiconductor device
JP2008182054A (ja) 2007-01-25 2008-08-07 Toshiba Corp 半導体装置
WO2009039441A1 (en) 2007-09-21 2009-03-26 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US20090085099A1 (en) 2007-10-02 2009-04-02 Shih Tzung Su Trench mosfet and method of manufacture utilizing three masks
US9484451B2 (en) 2007-10-05 2016-11-01 Vishay-Siliconix MOSFET active area and edge termination area charge balance
US8224891B2 (en) 2008-06-12 2012-07-17 The Board Of Regents Of The University Of Oklahoma Electronic game-based learning system
US20090315104A1 (en) 2008-06-20 2009-12-24 Force Mos Technology Co. Ltd. Trench MOSFET with shallow trench structures
US7960786B2 (en) * 2008-07-09 2011-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Breakdown voltages of ultra-high voltage devices by forming tunnels
US8716792B2 (en) * 2008-09-30 2014-05-06 Infineon Technologies Austria Ag Semiconductor device with a charge carrier compensation structure and method for the production of a semiconductor device
US7910486B2 (en) 2009-06-12 2011-03-22 Alpha & Omega Semiconductor, Inc. Method for forming nanotube semiconductor devices
US9431530B2 (en) 2009-10-20 2016-08-30 Vishay-Siliconix Super-high density trench MOSFET
US8247296B2 (en) 2009-12-09 2012-08-21 Semiconductor Components Industries, Llc Method of forming an insulated gate field effect transistor device having a shield electrode structure
US8394702B2 (en) 2010-03-24 2013-03-12 Alpha And Omega Semiconductor Incorporated Method for making dual gate oxide trench MOSFET with channel stop using three or four masks process
TWI426568B (zh) 2010-03-29 2014-02-11 Sinopower Semiconductor Inc 半導體功率元件與其製作方法
CN101969074B (zh) * 2010-10-28 2012-07-04 电子科技大学 一种高压ldmos器件
JP5530992B2 (ja) 2011-09-16 2014-06-25 株式会社東芝 電力用半導体装置
US10522675B2 (en) 2012-01-25 2019-12-31 Infineon Technologies Ag Integrated circuit including field effect transistor structures with gate and field electrodes and methods for manufacturing and operating an integrated circuit
US9614043B2 (en) 2012-02-09 2017-04-04 Vishay-Siliconix MOSFET termination trench
US9842911B2 (en) 2012-05-30 2017-12-12 Vishay-Siliconix Adaptive charge balanced edge termination

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070040217A1 (en) * 2004-06-21 2007-02-22 Kabushiki Kaisha Toshiba Power semiconductor device
US20080290403A1 (en) * 2007-05-24 2008-11-27 Kabushiki Kaisha Toshiba Semiconductor apparatus
WO2010132144A1 (en) * 2009-05-12 2010-11-18 Cree, Inc. Diffused junction termination structures for silicon carbide devices and methods of fabricating silicon carbide devices incorporating same
CN102194701A (zh) * 2010-03-15 2011-09-21 富士电机控股株式会社 超级结半导体器件的制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106469759A (zh) * 2015-08-20 2017-03-01 快捷韩国半导体有限公司 超结型半导体装置及其制造方法
CN106469759B (zh) * 2015-08-20 2021-09-10 快捷韩国半导体有限公司 超结型半导体装置及其制造方法

Also Published As

Publication number Publication date
CN104011871B (zh) 2017-06-23
JP2015505155A (ja) 2015-02-16
US20130140633A1 (en) 2013-06-06
WO2013082561A1 (en) 2013-06-06
US9431249B2 (en) 2016-08-30
KR20140097350A (ko) 2014-08-06
DE112012005031T5 (de) 2014-08-21
KR101709565B1 (ko) 2017-02-23
DE112012005031B4 (de) 2020-10-01

Similar Documents

Publication Publication Date Title
CN104011871A (zh) 用于超级结型mosfet器件的边缘端接
JP5196766B2 (ja) 半導体装置
JP4564510B2 (ja) 電力用半導体素子
US10629685B2 (en) RC-IGBT and manufacturing method thereof
JP6741070B2 (ja) 半導体装置およびその製造方法
JP5787853B2 (ja) 電力用半導体装置
WO2018030444A1 (ja) 半導体装置および半導体装置の製造方法
JP5317560B2 (ja) 電力用半導体装置
CN110718546B (zh) 绝缘栅极半导体器件及其制造方法
JP2013258327A (ja) 半導体装置及びその製造方法
JP4813762B2 (ja) 半導体装置及びその製造方法
CN105474402B (zh) 碳化硅半导体器件及其制造方法
JP2008004643A (ja) 半導体装置
JP2009289904A (ja) 半導体装置
US20110233656A1 (en) Semiconductor device and method for manufacturing the same
JP2013201360A (ja) 半導体装置
US20140103427A1 (en) Semiconductor transistor device and method for manufacturing same
JP2022177293A (ja) 半導体装置
CN108074963B (zh) 超结器件及其制造方法
CN110047930A (zh) Vdmos器件
JP6658955B2 (ja) 半導体装置
JP6317727B2 (ja) 半導体装置
JP5655052B2 (ja) 半導体装置
US11264491B2 (en) Semiconductor device for improving transistor characteristics during turn-on
CN113113463B (zh) 半导体器件、用于半导体器件的超级结结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant