CN102194701A - 超级结半导体器件的制造方法 - Google Patents
超级结半导体器件的制造方法 Download PDFInfo
- Publication number
- CN102194701A CN102194701A CN2011100582066A CN201110058206A CN102194701A CN 102194701 A CN102194701 A CN 102194701A CN 2011100582066 A CN2011100582066 A CN 2011100582066A CN 201110058206 A CN201110058206 A CN 201110058206A CN 102194701 A CN102194701 A CN 102194701A
- Authority
- CN
- China
- Prior art keywords
- super junction
- conductive
- conductive area
- semiconductor device
- epitaxial growth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 71
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 44
- 239000012535 impurity Substances 0.000 claims abstract description 51
- 239000000758 substrate Substances 0.000 claims abstract description 41
- 230000001133 acceleration Effects 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims description 46
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 14
- 229910052739 hydrogen Inorganic materials 0.000 claims description 14
- 239000001257 hydrogen Substances 0.000 claims description 14
- 238000000137 annealing Methods 0.000 claims description 8
- 238000002203 pretreatment Methods 0.000 claims description 8
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims description 6
- 238000002347 injection Methods 0.000 claims description 6
- 239000007924 injection Substances 0.000 claims description 6
- 235000011114 ammonium hydroxide Nutrition 0.000 claims description 3
- 239000007788 liquid Substances 0.000 claims description 3
- 238000012797 qualification Methods 0.000 abstract 1
- 150000002500 ions Chemical class 0.000 description 28
- 229910052796 boron Inorganic materials 0.000 description 13
- 238000001704 evaporation Methods 0.000 description 12
- 230000008020 evaporation Effects 0.000 description 12
- -1 phosphonium ion Chemical class 0.000 description 11
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052698 phosphorus Inorganic materials 0.000 description 8
- 239000011574 phosphorus Substances 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 7
- 229940090044 injection Drugs 0.000 description 5
- 238000004140 cleaning Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 238000000407 epitaxy Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000005764 inhibitory process Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000001947 vapour-phase growth Methods 0.000 description 2
- 108091006146 Channels Proteins 0.000 description 1
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000003550 marker Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
Abstract
本发明提供一种超级结半导体器件的制造方法。本发明的课题在于，提供降低n型柱和p型柱的电荷平衡偏差、耐压合格品率高的超级结半导体器件的制造方法。在高浓度的第一导电型半导体基板(1)上，形成由第一导电型区域(4)和第二导电型区域(5)构成的超级结构造部(10)作为漂移层，在该超级结半导体器件的制造方法中，使得向上述第一导电型区域(4)和第二导电型区域(5)中分别注入离子的总杂质量相等，并且以加速能量分别注入离子，上述加速能量使得刚注入离子后的深度方向的杂质浓度峰值位置在上述第一导电型区域(4)和第二导电型区域(5)中大致一致。
Description
技术领域
本发明涉及超级结半导体器件的制造方法，其在与半导体基板的主面相垂直的方向具有超级结(Super Junction)构造部作为漂移层，在该超级结构造部中，多列配置的n型柱和p型柱沿着与主面平行方向交替邻接。
背景技术
通常情况下，半导体器件(以下，有时也称为“半导体元件”或简称为“元件”)大致分为在半导体基板的单面具有电极的横型元件，和在半导体基板的两面具有电极的纵型半导体器件(纵型元件)。纵型元件导通时漂移电流的流动方向和截止时反向偏置电压所造成的耗尽层的伸展方向相同。例如，通常的平面型(planer)n沟道纵型MOSFET(金属氧化物半导体场效应晶体管)的情况下，高阻抗的n-漂移层部分在MOSFET导通状态时用作使漂移电流在纵方向流动的区域，截止状态时耗尽化，提高击穿电压(耐压)。缩短该高阻抗的n-漂移层的电流路径，漂移阻抗变低，因此，关连到降低MOSFET实质上的导通阻抗降低的效果，但是，反之，从p基极区域和n-漂移区域之间的pn结处展开的漏极-基极间耗尽层的扩展宽度变窄，迅速达到硅的临界电场强度，因此，击穿电压下降。相反，在击穿电压高的元件中，n-漂移层厚，因此，导通阻抗必然变大，损失增大。这种导通阻抗和击穿电压之间的关系称为折衷关系。该折衷关系在IGBT(Insulted Gate Bipolar Transistor，绝缘栅双极晶体管)，双极晶体管，二极管等的半导体元件中也同样成立，这为人们所公知。而且，此关系在导通时漂移电流流动的方向和截止时反向偏置电压所造成的耗尽层的伸展方向不同的横型半导体元件中也通用。
作为对于该问题的解决方法，如图7、图8所示，超级结半导体器件(超级结MOSFET)为人们所公知，在与半导体基板的主面相垂直的方向，使得漂移层为层状或柱状形状，使得比通常漂移层杂质浓度高的多个n型的漂移区域(n型柱)4和p型的隔离区域(p型柱)5，沿着与主面平行方向交替反复邻接配置，形成并列pn区域，构成超级结构造部10。该超级结半导体器件在截止状态时，上述超级结构造部10耗尽化，具有担负耐压的漂移层功能。
上述超级结MOSFET和通常的平面型n沟道纵型MOSFET在结构上大的差异在于，漂移层不是单一导电型，不是均一杂质浓度层，而是由上述那样的并列pn区域构成的超级结构造部10。在该超级结构造部10中，即使各p型隔离区域(p型柱)5和n型的漂移区域(n型柱)4的杂质浓度(以下有时简记为“浓度”)比相同耐压等级的通常元件高，在截止状态下，从超级结构造部10内的并列pn结，耗尽层朝两侧扩展，在低的电场强度下使得漂移层整体耗尽化，能实现高耐压化。
在图7所示设有由上述并列pn区域构成的超级结构造部10的超级结MOSFET的周缘耐压构造部200中，需要在周缘耐压构造部200内的超级结构造部10的基板表面侧(上层)配置具有均一的杂质浓度的低浓度n-外延层3。进而，在超级结半导体器件的周缘耐压构造部200，在超级结构造部10的上层设置的上述低浓度n-外延层3的表层，沿着基板表面，设有多个p型护环7，根据需要的设计击穿电压，以必要的间隔分离。另外，该周缘耐压构造部200设有导电性板9，与该p型护环7的表面和最外周的p型护环7a表面互相电连接。进而，设有导电性板12，其与p型沟道截断区域11(或者也可以是n型沟道截断区域)也电连接。
另一方面，在超级结半导体器件的元件活性部100内，在由并列pn区域构成的超级结构造部10的上层，与通常半导体器件相同，在p基极区域13和该p基极区域13内的表层，设有n发射区域14，在夹于n发射区域14和n漂移区域(n型柱)4之间的上述p基极区域13表面，隔着栅绝缘膜15设有栅电极16，设有与上述n发射区域14表面和p基极区域13的高浓度表面接触的发射电极17。
作为制作这种超级结构造部10的方法，通过多次反复外延生长及离子注入，按顺序上下堆叠每次外延生长及离子注入形成的厚度薄的上述并列pn区域，沿着垂直方向成为长形状，这种方法(多阶段外延法)为人们所公知。
说明由该多阶段外延法形成的超级结构造部的制造工序的一例。上述外延生长和离子注入为在高浓度n+Si基板1上形成厚度12μm的低浓度n-外延层2，形成掩模对准用的对准标记(alignment marker)(没有图示)。形成25nm厚的网板(screen)氧化膜(没有图示)后，在整个面上使得磷离子以100keV的加速能量，以剂量1×1012/cm-2～9×1012/cm-2进行离子注入。光蚀刻工序后，可选择地将硼离子注入，使得其总杂质量与磷离子相同。除去抗蚀剂及氧化膜后，氢退火后，形成无掺杂的外延层。此后，反复上述的磷离子和硼离子注入工序及以后工序，形成由所需要厚度的并列pn区域构成的超级结构造部10。
例如，在设有用上述制造工序制作的超级结构造部10的超级结半导体器件中，n型柱4和p型柱5的电荷平衡很重要，希望其相同。另外，为了形成上述具有耐电荷性的周缘耐压构造部200，通过用多阶段外延法多次形成外延层及注入离子，形成由并列pn区域构成的超级结构造后，在该超级结构造的上层制作低浓度n-外延层3，通过载置形成。换言之，该低浓度n-外延层3通过在元件活性部注入离子，构成上述超级结构造部的上层，但是，在周缘耐压构造部200不注入离子，保持低浓度n-外延层3的状态制作。上述低浓度n-外延层3的厚度需要为15μm左右以上，若将一次外延生长的厚度设为10μm以下，则必要阶段数(外延生长的次数)成为二段以上。
在上述说明的超级结构造部的制造工序中，通过注入磷离子及硼离子制作由并列pn区域构成的超级结构造部，但是，通过仅仅注入硼离子制作与上述相同的超级结构造部的制造方法，已经为人们所公知(专利文献1)。
另外，通过改变离子注入射程Rp制作超级结构造部，减少外延生长和离子注入的反复次数，改善制造效率的超级结半导体器件的制造方法也被公开(专利文献2)。
另外，如上述超级结构造部那样，涉及用于在深度方向形成较长形状的杂质添加区域的气相外延生长方法的文献被公开。在该文献中，记载着“气相生长工序为了抑制从硼注入层及磷注入层的横向自动掺杂(autodope)，优选多阶段处理，首先使得密封用的薄外延硅层气相生长后，进行第二外延层的主生长”。表示先处理外延硅层的源气体的方法(专利文献3)。
专利文献1：日本专利申请公开2001-119022号公报
专利文献2：日本专利申请公开2007-12858号公报
专利文献3：日本专利第4016371号公报(0096段落)
在超级结半导体器件中，若构成超级结构造部的并列pn区域的各自的总杂质量产生不平衡，则耐压偏差变大，耐压合格品率降低。但是，不能避免上述离子注入的杂质在外延生长时再蒸发。外延生长具体由升温过程，氢退火，外延生长，降温过程构成，杂质再蒸发因上述升温过程、氢退火时的热量而发生。再蒸发的杂质引起进入半导体基板、外延生长中的膜的被称为自动掺杂的现象。若在外延生长处理的晶片内及晶片之间存在温度偏差，则因上述那样的再蒸发、自动掺杂现象，在上述并列pn区域，即使注入相同剂量的离子，也会引起电荷不平衡，耐压偏差大，成为耐压合格品率降低的原因。
发明内容
本发明鉴于上述问题点而提出来。本发明的目的在于，提供一种降低n型柱和p型柱的电荷平衡偏差、耐压合格品率高的超级结半导体器件的制造方法。
在本发明中，为了实现上述本发明目的，提出一种超级结半导体器件的制造方法，在高浓度的第一导电型半导体基板上，通过多次反复进行外延生长和第一导电型杂质以及第二导电型杂质的离子注入来进行堆叠，来形成超级结构造部作为漂移层，该超级结构造部由具有在与上述半导体基板的主面相垂直的方向上较长的形状且在与主面平行的方向上交替邻接配置的第一导电型区域和第二导电型区域构成，在该超级结半导体器件的制造方法中，以加速能量分别对上述第一导电型区域和上述第二导电型区域进行离子注入，使得分别注入上述第一导电型区域和上述第二导电型区域中的总杂质量相等，并且使得离子注入刚结束时的深度方向的杂质浓度峰值位置在上述第一导电型区域和上述第二导电型区域中大体一致。另外，优选上述离子注入刚结束时的杂质浓度峰值位置比0.2μm深。
另外，在本发明中，为了实现上述本发明目的，提出一种超级结半导体器件的制造方法，在高浓度的第一导电型半导体基板上，通过多次反复进行外延生长和第一导电型杂质以及第二导电型杂质的离子注入来进行堆叠，来形成超级结构造部作为漂移层，该超级结构造部由具有在与上述半导体基板的主面相垂直的方向上较长的形状且在与主面平行的方向上交替邻接配置的第一导电型区域和第二导电型区域构成，在该超级结半导体器件的制造方法中，当通过外延生长形成上述第一导电型区域时，使上述外延生长前的氢退火温度和外延生长的开始温度为不足1100℃。
进而，在本发明中，为了实现上述本发明目的，提出一种超级结半导体器件的制造方法，在高浓度的第一导电型半导体基板上，通过多次反复进行外延生长和第一导电型杂质以及第二导电型杂质的离子注入来进行堆叠，来形成超级结构造部作为漂移层，该超级结构造部由具有在与上述半导体基板的主面相垂直的方向上较长的形状且在与主面平行的方向上交替邻接配置的第一导电型区域和第二导电型区域构成，在该超级结半导体器件的制造方法中，当通过外延生长形成上述第一导电型区域时，作为上述外延生长前的前处理，进行使用过氧化氢液和氨水的基板清洗处理和稀释氟酸处理，之后在950℃以下的开始温度下进行上述外延生长。
下面说明本发明的效果。
根据本发明，能降低构成超级结构造部的n型柱和p型柱的电荷平衡偏差，能得到耐压合格品率高的超级结半导体器件的制造方法。
附图说明
图1为本发明的超级结半导体器件的制造方法的超级结构造部的截面模式图。
图2为表示本发明的超级结半导体器件的制造方法的制造工序的半导体基板的主要部分截面图(其1)。
图3为表示本发明的超级结半导体器件的制造方法的制造工序的半导体基板的主要部分截面图(其2)。
图4为表示本发明的超级结半导体器件的制造方法的制造工序的半导体基板的主要部分截面图(其3)。
图5为表示硼和磷的再蒸发量的杂质浓度峰值深度依赖性的关系图。
图6为相对杂质浓度峰值深度的再蒸发比例和偏差之间的关系图。
图7为本发明涉及的超级结MOSFET的主要部分截面图。
图8为本发明涉及的超级结MOSFET的元件活性部的模式化的截面立体图。
符号说明如下：
1：n+Si基板，
2：n-层，
3：低浓度n-外延层，
4：n型柱，
4a：n型杂质，
5：p型柱，
5a：p型杂质，
6：抗蚀剂掩模，
10：超级结构造部，
100：元件活性部，
200：周缘耐压构造部。
具体实施方式
下面，对于本发明的超级结半导体器件的制造方法的实施例，参照附图进行详细说明。在本发明中只要没有超过其要点，并不局限于下面说明的实施例的记载。在下面说明的实施例中，将第一导电型设为n型，第二导电型设为p型，进行说明。
[实施例1]
下面，对于本发明的超级结半导体器件的制造方法，特别是超级结构造部的制造方法，参照附图进行说明。图1为在本发明涉及的实施例1、2、3中说明的超级结半导体器件的超级结构造部的截面模式图。图7为本发明实施例1、2、3涉及的超级结MOSFET的主要部分截面模式图。图8为本发明实施例1、2、3涉及的超级结MOSFET的元件活性部的模式化的截面立体图。
本发明涉及的超级结半导体器件构成为如图7所示那样的设有超级结构造部10，在n+Si基板1和n-层2上，交替配置n型柱(column)4和p型柱5。进而，与通常的MOSFET相同，在元件活性部100内设有p基极区域13、n发射极区域14、栅极绝缘膜15、栅极电极16、发射极电极17，在周缘耐压构造部200内设有护环7、场绝缘膜8、沟道截断区域11、沟道截断电极12。进而，在超级结半导体器件的周缘耐压构造部200内的超级结构造部10的上层，设有低浓度n-外延层3。
如图7所示实施例中，低浓度n-外延层3的杂质浓度为1×1014cm-3，n型柱4的杂质浓度为3×1015cm-3，p型柱5的杂质浓度为3×1015cm-3，n-层2的杂质浓度为3×1014cm-3。
图2至图4为按各阶段表示图1所示超级结半导体器件的超级结构造部的制造工序的半导体基板的主要部分截面模式图。如图2所示，在n+Si基板1通过掺杂外延生长，以例如12μm左右厚度形成n-层2，在其上通过外延生长，以例如3μm厚度形成无掺杂层3a后，在光刻工序，形成各阶段堆叠时需要的对准标记(没有图示)。
如图3所示，将n型杂质4a，例如磷离子注入到整个面上，将p型杂质5a，例如硼离子在抗蚀剂掩模6选择性地注入掩模的开口部。这时，考虑到以后的热扩散工序，抗蚀剂掩模6的开口宽度设为残留宽度的1/4左右，与此相对应，硼离子的注入量(剂量)设为磷的4倍左右。此后，如图4所示，通过外延生长，以例如7μm厚度形成无掺杂层3b。再次与上述相同，进行n型杂质4a和p型杂质5a的离子注入。此后，反复实行上述外延生长和离子注入，直到成为关系到设计耐压的所希望的厚度。最后，以例如5μm左右厚度的无掺杂层覆盖后，通过热处理进行杂质热扩散，形成图1所示的超级结构造部10。
在此，在形成n型柱4和p型柱5时的离子注入中，控制离子注入的硼及磷的再蒸发量，保持n型柱4及p型柱5间的电荷平衡在确保超级结构造部10的偏差小的耐压特性上很重要。因n型柱4及p型柱5间的离子注入引起的杂质量，即使在离子注入时设定为相同剂量，结果也大多产生偏差。
于是，考虑到上述偏差原因之一为存在离子注入后的杂质蒸发，使得硼及磷的离子注入时的加速能量变化，改变离子注入的射程Rp，即，测定改变离子注入的注入深度时的再蒸发量。其结果如图5所示。由图5可知，若射程Rp相同，即，深度方向的杂质浓度峰值位置相同，则硼及磷对于剂量的再蒸发量相同。若p型杂质5a及n型杂质4a的蒸发量相同，则即使存在蒸发也能够保持电荷平衡。另外，在图6中表示：在杂质浓度峰值位置从基板表面起算比0.2μm深的情况下，能够进一步抑制上述蒸发的偏差。因此，优选深度方向的杂质浓度峰值位置从基板表面起算比0.2μm深。
作为本发明的超级结半导体器件的制造方法涉及的实施的一方式，作为用于形成超级结构造部的工艺条件，在以200keV的加速能量的离子注入条件下注入磷，以80keV的加速能量的离子注入条件下注入硼，此时离子注入后的射程Rp(峰值深度)约为0.25μm。根据该结果可知，能够抑制上述超级结构造部的并列pn区域的再蒸发量，能使得硼和磷的再蒸发量相同，能降低因并列pn区域间的电荷不平衡引起的耐压偏差。
[实施例2]
对实施例2涉及的超级结半导体器件的超级结构造部的制造方法进行说明。在实施例2中，其特征在于，使得向上述图1至图4所示那样的n+Si基板上的外延层形成、作为前处理的氢退火(温度)(1000℃二分钟的氢退火)以及外延生长(温度)在不足1100℃的温度下进行。但是，在该制作方法的情况下，仅降低温度，前处理温度低，不能够充分地清洁硅表面，生长温度也低，因而，担心结晶性降低。其结果是，因结晶性降低引起对准标记形状破坏，图案对合不正确，产生超级结构造部的形成中的外延层的正确堆叠很困难的问题。为此，在实施例2中，附加不发生上述问题的制造条件，制作超级结构造部。下面说明这种超级结构造部的制造条件。
作为在上述n+Si基板上使得外延层生长的前处理，实行氢退火处理，但是，将要实行上述处理前，进一步增加使用过氧化氢液和氨水的混合液的所谓RCA清洗。其理由在于，在n+Si基板表面刚形成化学氧化物后，进行氢退火处理，即使低温也容易得到硅清洁表面。按照该表面清洁化方法，结晶性良好的外延生长成为可能。进而，通过使外延生长也在不足1100℃的低温下进行，抑制从Si基板的向外方扩散，更容易抑制自动掺杂。但是，若在上述不足1100℃低温下全部进行外延生长，则存在对准标记的形状崩塌变大的问题，因此，在上述低温下的外延生长在对于抑制自动掺杂必要的最低厚度的外延生长阶段停止。在该方法中，此后，采用升温到能抑制对准标记的形状崩塌的1100℃以上，进行外延生长，直到所需要的厚度。通过采用这种超级结构造部的制造方法，在超级结构造部的外延生长时，能抑制自动掺杂，因此，即使在不足1100℃的低温下，也能够制作由结晶性良好的并列pn区域构成的超级结构造部，能以高的耐压合格品率制造超级结半导体器件。
[实施例3]
对实施例3涉及的超级结半导体器件的超级结构造部的制造方法进行说明。在实施例3中，制造方法的特征在于，使得在上述图1至图4所示那样的n+Si基板上的外延层的形成和作为前处理的氢退火温度以及外延生长温度为1000℃以下的温度。
也可以取消氢退火处理，在1000℃以下的温度进行外延生长。该情况为在直到用于外延生长的950℃的升温过程中，作为外延生长的前处理利用硅表面的清洁化功能的方法。但是，硅表面的清洁化不能充分，与上述实施例2相同，担心结晶性降低。其结果是，结晶性降低引起对准标记的形状破坏，图案对位不正确，产生超级结构造部形成中的外延层难以正确堆叠的问题。因此，在实施例3中，进一步附加不发生上述问题的制造条件，制作超级结构造部。下面，说明这种超级结构造部的制造条件。
作为在上述n+Si基板1上使得外延层生长的前处理，不实行氢退火处理，在上述RCA清洗进一步附加稀释氟酸处理。通过该稀释氟酸处理，在使得Si基板表面为氢端键结的状态(水素終端)下，实行外延生长。外延生长在950℃以下温度进行。n+Si基板1表面升温到950℃以下的规定温度时，氢脱离，能得到清洁的硅表面。由此，即使在950℃以下的低温也能进行结晶性良好的外延生长。外延生长也在上述那样的低温下进行，抑制从Si基板的向外扩散，容易抑制自动掺杂。但是，与实施例2相同，即使在实施例3中对准标记的形状崩塌也变大，因此，先在950℃实行在上述低温下对于抑制自动掺杂必要的最低限度厚度的外延生长。此后，升温到能抑制对准标记的形状崩塌的1100℃以上，进行外延生长，直到所需要的厚度。
按照实施例3，以低温使得外延生长的表面清洁化，能够改善低温的外延生长的结晶性。为了抑制自动掺杂，在低温下外延生长。但是，膜厚设为防止自动掺杂的最小限度的厚度(例如1μm左右)。由此，能够抑制标记形状破坏。此后，升温并在1100℃在结晶性良好的条件下实行外延生长，直到达到作为目标的规定厚度。由此，能抑制自动掺杂并且不使结晶性恶化地抑制对准标记的形状破坏。通过抑制自动掺杂，能够高精度地控制由并列pn区域构成的超级结构造部的杂质浓度，能保持并列pn区域的电荷平衡，因此，能够提高超级结半导体器件的耐压合格品率等，实现低成本化。
上面参照附图说明了本发明的实施例，但本发明并不局限于上述实施例。在本发明技术思想范围内可以作种种变更，它们都属于本发明的保护范围。
Claims (4)
1.一种超级结半导体器件的制造方法，在高浓度的第一导电型半导体基板上，通过多次反复进行外延生长和第一导电型杂质以及第二导电型杂质的离子注入来进行堆叠，来形成超级结构造部作为漂移层，该超级结构造部由具有在与所述半导体基板的主面相垂直的方向上较长的形状且在与主面平行的方向上交替邻接配置的第一导电型区域和第二导电型区域构成，该超级结半导体器件的制造方法的特征在于：
以加速能量分别对所述第一导电型区域和所述第二导电型区域进行离子注入，使得分别注入所述第一导电型区域和所述第二导电型区域中的总杂质量相等，并且使得离子注入刚结束时的深度方向的杂质浓度峰值位置在所述第一导电型区域和所述第二导电型区域中大体一致。
2.如权利要求1所述的超级结半导体器件的制造方法，其特征在于：
所述离子注入刚结束时的杂质浓度峰值位置比0.2μm深。
3.一种超级结半导体器件的制造方法，在高浓度的第一导电型半导体基板上，通过多次反复进行外延生长和第一导电型杂质以及第二导电型杂质的离子注入来进行堆叠，来形成超级结构造部作为漂移层，该超级结构造部由具有在与所述半导体基板的主面相垂直的方向上较长的形状且在与主面平行的方向上交替邻接配置的第一导电型区域和第二导电型区域构成，该超级结半导体器件的制造方法的特征在于：
当通过外延生长形成所述第一导电型区域时，使所述外延生长前的氢退火温度和外延生长的开始温度为不足1100℃。
4.一种超级结半导体器件的制造方法，在高浓度的第一导电型半导体基板上，通过多次反复进行外延生长和第一导电型杂质以及第二导电型杂质的离子注入来进行堆叠，来形成超级结构造部作为漂移层，该超级结构造部由具有在与所述半导体基板的主面相垂直的方向上较长的形状且在与主面平行的方向上交替邻接配置的第一导电型区域和第二导电型区域构成，该超级结半导体器件的制造方法的特征在于：
当通过外延生长形成所述第一导电型区域时，作为所述外延生长前的前处理，进行使用过氧化氢液和氨水的基板清洗处理和稀释氟酸处理，之后在950℃以下的开始温度下进行所述外延生长。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010-058069 | 2010-03-15 | ||
| JP2010058069A JP5985789B2 (ja) | 2010-03-15 | 2010-03-15 | 超接合半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102194701A true CN102194701A (zh) | 2011-09-21 |
| CN102194701B CN102194701B (zh) | 2014-03-26 |
Family
ID=44602544
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110058206.6A Expired - Fee Related CN102194701B (zh) | 2010-03-15 | 2011-03-08 | 超级结半导体器件的制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP5985789B2 (zh) |
| CN (1) | CN102194701B (zh) |
| TW (1) | TWI503872B (zh) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103021863A (zh) * | 2011-09-27 | 2013-04-03 | 万国半导体股份有限公司 | 精确校准及自平衡的超级结器件的制备方法 |
| CN104011871A (zh) * | 2011-12-01 | 2014-08-27 | 维西埃-硅化物公司 | 用于超级结型mosfet器件的边缘端接 |
| CN104701178A (zh) * | 2013-12-04 | 2015-06-10 | 英飞凌科技奥地利有限公司 | 使用电化学蚀刻制造半导体器件方法以及半导体器件 |
| US9614043B2 (en) | 2012-02-09 | 2017-04-04 | Vishay-Siliconix | MOSFET termination trench |
| US9842911B2 (en) | 2012-05-30 | 2017-12-12 | Vishay-Siliconix | Adaptive charge balanced edge termination |
| US9882044B2 (en) | 2014-08-19 | 2018-01-30 | Vishay-Siliconix | Edge termination for super-junction MOSFETs |
| US9887259B2 (en) | 2014-06-23 | 2018-02-06 | Vishay-Siliconix | Modulated super junction power MOSFET devices |
| US10636660B2 (en) | 2018-09-28 | 2020-04-28 | General Electric Company | Super-junction semiconductor device fabrication |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016002963A1 (ja) | 2014-07-04 | 2016-01-07 | 富士電機株式会社 | 半導体装置 |
| JP6375743B2 (ja) | 2014-07-15 | 2018-08-22 | 富士電機株式会社 | 半導体装置の製造方法 |
| US9881997B2 (en) | 2015-04-02 | 2018-01-30 | Fuji Electric Co., Ltd. | Semiconductor device and manufacturing method of semiconductor device |
| JP6477174B2 (ja) | 2015-04-02 | 2019-03-06 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| JP6824115B2 (ja) | 2017-06-19 | 2021-02-03 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| TWI787819B (zh) * | 2021-05-14 | 2022-12-21 | 國立臺灣大學 | 具有濃度變化的三維超接面功率半導體 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20010032998A1 (en) * | 2000-03-17 | 2001-10-25 | Susumu Iwamoto | Super-junction semiconductor device and method of manufacturing the same |
| CN1405897A (zh) * | 2001-06-11 | 2003-03-26 | 株式会社东芝 | 具有resurf层的功率用半导体器件 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3714509B2 (ja) * | 1997-09-29 | 2005-11-09 | 株式会社Ｓｕｍｃｏ | 薄膜エピタキシャルウェーハの製造方法 |
| JP4927401B2 (ja) * | 1998-11-12 | 2012-05-09 | 富士電機株式会社 | 超接合半導体素子 |
| JP2001119022A (ja) * | 1999-10-20 | 2001-04-27 | Fuji Electric Co Ltd | 半導体装置及びその製造方法 |
| JP4016371B2 (ja) * | 1999-11-10 | 2007-12-05 | 信越半導体株式会社 | シリコンエピタキシャルウェーハの製造方法 |
| JP2002008994A (ja) * | 2000-06-22 | 2002-01-11 | Ulvac Japan Ltd | 薄膜製造方法 |
| EP1643544A4 (en) * | 2003-06-26 | 2009-07-01 | Shinetsu Handotai Kk | METHOD FOR MANUFACTURING EPITAXIAL SILICON WAFER AND EPITAXIAL SILICON WAFER |
| JP2007012858A (ja) * | 2005-06-30 | 2007-01-18 | Toshiba Corp | 半導体素子及びその製造方法 |
| JP4564510B2 (ja) * | 2007-04-05 | 2010-10-20 | 株式会社東芝 | 電力用半導体素子 |
-
2010
- 2010-03-15 JP JP2010058069A patent/JP5985789B2/ja not_active Expired - Fee Related
-
2011
- 2011-03-08 CN CN201110058206.6A patent/CN102194701B/zh not_active Expired - Fee Related
- 2011-03-14 TW TW100108553A patent/TWI503872B/zh not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20010032998A1 (en) * | 2000-03-17 | 2001-10-25 | Susumu Iwamoto | Super-junction semiconductor device and method of manufacturing the same |
| CN1405897A (zh) * | 2001-06-11 | 2003-03-26 | 株式会社东芝 | 具有resurf层的功率用半导体器件 |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103021863A (zh) * | 2011-09-27 | 2013-04-03 | 万国半导体股份有限公司 | 精确校准及自平衡的超级结器件的制备方法 |
| CN105514151A (zh) * | 2011-09-27 | 2016-04-20 | 万国半导体股份有限公司 | 精确校准及自平衡的超级结器件的制备方法 |
| CN105514151B (zh) * | 2011-09-27 | 2018-07-06 | 万国半导体股份有限公司 | 精确校准及自平衡的超级结器件的制备方法 |
| CN104011871A (zh) * | 2011-12-01 | 2014-08-27 | 维西埃-硅化物公司 | 用于超级结型mosfet器件的边缘端接 |
| US9431249B2 (en) | 2011-12-01 | 2016-08-30 | Vishay-Siliconix | Edge termination for super junction MOSFET devices |
| CN104011871B (zh) * | 2011-12-01 | 2017-06-23 | 维西埃-硅化物公司 | 用于超级结型mosfet器件的边缘端接 |
| US9935193B2 (en) | 2012-02-09 | 2018-04-03 | Siliconix Technology C. V. | MOSFET termination trench |
| US9614043B2 (en) | 2012-02-09 | 2017-04-04 | Vishay-Siliconix | MOSFET termination trench |
| US10229988B2 (en) | 2012-05-30 | 2019-03-12 | Vishay-Siliconix | Adaptive charge balanced edge termination |
| US9842911B2 (en) | 2012-05-30 | 2017-12-12 | Vishay-Siliconix | Adaptive charge balanced edge termination |
| CN104701178A (zh) * | 2013-12-04 | 2015-06-10 | 英飞凌科技奥地利有限公司 | 使用电化学蚀刻制造半导体器件方法以及半导体器件 |
| CN104701178B (zh) * | 2013-12-04 | 2019-08-09 | 英飞凌科技奥地利有限公司 | 使用电化学蚀刻制造半导体器件的方法以及半导体器件 |
| US9887259B2 (en) | 2014-06-23 | 2018-02-06 | Vishay-Siliconix | Modulated super junction power MOSFET devices |
| US10283587B2 (en) | 2014-06-23 | 2019-05-07 | Vishay-Siliconix | Modulated super junction power MOSFET devices |
| US9882044B2 (en) | 2014-08-19 | 2018-01-30 | Vishay-Siliconix | Edge termination for super-junction MOSFETs |
| US10340377B2 (en) | 2014-08-19 | 2019-07-02 | Vishay-Siliconix | Edge termination for super-junction MOSFETs |
| US10636660B2 (en) | 2018-09-28 | 2020-04-28 | General Electric Company | Super-junction semiconductor device fabrication |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2011192824A (ja) | 2011-09-29 |
| CN102194701B (zh) | 2014-03-26 |
| TW201145361A (en) | 2011-12-16 |
| JP5985789B2 (ja) | 2016-09-06 |
| TWI503872B (zh) | 2015-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102194701B (zh) | 超级结半导体器件的制造方法 | |
| KR102216528B1 (ko) | 주입된 측벽들을 가진 게이트 트렌치들을 갖는 전력 반도체 디바이스들 및 관련 방법들 | |
| JP5136674B2 (ja) | 半導体装置およびその製造方法 | |
| US8610210B2 (en) | Power semiconductor device and method for manufacturing same | |
| US8188521B2 (en) | Power semiconductor device | |
| CN101300679B (zh) | 制造半导体器件的方法 | |
| US20140203356A1 (en) | Semiconductor device including vertical semiconductor element | |
| CN101246904A (zh) | 半导体器件及其制造方法 | |
| CN104637821B (zh) | 超级结器件的制造方法 | |
| CN112655096A (zh) | 超结碳化硅半导体装置及超结碳化硅半导体装置的制造方法 | |
| JP2009004668A (ja) | 半導体装置 | |
| CN103703565A (zh) | 半导体装置 | |
| CN102820338A (zh) | 半导体装置 | |
| CN106024776A (zh) | 具有不同沟道宽度的复合半导体器件 | |
| CN105931983A (zh) | 用于高压器件的低成本的掩膜还原方法及器件 | |
| CN102194700B (zh) | 超级结半导体器件的制造方法 | |
| KR20160106741A (ko) | 측면 확산된 금속 산화 반도체 디바이스 및 그 제조 방법 | |
| US6297101B1 (en) | Method for producing an MOS transistor structure with elevated body conductivity | |
| JP2002246597A (ja) | 半導体装置 | |
| CN102723353A (zh) | 高压功率ldmos器件及其制造方法 | |
| US9054149B2 (en) | Semiconductor device with diagonal conduction path | |
| CN105826360A (zh) | 沟槽型半超结功率器件及其制作方法 | |
| JP5834200B2 (ja) | 半導体装置 | |
| US8530300B2 (en) | Semiconductor device with drift regions and compensation regions | |
| JP5757355B2 (ja) | 超接合半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20140326 Termination date: 20190308 |