JP2011192824A - 超接合半導体装置の製造方法 - Google Patents
超接合半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2011192824A JP2011192824A JP2010058069A JP2010058069A JP2011192824A JP 2011192824 A JP2011192824 A JP 2011192824A JP 2010058069 A JP2010058069 A JP 2010058069A JP 2010058069 A JP2010058069 A JP 2010058069A JP 2011192824 A JP2011192824 A JP 2011192824A
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- epitaxial growth
- superjunction
- semiconductor device
- type region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 70
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 47
- 239000012535 impurity Substances 0.000 claims abstract description 46
- 239000000758 substrate Substances 0.000 claims abstract description 40
- 238000005468 ion implantation Methods 0.000 claims abstract description 34
- 230000001133 acceleration Effects 0.000 claims abstract description 6
- 230000012010 growth Effects 0.000 claims description 55
- 238000000034 method Methods 0.000 claims description 32
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 14
- 229910052739 hydrogen Inorganic materials 0.000 claims description 14
- 239000001257 hydrogen Substances 0.000 claims description 14
- 238000000137 annealing Methods 0.000 claims description 12
- 238000004140 cleaning Methods 0.000 claims description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 6
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims description 4
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 claims description 3
- 235000011114 ammonium hydroxide Nutrition 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 50
- 229910052796 boron Inorganic materials 0.000 description 13
- 230000015556 catabolic process Effects 0.000 description 13
- 229910052698 phosphorus Inorganic materials 0.000 description 13
- 239000011574 phosphorus Substances 0.000 description 13
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 12
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 11
- 238000001704 evaporation Methods 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 239000003550 marker Substances 0.000 description 8
- 230000002093 peripheral effect Effects 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 230000002950 deficient Effects 0.000 description 4
- 230000008020 evaporation Effects 0.000 description 4
- 238000010306 acid treatment Methods 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- -1 phosphorus ions Chemical class 0.000 description 3
- 108091006146 Channels Proteins 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005192 partition Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- NLXLAEXVIDQMFP-UHFFFAOYSA-N Ammonium chloride Substances [NH4+].[Cl-] NLXLAEXVIDQMFP-UHFFFAOYSA-N 0.000 description 1
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 238000002203 pretreatment Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Recrystallisation Techniques (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【課題】ｎ型カラムとｐ型カラムのチャージバランスばらつきを低減し、耐圧良品率の高い超接合半導体装置の製造方法を提供すること。
【解決手段】高濃度第１導電型半導体基板１上に、ドリフト層として、第１導電型領域４と第２導電型領域５からなる超接合構造部１０を形成する超接合半導体装置の製造方法において、前記第１導電型領域４および第２導電型領域５にそれぞれイオン注入する総不純物量を等しくするとともに、イオン注入直後の深さ方向の不純物濃度ピーク位置が前記第１導電型領域４と第２導電型領域５とでほぼ一致する加速エネルギーでそれぞれイオン注入する。
【選択図】 図１
【解決手段】高濃度第１導電型半導体基板１上に、ドリフト層として、第１導電型領域４と第２導電型領域５からなる超接合構造部１０を形成する超接合半導体装置の製造方法において、前記第１導電型領域４および第２導電型領域５にそれぞれイオン注入する総不純物量を等しくするとともに、イオン注入直後の深さ方向の不純物濃度ピーク位置が前記第１導電型領域４と第２導電型領域５とでほぼ一致する加速エネルギーでそれぞれイオン注入する。
【選択図】 図１
Description
本発明は、ドリフト層として半導体基板の主面に垂直方向に、複数配置されるｎ型カラムおよびｐ型カラムを主面に平行方向に交互に隣接させる超接合（スーパージャンクション）構造部を有する超接合半導体装置の製造方法に関する。
一般に半導体装置（以降、半導体素子または単に素子と言うこともある）は、半導体基板の片面に電極をもつ横型素子と、半導体基板の両面に電極をもつ縦型半導体装置（縦型素子）とに大別される。縦型素子は、オン時にドリフト電流が流れる方向と、オフ時の逆バイアス電圧による空乏層が延びる方向とが同じである。たとえば、通常のプレーナ型のｎチャネル縦型ＭＯＳＦＥＴの場合、高抵抗のｎ−ドリフト層の部分は、ＭＯＳＦＥＴがオン状態の時は縦方向にドリフト電流を流す領域として働き、オフ状態の時は空乏化して耐圧を高める。この高抵抗のｎ−ドリフト層の電流経路を短くすることは、ドリフト抵抗が低くなるのでＭＯＳＦＥＴの実質的なオン抵抗を下げる効果に繋がるものの、逆にｐベース領域とｎ−ドリフト領域との間のｐｎ接合から進行するドレイン−ベース間空乏層の広がる幅が狭く、シリコンの臨界電界強度に速く達するため、耐圧が低下する。逆に耐圧の高い素子では、ｎ−ドリフト層が厚くなるため必然的にオン抵抗が大きくなり、損失が増すことになる。このようなオン抵抗と耐圧との間の関係をトレードオフ関係と言う。このトレードオフ関係は、ＩＧＢＴ、バイポーラトランジスタ、ダイオード等の半導体素子においても同様に成立することが知られている。また、この関係は、オン時にドリフト電流が流れる方向と、オフ時の逆バイアスによる空乏層の延びる方向が異なる横型半導体素子についても共通である。
この問題に対する解決法として、図７、図８に示すように、ドリフト層を、半導体基板の主面に垂直方向では、層状またはカラム状の形状であって、通常のドリフト層よりも不純物濃度を高めた複数のｎ型のドリフト領域（ｎ型カラム）４とｐ型の仕切領域（ｐ型カラム）５とし、主面に平行方向では交互に繰り返し隣接するように配置した並列ｐｎ領域からなる超接合構造部１０とした超接合半導体装置（超接合ＭＯＳＦＥＴ）が知られている。この超接合半導体装置は、オフ状態の時は前記超接合構造部１０が空乏化して耐圧を負担するドリフト層の機能を有する。
前記超接合ＭＯＳＦＥＴと通常のプレーナ型のｎチャネル縦型ＭＯＳＦＥＴとの構造上の大きな違いは、ドリフト層が、単一の導電型で一様の不純物濃度の層ではなく、前述のような並列ｐｎ領域からなる超接合構造部１０にされていることである。この超接合構造部１０では、それぞれのｐ型の仕切り領域（ｐ型カラム）５とｎ型のドリフト領域（ｎ型カラム）４の不純物濃度（以降、単に濃度と表記することがある）が同耐圧クラスの通常の素子よりも高くても、オフ状態では超接合構造部１０内の並列ｐｎ接合から空乏層が両側に広がってドリフト層全体を低い電界強度で空乏化するため、高耐圧化を図ることができる。
図７に示す、前記並列ｐｎ領域からなる超接合構造部１０を備える超接合ＭＯＳＦＥＴの周縁耐圧構造部２００では、周縁耐圧構造部２００内の超接合構造部１０の基板表面側（上層）に一様な不純物濃度を有する低濃度ｎ−エピタキシャル層３を配置する構成を必要とする。さらに、超接合半導体装置の周縁耐圧構造部２００には、超接合構造部１０の上層に設けられる前記低濃度ｎ−エピタキシャル層３の表層に基板表面に沿ってｐ型ガードリング７が、所要の設計耐圧に応じて、所要の間隔で離間するように複数設けられる。またさらに、この周縁耐圧構造部２００は、このｐ型ガードリング７表面と、最外周のｐ型ガードリング７ａ表面とに相互に電気的に接続される導電性プレート９を備える。さらに、ｐ型チャネルストッパー領域１１（もしくはｎ型チャネルストッパー領域でもよい）にも電気的に接続される導電性プレート１２が設けられる。
一方、超接合半導体装置の素子活性部１００内では並列ｐｎ領域からなる超接合構造部１０の上層に、通常の半導体装置と同様に、ｐベース領域１３とこのｐベース領域１３内の表層にｎエミッタ領域１４を備え、ｎエミッタ領域１４とｎドリフト領域（ｎ型カラム）４に挟まれる前記ｐベース領域１３表面にゲート絶縁膜１５を介してゲート電極１６を備え、前記ｎエミッタ領域１４表面とｐベース領域１３の高濃度表面とに接触するエミッタ電極１７が設けられる。
そのような超接合構造部１０を作製する方法として、エピタキシャル成長とイオン注入を多数回繰り返すことにより、一回のエピタキシャル成長とイオン注入毎に形成される厚さの薄い前記並列ｐｎ領域を順次上下に積み重ねて垂直方向に長い形状にする方法（多段エピタキシャル法）はよく知られている。
この多段エピタキシャル法による超接合構造部の製造工程の一例について説明する。前記エピタキシャル成長とイオン注入は、高濃度ｎ＋Ｓｉ基板１上に、厚さ１２μｍの低濃度ｎ−エピタキシャル層２を形成し、マスク合わせ用のアライメントマーカー（図示せず）を形成する。２５ｎｍ厚さのスクリーン酸化膜（図示せず）形成後、全面にリンイオンを１００ｋｅＶの加速エネルギーによりドーズ量１×１０１２ｃｍ−２〜９×１０１２ｃｍ−２で、イオン注入する。フォトリソグラフィ工程後ボロンイオンを選択的にリンイオンと同じ総不純物量となるようにイオン注入する。レジストと酸化膜除去後、水素アニールした後、ノンドープのエピタキシャル層を形成する。その後、前述のリンとボロンのイオン注入工程以降を繰り返して所要の厚さの並列ｐｎ領域からなる超接合構造部１０とする。
たとえば、前述の製造工程で作製された超接合構造部１０を備える超接合半導体装置では、ｎ型カラム４とｐ型カラム５とのチャージバランスが重要であり、同じであることが望ましい。また、前述の耐電荷性を備える周縁耐圧構造部２００を形成するためには、多段エピタキシャル法で複数回のエピタキシャル層形成とイオン注入により並列ｐｎ領域からなる超接合構造を形成した後、該超接合構造の上層に低濃度ｎ−エピタキシャル層３を作製し、載置することにより形成される。別の言い方をすると、この低濃度ｎ−エピタキシャル層３は、素子活性部ではイオン注入することにより前記超接合構造部の上層を構成するが、周縁耐圧構造部２００ではイオン注入をせずに低濃度ｎ−エピタキシャル層３のままとすることにより作製される。前記低濃度ｎ−エピタキシャル層３の厚さは１５μｍ前後以上必要であるので、１回のエピタキシャル成長の厚さを１０μｍ以下とすると、必要な段数（エピタキシャル成長の回数）は２段以上となる。
以上説明した超接合構造部の製造工程では、リンとボロンのイオン注入によって並列ｐｎ領域からなる超接合構造部を作製したが、ボロンのイオン注入のみにより前述と同様の超接合構造部を作製する製造方法については既に知られている（特許文献１）。
また、イオン注入飛程Ｒｐを変えて超接合構造部を作製することにより、エピタキシャル成長とイオン注入の繰り返し回数を減らして、製造効率を改善する超接合半導体装置の製造方法についても公開されている（特許文献２）。
また、前述の超接合構造部のように、深さ方向に長い形状の不純物添加領域を形成するための気相エピタキシャル成長方法に関する文献が公開されている。この文献には「気相成長工程は、硼素注入層及び燐注入層からの横方向オートドープを抑制するために、まず封止用の薄いエピタキシャルシリコン層を気相成長してから第二エピタキシャル層の本成長を行う複数段階処理とすることが望ましい。」という記載のように、エピタキシャルシリコン層のソースガスを先に処理する方法が示されている（特許文献３）。
超接合半導体装置では、超接合構造部を構成する並列ｐｎ領域のそれぞれの総不純物量にアンバランスが生じると耐圧のばらつきが大きくなり、耐圧良品率が低下する。しかしながら、前記イオン注入した不純物は、エピタキシャル成長時に再蒸発することは避けられない。エピタキシャル成長は具体的に、昇温過程、水素アニール、エピタキシャル成長、降温過程からなるが、不純物の再蒸発は前記昇温過程や水素アニール時の熱により発生するものと考えられている。再蒸発した不純物は半導体基板やエピタキシャル成長中の膜に取り込まれるオートドーピングと呼ばれる現象を引き起こす。エピタキシャル成長プロセスにおけるウエハ内およびウエハ間に温度ばらつきが存在すると、前述のような再蒸発やオートドープ現象によって、前記並列ｐｎ領域に、たとえ同ドーズ量をイオン注入したとしても、チャージアンバランスをもたらして耐圧ばらつきが大きくなり、耐圧良品率低下の原因となる。
本発明は前述した点に鑑みてなされたものである。本発明の目的は、ｎ型カラムとｐ型カラムのチャージバランスばらつきを低減し、耐圧良品率の高い超接合半導体装置の製造方法を提供することである。
本発明では、前記発明の目的を達成するため、高濃度第１導電型半導体基板上に、ドリフト層として、エピタキシャル成長と第１導電型不純物および第２導電型不純物のイオン注入を複数回繰り返して積み重ねることにより、前記半導体基板の主面に垂直方向に長い形状であって、主面に平行方向では交互に隣接配置される第１導電型領域と第２導電型領域からなる超接合構造部を形成する超接合半導体装置の製造方法において、前記第１導電型領域および第２導電型領域にそれぞれイオン注入する総不純物量を等しくするとともに、イオン注入直後の深さ方向の不純物濃度ピーク位置が前記第１導電型領域と第２導電型領域とでほぼ一致する加速エネルギーでそれぞれイオン注入する超接合半導体装置の製造方法とする。また、前記イオン注入直後の不純物濃度ピーク位置が０．２μｍより深くすることも好ましい。
また、本発明では、前記発明の目的を達成するため、高濃度第１導電型半導体基板上に、ドリフト層として、エピタキシャル成長と第１導電型不純物および第２導電型不純物のイオン注入を複数回繰り返して積み重ねることにより、前記半導体基板の主面に垂直方向に長い形状であって、主面に平行方向では交互に隣接配置される第１導電型領域と第２導電型領域からなる超接合構造部を形成する超接合半導体装置の製造方法において、前記第１導電型領域をエピタキシャル成長によって形成する際に、前記エピタキシャル成長前の水素アニール温度とエピタキシャル成長の開始温度を１１００℃未満にする接合半導体装置の製造方法とする。
またさらに、本発明では、前記発明の目的を達成するため、高濃度第１導電型半導体基板上に、ドリフト層として、エピタキシャル成長と第１導電型不純物および第２導電型不純物のイオン注入を複数回繰り返して積み重ねることにより、前記半導体基板の主面に垂直方向に長い形状であって、主面に平行方向では交互に隣接配置される第１導電型領域と第２導電型領域からなる超接合構造部を形成する超接合半導体装置の製造方法において、前記第１導電型領域をエピタキシャル成長によって形成する際に、前記エピタキシャル成長前の前処理として、過酸化水素水とアンモニア水を用いる基板洗浄処理と希釈フッ酸処理を行った後、エピタキシャル成長の開始温度を９５０℃以下で行う接合半導体装置の製造方法とする。
本発明によれば、超接合構造部を構成するｎ型カラムとｐ型カラムのチャージバランスばらつきを低減することができ、耐圧良品率の高い超接合半導体装置の製造方法とすることができる。
以下、本発明の超接合半導体装置の製造方法にかかる実施例について、図面を参照して詳細に説明する。本発明はその要旨を超えない限り、以下に説明する実施例の記載に限定されるものではない。以下に説明する実施例では、第１導電型をｎ型、第２導電型をｐ型として説明する。
次に、本発明の超接合半導体装置の製造方法について、特には超接合構造部の作製方法について、図面を参照して説明する。図１は本発明にかかる実施例１、２、３で説明する超接合半導体装置の超接合構造部の断面模式図である。図７は本発明の実施例１、２、３にかかる超接合ＭＯＳＦＥＴの要部断面模式図である。図８は本発明の実施例１、２、３にかかる超接合ＭＯＳＦＥＴの素子活性部の模式的断面斜視図である。
本発明にかかる超接合半導体装置は図７に示すようなｎ＋Ｓｉ基板１およびｎ−層２上にｎ型カラム４およびｐ型カラム５が交互に配置された超接合構造部１０を備える構成となっている。さらに、通常のＭＯＳＦＥＴと同様に、素子活性部１００内には、ｐベース領域１３、ｎエミッタ領域１４、ゲート絶縁膜１５、ゲート電極１６、エミッタ電極１７、周縁耐圧構造部２００内に、ガードリング７、フィールド絶縁膜８、チャネルストッパー領域１１、チャネルストッパー電極１２を備えている。またさらに、超接合半導体装置の周縁耐圧構造部２００内の超接合構造部１０の上層には、低濃度ｎ−エピタキシャル層３が設けられている。
図２から図４は、図１に示す超接合半導体装置の超接合構造部の製造工程を段階ごとに示す半導体基板の要部断面模式図である。図２に示すように、ｎ＋Ｓｉ基板１上にｎ−層２をドープドエピタキシャル成長により、たとえば１２μｍ程度の厚みで形成し、その上にノンドープ層３ａをエピタキシャル成長により、たとえば３μｍの厚みで形成した後、フォトリソグラフィ工程で、各段ごとの重ね合わせの際に必要となるアライメントマーカー（図示しない）を形成する。
図３に示すように、ｎ型不純物４ａ、たとえばリンを全面にイオン注入し、ｐ型不純物５ａ、たとえばボロンを、レジストマスク６で選択的にマスクした開口部にイオン注入する。この時、後の熱拡散工程を考慮してレジストマスク６の開口幅は残し幅の１／４程度とし、それに応じてボロンイオンの注入量（ドーズ量）はリンの４倍程度とする。その後、図４に示すように、ノンドープ層３ｂをエピタキシャル成長により、たとえば７μｍの厚みで形成する。再度前述と同様にｎ型不純物４ａおよびｐ型不純物５ａのイオン注入を行う。その後、設計耐圧に関係する所望の厚さになるまでこれらエピタキシャル成長とイオン注入を繰り返し行う。最後に、たとえば５μｍ程度の厚さのノンドープ層でキャップした後、熱処理により不純物の熱拡散を行って図１に示す超接合構造部１０を形成する。
ここで、ｎ型カラム４およびｐ型カラム５を形成する際のイオン注入において、イオン注入したボロンおよびリンの再蒸発量を制御し、ｎ型カラム４およびｐ型カラム５間のチャージバランスを保持することが超接合構造部１０によるばらつきの小さい耐圧特性を確保する上で重要である。ｎ型カラム４およびｐ型カラム５間のイオン注入による不純物量はイオン注入時に同ドーズ量に設定しても、結果的にはばらつきを生じることが多いことが分かっている。
そこで、前記ばらつきの原因の一つにイオン注入した不純物の蒸発があると考え、ボロンとリンのイオン注入の際の加速エネルギーを変化させてイオン注入の飛程Ｒｐを変え、すなわち、イオン注入による注入深さを変えたときの再蒸発量を測定した。その結果を図５に示す。図５より、飛程Ｒｐが同じであれば、すなわち、深さ方向の不純物濃度ピーク位置が同じであれば、ボロンとリンとでドーズ量に対する再蒸発する量が同じであることがわかる。ｐ型不純物５ａとｎ型不純物４ａの蒸発量が同じであれば、蒸発があったとしてもチャージバランスは保持できる。また、図６では、さらに不純物濃度ピーク位置が基板表面から０．２μｍより深い場合に前記蒸発のばらつきが抑制できることを示している。従って、深さ方向の不純物濃度ピーク位置は基板表面から０．２μｍより深いことが好ましい。
本発明の超接合半導体装置の製造方法にかかる実施の一形態として、超接合構造部を形成するためのプロセス条件として、リンを２００ｋｅＶで、ボロンを８０ｋｅＶの加速エネルギーのイオン注入条件で行った、このときのイオン注入後の飛程Ｒｐ（ピーク深さ）は約０．２５μｍであった。この結果、前記超接合構造部における並列ｐｎ領域の再蒸発量を抑制することができ、さらにボロンとリンの再蒸発量を同じにすることができ、並列ｐｎ領域間のチャージアンバランスによる耐圧ばらつきは低減できることが分かった。
実施例２にかかる超接合半導体装置の超接合構造部の作製方法について説明する。実施例２では、前記図１〜図４に示すようなｎ＋Ｓｉ基板上へのエピタキシャル層の形成を、前処理としての水素アニール温度（１０００℃で２分間の水素アニール）とエピタキシャル成長温度とを１１００℃未満の温度で行うことを特徴とする。しかし、この作製方法の場合、単に温度を下げただけでは、前処理温度が低く十分なシリコン表面の清浄化ができず、成長温度も低いので結晶性が低下することが懸念される。その結果、結晶性の低下によるアライメントマーカーの形状崩れによりパターン合わせが不正確になり、超接合構造部の形成におけるエピタキシャル層の正確な積み重ねが困難になるという問題が発生する。そのため、実施例２では、前述の問題が起きないような製造条件を加えた上で超接合構造部を作製する。以下、そのような超接合構造部の製造条件について説明する。
前記ｎ＋Ｓｉ基板上にエピタキシャル層を成長させる前処理として、水素アニール処理を行うが、その直前にさらに、過酸化水素液にアンモニア水との混合液を用いるいわゆるＲＣＡ洗浄を加える。その理由は、ｎ＋Ｓｉ基板の表面にケミカルオキサイドを形成した直後に水素アニール処理を行うことでシリコン清浄表面が低温でも得られ易くなるからである。この表面清浄化方法によれば、結晶性の良いエピタキシャル成長が可能になる。またさらに、エピタキシャル成長も１１００℃未満の低温で行うことにより、Ｓｉ基板からの外方拡散を抑えオートドープを抑えやすくなる。ただし、前記１１００℃未満という低い温度でのエピタキシャル成長を全部行うと、アライメントマーカーの形状崩れが大きくなる問題があるので、前記低温でのエピタキシャル成長はオートドープを抑えるのに必要な最低厚みのエピタキシャル成長にとどめる。その後、所要の厚みまで、アライメントマーカーの形状崩れを抑えることのできる１１００℃以上に昇温してエピタキシャル成長を行う方法とする。このような超接合構造部の作製方法とすることにより、超接合構造部におけるエピタキシャル成長の際にオートドープを抑えることができるので、１１００℃未満の低温でも、結晶性のよい並列ｐｎ領域からなる超接合構造部を作製することができ、超接合半導体装置を高い耐圧良品率で製造することができる。
実施例３にかかる超接合半導体装置の超接合構造部の作製方法について説明する。実施例３では、前記図１〜図４に示すようなｎ＋Ｓｉ基板上のエピタキシャル層の形成を前処理としての水素アニール温度とエピタキシャル成長温度を１０００℃以下の温度で行うことを特徴とする製造方法である。
水素アニール処理無しで、エピタキシャル成長を１０００℃以下の温度で行うこともできる。この場合は、エピタキシャル成長のための９５０℃までの昇温過程でシリコン表面の清浄化機能をエピタキシャル成長の前処理として利用する方法である。しかし、シリコン表面の清浄化が充分にはできなくて前記実施例２と同様に、結晶性が低下することが懸念される。その結果、結晶性の低下によるアライメントマーカーの形状崩れによりパターン合わせが不正確になり、超接合構造部の形成におけるエピタキシャル層の正確な積み重ねが困難になる問題が発生する。そのため、実施例３では、前述の問題が起きないような製造条件をさらに加えた上で超接合構造部を作製する。以下、そのような超接合構造部の製造条件について説明する。
前記ｎ＋Ｓｉ基板１上にエピタキシャル層を成長させる前処理として、水素アニール処理をせずに、前述のＲＣＡ洗浄にさらに希釈フッ酸処理を加える。この希釈フッ酸処理によりＳｉ基板表面を水素終端した状態でエピタキシャル成長を行う。エピタキシャル成長は９５０℃以下の温度で行う。ｎ＋Ｓｉ基板１表面は、９５０℃以下の所定温度まで昇温する際に水素が脱離して清浄なシリコン表面が得られる。このことにより９５０℃以下の低温でも結晶性の良いエピタキシャル成長が可能になる。エピタキシャル成長も前述のような低温で行うことによりＳｉ基板からの外方拡散を抑えオートドープを抑えやすくなる。ただし、実施例２と同様に実施例３でも、アライメントマーカーの形状崩れが大きくなってしまうので、前記低温ではオートドープを抑えるのに必要な最低限の厚みのエピタキシャル成長を９５０℃でまず行う。その後、所要の厚みまで、アライメントマーカーの形状崩れを抑えることのできる１１００℃以上に昇温してエピタキシャル成長を行う方法とする。
実施例３によれば、エピタキシャル成長する表面を低温で清浄化することで、低温のエピタキシャル成長の結晶性を改善することができる。オートドープを抑えるために低温でエピタキシャル成長する。しかし膜厚はオートドープを防ぐ最小限の厚み（たとえば、１μｍ程度）とする。このことで、マーク形状崩れを抑えることができる。その後昇温して１１００℃で目的の所定の厚みまで結晶性のよい条件でエピタキシャル成長を行う。このことで、オートドープを抑えつつ、結晶性を悪化させずにアライメントマーカーの形状崩れを抑えることが可能になる。オートドープを抑えることで、高精度の並列ｐｎ領域からなる超接合構造部の不純物濃度のコントロールが可能になり、並列ｐｎ領域のチャージバランスを保持できるので、超接合半導体装置の耐圧良品率の向上等による低コスト化が可能になる。
１ ｎ＋Ｓｉ基板
２ ｎ−層
３ 低濃度ｎ−エピタキシャル層
４ ｎ型カラム
４ａ ｎ型不純物
５ ｐ型カラム
５ａ ｐ型不純物
６ レジストマスク
１０ 超接合構造部
１００ 素子活性部
２００ 周縁耐圧構造部
２ ｎ−層
３ 低濃度ｎ−エピタキシャル層
４ ｎ型カラム
４ａ ｎ型不純物
５ ｐ型カラム
５ａ ｐ型不純物
６ レジストマスク
１０ 超接合構造部
１００ 素子活性部
２００ 周縁耐圧構造部
Claims (4)
- 高濃度第１導電型半導体基板上に、ドリフト層として、エピタキシャル成長と第１導電型不純物および第２導電型不純物のイオン注入を複数回繰り返して積み重ねることにより、前記半導体基板の主面に垂直方向に長い形状であって、主面に平行方向では交互に隣接配置される第１導電型領域と第２導電型領域からなる超接合構造部を形成する超接合半導体装置の製造方法において、前記第１導電型領域および第２導電型領域にそれぞれイオン注入する総不純物量を等しくするとともに、イオン注入直後の深さ方向の不純物濃度ピーク位置が前記第１導電型領域と第２導電型領域とでほぼ一致する加速エネルギーでそれぞれイオン注入することを特徴とする超接合半導体装置の製造方法。
- 前記イオン注入直後の不純物濃度ピーク位置が０．２μｍより深いことを特徴とする請求項１に記載の超接合半導体装置の製造方法。
- 高濃度第１導電型半導体基板上に、ドリフト層として、エピタキシャル成長と第１導電型不純物および第２導電型不純物のイオン注入を複数回繰り返して積み重ねることにより、前記半導体基板の主面に垂直方向に長い形状であって、主面に平行方向では交互に隣接配置される第１導電型領域と第２導電型領域からなる超接合構造部を形成する超接合半導体装置の製造方法において、前記第１導電型領域をエピタキシャル成長によって形成する際に、前記エピタキシャル成長前の水素アニール温度とエピタキシャル成長の開始温度とを１１００℃未満にすることを特徴とする接合半導体装置の製造方法。
- 高濃度第１導電型半導体基板上に、ドリフト層として、エピタキシャル成長と第１導電型不純物および第２導電型不純物のイオン注入を複数回繰り返して積み重ねることにより、前記半導体基板の主面に垂直方向に長い形状であって、主面に平行方向では交互に隣接配置される第１導電型領域と第２導電型領域からなる超接合構造部を形成する超接合半導体装置の製造方法において、前記第１導電型領域をエピタキシャル成長によって形成する際に、前記エピタキシャル成長前の前処理として、過酸化水素水とアンモニア水を用いる基板洗浄処理と希釈フッ酸処理を行った後、エピタキシャル成長の開始温度を９５０℃以下で行うことを特徴とする接合半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010058069A JP5985789B2 (ja) | 2010-03-15 | 2010-03-15 | 超接合半導体装置の製造方法 |
| CN201110058206.6A CN102194701B (zh) | 2010-03-15 | 2011-03-08 | 超级结半导体器件的制造方法 |
| TW100108553A TWI503872B (zh) | 2010-03-15 | 2011-03-14 | Method for manufacturing super-connected semiconductor devices |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010058069A JP5985789B2 (ja) | 2010-03-15 | 2010-03-15 | 超接合半導体装置の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014088808A Division JP5757355B2 (ja) | 2014-04-23 | 2014-04-23 | 超接合半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011192824A true JP2011192824A (ja) | 2011-09-29 |
| JP5985789B2 JP5985789B2 (ja) | 2016-09-06 |
Family
ID=44602544
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010058069A Expired - Fee Related JP5985789B2 (ja) | 2010-03-15 | 2010-03-15 | 超接合半導体装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP5985789B2 (ja) |
| CN (1) | CN102194701B (ja) |
| TW (1) | TWI503872B (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140097350A (ko) * | 2011-12-01 | 2014-08-06 | 비쉐이-실리코닉스 | 초접합 ｍｏｓｆｅｔ 디바이스를 위한 에지 종단 |
| WO2016002963A1 (ja) * | 2014-07-04 | 2016-01-07 | 富士電機株式会社 | 半導体装置 |
| US9614043B2 (en) | 2012-02-09 | 2017-04-04 | Vishay-Siliconix | MOSFET termination trench |
| US9646836B2 (en) | 2014-07-15 | 2017-05-09 | Fuji Electric Co., Ltd. | Semiconductor device manufacturing method |
| US9842911B2 (en) | 2012-05-30 | 2017-12-12 | Vishay-Siliconix | Adaptive charge balanced edge termination |
| US9881997B2 (en) | 2015-04-02 | 2018-01-30 | Fuji Electric Co., Ltd. | Semiconductor device and manufacturing method of semiconductor device |
| US9882044B2 (en) | 2014-08-19 | 2018-01-30 | Vishay-Siliconix | Edge termination for super-junction MOSFETs |
| US9887260B2 (en) | 2015-04-02 | 2018-02-06 | Fuji Electric Co., Ltd. | Semiconductor device and semiconductor device manufacturing method |
| US9887259B2 (en) | 2014-06-23 | 2018-02-06 | Vishay-Siliconix | Modulated super junction power MOSFET devices |
| US11145744B2 (en) | 2017-06-19 | 2021-10-12 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8785306B2 (en) * | 2011-09-27 | 2014-07-22 | Alpha And Omega Semiconductor Incorporated | Manufacturing methods for accurately aligned and self-balanced superjunction devices |
| US9105717B2 (en) * | 2013-12-04 | 2015-08-11 | Infineon Technologies Austria Ag | Manufacturing a semiconductor device using electrochemical etching, semiconductor device and super junction semiconductor device |
| US10636660B2 (en) | 2018-09-28 | 2020-04-28 | General Electric Company | Super-junction semiconductor device fabrication |
| TWI787819B (zh) * | 2021-05-14 | 2022-12-21 | 國立臺灣大學 | 具有濃度變化的三維超接面功率半導體 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11100299A (ja) * | 1997-09-29 | 1999-04-13 | Mitsubishi Materials Silicon Corp | 薄膜エピタキシャルウェーハの製造方法およびこの方法により製造された薄膜エピタキシャルウェーハ |
| JP2001119022A (ja) * | 1999-10-20 | 2001-04-27 | Fuji Electric Co Ltd | 半導体装置及びその製造方法 |
| JP2001139399A (ja) * | 1999-11-10 | 2001-05-22 | Shin Etsu Handotai Co Ltd | シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ |
| JP2002008994A (ja) * | 2000-06-22 | 2002-01-11 | Ulvac Japan Ltd | 薄膜製造方法 |
| WO2005001916A1 (ja) * | 2003-06-26 | 2005-01-06 | Shin-Etsu Handotai Co., Ltd. | シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ |
| JP2006100862A (ja) * | 1998-11-12 | 2006-04-13 | Fuji Electric Device Technology Co Ltd | 超接合半導体素子 |
| JP2007012858A (ja) * | 2005-06-30 | 2007-01-18 | Toshiba Corp | 半導体素子及びその製造方法 |
| JP2008258443A (ja) * | 2007-04-05 | 2008-10-23 | Toshiba Corp | 電力用半導体素子及びその製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3636345B2 (ja) * | 2000-03-17 | 2005-04-06 | 富士電機デバイステクノロジー株式会社 | 半導体素子および半導体素子の製造方法 |
| EP1267415A3 (en) * | 2001-06-11 | 2009-04-15 | Kabushiki Kaisha Toshiba | Power semiconductor device having resurf layer |
-
2010
- 2010-03-15 JP JP2010058069A patent/JP5985789B2/ja not_active Expired - Fee Related
-
2011
- 2011-03-08 CN CN201110058206.6A patent/CN102194701B/zh not_active Expired - Fee Related
- 2011-03-14 TW TW100108553A patent/TWI503872B/zh not_active IP Right Cessation
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11100299A (ja) * | 1997-09-29 | 1999-04-13 | Mitsubishi Materials Silicon Corp | 薄膜エピタキシャルウェーハの製造方法およびこの方法により製造された薄膜エピタキシャルウェーハ |
| JP2006100862A (ja) * | 1998-11-12 | 2006-04-13 | Fuji Electric Device Technology Co Ltd | 超接合半導体素子 |
| JP2001119022A (ja) * | 1999-10-20 | 2001-04-27 | Fuji Electric Co Ltd | 半導体装置及びその製造方法 |
| JP2001139399A (ja) * | 1999-11-10 | 2001-05-22 | Shin Etsu Handotai Co Ltd | シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ |
| JP2002008994A (ja) * | 2000-06-22 | 2002-01-11 | Ulvac Japan Ltd | 薄膜製造方法 |
| WO2005001916A1 (ja) * | 2003-06-26 | 2005-01-06 | Shin-Etsu Handotai Co., Ltd. | シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ |
| JP2007012858A (ja) * | 2005-06-30 | 2007-01-18 | Toshiba Corp | 半導体素子及びその製造方法 |
| JP2008258443A (ja) * | 2007-04-05 | 2008-10-23 | Toshiba Corp | 電力用半導体素子及びその製造方法 |
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015505155A (ja) * | 2011-12-01 | 2015-02-16 | ビシェイ−シリコニクス | スーパージャンクションｍｏｓｆｅｔデバイスのためのエッジ終端 |
| KR20140097350A (ko) * | 2011-12-01 | 2014-08-06 | 비쉐이-실리코닉스 | 초접합 ｍｏｓｆｅｔ 디바이스를 위한 에지 종단 |
| US9431249B2 (en) | 2011-12-01 | 2016-08-30 | Vishay-Siliconix | Edge termination for super junction MOSFET devices |
| KR101709565B1 (ko) * | 2011-12-01 | 2017-02-23 | 비쉐이-실리코닉스 | 초접합 ｍｏｓｆｅｔ 디바이스를 위한 에지 종단 |
| US9935193B2 (en) | 2012-02-09 | 2018-04-03 | Siliconix Technology C. V. | MOSFET termination trench |
| US9614043B2 (en) | 2012-02-09 | 2017-04-04 | Vishay-Siliconix | MOSFET termination trench |
| US10229988B2 (en) | 2012-05-30 | 2019-03-12 | Vishay-Siliconix | Adaptive charge balanced edge termination |
| US9842911B2 (en) | 2012-05-30 | 2017-12-12 | Vishay-Siliconix | Adaptive charge balanced edge termination |
| US9887259B2 (en) | 2014-06-23 | 2018-02-06 | Vishay-Siliconix | Modulated super junction power MOSFET devices |
| US10283587B2 (en) | 2014-06-23 | 2019-05-07 | Vishay-Siliconix | Modulated super junction power MOSFET devices |
| WO2016002963A1 (ja) * | 2014-07-04 | 2016-01-07 | 富士電機株式会社 | 半導体装置 |
| US10276654B2 (en) | 2014-07-04 | 2019-04-30 | Fuji Electric Co., Ltd. | Semiconductor device with parallel PN structures |
| US9646836B2 (en) | 2014-07-15 | 2017-05-09 | Fuji Electric Co., Ltd. | Semiconductor device manufacturing method |
| US10340377B2 (en) | 2014-08-19 | 2019-07-02 | Vishay-Siliconix | Edge termination for super-junction MOSFETs |
| US9882044B2 (en) | 2014-08-19 | 2018-01-30 | Vishay-Siliconix | Edge termination for super-junction MOSFETs |
| US9887260B2 (en) | 2015-04-02 | 2018-02-06 | Fuji Electric Co., Ltd. | Semiconductor device and semiconductor device manufacturing method |
| US10211286B2 (en) | 2015-04-02 | 2019-02-19 | Fuji Electric Co., Ltd. | Semiconductor device |
| US10008562B1 (en) | 2015-04-02 | 2018-06-26 | Fuji Electric Co., Ltd. | Semiconductor device manufacturing method |
| US9881997B2 (en) | 2015-04-02 | 2018-01-30 | Fuji Electric Co., Ltd. | Semiconductor device and manufacturing method of semiconductor device |
| US11145744B2 (en) | 2017-06-19 | 2021-10-12 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5985789B2 (ja) | 2016-09-06 |
| TWI503872B (zh) | 2015-10-11 |
| TW201145361A (en) | 2011-12-16 |
| CN102194701A (zh) | 2011-09-21 |
| CN102194701B (zh) | 2014-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5985789B2 (ja) | 超接合半導体装置の製造方法 | |
| JP5560931B2 (ja) | 超接合半導体装置の製造方法 | |
| US8785306B2 (en) | Manufacturing methods for accurately aligned and self-balanced superjunction devices | |
| JP2009004668A (ja) | 半導体装置 | |
| US9647059B2 (en) | Manufacturing methods for accurately aligned and self-balanced superjunction devices | |
| JP6375743B2 (ja) | 半導体装置の製造方法 | |
| JP5533067B2 (ja) | 超接合半導体装置の製造方法 | |
| JP2013175655A (ja) | 電力用半導体装置及びその製造方法 | |
| JP2011243865A (ja) | 超接合半導体装置の製造方法 | |
| CN109564932B (zh) | 半导体装置 | |
| JP2007311669A (ja) | 半導体装置及びその製造方法 | |
| JP2013069786A (ja) | 電力用半導体装置 | |
| JP5757355B2 (ja) | 超接合半導体装置の製造方法 | |
| WO2013027463A1 (ja) | 半導体装置および半導体装置の製造方法 | |
| US10424637B2 (en) | Method of manufacturing semiconductor device | |
| TWI802811B (zh) | 半導體裝置 | |
| JP5556293B2 (ja) | 超接合半導体装置の製造方法 | |
| WO2021042643A1 (zh) | 自平衡超结结构及其制备方法 | |
| JP5532758B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| US10217857B2 (en) | Super junction MOSFET and method of manufacturing the same | |
| JP5556335B2 (ja) | 超接合半導体装置の製造方法 | |
| US20230246076A1 (en) | Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device | |
| JP5218380B2 (ja) | 多段エピタキシャル方式による超接合半導体装置の製造方法 | |
| JP2012204410A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130214 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140304 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140306 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140423 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141104 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141219 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150331 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20151005 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20151005 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160804 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5985789 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |