JPH11100299A - 薄膜エピタキシャルウェーハの製造方法およびこの方法により製造された薄膜エピタキシャルウェーハ - Google Patents
薄膜エピタキシャルウェーハの製造方法およびこの方法により製造された薄膜エピタキシャルウェーハInfo
- Publication number
- JPH11100299A JPH11100299A JP28274797A JP28274797A JPH11100299A JP H11100299 A JPH11100299 A JP H11100299A JP 28274797 A JP28274797 A JP 28274797A JP 28274797 A JP28274797 A JP 28274797A JP H11100299 A JPH11100299 A JP H11100299A
- Authority
- JP
- Japan
- Prior art keywords
- silicon substrate
- thin film
- wafer
- epitaxial
- crystal silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Recrystallisation Techniques (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
少なく電気的特性が良好な減圧・低温エピタキシャル成
長を実現する。歩留り向上、ウェーハの大口径化へ対応
する。 【解決手段】 単結晶シリコン基板の表面を水素終端処
理(SC1→希HF処理)後、800〜950℃でH2
アニールする。次に、単結晶シリコン基板上にH2アニ
ール温度以下で0.5μm以上のエピタキシャル層を減
圧エピタキシャル成長させる。エピタキシャル層表面の
残留COPが低減し、かつ得られたウェーハは良好な電
気的特性となる減圧・低温エピタキシャル成長を実現で
きる。したがって、ユーザ側でのデバイスの低温製造に
対応した低温製造の薄膜エピタキシャルウェーハを製造
でき、ウェーハの歩留りの向上も図れ、さらにウェーハ
の大口径化にも対応できる。
Description
の低温化に対応して、エピタキシャル層表面のCOPが
少ない低温エピタキシャル成長を実現した薄膜エピタキ
シャルウェーハの製造方法およびこの方法により製造さ
れた薄膜エピタキシャルウェーハに関する。
法)により作製されたシリコンウェーハにあっては、小
さく高密度の欠陥や、大きく低密度の欠陥のいずれかが
存在していた。これらの欠陥は、鏡面研磨後のアンモニ
ア系洗浄において、その表面に、結晶に起因する凹みで
あるCOP(Crystal OriginatedP
article)となって現れる。このCOPはパーテ
ィクルカウンタで検出することができる。そして、この
欠陥によりシリコンウェーハの電気的特性が損なわれて
いた。また、その結果として、シリコンウェーハの製造
における歩留りが低下していた。
表面に、1000℃を超える高温下で、エピタキシャル
層(以下、エピタキシャルを「エピ」と略す場合があ
る)を、エピタキシャル成長させるエピタキシャルウェ
ーハについても、同様であった。すなわち、エピタキシ
ャル成長では、基板であるシリコンウェーハの表面の形
状を倣って、エピタキシャル層の成長が行なわれる。こ
のため、シリコンウェーハの表面にできた凹みは、成長
条件によっては、エピタキシャル層の表面にも転写され
る。ところで、MOS用エピタキシャルウェーハの場合
には、一般的にシリコンウェーハの表面に、エピタキシ
ャル層を2μm以上の厚さで常圧エピタキシャル成長す
ると、エピタキシャル層の表面にCOPが残りにくいこ
とが知られている。これは、比較的厚くエピタキシャル
成長させることにより、シリコンウェーハの表面凹み
が、その成長につれて徐々に消失するからである。
とは、エピタキシャルウェーハのうちでも実際に実験が
行なわれたMOS用のエピタキシャルウェーハに限って
判明しているだけである。しかも、このようなCOPの
消失調査は、減圧下でエピタキシャル成長させるBi−
CMOS用エピタキシャルウェーハや、高集積化に伴う
ラッチアップ対策として、エピタキシャル層を薄膜化す
るという命題がある高性能ロジック用エピタキシャルウ
ェーハに対しては、その評価がなされていなかった。例
えばBi−CMOS用薄膜エピタキシャルウェーハには
埋め込み層が存在するためパーティクルカウンタによる
COP評価を行うことができないからである。
て、実際に評価実験を行なった。この結果、減圧下で薄
膜のエピタキシャル層をエピタキシャル成長させると、
前述したようにシリコンウェーハ側より表面の凹みが転
写され、エピタキシャル層の表面にCOPが高密度で現
れることがわかった。以下、この実験データについて説
明する。なお、表1には、MOS用エピタキシャルウェ
ーハのエピタキシャル層と、Bi−CMOS用、ロジッ
ク用エピタキシャルウェーハの薄膜エピタキシャル層と
のエピタキシャル成長条件における比較を示す。また、
図3に、一般的な常圧エピタキシャル成長と減圧エピタ
キシャル成長との比較を表すグラフを示す。これは、同
じロットのCZ法に基づくシリコンウェーハ(比抵抗ρ
=10Ωcm)を、表1に示す異なる条件でエピタキシ
ャル成長させた結果である。
長前にウェーハ(口径6インチ)当たり300〜600
個カウントされたパーティクルは、単結晶シリコン基板
の表面に生成されたCOPと考えられる。(1)の常圧
エピタキシャル成長では、エピタキシャル成長後にCO
Pがほぼ消失しているのに対し、(2)の減圧エピタキ
シャル成長では、エピタキシャル層の表面に、基板とほ
ぼ同数のパーティクルがカウントされた。しかも、エピ
タキシャル成長後のパーティクルの90%が、エピタキ
シャル成長前の単結晶シリコン基板の表面にできたパー
ティクルの位置と一致していた。したがって、単結晶シ
リコン基板側のCOPは、減圧エピタキシャル成長では
消失せずに残留することが明らかとなった。
み、デバイスが比較的低温の環境下で作製されている。
これに対応して、デバイスの基体となるシリコンウェー
ハ、例えば減圧状態で作製されるBi−CMOS用薄膜
エピタキシャルウェーハにおいても、オートドーピング
の抑制、金属汚染の低減という観点から、低温成長の方
が好ましい。しかしながら、このように比較的低い温度
でエピタキシャル成長を実施する場合、特にH2アニー
ル等により自然酸化膜等を完全に除去しないと、シリコ
ンの単結晶体であるべきエピタキシャル層が多結晶化し
てしまい、うまくエピタキシャル成長ができなくなると
いう問題が生じていた。
物理学会予稿集39p−L−10,11 p317」に
おいて、CZシリコンウェーハの表面に現出したCOP
は、エピタキシャル成長条件により消失、残留の挙動が
変化し、この条件によっては、COPがエピタキシャル
層の厚さ数μmまで影響をおよぼすことを報告してい
る。これは、エピタキシャル成長の前処理であるH2ア
ニール時に消失しきれなかったCOPが、単結晶シリコ
ン基板上にシリコンが積層されていくとき、異方性の強
いエピタキシャル成長条件下では消失し、等方性の強い
条件下では残留することが原因であると考えられる。
成長前における単結晶シリコン基板のH2アニール時の
条件に着目した。そして、鋭意研究を重ねた結果、あら
かじめ単結晶シリコン基板の表面を水素終端処理してか
ら、800〜950℃の低い温度条件下でH2アニール
を行えば、このエピタキシャル層の表面のCOPが激減
することを見出した。しかも、この低温のH2アニール
を実施しておけば、後工程のエピタキシャル成長時に得
られたエピタキシャル層の酸化膜耐圧特性(TDDB特
性:Time Dependent Dielectr
ic Breakdown)も向上することがわかっ
た。したがって、水素終端処理後に低温H2アニールを
行うだけで、シリコンウェーハの表面が清浄化され、前
述したようなシリコンの多結晶化が起きることがなく、
単結晶シリコン基板の表面に存在しているCOPを、エ
ピタキシャル成長中に十分に埋めて消失させたり、低減
させられることがわかった。
留COPが少なく、しかも良好な電気的特性が得られる
減圧下での低温エピタキシャル成長を実現することがで
き、また歩留りの向上が図れ、さらにウェーハの大口径
化にも対応することができる薄膜エピタキシャルウェー
ハの製造方法およびこの方法により製造された薄膜エピ
タキシャルウェーハを提供することを、その目的として
いる。
は、CZ法のインゴット引き上げに基づいて作製された
単結晶シリコン基板の表面を水素終端処理し、次いでこ
の水素終端処理された単結晶シリコン基板を、H2ガス
を流しながら安定化時間の炉内温度が800〜950℃
で加熱処理し、その後、この単結晶シリコン基板の表面
に、厚さ0.5μm以上のエピタキシャル層を、減圧下
で、かつこのH2アニール時の温度以下でエピタキシャ
ル成長させる薄膜エピタキシャルウェーハの製造方法で
ある。単結晶シリコン基板の表面を水素終端処理する方
法としては、例えば請求項3に記載したようなSC1洗
浄後の単結晶シリコン基板を希HF洗浄する方法の他、
無水HF処理する方法などが挙げられる。
度は0.1〜1%である。0.1%未満では水素終端処
理に長時間を要するという不都合が生じる。また、1%
を超えるとフッ素原子が多くなり、ひいてはその後の水
洗でOH基の吸着量が増すという不都合が生じる。この
希HF洗浄時間は1〜10分間、特に1〜5分間が好ま
しい。1分間未満では水素終端処理が不十分であるとい
う不都合が生じる。また、10分間を超えると処理能力
が低下するという不都合が生じる。この希HF洗浄は、
通常、室温で行われる。
タキシャル炉が用いられる。すなわち、このエピタキシ
ャル炉内で、単結晶シリコン基板のH2アニールと、エ
ピタキシャル成長とが行われる。なお、H2アニールの
専用炉を使用してもよい。H2アニールの好ましい温度
は、800〜950℃である。800℃未満では水素終
端処理からエピタキシャル成長炉のローディングまでの
間に生成した自然酸化膜、あるいは、有機物の除去が困
難となる。また、950℃を超えると、COPの凹み面
全体にもシリコン原子が順に積層されていくため、ピッ
ト幅が広くなり、COPは残留するという不都合が生じ
る。H2アニールの時間は1分間程度必要である。ガス
流量を安定化させるためである。
を成長させるエピタキシャル成長法としては、例えば気
相法(Vapor Phase Epitaxy;VP
E)、液相法(Liquid Phase Epita
xy;LPE)、固相法(Solid Phase E
pitaxy;SPE)がある。特に、シリコンのエピ
タキシャル成長には、成長層の結晶性、量産性、装置の
簡便さ、種々のデバイス構造形成の容易さなどの点か
ら、化学的気相成長法(Chemical Vapor
Deposition;CVD)が主として採用され
ている。このCVD法によるシリコンのエピタキシャル
成長は、例えばシリコンを含んだ原料ガスを、キャリア
ガス(通常H2ガス)とともに反応炉内へ導入し、10
00℃以上の高温に熱せられたシリコン単結晶の基板
(CZ法により作製)上に、原料ガスの熱分解または還
元によって生成されたシリコンを析出させることで行な
われる。
キシャル成長させるためのエピタキシャル炉としては、
例えば枚葉式炉、縦型炉、バレル型のバッチ炉などが挙
げられる。ただし、これに限定されない。エピタキシャ
ル成長のソースガスとしては、例えばSiH2Cl2(D
CS)、SiH4、SiHCl3、SiCl4などが挙げ
られる。エピタキシャル成長温度はH2アニール温度以
下である。特に800〜900℃が好ましい。H2アニ
ールの温度を超えると、昇温中にCOPがピット幅が拡
がって全体としてはCOPが浅く広くなるため、COP
は残留するという不都合が生じる。エピタキシャル成長
の炉内圧力は30〜200Torr、特に80Torr
が好ましい。エピタキシャル成長速度は、0.01〜
0.5μm/分、特に0.2μm/分が好ましい。
ル成長されるエピタキシャル層の厚さは、0.5μm以
上であり、特に0.5〜2μmが好ましい。0.5μm
未満では、下層である単結晶シリコン基板においてピッ
ト幅の増加を比較的小さくすることができたCOPで
も、その影響がエピタキシャル層の表面にでやすいから
である。COPの数を検出する装置としては、例えばテ
ンコール株式会社製の高感度のパーティクルカウンタ
「SS6200」および「SS6420」、セイコー電
子株式会社製の「SPA360」などの周知のパーティ
クルカウンタおよび原子間力顕微鏡AFMなどが挙げら
れる。このうち「SS6200」では、ヘイズの影響な
しに測定することができるCOPの下限値は、0.12
〜0.13μmである。
ル温度が900℃である請求項1に記載の薄膜エピタキ
シャルウェーハの製造方法である。H2アニール温度
は、この900℃が、シリコン基板の清浄化、および、
COPのピット幅の増大を抑制するという点から特に好
ましい。
リコン基板の表面の水素終端処理は、SC1洗浄後の単
結晶シリコン基板を、0.1〜1%の希HF水溶液によ
り1〜10分間、室温で洗浄する請求項1または請求項
2に記載の薄膜エピタキシャルウェーハの製造方法であ
る。
ゴット引き上げに基づいて作製された単結晶シリコン基
板の表面を水素終端処理し、次いでこの水素終端処理さ
れた単結晶シリコン基板を、H2ガスを流しながら安定
化時間の炉内温度が800〜950℃で加熱処理し、そ
の後、この単結晶シリコン基板の表面に、厚さ0.5μ
m以上のエピタキシャル層を、減圧下で、かつこのH2
アニール時の温度以下でエピタキシャル成長させた薄膜
エピタキシャルウェーハである。
ーハの製造方法およびこの方法により製造された薄膜エ
ピタキシャルウェーハによれば、CZ法により引き上げ
られた単結晶シリコンインゴットから単結晶シリコン基
板を作製後、この単結晶シリコン基板の表面を水素終端
処理する。これにより、この基板表面側にあるSi原子
のダングリングボンドの先端はH基となる。次いで、こ
の水素終端処理された単結晶シリコン基板を炉内に装入
して、H2ガスを流しながら安定化時間(流量安定化時
間)の炉内温度が800〜950℃になるように、単結
晶シリコン基板をH2アニール処理する。この結果、シ
リコン基板表面の清浄化を行うことができる。
下で、シリコンソースガスを流しながら、H2アニール
温度(800〜950℃)以下の比較的低い温度で炉内
加熱することにより、この単結晶シリコン基板上に、厚
さ0.5μm以上のエピタキシャル層がエピタキシャル
成長する。この際、単結晶シリコン基板の表面上に残る
COPは、前述したように大きさが小さいので、消失し
やすくなる。また、エピタキシャル成長によるCOPの
ピット幅の増大を抑制することができる。
キシャル成長を実現させたことで、ユーザ側におけるデ
バイスの低温製造にウェーハ生産工場側が対応すること
ができるようになった。しかも、エピタキシャル層の表
面に存在するCOPの個数も少なくなるので、薄膜エピ
タキシャルウェーハの電気的特性が向上し、かつ製造時
の歩留りも大きくなる。この結果、近年のウェーハの大
口径化(例えばウェーハ口径300mm)が進んでも、
常に、良質の薄膜エピタキシャルウェーハをユーザ側へ
提供することができる。
より具体的に説明する。なお、この発明はこれらの実施
例に限定されない。 〈実施例1,2、比較例1〜3〉CZ法によるシリコン
単結晶の引き上げ工程において、引き上げ速度0.9m
m/分で引き上げられた高抵抗のシリコン単結晶棒にブ
ロック切断、ウェーハ切断、面取り、機械的化学的研磨
などを施して、シリコン単結晶の結晶方位がN(10
0)、比抵抗が10〜20Ωcm、厚さが625μm、
直径が6インチの単結晶シリコン基板を作製する。その
後、この基板の表面をSC1洗浄(NH4OH/H2O2
/H2O)し、それから0.5%の希HF水溶液により
5分間、室温で希HF洗浄することにより、この基板の
表面に、Si原子のダングリンボンドの先端がH基とな
る水素終端処理を施す。
リコン基板を、枚葉式の炉内へ挿填し、続いて炉内へH
2ガスを流しながら、900℃〜1150℃の間、具体
的には900℃(実施例1),950℃(実施例2),
1000℃(比較例1),1100℃(比較例2),1
150℃(比較例3)で、H2アニールを行なった。そ
の後、単結晶シリコン基板上に1μmのエピタキシャル
層をエピタキシャル成長することにより、薄膜エピタキ
シャルウェーハを得た。このときのエピタキシャル成長
条件は、ソースガスDCS(SiH2Cl2)、エピタキ
シャル成長温度900℃、エピタキシャル成長速度0.
2μm/分、圧力80Torrである。それから、テン
コール株式会社製の「SS6200」を用いて、直径
0.13μm以上のパーティクルの残痕数をカウントし
た。
ピタキシャル層表面のCOP数との関係を表すグラフに
示す。すなわち、比較例1〜3では、エピタキシャル層
の表面におけるCOP数は、6インチウェーハ1枚当た
り、100〜240個前後であった。これに対して、実
施例1,2では、20〜30個程度にまで少なくなっ
た。なお、図1において、▲はエピタキシャル層表面に
付着した異物の数であり、●はこの異物にCOPを加算
した数である。すなわち、各実施例や比較例のCOP数
は、●値から▲値を引いた値となる。また、このときの
アニール温度と平均Qbd値との関係を図2のグラフに示
す。図2のグラフから明らかなように、比較例1〜3に
比べて実施例1,2の方が酸化膜耐圧が高く、良好な電
気的特性が得られた。この酸化膜耐圧試験(TDDB試
験)の条件は、酸化膜厚さ(Tox)が10nm、表面積
(A)が0.2cm2、電流密度(J) が0.1A/
cm2である。
子間力顕微鏡によりH2アニールの前後における単結晶
シリコン基板上のCOPの形状を比較した。この結果、
両者の形状は略同じであった。これにより、COPのピ
ット端面では強い異方性の成長が起きたものと思われ
る。しかも、H2アニール後のCOPは、そのピット幅
が、シリコン基板のCOPとほぼ同じ0.1〜0.2μ
m程度であった。この結果、H2アニール後のCOP
は、エピタキシャル成長時に、容易に消失するか、減少
することが予想された。また、実際に、そのような結果
が得られた(図1のグラフ参照)。
ーハの製造方法、および、この方法により製造された薄
膜エピタキシャルウェーハによれば、単結晶シリコン基
板の表面を水素終端処理後、800〜950℃という低
温H2アニールを実施し、さらにこの単結晶シリコン基
板上に、H2アニール温度以下で、0.5μm以上の薄
いエピタキシャル層を減圧エピタキシャル成長するよう
にしたので、エピタキシャル層表面に残留するCOPが
少なく、しかも良好な電気的特性が得られる減圧・低温
エピタキシャル成長を実現することができる。これによ
りユーザ側におけるデバイスの低温製造に対応した低温
製造の薄膜エピタキシャルウェーハを製造することがで
きる。とともに、この薄膜エピタキシャルウェーハの製
造歩留り向上が図れ、さらにウェーハの大口径化にも対
応することができる。
2アニール温度を900℃としたので、シリコン基板の
清浄化、および、エピタキシャル成長でのCOPのピッ
ト幅の増大を抑制するという効果が得られる。
結晶シリコン基板の表面の水素終端処理として、SC1
洗浄された単結晶シリコン基板を、0.1〜1%の希H
F水溶液により3〜5分間、室温で洗浄することを採用
したので、自然酸化膜が存在しないシリコン基板が作製
できるという効果が得られる。
エピタキシャル層表面のCOP数との関係を示すグラフ
である。
Qbd値との関係を示すグラフである。
キシャル成長との比較を表すグラフである。
Claims (4)
- 【請求項1】 CZ法のインゴット引き上げに基づいて
作製された単結晶シリコン基板の表面を水素終端処理
し、次いでこの水素終端処理された単結晶シリコン基板
を、H2ガスを流しながら安定化時間の炉内温度が80
0〜950℃で加熱処理し、その後、この単結晶シリコ
ン基板の表面に、厚さ0.5μm以上のエピタキシャル
層を、減圧下で、かつこのH2アニール時の温度以下で
エピタキシャル成長させる薄膜エピタキシャルウェーハ
の製造方法。 - 【請求項2】 上記H2アニール温度が900℃である
請求項1に記載の薄膜エピタキシャルウェーハの製造方
法。 - 【請求項3】 上記単結晶シリコン基板の表面の水素終
端処理は、SC1洗浄後の単結晶シリコン基板を、0.
1〜1%の希HF水溶液により1〜10分間、室温で洗
浄する請求項1または請求項2に記載の薄膜エピタキシ
ャルウェーハの製造方法。 - 【請求項4】 CZ法のインゴット引き上げに基づいて
作製された単結晶シリコン基板の表面を水素終端処理
し、次いでこの水素終端処理された単結晶シリコン基板
を、H2ガスを流しながら安定化時間の炉内温度が80
0〜950℃で加熱処理し、その後、この単結晶シリコ
ン基板の表面に、厚さ0.5μm以上のエピタキシャル
層を、減圧下で、かつこのH2アニール時の温度以下で
エピタキシャル成長させた薄膜エピタキシャルウェー
ハ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28274797A JP3714509B2 (ja) | 1997-09-29 | 1997-09-29 | 薄膜エピタキシャルウェーハの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28274797A JP3714509B2 (ja) | 1997-09-29 | 1997-09-29 | 薄膜エピタキシャルウェーハの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11100299A true JPH11100299A (ja) | 1999-04-13 |
JP3714509B2 JP3714509B2 (ja) | 2005-11-09 |
Family
ID=17656537
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28274797A Expired - Fee Related JP3714509B2 (ja) | 1997-09-29 | 1997-09-29 | 薄膜エピタキシャルウェーハの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3714509B2 (ja) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001048810A1 (fr) * | 1999-12-24 | 2001-07-05 | Shin-Etsu Handotai Co., Ltd. | Dispositif d'inspection des defauts de cristal d'une plaquette de silicium et procede de detection des defauts de cristal de cette plaquette |
JP2002020200A (ja) * | 2000-07-03 | 2002-01-23 | Sumitomo Metal Ind Ltd | エピタキシャルシリコンウェーハの製造方法 |
SG93259A1 (en) * | 1999-08-30 | 2002-12-17 | Komatsu Denshi Kinzoku Kk | Method of manufacturing epitaxial silicon wafer |
JP2004533118A (ja) * | 2001-05-30 | 2004-10-28 | エーエスエム アメリカ インコーポレイテッド | 低温搬入出およびベーク |
JP2004363510A (ja) * | 2003-06-09 | 2004-12-24 | Sumitomo Mitsubishi Silicon Corp | 半導体基板の製造方法 |
WO2005048331A1 (ja) * | 2003-11-14 | 2005-05-26 | Shin-Etsu Handotai Co., Ltd. | シリコンエピタキシャルウェーハの製造方法 |
JP2007287965A (ja) * | 2006-04-18 | 2007-11-01 | Shin Etsu Handotai Co Ltd | Soiウェーハの製造方法 |
JP2009099932A (ja) * | 2007-10-15 | 2009-05-07 | National Chiao Tung Univ | 半導体基板上において3族窒化物半導体層を形成する方法 |
JP2011192824A (ja) * | 2010-03-15 | 2011-09-29 | Fuji Electric Co Ltd | 超接合半導体装置の製造方法 |
JP2012199390A (ja) * | 2011-03-22 | 2012-10-18 | Covalent Materials Corp | シリコンウェーハの熱処理方法 |
JP2012212740A (ja) * | 2011-03-30 | 2012-11-01 | Covalent Materials Corp | シリコンウェーハの熱処理方法 |
KR101311003B1 (ko) * | 2011-03-22 | 2013-09-24 | 글로벌웨어퍼스 재팬 가부시키가이샤 | 실리콘 웨이퍼의 열처리 방법 및 실리콘 웨이퍼 |
-
1997
- 1997-09-29 JP JP28274797A patent/JP3714509B2/ja not_active Expired - Fee Related
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SG93259A1 (en) * | 1999-08-30 | 2002-12-17 | Komatsu Denshi Kinzoku Kk | Method of manufacturing epitaxial silicon wafer |
US6753955B2 (en) | 1999-12-24 | 2004-06-22 | Shin-Etsu Handotai Co., Ltd. | Inspection device for crystal defect of silicon wafer and method for detecting crystal defect of the same |
WO2001048810A1 (fr) * | 1999-12-24 | 2001-07-05 | Shin-Etsu Handotai Co., Ltd. | Dispositif d'inspection des defauts de cristal d'une plaquette de silicium et procede de detection des defauts de cristal de cette plaquette |
JP2002020200A (ja) * | 2000-07-03 | 2002-01-23 | Sumitomo Metal Ind Ltd | エピタキシャルシリコンウェーハの製造方法 |
JP2004533118A (ja) * | 2001-05-30 | 2004-10-28 | エーエスエム アメリカ インコーポレイテッド | 低温搬入出およびベーク |
JP2004363510A (ja) * | 2003-06-09 | 2004-12-24 | Sumitomo Mitsubishi Silicon Corp | 半導体基板の製造方法 |
JP4682508B2 (ja) * | 2003-11-14 | 2011-05-11 | 信越半導体株式会社 | シリコンエピタキシャルウェーハの製造方法 |
WO2005048331A1 (ja) * | 2003-11-14 | 2005-05-26 | Shin-Etsu Handotai Co., Ltd. | シリコンエピタキシャルウェーハの製造方法 |
JP2005150364A (ja) * | 2003-11-14 | 2005-06-09 | Shin Etsu Handotai Co Ltd | シリコンエピタキシャルウェーハの製造方法 |
CN100442442C (zh) * | 2003-11-14 | 2008-12-10 | 信越半导体株式会社 | 硅外延晶片的制造方法 |
JP2007287965A (ja) * | 2006-04-18 | 2007-11-01 | Shin Etsu Handotai Co Ltd | Soiウェーハの製造方法 |
JP2009099932A (ja) * | 2007-10-15 | 2009-05-07 | National Chiao Tung Univ | 半導体基板上において3族窒化物半導体層を形成する方法 |
JP2011192824A (ja) * | 2010-03-15 | 2011-09-29 | Fuji Electric Co Ltd | 超接合半導体装置の製造方法 |
JP2012199390A (ja) * | 2011-03-22 | 2012-10-18 | Covalent Materials Corp | シリコンウェーハの熱処理方法 |
KR101311003B1 (ko) * | 2011-03-22 | 2013-09-24 | 글로벌웨어퍼스 재팬 가부시키가이샤 | 실리콘 웨이퍼의 열처리 방법 및 실리콘 웨이퍼 |
JP2012212740A (ja) * | 2011-03-30 | 2012-11-01 | Covalent Materials Corp | シリコンウェーハの熱処理方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3714509B2 (ja) | 2005-11-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101558474B (zh) | 应变硅基板的制造方法 | |
JP4486753B2 (ja) | 単結晶シリコン基板上に単結晶ゲルマニウム層を得る方法およびそれにより得られた生成物 | |
TW202129094A (zh) | 處理矽晶圓以具有內部去疵及閘極氧化物完整性良率之方法 | |
US10483128B2 (en) | Epitaxially coated semiconductor wafer, and method for producing an epitaxially coated semiconductor wafer | |
JP3714509B2 (ja) | 薄膜エピタキシャルウェーハの製造方法 | |
US20040115941A1 (en) | Epitaxially coated semiconductor wafer and process for producing it | |
JP5499428B2 (ja) | 貼り合わせウェーハの製造方法 | |
JP3381816B2 (ja) | 半導体基板の製造方法 | |
JP4164816B2 (ja) | エピタキシャルウェーハの製造方法 | |
CN111681945A (zh) | 一种多晶背封改善大直径半导体硅片几何参数的工艺 | |
JPH0963956A (ja) | エピタキシャルウェーハの製造方法 | |
WO2022158148A1 (ja) | エピタキシャルウェーハの製造方法 | |
US6583024B1 (en) | High resistivity silicon wafer with thick epitaxial layer and method of producing same | |
JP4573282B2 (ja) | エピタキシャルシリコンウェーハの製造方法 | |
JP4711167B2 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
JPH09266212A (ja) | シリコンウエーハおよびその製造方法 | |
JPH05326467A (ja) | 半導体基板及びその製造方法 | |
JP4259881B2 (ja) | シリコンウエハの清浄化方法 | |
JPH10209055A (ja) | 薄膜エピタキシャルウェ−ハおよびその製造方法 | |
JP3763629B2 (ja) | エピタキシャルウェ−ハの製造方法 | |
JP3763630B2 (ja) | 薄膜エピタキシャルウェーハおよびその製造方法 | |
JP3763631B2 (ja) | 薄膜エピタキシャルウェーハの製造方法 | |
IL271983B (en) | Monocrystalline silicon semiconductor wafer and method for manufacturing the semiconductor wafer | |
JPH09199379A (ja) | 高品位エピタキシャルウエハ及びその製造方法 | |
JP2005012076A (ja) | 半導体基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040301 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041021 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041220 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050805 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050818 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080902 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090902 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090902 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100902 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110902 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120902 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120902 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130902 Year of fee payment: 8 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |