JPH0963956A - エピタキシャルウェーハの製造方法 - Google Patents
エピタキシャルウェーハの製造方法Info
- Publication number
- JPH0963956A JPH0963956A JP24094895A JP24094895A JPH0963956A JP H0963956 A JPH0963956 A JP H0963956A JP 24094895 A JP24094895 A JP 24094895A JP 24094895 A JP24094895 A JP 24094895A JP H0963956 A JPH0963956 A JP H0963956A
- Authority
- JP
- Japan
- Prior art keywords
- epitaxial
- wafer
- growth
- temperature
- epitaxial growth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Recrystallisation Techniques (AREA)
- Cleaning Or Drying Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 平坦なエピタキシャル面を得ることができる
エピタキシャルウェーハの製造方法を提供する。電気特
性が良好となるエピタキシャルウェーハを製造する。 【解決手段】 １０００℃以上のＨ2アニール後、ＰＷ
のエピタキシャル成長温度を９００℃以下に低温化す
る。この結果、１０００℃以上の高温でのエピタキシャ
ル成長の場合に比較して、エピタキシャル層表面の平坦
度を高めることができ、かつ、パーティクルカウンタで
のヘイズレベルをも低減できる。よって、結晶欠陥を発
生させずに、その電気的特性を高く維持することができ
る。また、このエピタキシャル成長後の洗浄をＨＣｌ液
のみで行う。ＳＣ１液での洗浄を取りやめることで、エ
ピタキシャルウェーハの表面の平坦性を維持することが
できる。よって、その電気的特性・結晶性などを良好に
保持することができる。
エピタキシャルウェーハの製造方法を提供する。電気特
性が良好となるエピタキシャルウェーハを製造する。 【解決手段】 １０００℃以上のＨ2アニール後、ＰＷ
のエピタキシャル成長温度を９００℃以下に低温化す
る。この結果、１０００℃以上の高温でのエピタキシャ
ル成長の場合に比較して、エピタキシャル層表面の平坦
度を高めることができ、かつ、パーティクルカウンタで
のヘイズレベルをも低減できる。よって、結晶欠陥を発
生させずに、その電気的特性を高く維持することができ
る。また、このエピタキシャル成長後の洗浄をＨＣｌ液
のみで行う。ＳＣ１液での洗浄を取りやめることで、エ
ピタキシャルウェーハの表面の平坦性を維持することが
できる。よって、その電気的特性・結晶性などを良好に
保持することができる。
Description
【０００１】
【発明の属する技術分野】この発明はエピタキシャルウ
ェーハの製造方法、詳しくはエピタキシャル層表面の平
坦度を高めたエピタキシャルウェーハの製造方法に関す
る。
ェーハの製造方法、詳しくはエピタキシャル層表面の平
坦度を高めたエピタキシャルウェーハの製造方法に関す
る。
【０００２】
【従来の技術】シリコンウェーハの表面粗さは酸化膜耐
圧特性等に影響を及ぼすことが知られている。また、Ｓ
ＯＩ構造のウェーハを張り合わせで作製する際にも、シ
リコンウェーハの表面粗さが大きく影響する。近年、エ
ピタキシャルウェーハを各種デバイスの作製に用いるこ
とが多くなり、その表面平坦度が問題となってきた。
圧特性等に影響を及ぼすことが知られている。また、Ｓ
ＯＩ構造のウェーハを張り合わせで作製する際にも、シ
リコンウェーハの表面粗さが大きく影響する。近年、エ
ピタキシャルウェーハを各種デバイスの作製に用いるこ
とが多くなり、その表面平坦度が問題となってきた。
【０００３】従来のエピタキシャルウェーハの製造方法
にあっては、反応室を所定の圧力下で高温度に保持して
例えばＳｉＨ2Ｃｌ2ガスを流し、シリコンウェーハ鏡面
上にエピタキシャル層を所定の厚さに成長させていた。
この成長温度は例えば１０００℃以上であった。
にあっては、反応室を所定の圧力下で高温度に保持して
例えばＳｉＨ2Ｃｌ2ガスを流し、シリコンウェーハ鏡面
上にエピタキシャル層を所定の厚さに成長させていた。
この成長温度は例えば１０００℃以上であった。
【０００４】
【発明が解決しようとする課題】しかしながら、このよ
うな従来のエピタキシャルウェーハの製造方法にあって
は、高温成長させたエピタキシャル層表面の平坦度が悪
いという課題があった。すなわち、１０００℃以上の高
温でのエピタキシャル成長させたエピタキシャル層表面
の平坦度はＲａ値で０．０５ｎｍ程度であった（ＡＦＭ
測定値）。また、このエピタキシャルウェーハはパーテ
ィクルカウンタで測定したヘイズレベルが高いという欠
点を有していた（パーティクルカウンタ「サーフスキャ
ン」での測定）。このヘイズレベルが高いとその表面粗
さが悪化する傾向となる。
うな従来のエピタキシャルウェーハの製造方法にあって
は、高温成長させたエピタキシャル層表面の平坦度が悪
いという課題があった。すなわち、１０００℃以上の高
温でのエピタキシャル成長させたエピタキシャル層表面
の平坦度はＲａ値で０．０５ｎｍ程度であった（ＡＦＭ
測定値）。また、このエピタキシャルウェーハはパーテ
ィクルカウンタで測定したヘイズレベルが高いという欠
点を有していた（パーティクルカウンタ「サーフスキャ
ン」での測定）。このヘイズレベルが高いとその表面粗
さが悪化する傾向となる。
【０００５】また、従来は、このようにしてエピタキシ
ャル成長させた後、このエピタキシャル層表面をＳＣ１
液（ＮＨ4ＯＨ／Ｈ2Ｏ2／Ｈ2Ｏ）で洗浄し、さらに、Ｈ
Ｃｌ液で洗浄していた。パーティクルおよび重金属を除
去するためである。ところが、この一連の洗浄の結果、
エピタキシャル層表面の平坦度をさらに悪化させてい
た。したがって、これらの結果、エピタキシャルウェー
ハ自体の電気特性等を悪化させ、また、張り合わせ等に
不利であった。
ャル成長させた後、このエピタキシャル層表面をＳＣ１
液（ＮＨ4ＯＨ／Ｈ2Ｏ2／Ｈ2Ｏ）で洗浄し、さらに、Ｈ
Ｃｌ液で洗浄していた。パーティクルおよび重金属を除
去するためである。ところが、この一連の洗浄の結果、
エピタキシャル層表面の平坦度をさらに悪化させてい
た。したがって、これらの結果、エピタキシャルウェー
ハ自体の電気特性等を悪化させ、また、張り合わせ等に
不利であった。
【０００６】
【発明の目的】そこで、この発明は、平坦なエピタキシ
ャル面を得ることができるエピタキシャルウェーハの製
造方法を提供することを、その目的としている。また、
この発明は、電気特性が良好となるエピタキシャルウェ
ーハを製造することを、その目的としている。
ャル面を得ることができるエピタキシャルウェーハの製
造方法を提供することを、その目的としている。また、
この発明は、電気特性が良好となるエピタキシャルウェ
ーハを製造することを、その目的としている。
【０００７】
【課題を解決するための手段】請求項１に記載した発明
は、鏡面加工が施されたシリコンウェーハの鏡面にシリ
コン層をエピタキシャル成長させてエピタキシャルウェ
ーハを製造するエピタキシャルウェーハの製造方法にお
いて、上記シリコンウェーハを１０００℃以上でＨ2ア
ニール処理した後、上記エピタキシャル成長を行うとと
もに、このエピタキシャル成長での成長温度を９００℃
以下としたエピタキシャルウェーハの製造方法である。
は、鏡面加工が施されたシリコンウェーハの鏡面にシリ
コン層をエピタキシャル成長させてエピタキシャルウェ
ーハを製造するエピタキシャルウェーハの製造方法にお
いて、上記シリコンウェーハを１０００℃以上でＨ2ア
ニール処理した後、上記エピタキシャル成長を行うとと
もに、このエピタキシャル成長での成長温度を９００℃
以下としたエピタキシャルウェーハの製造方法である。
【０００８】請求項２に記載した発明は、鏡面加工が施
されたシリコンウェーハの鏡面にシリコン層をエピタキ
シャル成長させたエピタキシャルウェーハの製造方法に
おいて、上記シリコンウェーハを１０００℃以上でＨ2
アニール処理した後、上記エピタキシャル成長を行うと
ともに、このエピタキシャル成長での雰囲気の圧力を１
００Ｔｏｒｒ以下、その成長温度を８００℃以下とした
エピタキシャルウェーハの製造方法である。
されたシリコンウェーハの鏡面にシリコン層をエピタキ
シャル成長させたエピタキシャルウェーハの製造方法に
おいて、上記シリコンウェーハを１０００℃以上でＨ2
アニール処理した後、上記エピタキシャル成長を行うと
ともに、このエピタキシャル成長での雰囲気の圧力を１
００Ｔｏｒｒ以下、その成長温度を８００℃以下とした
エピタキシャルウェーハの製造方法である。
【０００９】請求項３に記載の発明は、シリコンウェー
ハの表面にシリコン層をエピタキシャル成長させたエピ
タキシャルウェーハの製造方法において、エピタキシャ
ル成長によりシリコン層を形成した後、このシリコン層
表面をＨＣｌ洗浄液で洗浄したエピタキシャルウェーハ
の製造方法である。
ハの表面にシリコン層をエピタキシャル成長させたエピ
タキシャルウェーハの製造方法において、エピタキシャ
ル成長によりシリコン層を形成した後、このシリコン層
表面をＨＣｌ洗浄液で洗浄したエピタキシャルウェーハ
の製造方法である。
【００１０】
【作用】請求項１〜２に記載の発明によれば、エピタキ
シャル成長温度を低温化することにより、エピタキシャ
ル層表面の平坦度をミラー面のそれに近似させることが
できる。したがって、従来に比較してエピタキシャル層
表面の平坦度を高めることができ、そのヘイズレベルを
も低下させることができる。よって、結晶性を劣化させ
ずに（結晶欠陥を発生させずに）、その電気的特性を高
く維持することができる。
シャル成長温度を低温化することにより、エピタキシャ
ル層表面の平坦度をミラー面のそれに近似させることが
できる。したがって、従来に比較してエピタキシャル層
表面の平坦度を高めることができ、そのヘイズレベルを
も低下させることができる。よって、結晶性を劣化させ
ずに（結晶欠陥を発生させずに）、その電気的特性を高
く維持することができる。
【００１１】請求項３に記載の発明によれば、エピタキ
シャル成長後の洗浄をＨＣｌ液で行うことにより、その
表面の平坦性を維持することができる。よって、その電
気的特性・結晶性などを良好に保持することができる。
シャル成長後の洗浄をＨＣｌ液で行うことにより、その
表面の平坦性を維持することができる。よって、その電
気的特性・結晶性などを良好に保持することができる。
【００１２】
【発明の実施の形態】以下、図１、図２には、この発明
の一実施例に係るエピタキシャル成長での成長温度とパ
ーティクルカウンタでのヘイズレベルとの関係、その成
長温度と平坦度（原子間力顕微鏡ＡＦＭの測定値）との
関係をそれぞれ示している。図１に示すように、１００
０℃以上の温度でＨ2アニール処理を施したシリコンウ
ェーハＰＷの鏡面上に、所定温度で所定時間だけエピタ
キシャル成長させた場合について、それぞれのエピタキ
シャルウェーハのヘイズレベルを公知のパーティクルカ
ウンタ「サーフスキャン」で測定した。この場合、ＣＺ
シリコンウェーハＰＷ（エピタキシャル無し）のヘイズ
レベルは０．２４ｐｐｍであった。このときの反応ガス
としてはジクロールシランガス（ＳｉＨ2Ｃｌ2）を用
い、例えば８０Ｔｏｒｒで一定時間保持してエピタキシ
ャル成長させた。この図からわかるように、従来の１０
００℃または１１００℃でのエピタキシャル成長に比較
して、この発明方法である８００℃、８５０℃、９００
℃での成長の場合は、ヘイズレベルが明らかに低下して
いる。ヘイズレベルの低下は表面粗さの改善を示してい
る。この低温でのエピタキシャル成長での反応室の圧力
は、例えば１００Ｔｏｒｒ以下とすることで結晶欠陥等
の発生を防止することができる。
の一実施例に係るエピタキシャル成長での成長温度とパ
ーティクルカウンタでのヘイズレベルとの関係、その成
長温度と平坦度（原子間力顕微鏡ＡＦＭの測定値）との
関係をそれぞれ示している。図１に示すように、１００
０℃以上の温度でＨ2アニール処理を施したシリコンウ
ェーハＰＷの鏡面上に、所定温度で所定時間だけエピタ
キシャル成長させた場合について、それぞれのエピタキ
シャルウェーハのヘイズレベルを公知のパーティクルカ
ウンタ「サーフスキャン」で測定した。この場合、ＣＺ
シリコンウェーハＰＷ（エピタキシャル無し）のヘイズ
レベルは０．２４ｐｐｍであった。このときの反応ガス
としてはジクロールシランガス（ＳｉＨ2Ｃｌ2）を用
い、例えば８０Ｔｏｒｒで一定時間保持してエピタキシ
ャル成長させた。この図からわかるように、従来の１０
００℃または１１００℃でのエピタキシャル成長に比較
して、この発明方法である８００℃、８５０℃、９００
℃での成長の場合は、ヘイズレベルが明らかに低下して
いる。ヘイズレベルの低下は表面粗さの改善を示してい
る。この低温でのエピタキシャル成長での反応室の圧力
は、例えば１００Ｔｏｒｒ以下とすることで結晶欠陥等
の発生を防止することができる。
【００１３】図２には各成長温度でエピタキシャル成長
させた場合のエピタキシャル層表面の平坦度をＡＦＭ測
定でのＲａ値で示している。上記８００℃の成長面で
は、０．０３１ｎｍである。これに対して１０００℃
（比較例）では０．０５１ｎｍである。このように低温
度でのエピタキシャル成長によりエピタキシャル層表面
の平坦度は改善されることは明らかである。
させた場合のエピタキシャル層表面の平坦度をＡＦＭ測
定でのＲａ値で示している。上記８００℃の成長面で
は、０．０３１ｎｍである。これに対して１０００℃
（比較例）では０．０５１ｎｍである。このように低温
度でのエピタキシャル成長によりエピタキシャル層表面
の平坦度は改善されることは明らかである。
【００１４】図３にはこの発明の他の実施例としてエピ
タキシャル成長後の洗浄条件とその表面平坦度との関係
を示している。この実施例では、洗浄条件と表面平坦度
との関係を明らかにしている。すなわち、エピタキシャ
ル成長後（Ａｓ ｅｐｉ）のＡＦＭ測定値に対して、Ｓ
Ｃ１（ｓｔａｎｄａｒｄ ｃｌｅａｎｉｎｇ １）液で
の洗浄、ＨＣｌ液での洗浄を連続して行った場合のそれ
は、各温度（エピタキシャル成長温度が１０８０℃、８
００℃）でＲａ値が高くなっている。これに対して、こ
の実施例で示すエピタキシャル後の洗浄条件をＨＣｌ液
でのみ行った場合は、Ｒａ値はＡｓ ｅｐｉの場合とほ
ぼ同じである。例えば１０８０℃ではＨＣ１のみのＲａ
値は０．０５５ｎｍ、８００℃では０．０３７ｎｍであ
る。また、Ａｓ ｅｐｉのそれは、１０８０℃で０．０
５０ｎｍ、８００℃では０．０３１ｎｍである。
タキシャル成長後の洗浄条件とその表面平坦度との関係
を示している。この実施例では、洗浄条件と表面平坦度
との関係を明らかにしている。すなわち、エピタキシャ
ル成長後（Ａｓ ｅｐｉ）のＡＦＭ測定値に対して、Ｓ
Ｃ１（ｓｔａｎｄａｒｄ ｃｌｅａｎｉｎｇ １）液で
の洗浄、ＨＣｌ液での洗浄を連続して行った場合のそれ
は、各温度（エピタキシャル成長温度が１０８０℃、８
００℃）でＲａ値が高くなっている。これに対して、こ
の実施例で示すエピタキシャル後の洗浄条件をＨＣｌ液
でのみ行った場合は、Ｒａ値はＡｓ ｅｐｉの場合とほ
ぼ同じである。例えば１０８０℃ではＨＣ１のみのＲａ
値は０．０５５ｎｍ、８００℃では０．０３７ｎｍであ
る。また、Ａｓ ｅｐｉのそれは、１０８０℃で０．０
５０ｎｍ、８００℃では０．０３１ｎｍである。
【００１５】図４にはこのような条件で洗浄した場合の
ＴＤＤＢ（Ｔｉｍｅ Ｄｅｐｅｎｄｅｎｔ Ｄｉｅｌｅ
ｃｔｒｉｃ Ｂｒｅａｋｄｏｗｎ）特性を示している。
この実施例に係る「ＨＣｌ洗浄のみ」の場合が、従来の
「ＳＣ１洗浄＋ＨＣｌ洗浄」の場合よりもＱBDが改善さ
れている。このようにエピタキシャルウェーハの電気的
特性も改善されることとなる。
ＴＤＤＢ（Ｔｉｍｅ Ｄｅｐｅｎｄｅｎｔ Ｄｉｅｌｅ
ｃｔｒｉｃ Ｂｒｅａｋｄｏｗｎ）特性を示している。
この実施例に係る「ＨＣｌ洗浄のみ」の場合が、従来の
「ＳＣ１洗浄＋ＨＣｌ洗浄」の場合よりもＱBDが改善さ
れている。このようにエピタキシャルウェーハの電気的
特性も改善されることとなる。
【００１６】
【発明の効果】この発明によれば、エピタキシャルウェ
ーハのエピタキシャル面の平坦度を高めることができ
る。よって、エピタキシャルウェーハの電気的特性、結
晶性を良好に保つことができる。デバイスプロセスでの
収率などに好影響を与えることができる。
ーハのエピタキシャル面の平坦度を高めることができ
る。よって、エピタキシャルウェーハの電気的特性、結
晶性を良好に保つことができる。デバイスプロセスでの
収率などに好影響を与えることができる。
【図１】この発明の一実施例に係るエピタキシャルウェ
ーハの製造方法によるエピタキシャル成長温度とパーテ
ィクルカウンタのヘイズレベルとの関係を示すグラフで
ある。
ーハの製造方法によるエピタキシャル成長温度とパーテ
ィクルカウンタのヘイズレベルとの関係を示すグラフで
ある。
【図２】この発明の一実施例に係るエピタキシャルウェ
ーハの製造方法によるエピタキシャル成長温度と平坦度
との関係を示すグラフである。
ーハの製造方法によるエピタキシャル成長温度と平坦度
との関係を示すグラフである。
【図３】この発明の他の実施例に係るエピタキシャルウ
ェーハの製造方法による成長後の洗浄と平坦度との関係
を示すグラフである。
ェーハの製造方法による成長後の洗浄と平坦度との関係
を示すグラフである。
【図４】この発明の他の実施例に係るエピタキシャルウ
ェーハの製造方法によるエピタキシャル成長後の処理の
違いによるＴＤＤＢ特性を示すグラフである。
ェーハの製造方法によるエピタキシャル成長後の処理の
違いによるＴＤＤＢ特性を示すグラフである。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 野上 彰二 埼玉県大宮市北袋町１丁目297番地 三菱 マテリアル株式会社総合研究所内
Claims (3)
- 【請求項１】 鏡面加工が施されたシリコンウェーハの
鏡面にシリコン層をエピタキシャル成長させてエピタキ
シャルウェーハを製造するエピタキシャルウェーハの製
造方法において、 上記シリコンウェーハを１０００℃以上でＨ2アニール
処理した後、上記エピタキシャル成長を行うとともに、
このエピタキシャル成長での成長温度を９００℃以下と
したエピタキシャルウェーハの製造方法。 - 【請求項２】 鏡面加工が施されたシリコンウェーハの
鏡面にシリコン層をエピタキシャル成長させたエピタキ
シャルウェーハの製造方法において、 上記シリコンウェーハを１０００℃以上でＨ2アニール
処理した後、上記エピタキシャル成長を行うとともに、
このエピタキシャル成長での雰囲気の圧力を１００Ｔｏ
ｒｒ以下、その成長温度を８００℃以下としたエピタキ
シャルウェーハの製造方法。 - 【請求項３】 シリコンウェーハの表面にシリコン層を
エピタキシャル成長させたエピタキシャルウェーハの製
造方法において、 エピタキシャル成長によりシリコン層を形成した後、こ
のシリコン層表面をＨＣｌ洗浄液で洗浄したエピタキシ
ャルウェーハの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24094895A JP3449509B2 (ja) | 1995-08-25 | 1995-08-25 | エピタキシャルウェーハの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24094895A JP3449509B2 (ja) | 1995-08-25 | 1995-08-25 | エピタキシャルウェーハの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0963956A true JPH0963956A (ja) | 1997-03-07 |
| JP3449509B2 JP3449509B2 (ja) | 2003-09-22 |
Family
ID=17067041
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24094895A Expired - Fee Related JP3449509B2 (ja) | 1995-08-25 | 1995-08-25 | エピタキシャルウェーハの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3449509B2 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6217650B1 (en) | 1998-06-16 | 2001-04-17 | Komatsu Electronic Metals Co., Ltd. | Epitaxial-wafer fabricating process |
| WO2001035452A1 (fr) * | 1999-11-10 | 2001-05-17 | Shin-Etsu Handotai Co., Ltd. | Plaquette epitaxiee de silicium et son procede de production |
| KR100323061B1 (ko) * | 1999-08-24 | 2002-02-07 | 이 창 세 | 실리콘 웨이퍼 표면과 표면 근처의 결정결함 감소 방법 |
| KR100347141B1 (ko) * | 2000-01-05 | 2002-08-03 | 주식회사 하이닉스반도체 | 에피택셜 실리콘 웨이퍼 제조 방법 |
| JP2007116094A (ja) * | 2005-09-21 | 2007-05-10 | Sumco Corp | エピタキシャル成長装置の温度管理方法 |
| DE112010002935B4 (de) * | 2009-07-16 | 2014-04-10 | Sumco Corporation | Epitaktischer Siliciumwafer und Verfahren zur Herstellung desselben |
| JP2015216296A (ja) * | 2014-05-13 | 2015-12-03 | 株式会社Sumco | 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法 |
| JP2016063213A (ja) * | 2014-09-18 | 2016-04-25 | 株式会社Sumco | エピタキシャルシリコンウェーハ |
| CN108290266A (zh) * | 2015-12-10 | 2018-07-17 | 信越半导体株式会社 | 研磨方法 |
-
1995
- 1995-08-25 JP JP24094895A patent/JP3449509B2/ja not_active Expired - Fee Related
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6217650B1 (en) | 1998-06-16 | 2001-04-17 | Komatsu Electronic Metals Co., Ltd. | Epitaxial-wafer fabricating process |
| KR100323061B1 (ko) * | 1999-08-24 | 2002-02-07 | 이 창 세 | 실리콘 웨이퍼 표면과 표면 근처의 결정결함 감소 방법 |
| KR100760514B1 (ko) * | 1999-11-10 | 2007-09-20 | 신에쯔 한도타이 가부시키가이샤 | 실리콘 에피택셜 웨이퍼의 제조 방법 및 실리콘 에피택셜웨이퍼 |
| WO2001035452A1 (fr) * | 1999-11-10 | 2001-05-17 | Shin-Etsu Handotai Co., Ltd. | Plaquette epitaxiee de silicium et son procede de production |
| US6589336B1 (en) | 1999-11-10 | 2003-07-08 | Shin-Etsu Handotai Co., Ltd. | Production method for silicon epitaxial wafer and silicon epitaxial wafer |
| KR100347141B1 (ko) * | 2000-01-05 | 2002-08-03 | 주식회사 하이닉스반도체 | 에피택셜 실리콘 웨이퍼 제조 방법 |
| JP2007116094A (ja) * | 2005-09-21 | 2007-05-10 | Sumco Corp | エピタキシャル成長装置の温度管理方法 |
| DE112010002935B4 (de) * | 2009-07-16 | 2014-04-10 | Sumco Corporation | Epitaktischer Siliciumwafer und Verfahren zur Herstellung desselben |
| JP2015216296A (ja) * | 2014-05-13 | 2015-12-03 | 株式会社Sumco | 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法 |
| JP2016063213A (ja) * | 2014-09-18 | 2016-04-25 | 株式会社Sumco | エピタキシャルシリコンウェーハ |
| US9670581B2 (en) | 2014-09-18 | 2017-06-06 | Sumco Corporation | Production method of epitaxial silicon wafer and vapor deposition apparatus |
| CN108290266A (zh) * | 2015-12-10 | 2018-07-17 | 信越半导体株式会社 | 研磨方法 |
| CN108290266B (zh) * | 2015-12-10 | 2020-06-05 | 信越半导体株式会社 | 研磨方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3449509B2 (ja) | 2003-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5018066B2 (ja) | 歪Ｓｉ基板の製造方法 | |
| US6165872A (en) | Semiconductor device and its manufacturing method | |
| JP4486753B2 (ja) | 単結晶シリコン基板上に単結晶ゲルマニウム層を得る方法およびそれにより得られた生成物 | |
| KR100925310B1 (ko) | 고 완화율 및 저 적층 결함 밀도를 갖는 박막 ｓｇｏｉ웨이퍼를 형성하는 방법 | |
| US7524744B2 (en) | Method of producing SOI wafer and SOI wafer | |
| US6995077B2 (en) | Epitaxially coated semiconductor wafer and process for producing it | |
| JPH0963956A (ja) | エピタキシャルウェーハの製造方法 | |
| JPH0817163B2 (ja) | エピタキシャルウェーハの製造方法 | |
| US7198997B2 (en) | Method for producing semiconductor substrate, method for producing field effect transistor, semiconductor substrate, and field effect transistor | |
| JP3714509B2 (ja) | 薄膜エピタキシャルウェーハの製造方法 | |
| JPH10303208A (ja) | 半導体基板およびその製造方法 | |
| JPH09260619A (ja) | Ｓｏｉ基板及びその製造方法 | |
| JPH11314997A (ja) | 半導体シリコン単結晶ウェーハの製造方法 | |
| JP4370862B2 (ja) | 積層基板の洗浄方法および基板の貼り合わせ方法 | |
| US5970365A (en) | Silicon wafer including amorphous silicon layer formed by PCVD and method of manufacturing wafer | |
| US9217209B2 (en) | Methods for epitaxial silicon growth | |
| JP4120163B2 (ja) | Ｓｉエピタキシャルウェーハの製造方法及びＳｉエピタキシャルウェーハ | |
| JPH1116844A (ja) | エピタキシャルシリコンウェーハの製造方法と素材用ウェーハ | |
| JP4603677B2 (ja) | アニールウェーハの製造方法及びアニールウェーハ | |
| US6576501B1 (en) | Double side polished wafers having external gettering sites, and method of producing same | |
| JP3763629B2 (ja) | エピタキシャルウェ−ハの製造方法 | |
| TW202001988A (zh) | 貼合式soi晶圓的製造方法及貼合式soi晶圓 | |
| JP3359434B2 (ja) | エピタキシャルウェーハの製造方法 | |
| JP3763631B2 (ja) | 薄膜エピタキシャルウェーハの製造方法 | |
| JPH10209055A (ja) | 薄膜エピタキシャルウェ−ハおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080711 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090711 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090711 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100711 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100711 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110711 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120711 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130711 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |