JP3449509B2 - エピタキシャルウェーハの製造方法 - Google Patents
エピタキシャルウェーハの製造方法Info
- Publication number
- JP3449509B2 JP3449509B2 JP24094895A JP24094895A JP3449509B2 JP 3449509 B2 JP3449509 B2 JP 3449509B2 JP 24094895 A JP24094895 A JP 24094895A JP 24094895 A JP24094895 A JP 24094895A JP 3449509 B2 JP3449509 B2 JP 3449509B2
- Authority
- JP
- Japan
- Prior art keywords
- epitaxial
- manufacturing
- epitaxial wafer
- flatness
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Recrystallisation Techniques (AREA)
- Cleaning Or Drying Semiconductors (AREA)
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明はエピタキシャルウ
ェーハの製造方法、詳しくはエピタキシャル層表面の平
坦度を高めたエピタキシャルウェーハの製造方法に関す
る。 【０００２】 【従来の技術】シリコンウェーハの表面粗さは酸化膜耐
圧特性等に影響を及ぼすことが知られている。また、Ｓ
ＯＩ構造のウェーハを張り合わせで作製する際にも、シ
リコンウェーハの表面粗さが大きく影響する。近年、エ
ピタキシャルウェーハを各種デバイスの作製に用いるこ
とが多くなり、その表面平坦度が問題となってきた。 【０００３】従来のエピタキシャルウェーハの製造方法
にあっては、反応室を所定の圧力下で高温度に保持して
例えばＳｉＨ2Ｃｌ2ガスを流し、シリコンウェーハ鏡面
上にエピタキシャル層を所定の厚さに成長させていた。
この成長温度は例えば１０００℃以上であった。 【０００４】 【発明が解決しようとする課題】しかしながら、このよ
うな従来のエピタキシャルウェーハの製造方法にあって
は、高温成長させたエピタキシャル層表面の平坦度が悪
いという課題があった。すなわち、１０００℃以上の高
温でのエピタキシャル成長させたエピタキシャル層表面
の平坦度はＲａ値で０．０５ｎｍ程度であった（ＡＦＭ
測定値）。また、このエピタキシャルウェーハはパーテ
ィクルカウンタで測定したヘイズレベルが高いという欠
点を有していた（パーティクルカウンタ「サーフスキャ
ン」での測定）。このヘイズレベルが高いとその表面粗
さが悪化する傾向となる。 【０００５】また、従来は、このようにしてエピタキシ
ャル成長させた後、このエピタキシャル層表面をＳＣ１
液（ＮＨ4ＯＨ／Ｈ2Ｏ2／Ｈ2Ｏ）で洗浄し、さらに、Ｈ
Ｃｌ液で洗浄していた。パーティクルおよび重金属を除
去するためである。ところが、この一連の洗浄の結果、
エピタキシャル層表面の平坦度をさらに悪化させてい
た。したがって、これらの結果、エピタキシャルウェー
ハ自体の電気特性等を悪化させ、また、張り合わせ等に
不利であった。 【０００６】 【発明の目的】そこで、この発明は、平坦なエピタキシ
ャル面を得ることができるエピタキシャルウェーハの製
造方法を提供することを、その目的としている。また、
この発明は、電気特性が良好となるエピタキシャルウェ
ーハを製造することを、その目的としている。 【０００７】 【課題を解決するための手段】請求項１に記載の発明
は、シリコンウェーハの表面にシリコン層をエピタキシ
ャル成長させたエピタキシャルウェーハの製造方法にお
いて、エピタキシャル成長によりシリコン層を形成した
後、このシリコン層表面をＨＣｌ液のみで洗浄したエピ
タキシャルウェーハの製造方法である。 【０００８】 【作用】請求項１に記載の発明によれば、エピタキシャ
ル成長後の洗浄をＨＣｌ液のみで行うことにより、その
表面の平坦性を維持することができる。よって、その電
気的特性・結晶性などを良好に保持することができる。
なお、エピタキシャル成長温度を低温化することによ
り、エピタキシャル層表面の平坦度をミラー面のそれに
近似させることができる。したがって、従来に比較して
エピタキシャル層表面の平坦度を高めることができ、そ
のヘイズレベルをも低下させることができる。よって、
結晶性を劣化させずに（結晶欠陥を発生させずに）、そ
の電気的特性を高く維持することができる。 【０００９】 【発明の実施の形態】以下、図１、図２には、この発明
の一実施例に係るエピタキシャル成長での成長温度とパ
ーティクルカウンタでのヘイズレベルとの関係、その成
長温度と平坦度（原子間力顕微鏡ＡＦＭの測定値）との
関係をそれぞれ示している。図１に示すように、１００
０℃以上の温度でＨ2アニール処理を施したシリコンウ
ェーハＰＷの鏡面上に、所定温度で所定時間だけエピタ
キシャル成長させた場合について、それぞれのエピタキ
シャルウェーハのヘイズレベルを公知のパーティクルカ
ウンタ「サーフスキャン」で測定した。この場合、ＣＺ
シリコンウェーハＰＷ（エピタキシャル無し）のヘイズ
レベルは０．２４ｐｐｍであった。このときの反応ガス
としてはジクロールシランガス（ＳｉＨ2Ｃｌ2）を用
い、例えば８０Ｔｏｒｒで一定時間保持してエピタキシ
ャル成長させた。この図からわかるように、従来の１０
００℃または１１００℃でのエピタキシャル成長に比較
して、この発明方法である８００℃、８５０℃、９００
℃での成長の場合は、ヘイズレベルが明らかに低下して
いる。ヘイズレベルの低下は表面粗さの改善を示してい
る。この低温でのエピタキシャル成長での反応室の圧力
は、例えば１００Ｔｏｒｒ以下とすることで結晶欠陥等
の発生を防止することができる。 【００１０】図２には各成長温度でエピタキシャル成長
させた場合のエピタキシャル層表面の平坦度をＡＦＭ測
定でのＲａ値で示している。上記８００℃の成長面で
は、０．０３１ｎｍである。これに対して１０００℃
（比較例）では０．０５１ｎｍである。このように低温
度でのエピタキシャル成長によりエピタキシャル層表面
の平坦度は改善されることは明らかである。 【００１１】図３にはこの発明の他の実施例としてエピ
タキシャル成長後の洗浄条件とその表面平坦度との関係
を示している。この実施例では、洗浄条件と表面平坦度
との関係を明らかにしている。すなわち、エピタキシャ
ル成長後（Ａｓ ｅｐｉ）のＡＦＭ測定値に対して、Ｓ
Ｃ１（ｓｔａｎｄａｒｄ ｃｌｅａｎｉｎｇ １）液で
の洗浄、ＨＣｌ液での洗浄を連続して行った場合のそれ
は、各温度（エピタキシャル成長温度が１０８０℃、８
００℃）でＲａ値が高くなっている。これに対して、こ
の実施例で示すエピタキシャル後の洗浄条件をＨＣｌ液
でのみ行った場合は、Ｒａ値はＡｓ ｅｐｉの場合とほ
ぼ同じである。例えば１０８０℃ではＨＣ１のみのＲａ
値は０．０５５ｎｍ、８００℃では０．０３７ｎｍであ
る。また、Ａｓ ｅｐｉのそれは、１０８０℃で０．０
５０ｎｍ、８００℃では０．０３１ｎｍである。 【００１２】図４にはこのような条件で洗浄した場合の
ＴＤＤＢ（Ｔｉｍｅ Ｄｅｐｅｎｄｅｎｔ Ｄｉｅｌｅ
ｃｔｒｉｃ Ｂｒｅａｋｄｏｗｎ）特性を示している。
この実施例に係る「ＨＣｌ洗浄のみ」の場合が、従来の
「ＳＣ１洗浄＋ＨＣｌ洗浄」の場合よりもＱBDが改善さ
れている。このようにエピタキシャルウェーハの電気的
特性も改善されることとなる。 【００１３】 【発明の効果】この発明によれば、エピタキシャルウェ
ーハのエピタキシャル面の平坦度を高めることができ
る。よって、エピタキシャルウェーハの電気的特性、結
晶性を良好に保つことができる。デバイスプロセスでの
収率などに好影響を与えることができる。
ェーハの製造方法、詳しくはエピタキシャル層表面の平
坦度を高めたエピタキシャルウェーハの製造方法に関す
る。 【０００２】 【従来の技術】シリコンウェーハの表面粗さは酸化膜耐
圧特性等に影響を及ぼすことが知られている。また、Ｓ
ＯＩ構造のウェーハを張り合わせで作製する際にも、シ
リコンウェーハの表面粗さが大きく影響する。近年、エ
ピタキシャルウェーハを各種デバイスの作製に用いるこ
とが多くなり、その表面平坦度が問題となってきた。 【０００３】従来のエピタキシャルウェーハの製造方法
にあっては、反応室を所定の圧力下で高温度に保持して
例えばＳｉＨ2Ｃｌ2ガスを流し、シリコンウェーハ鏡面
上にエピタキシャル層を所定の厚さに成長させていた。
この成長温度は例えば１０００℃以上であった。 【０００４】 【発明が解決しようとする課題】しかしながら、このよ
うな従来のエピタキシャルウェーハの製造方法にあって
は、高温成長させたエピタキシャル層表面の平坦度が悪
いという課題があった。すなわち、１０００℃以上の高
温でのエピタキシャル成長させたエピタキシャル層表面
の平坦度はＲａ値で０．０５ｎｍ程度であった（ＡＦＭ
測定値）。また、このエピタキシャルウェーハはパーテ
ィクルカウンタで測定したヘイズレベルが高いという欠
点を有していた（パーティクルカウンタ「サーフスキャ
ン」での測定）。このヘイズレベルが高いとその表面粗
さが悪化する傾向となる。 【０００５】また、従来は、このようにしてエピタキシ
ャル成長させた後、このエピタキシャル層表面をＳＣ１
液（ＮＨ4ＯＨ／Ｈ2Ｏ2／Ｈ2Ｏ）で洗浄し、さらに、Ｈ
Ｃｌ液で洗浄していた。パーティクルおよび重金属を除
去するためである。ところが、この一連の洗浄の結果、
エピタキシャル層表面の平坦度をさらに悪化させてい
た。したがって、これらの結果、エピタキシャルウェー
ハ自体の電気特性等を悪化させ、また、張り合わせ等に
不利であった。 【０００６】 【発明の目的】そこで、この発明は、平坦なエピタキシ
ャル面を得ることができるエピタキシャルウェーハの製
造方法を提供することを、その目的としている。また、
この発明は、電気特性が良好となるエピタキシャルウェ
ーハを製造することを、その目的としている。 【０００７】 【課題を解決するための手段】請求項１に記載の発明
は、シリコンウェーハの表面にシリコン層をエピタキシ
ャル成長させたエピタキシャルウェーハの製造方法にお
いて、エピタキシャル成長によりシリコン層を形成した
後、このシリコン層表面をＨＣｌ液のみで洗浄したエピ
タキシャルウェーハの製造方法である。 【０００８】 【作用】請求項１に記載の発明によれば、エピタキシャ
ル成長後の洗浄をＨＣｌ液のみで行うことにより、その
表面の平坦性を維持することができる。よって、その電
気的特性・結晶性などを良好に保持することができる。
なお、エピタキシャル成長温度を低温化することによ
り、エピタキシャル層表面の平坦度をミラー面のそれに
近似させることができる。したがって、従来に比較して
エピタキシャル層表面の平坦度を高めることができ、そ
のヘイズレベルをも低下させることができる。よって、
結晶性を劣化させずに（結晶欠陥を発生させずに）、そ
の電気的特性を高く維持することができる。 【０００９】 【発明の実施の形態】以下、図１、図２には、この発明
の一実施例に係るエピタキシャル成長での成長温度とパ
ーティクルカウンタでのヘイズレベルとの関係、その成
長温度と平坦度（原子間力顕微鏡ＡＦＭの測定値）との
関係をそれぞれ示している。図１に示すように、１００
０℃以上の温度でＨ2アニール処理を施したシリコンウ
ェーハＰＷの鏡面上に、所定温度で所定時間だけエピタ
キシャル成長させた場合について、それぞれのエピタキ
シャルウェーハのヘイズレベルを公知のパーティクルカ
ウンタ「サーフスキャン」で測定した。この場合、ＣＺ
シリコンウェーハＰＷ（エピタキシャル無し）のヘイズ
レベルは０．２４ｐｐｍであった。このときの反応ガス
としてはジクロールシランガス（ＳｉＨ2Ｃｌ2）を用
い、例えば８０Ｔｏｒｒで一定時間保持してエピタキシ
ャル成長させた。この図からわかるように、従来の１０
００℃または１１００℃でのエピタキシャル成長に比較
して、この発明方法である８００℃、８５０℃、９００
℃での成長の場合は、ヘイズレベルが明らかに低下して
いる。ヘイズレベルの低下は表面粗さの改善を示してい
る。この低温でのエピタキシャル成長での反応室の圧力
は、例えば１００Ｔｏｒｒ以下とすることで結晶欠陥等
の発生を防止することができる。 【００１０】図２には各成長温度でエピタキシャル成長
させた場合のエピタキシャル層表面の平坦度をＡＦＭ測
定でのＲａ値で示している。上記８００℃の成長面で
は、０．０３１ｎｍである。これに対して１０００℃
（比較例）では０．０５１ｎｍである。このように低温
度でのエピタキシャル成長によりエピタキシャル層表面
の平坦度は改善されることは明らかである。 【００１１】図３にはこの発明の他の実施例としてエピ
タキシャル成長後の洗浄条件とその表面平坦度との関係
を示している。この実施例では、洗浄条件と表面平坦度
との関係を明らかにしている。すなわち、エピタキシャ
ル成長後（Ａｓ ｅｐｉ）のＡＦＭ測定値に対して、Ｓ
Ｃ１（ｓｔａｎｄａｒｄ ｃｌｅａｎｉｎｇ １）液で
の洗浄、ＨＣｌ液での洗浄を連続して行った場合のそれ
は、各温度（エピタキシャル成長温度が１０８０℃、８
００℃）でＲａ値が高くなっている。これに対して、こ
の実施例で示すエピタキシャル後の洗浄条件をＨＣｌ液
でのみ行った場合は、Ｒａ値はＡｓ ｅｐｉの場合とほ
ぼ同じである。例えば１０８０℃ではＨＣ１のみのＲａ
値は０．０５５ｎｍ、８００℃では０．０３７ｎｍであ
る。また、Ａｓ ｅｐｉのそれは、１０８０℃で０．０
５０ｎｍ、８００℃では０．０３１ｎｍである。 【００１２】図４にはこのような条件で洗浄した場合の
ＴＤＤＢ（Ｔｉｍｅ Ｄｅｐｅｎｄｅｎｔ Ｄｉｅｌｅ
ｃｔｒｉｃ Ｂｒｅａｋｄｏｗｎ）特性を示している。
この実施例に係る「ＨＣｌ洗浄のみ」の場合が、従来の
「ＳＣ１洗浄＋ＨＣｌ洗浄」の場合よりもＱBDが改善さ
れている。このようにエピタキシャルウェーハの電気的
特性も改善されることとなる。 【００１３】 【発明の効果】この発明によれば、エピタキシャルウェ
ーハのエピタキシャル面の平坦度を高めることができ
る。よって、エピタキシャルウェーハの電気的特性、結
晶性を良好に保つことができる。デバイスプロセスでの
収率などに好影響を与えることができる。
【図面の簡単な説明】
【図１】この発明の一実施例に係るエピタキシャルウェ
ーハの製造方法によるエピタキシャル成長温度とパーテ
ィクルカウンタのヘイズレベルとの関係を示すグラフで
ある。 【図２】この発明の一実施例に係るエピタキシャルウェ
ーハの製造方法によるエピタキシャル成長温度と平坦度
との関係を示すグラフである。 【図３】この発明の他の実施例に係るエピタキシャルウ
ェーハの製造方法による成長後の洗浄と平坦度との関係
を示すグラフである。 【図４】この発明の他の実施例に係るエピタキシャルウ
ェーハの製造方法によるエピタキシャル成長後の処理の
違いによるＴＤＤＢ特性を示すグラフである。
ーハの製造方法によるエピタキシャル成長温度とパーテ
ィクルカウンタのヘイズレベルとの関係を示すグラフで
ある。 【図２】この発明の一実施例に係るエピタキシャルウェ
ーハの製造方法によるエピタキシャル成長温度と平坦度
との関係を示すグラフである。 【図３】この発明の他の実施例に係るエピタキシャルウ
ェーハの製造方法による成長後の洗浄と平坦度との関係
を示すグラフである。 【図４】この発明の他の実施例に係るエピタキシャルウ
ェーハの製造方法によるエピタキシャル成長後の処理の
違いによるＴＤＤＢ特性を示すグラフである。
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平５−217981（ＪＰ，Ａ)
特開 平３−273629（ＪＰ，Ａ)
特開 平１−96923（ＪＰ，Ａ)
特開 昭64−41212（ＪＰ，Ａ)
特開 平１−265525（ＪＰ，Ａ)
特開 平４−122023（ＪＰ，Ａ)
実開 平１−65871（ＪＰ，Ｕ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/20
H01L 21/205
H01L 21/304
Claims (1)
- (57)【特許請求の範囲】 【請求項１】 シリコンウェーハの表面にシリコン層を
エピタキシャル成長させたエピタキシャルウェーハの製
造方法において、 エピタキシャル成長によりシリコン層を形成した後、こ
のシリコン層表面をＨＣｌ液のみで洗浄したエピタキシ
ャルウェーハの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24094895A JP3449509B2 (ja) | 1995-08-25 | 1995-08-25 | エピタキシャルウェーハの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24094895A JP3449509B2 (ja) | 1995-08-25 | 1995-08-25 | エピタキシャルウェーハの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0963956A JPH0963956A (ja) | 1997-03-07 |
| JP3449509B2 true JP3449509B2 (ja) | 2003-09-22 |
Family
ID=17067041
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24094895A Expired - Fee Related JP3449509B2 (ja) | 1995-08-25 | 1995-08-25 | エピタキシャルウェーハの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3449509B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6217650B1 (en) | 1998-06-16 | 2001-04-17 | Komatsu Electronic Metals Co., Ltd. | Epitaxial-wafer fabricating process |
| KR100323061B1 (ko) * | 1999-08-24 | 2002-02-07 | 이 창 세 | 실리콘 웨이퍼 표면과 표면 근처의 결정결함 감소 방법 |
| JP4016371B2 (ja) | 1999-11-10 | 2007-12-05 | 信越半導体株式会社 | シリコンエピタキシャルウェーハの製造方法 |
| KR100347141B1 (ko) * | 2000-01-05 | 2002-08-03 | 주식회사 하이닉스반도체 | 에피택셜 실리콘 웨이퍼 제조 방법 |
| JP5017950B2 (ja) * | 2005-09-21 | 2012-09-05 | 株式会社Ｓｕｍｃｏ | エピタキシャル成長装置の温度管理方法 |
| US8420514B2 (en) * | 2009-07-16 | 2013-04-16 | Sumco Corporation | Epitaxial silicon wafer and method for manufacturing same |
| JP6221928B2 (ja) * | 2014-05-13 | 2017-11-01 | 株式会社Sumco | 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法 |
| JP5783312B1 (ja) | 2014-09-18 | 2015-09-24 | 株式会社Sumco | エピタキシャルシリコンウェーハの製造方法及び気相成長装置 |
| JP6432497B2 (ja) * | 2015-12-10 | 2018-12-05 | 信越半導体株式会社 | 研磨方法 |
-
1995
- 1995-08-25 JP JP24094895A patent/JP3449509B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0963956A (ja) | 1997-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6165872A (en) | Semiconductor device and its manufacturing method | |
| JP5018066B2 (ja) | 歪Ｓｉ基板の製造方法 | |
| US6995077B2 (en) | Epitaxially coated semiconductor wafer and process for producing it | |
| JP3449509B2 (ja) | エピタキシャルウェーハの製造方法 | |
| JP5212472B2 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| JPH0648686B2 (ja) | ゲッタリング能力の優れたシリコンウェーハおよびその製造方法 | |
| JPH0817163B2 (ja) | エピタキシャルウェーハの製造方法 | |
| JP3454033B2 (ja) | シリコンウェーハおよびその製造方法 | |
| JP3085184B2 (ja) | Ｓｏｉ基板及びその製造方法 | |
| JP3714509B2 (ja) | 薄膜エピタキシャルウェーハの製造方法 | |
| JP4370862B2 (ja) | 積層基板の洗浄方法および基板の貼り合わせ方法 | |
| JPH09148336A (ja) | シリコン半導体基板及びその製造方法 | |
| KR870000315B1 (ko) | 반도체 기판재료 및 전자디바이스의 제조방법 | |
| JPH09266212A (ja) | シリコンウエーハおよびその製造方法 | |
| JP4603677B2 (ja) | アニールウェーハの製造方法及びアニールウェーハ | |
| JPH1116844A (ja) | エピタキシャルシリコンウェーハの製造方法と素材用ウェーハ | |
| EP0592671A1 (en) | Silicon wafer and its cleaning method | |
| JP3763629B2 (ja) | エピタキシャルウェ−ハの製造方法 | |
| JP3359434B2 (ja) | エピタキシャルウェーハの製造方法 | |
| JP3188810B2 (ja) | シリコンウェーハの製造方法 | |
| JP2004214492A (ja) | シリコンウエハの清浄化方法 | |
| JPH10209055A (ja) | 薄膜エピタキシャルウェ−ハおよびその製造方法 | |
| KR20050032837A (ko) | 에피택셜 웨이퍼의 제조방법 | |
| JP3763631B2 (ja) | 薄膜エピタキシャルウェーハの製造方法 | |
| JPH09199379A (ja) | 高品位エピタキシャルウエハ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080711 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090711 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090711 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100711 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100711 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110711 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120711 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130711 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |