KR100323061B1 - 실리콘 웨이퍼 표면과 표면 근처의 결정결함 감소 방법 - Google Patents
실리콘 웨이퍼 표면과 표면 근처의 결정결함 감소 방법 Download PDFInfo
- Publication number
- KR100323061B1 KR100323061B1 KR1019990035154A KR19990035154A KR100323061B1 KR 100323061 B1 KR100323061 B1 KR 100323061B1 KR 1019990035154 A KR1019990035154 A KR 1019990035154A KR 19990035154 A KR19990035154 A KR 19990035154A KR 100323061 B1 KR100323061 B1 KR 100323061B1
- Authority
- KR
- South Korea
- Prior art keywords
- silicon wafer
- silicon
- crystal
- heat treatment
- wafer
- Prior art date
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 36
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 36
- 239000010703 silicon Substances 0.000 title claims abstract description 36
- 230000007547 defect Effects 0.000 title claims abstract description 30
- 238000000034 method Methods 0.000 title claims description 18
- 239000013078 crystal Substances 0.000 claims abstract description 40
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 20
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 14
- 239000001257 hydrogen Substances 0.000 claims abstract description 11
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 4
- 238000010438 heat treatment Methods 0.000 claims description 30
- 230000000630 rising effect Effects 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 6
- 239000004065 semiconductor Substances 0.000 abstract description 5
- 235000012431 wafers Nutrition 0.000 description 26
- 239000002245 particle Substances 0.000 description 4
- 238000001816 cooling Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
단결정 실리콘의 결정 성장시 형성되는 결정결함을 경제적인 방법으로 간단히 최소화할 수 있도록 하기 위하여, 결정 성장에 의해 다결정 실리콘으로부터 단결정 실리콘인 잉곳을 형성하고, 잉곳을 슬라이싱 가공하여 웨이퍼를 형성한 후, 거울면 가공한 실리콘웨이퍼를 빠른 열처리 장비에서 1100℃ 내지 1170℃의 온도에서 30초 내지 10분의 시간 동안 수소 분위기 열처리하여 결정 성장시에 형성되는 결정결함을 효과적으로 저감할 수 있으므로 실리콘웨이퍼의 품질을 향상시킬 수 있을 뿐만 아니라 반도체 소자 제조시 실리콘웨이퍼의 결정결함에 의한 수율 감소를 최소화하여 반도체 소자 제조 공정의 수율을 향상시킨다.
Description
본 발명은 실리콘웨이퍼를 제조하는 방법에 관한 것으로, 더욱 상세하게는 실리콘웨이퍼의 제조 방법 중 실리콘웨이퍼의 표면과 표면 근처에 형성되는 결정결함(grown-in defects)을 감소시키는 방법에 관한 것이다.
현재 ULSI(ultra large scale intergrated circuit) 소자의 집적도가 증가함에 따라 단결정 실리콘의 결정 성장시 형성되는 결정결함에 대한 연구가 활발히 진행되고 있으며, 결정결함을 최소화함으로써 반도체 소자의 수율을 향상시키기 위한 노력이 한창 진행중이다.
그리고, 단결정 실리콘의 결정 성장시 형성되는 결정결함을 감소시키기 위한 방법으로는 단결정 실리콘인 잉곳(ingot) 성장시 결정결함을 최소화하는 방법과 웨이퍼 처리 공정에서 결정 성장시 형성된 결정결함을 줄이는 방법, 웨이퍼 위에 결정결함이 없는 에피택셜(epitaxial)층을 형성하는 방법 등이 개발되거나 개발중에 있다.
이러한 실리콘웨이퍼 내에 존재하는 결정결함은 쵸크랄스키(czochralski) 성장 방법에서는 필연적으로 형성되는 결함으로써 종래에는 쵸크랄스키 성장 방법에 의한 단결정 실리콘의 결정 성장시 주요한 요인인 성장(pulling) 속도, 냉각(cooling) 속도 및 그와 관련한 주요 인자들을 변경하면서 결정 성장시 형성되는 결정결함을 최소화하는 데 주력하였다.
그러나, 이러한 방법은 많은 비용이 소모되는 것은 물론이고 결정결함이 없는 단결정 실리콘 결정을 얻었다고 해도 잉곳에서 결정결함이 없는 영역이 좁아서 단결정 실리콘의 결정 성장 수율은 현저히 낮은 수준이며 경제성에도 문제가 대두되고 있다.
본 발명은 이와 같은 문제점을 해결하기 위한 것으로, 그 목적은 단결정 실리콘의 결정 성장시 형성되는 결정결함을 경제적인 방법으로 간단히 최소화할 수 있도록 하는 실리콘웨이퍼 표면과 표면 근처의 결정결함 감소 방법을 제공하는 데 있다.
상기와 같은 목적을 달성하기 위하여, 본 발명은 거울면 가공(polished)된 실리콘웨이퍼를 수소(H2) 분위기에서 열처리하는 것을 특징으로 한다.
이때, 수소 분위기 열처리의 열처리 온도는 1100℃ 내지 1170℃ 정도로 하며, 열처리 시간은 30초 내지 10분 정도로 하는 것이 바람직하다.
또한, 수소 분위기 열처리는 빠른 열처리 장치에서 3.0℃/초 내지 4.0℃/초로 온도를 상승시키며, 4.0℃/초 내지 5.0℃/초로 온도를 하강시키는 것이 바람직하다.
이하, 본 발명에 따른 바람직한 일 실시예를 설명한다.
쵸크랄스키 성장 방법에 의해 단결정 실리콘을 결정 성장하기 위하여 다결정 실리콘 시편(seed)(씨 결정(seed crystal))을 석영 도가니속에서 다결정 실리콘이 융점인 1415℃까지 가열한다. 그리고, 실리콘의 온도가 안정되면 실리콘 시편이 부착된 암을 천천히 하강하여 용융 실리콘의 표면에 닿게 한다. 이후, 씨 결정의 아래 부분이 용융 실리콘 속에서 녹기 시작하면 실리콘을 지지하는 로드를 상승시킨다. 이때, 씨 결정을 용융 실리콘으로부터 천천히 끄집어 내면 씨 결정에 붙은 용융 실리콘이 응고되면서 씨 결정과 동일한 결정 구조를 가지게 된다. 이런 과정에서 도가니와 로드의 회전 속도 및 도가니의 온도를 적절히 조절하여 균일한 직경의 단결정 실리콘인 잉곳을 얻는다.
그리고, 잉곳을 슬라이싱(slicing) 공정에 의해 얇게 절단하여 단결정 실리콘웨이퍼를 형성하고, 거울면 가공에 의해 단결정 실리콘웨이퍼의 표면을 연마한다.
이후, 쵸크랄스키 성장 방법에 의한 단결정 실리콘의 결정 성장시 형성된 결정결함을 최소화하기 위하여 실리콘웨이퍼를 빠른 열처리 장치에 장입하여 수소 가스 분위기에서 열처리한다.
이때, 실리콘웨이퍼의 수소 가스 분위기 열처리는 1100℃ 내지 1170℃ 정도의 온도에서 30초 내지 10분 정도의 시간 동안 실시한다. 그리고, 열처리시의 온도상승율은 3.0℃/초 내지 4.0℃/초로 하며, 온도 하강율은 4.0℃/초 내지 5.0℃/초로 실시한다.
그리고, 본 발명에 따라 거울면 가공된 실리콘웨이퍼를 수소 분위기에서 열처리하였을 경우, 실리콘웨이퍼의 표면 및 표면 근처에서 측정된 결정결함을 표 1, 표 2, 표 3에 나타내었다.
결정결함 측정을 위하여 6인치 P형 보론이 도핑된 (100) 결정 방향의 실리콘웨이퍼를 사용하였으며, 수소 가스 분위기 열처리를 위하여 빠른 열처리 장비인 에피택셜 반응기를 사용하였다.
그리고, 열처리 온도는 1130℃로 고정하고 열처리 시간은 0, 5, 10분으로 설정하였으며, 열처리를 위한 온도 상승율은 3.3℃/초로 설정하고 온도 하강율은 4.6℃/초로 설정하였다.
먼저, 표 1은 파티클(particle) 측정기를 이용하여 수소 분위기 열처리 전후의 실리콘웨이퍼 표면에서 측정된 COP(crystal originated particle)를 포함한 파티클의 개수를 나타낸것이다.
| 구 분 | 열처리 전 | 열처리 후 | |
| COP | 0.10 ~ 0.12 ㎛ | 795 ~ 4212 ea | 5 ~ 12 ea |
| 0.12 ~ 0.14 ㎛ | 121 ~ 232 ea | 0 ~ 1 ea | |
| 0.14 ~ 0.16 ㎛ | 16 ~ 32 ea | 0 ~ 1 ea | |
| 0.16 ~ 0.18 ㎛ | 1 ~ 8 ea | 0 ~ 1 ea | |
| 0.18 ~ 0.20 ㎛ | 0 ~ 2 ea | 0 ~ 1 ea | |
| 0.20 ~ 0.30 ㎛ | 14 ~ 62 ea | 3 ~ 24 ea | |
| 0.30 ㎛ ~ | 1 ~ 48 ea | 1 ~ 6 ea |
표 1에서 수소 가스 분위기에서 열처리를 하지 않았을 경우보다 수소 가스분위기에서 열처리를 하였을 경우 실리콘웨이퍼 표면에서 측정되는 COP를 포함하는 파티클이 현저히 감소함을 알 수 있다.
그리고, 표 2는 DSOD(directed surface oxide defect) 측정 장비를 이용하여 수소 분위기 열처리 전후의 실리콘웨이퍼 표면에서 측정된 결함의 개수를 나타낸 것이다.
| 구 분 | 열처리 전 | 열처리 후 |
| DSOD | 1027 ea | 293 ~ 498 ea |
표 2에서 수소 가스 분위기에서 열처리를 하지 않았을 경우보다 수소 가스 분위기에서 열처리를 하였을 경우 실리콘웨이퍼 표면에서 측정되는 결함의 개수가 현저히 감소함을 알 수 있다.
그리고, 표 3은 BMD(bulk micro defect) 측정 장비를 이용하여 수소 분위기 열처리 전후의 실리콘웨이퍼 표면으로 5㎛ 깊이까지의 NSMD(near surface micro defect)을 측정한 개수를 나타낸 것이다.
| 구 분 | 열처리 전 | 열처리 후 | |
| NSMD | 0 mm | 1.01 ~ 2.13 E7 ea/㎤ | 0.53 ~ 4.27 E6 ea/㎤ |
| 35 mm | 0.80 ~ 1.87 E7 ea/㎤ | 1.07 ~ 4.80 E6 ea/㎤ | |
| 70 mm | 1.92 ~ 2.24 E7 ea/㎤ | 1.07 ~ 15.5 E6 ea/㎤ | |
| 평균 | 1.44 ~ 1.97 E7 ea/㎤ | 1.24 ~ 7.64 E6 ea/㎤ |
표 3에서 수소 가스 분위기에서 열처리를 하지 않았을 경우보다 수소 가스 분위기에서 열처리를 하였을 경우 실리콘웨이퍼 표면 근처에서 측정되는 결함(NSMD)이 현저히 감소함을 알 수 있다.
이러한 표 1과 표 2, 표 3을 통해 알 수 있는 바와 같이, 거울면 가공된 실리콘웨이퍼를 본 발명에 따라 수소 가스 분위기에서 열처리함으로써 실리콘웨이퍼 표면 뿐만 아니라 표면 근처의 결정결함을 효과적으로 감소시킬 수 있다.
이와 같이 본 발명은 거울면 가공된 실리콘웨이퍼를 수소 분위기에서 열처리하여 결정 성장시에 형성되는 결정결함을 효과적으로 저감할 수 있으므로 실리콘웨이퍼의 품질을 향상시킬 수 있을 뿐만 아니라 반도체 소자 제조시 실리콘웨이퍼의 결정결함에 의한 수율 감소를 최소화하여 반도체 소자 제조 공정의 수율을 향상시킬 수 있다.
Claims (4)
- (정정) 결정 성장에 의해 다결정 실리콘으로부터 단결정 실리콘인 잉곳을 형성하고, 잉곳을 슬라이싱 가공하여 웨이퍼를 형성한 후, 웨이퍼를 거울면 가공하여 실리콘웨이퍼를 제조하는 방법에 있어서,상기 거울면 가공된 실리콘웨이퍼를 수소 분위기에서 1100℃ 내지 1170℃의 온도에서 30초 내지 10분의 시간 동안 열처리하고, 상기 열처리는 3.0℃/초 내지 4.0℃/초의 온도 상승률과 4.0℃/초 내지 5.0℃/초의 온도 하강율로 수행하는 것을 특징으로 하는 실리콘웨이퍼 표면과 표면 근처의 결정결함 감소 방법.
- (정정) 제 1 항에 있어서, 상기 수소 분위기 열처리는 빠른 열처리 장비에서 수행하는 것을 특징으로 하는 실리콘웨이퍼 표면과 표면 근처의 결정결함 감소 방법.
- (삭제)
- (삭제)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990035154A KR100323061B1 (ko) | 1999-08-24 | 1999-08-24 | 실리콘 웨이퍼 표면과 표면 근처의 결정결함 감소 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990035154A KR100323061B1 (ko) | 1999-08-24 | 1999-08-24 | 실리콘 웨이퍼 표면과 표면 근처의 결정결함 감소 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010018966A KR20010018966A (ko) | 2001-03-15 |
| KR100323061B1 true KR100323061B1 (ko) | 2002-02-07 |
Family
ID=19608440
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990035154A KR100323061B1 (ko) | 1999-08-24 | 1999-08-24 | 실리콘 웨이퍼 표면과 표면 근처의 결정결함 감소 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100323061B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101728454B1 (ko) | 2015-07-24 | 2017-04-19 | 홍순용 | 전기 배선용 단자대 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960019592A (ko) * | 1994-11-28 | 1996-06-17 | 김주용 | 웨이퍼에서의 불순물 농도 감소 방법 |
| KR960026484A (ko) * | 1994-12-28 | 1996-07-22 | 김주용 | 웨이퍼 형성방법 |
| JPH0963956A (ja) * | 1995-08-25 | 1997-03-07 | Mitsubishi Materials Shilicon Corp | エピタキシャルウェーハの製造方法 |
| JPH10209055A (ja) * | 1997-01-24 | 1998-08-07 | Mitsubishi Materials Shilicon Corp | 薄膜エピタキシャルウェ−ハおよびその製造方法 |
| KR19980040788A (ko) * | 1996-11-29 | 1998-08-17 | 김광호 | 반도체 웨이퍼 열처리방법 및 이에 따라 형성된 반도체 웨이퍼 |
-
1999
- 1999-08-24 KR KR1019990035154A patent/KR100323061B1/ko not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960019592A (ko) * | 1994-11-28 | 1996-06-17 | 김주용 | 웨이퍼에서의 불순물 농도 감소 방법 |
| KR960026484A (ko) * | 1994-12-28 | 1996-07-22 | 김주용 | 웨이퍼 형성방법 |
| JPH0963956A (ja) * | 1995-08-25 | 1997-03-07 | Mitsubishi Materials Shilicon Corp | エピタキシャルウェーハの製造方法 |
| KR19980040788A (ko) * | 1996-11-29 | 1998-08-17 | 김광호 | 반도체 웨이퍼 열처리방법 및 이에 따라 형성된 반도체 웨이퍼 |
| JPH10209055A (ja) * | 1997-01-24 | 1998-08-07 | Mitsubishi Materials Shilicon Corp | 薄膜エピタキシャルウェ−ハおよびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010018966A (ko) | 2001-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5072460B2 (ja) | 半導体用シリコンウエハ、およびその製造方法 | |
| EP1811065B1 (en) | Use of a single crystal silicon wafer for insulated gate bipolar transistors | |
| KR100801672B1 (ko) | 실리콘 단결정 웨이퍼 및 그 제조방법 | |
| USRE45238E1 (en) | Silicon wafer and method of manufacturing the same | |
| US8920560B2 (en) | Method for manufacturing epitaxial wafer | |
| JP3624827B2 (ja) | シリコン単結晶の製造方法 | |
| US7837791B2 (en) | Silicon single crystal wafer for particle monitor | |
| WO2001027362A1 (fr) | Microplaquette epitaxiale, silicium monocristallin a cet effet, procede de production et d'evaluation | |
| KR20070069040A (ko) | 어닐링된 웨이퍼 및 어닐링된 웨이퍼의 제조 방법 | |
| US6902618B2 (en) | Silicon single crystal wafer having void denuded zone on the surface and diameter of above 300 mm and its production method | |
| US6273944B1 (en) | Silicon wafer for hydrogen heat treatment and method for manufacturing the same | |
| KR101532154B1 (ko) | 어닐링 웨이퍼를 제조하는 방법 | |
| KR100526427B1 (ko) | 실리콘 반도체기판 및 그 제조방법 | |
| JPH11322490A (ja) | シリコン単結晶ウエ―ハの製造方法およびシリコン単結晶ウエ―ハ | |
| US20060191468A1 (en) | Process for producing single crystal | |
| US6709957B2 (en) | Method of producing epitaxial wafers | |
| KR100323061B1 (ko) | 실리콘 웨이퍼 표면과 표면 근처의 결정결함 감소 방법 | |
| JP2005206391A (ja) | シリコン単結晶基板の抵抗率保証方法及びシリコン単結晶基板の製造方法並びにシリコン単結晶基板 | |
| JPH1192283A (ja) | シリコンウエハ及びその製造方法 | |
| JP4154891B2 (ja) | シリコン単結晶の製造方法 | |
| JP2004175620A (ja) | 単結晶の製造方法 | |
| JP3900816B2 (ja) | シリコンウェーハの製造方法 | |
| ITMI20011120A1 (it) | Wafer di silicio aventi distribuzione controllata di difetti, metodi di preparazione degli stessi, ed estrattori czochralski per la fabbrica | |
| JP4683171B2 (ja) | 半導体ウェーハの評価方法 | |
| JP2008222483A (ja) | シリコン単結晶の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130111 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20131223 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20141223 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20151223 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20161227 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20171222 Year of fee payment: 17 |
|
| FPAY | Annual fee payment |
Payment date: 20181226 Year of fee payment: 18 |
|
| EXPY | Expiration of term |