JPH10209055A - 薄膜エピタキシャルウェ−ハおよびその製造方法 - Google Patents
薄膜エピタキシャルウェ−ハおよびその製造方法Info
- Publication number
- JPH10209055A JPH10209055A JP2610397A JP2610397A JPH10209055A JP H10209055 A JPH10209055 A JP H10209055A JP 2610397 A JP2610397 A JP 2610397A JP 2610397 A JP2610397 A JP 2610397A JP H10209055 A JPH10209055 A JP H10209055A
- Authority
- JP
- Japan
- Prior art keywords
- silicon substrate
- cop
- crystal silicon
- single crystal
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【課題】 電気的特性が向上し、かつ製造時の歩留りも
大きい薄膜エピタキシャルウェーハおよびその製造方法
を提供する。 【解決手段 】 ＣＺ基板作製後に表面をＨ2アニール処
理する。ＣＯＰ（０．１３μｍ以上）が表面に存在しな
い。または、ＣＯＰ数が少ない単結晶シリコン基板を作
る。この単結晶基板に減圧でエピタキシャル成長する。
このように単結晶基板をＨ2アニールすることにより、
薄膜エピウェーハの作製後、エピ層表面のＣＯＰが消失
または減少する。よって、ＣＯＰを原因とした単結晶基
板の欠陥が解消されたり小さくなり、薄膜エピウェーハ
の電気的特性の向上が図れ、しかも製造時の歩留りも大
きくなる。
大きい薄膜エピタキシャルウェーハおよびその製造方法
を提供する。 【解決手段 】 ＣＺ基板作製後に表面をＨ2アニール処
理する。ＣＯＰ（０．１３μｍ以上）が表面に存在しな
い。または、ＣＯＰ数が少ない単結晶シリコン基板を作
る。この単結晶基板に減圧でエピタキシャル成長する。
このように単結晶基板をＨ2アニールすることにより、
薄膜エピウェーハの作製後、エピ層表面のＣＯＰが消失
または減少する。よって、ＣＯＰを原因とした単結晶基
板の欠陥が解消されたり小さくなり、薄膜エピウェーハ
の電気的特性の向上が図れ、しかも製造時の歩留りも大
きくなる。
Description
【０００１】
【発明の属する技術分野】この発明は、電気的特性が向
上し、かつ製造時の歩留りも大きい薄膜エピタキシャル
ウェーハおよびその製造方法に関する。
上し、かつ製造時の歩留りも大きい薄膜エピタキシャル
ウェーハおよびその製造方法に関する。
【０００２】
【従来の技術】例えばＣＺ法（Ｃｚｏｃｈｒａｌｓｋｉ
）により作製されたシリコンウェーハにあっては、小
さく高密度の欠陥や、大きく低密度の欠陥のいずれかが
存在していた。これらの欠陥は、鏡面研磨後のアンモニ
ア系洗浄において、その表面に、結晶に起因する凹みで
あるＣＯＰ（Ｃｒｙｓｔａｌ ＯｒｉｇｉｎａｔｅｄＰ
ａｒｔｉｃｌｅ ）となって現れる。このＣＯＰはパー
ティクルカウンタで検出することができる。そして、こ
の欠陥によりシリコンウェーハの電気的特性が損なわれ
ていた。また、その結果として、シリコンウェーハの製
造における歩留りが低下していた。
）により作製されたシリコンウェーハにあっては、小
さく高密度の欠陥や、大きく低密度の欠陥のいずれかが
存在していた。これらの欠陥は、鏡面研磨後のアンモニ
ア系洗浄において、その表面に、結晶に起因する凹みで
あるＣＯＰ（Ｃｒｙｓｔａｌ ＯｒｉｇｉｎａｔｅｄＰ
ａｒｔｉｃｌｅ ）となって現れる。このＣＯＰはパー
ティクルカウンタで検出することができる。そして、こ
の欠陥によりシリコンウェーハの電気的特性が損なわれ
ていた。また、その結果として、シリコンウェーハの製
造における歩留りが低下していた。
【０００３】このことは、研磨後のシリコンウェーハの
表面に、１０００℃前後の高温下で、エピタキシャル層
（以下、エピタキシャルをエピと略す場合がある）を、
エピタキシャル成長させるエピタキシャルウェーハにつ
いても、同様であった。すなわち、エピタキシャル成長
では、基板であるシリコンウェーハの表面の形状を倣っ
て、エピタキシャル層の成長が行なわれる。このため、
シリコンウェーハの表面にできた凹みは、エピタキシャ
ル層の表面にも転写される。ところで、ＭＯＳ用エピタ
キシャルウェーハの場合には、一般的にシリコンウェー
ハの表面に、エピタキシャル層を２μｍ以上の厚さで常
圧エピタキシャル成長すると、エピタキシャル層の表面
にＣＯＰが残りにくいことが知られている。これは、比
較的厚くエピタキシャル成長させることにより、シリコ
ンウェーハの表面凹みが、その成長につれて徐々に消失
するからである。
表面に、１０００℃前後の高温下で、エピタキシャル層
（以下、エピタキシャルをエピと略す場合がある）を、
エピタキシャル成長させるエピタキシャルウェーハにつ
いても、同様であった。すなわち、エピタキシャル成長
では、基板であるシリコンウェーハの表面の形状を倣っ
て、エピタキシャル層の成長が行なわれる。このため、
シリコンウェーハの表面にできた凹みは、エピタキシャ
ル層の表面にも転写される。ところで、ＭＯＳ用エピタ
キシャルウェーハの場合には、一般的にシリコンウェー
ハの表面に、エピタキシャル層を２μｍ以上の厚さで常
圧エピタキシャル成長すると、エピタキシャル層の表面
にＣＯＰが残りにくいことが知られている。これは、比
較的厚くエピタキシャル成長させることにより、シリコ
ンウェーハの表面凹みが、その成長につれて徐々に消失
するからである。
【０００４】
【発明が解決しようとする課題】しかしながら、このこ
とは、エピタキシャルウェーハのうちでも実際に実験が
行なわれたＭＯＳ用のエピタキシャルウェーハに限って
判明しているだけである。しかも、このようなＣＯＰの
消失調査は、減圧下でエピタキシャル成長されるＢｉ−
ＣＭＯＳ用エピタキシャルウェーハや、高集積化に伴う
ラッチアップ対策として、エピタキシャル層を薄膜化す
るという命題がある高性能ロジック用エピタキシャルウ
ェーハに対しては、その評価がなされていなかった。例
えばＢｉ−ＣＭＯＳ用薄膜エピタキシャルウェーハは埋
め込み層があるためパーティクルカウンタによる評価が
できないからである。そこで、本願発明者らは、このも
のについて、実際に評価実験を行なった。この結果、減
圧下で薄膜のエピタキシャル層をエピタキシャル成長さ
せると、前述したようにシリコンウェーハ側より表面の
凹みが転写され、エピタキシャル層の表面にＣＯＰが高
密度で現れることがわかった。以下、この実験データに
ついて説明する。
とは、エピタキシャルウェーハのうちでも実際に実験が
行なわれたＭＯＳ用のエピタキシャルウェーハに限って
判明しているだけである。しかも、このようなＣＯＰの
消失調査は、減圧下でエピタキシャル成長されるＢｉ−
ＣＭＯＳ用エピタキシャルウェーハや、高集積化に伴う
ラッチアップ対策として、エピタキシャル層を薄膜化す
るという命題がある高性能ロジック用エピタキシャルウ
ェーハに対しては、その評価がなされていなかった。例
えばＢｉ−ＣＭＯＳ用薄膜エピタキシャルウェーハは埋
め込み層があるためパーティクルカウンタによる評価が
できないからである。そこで、本願発明者らは、このも
のについて、実際に評価実験を行なった。この結果、減
圧下で薄膜のエピタキシャル層をエピタキシャル成長さ
せると、前述したようにシリコンウェーハ側より表面の
凹みが転写され、エピタキシャル層の表面にＣＯＰが高
密度で現れることがわかった。以下、この実験データに
ついて説明する。
【０００５】なお、表１には、ＭＯＳ用エピタキシャル
ウェーハのエピタキシャル層と、Ｂｉ−ＣＭＯＳ用、ロ
ジック用エピタキシャルウェーハの薄膜エピタキシャル
層とのエピタキシャル成長条件における比較を示す。ま
た、図３に、一般的な常圧エピタキシャル成長と減圧エ
ピタキシャル成長との比較を表すグラフを示す。これ
は、同じロットのＣＺ法に基づくシリコンウェーハ（比
抵抗ρ＝１０Ωｃｍ）を、表１に示す異なる条件でエピ
タキシャル成長させた結果である。
ウェーハのエピタキシャル層と、Ｂｉ−ＣＭＯＳ用、ロ
ジック用エピタキシャルウェーハの薄膜エピタキシャル
層とのエピタキシャル成長条件における比較を示す。ま
た、図３に、一般的な常圧エピタキシャル成長と減圧エ
ピタキシャル成長との比較を表すグラフを示す。これ
は、同じロットのＣＺ法に基づくシリコンウェーハ（比
抵抗ρ＝１０Ωｃｍ）を、表１に示す異なる条件でエピ
タキシャル成長させた結果である。
【０００６】
【表１】
【０００７】図３のグラフにおいて、エピタキシャル成
長前にウェーハ（口径６インチ）当たり３００〜６００
個カウントされたパーティクルは、単結晶シリコン基板
の表面に生成されたＣＯＰと考えられる。 （１）の常圧エピタキシャル成長では、エピタキシャル
成長後にＣＯＰがほぼ消失しているのに対し、（２）の
減圧エピタキシャル成長では、エピタキシャル層のエピ
タキシャル成長後に基板とほぼ同数のパーティクルがカ
ウントされた。しかも、エピタキシャル成長後のパーテ
ィクルの９０％が、エピタキシャル成長前の単結晶シリ
コン基板の表面にできたパーティクルの位置と一致して
いた。したがって、単結晶シリコン基板側のＣＯＰは、
減圧エピタキシャル成長では消失せずに残留することが
明らかとなった。
長前にウェーハ（口径６インチ）当たり３００〜６００
個カウントされたパーティクルは、単結晶シリコン基板
の表面に生成されたＣＯＰと考えられる。 （１）の常圧エピタキシャル成長では、エピタキシャル
成長後にＣＯＰがほぼ消失しているのに対し、（２）の
減圧エピタキシャル成長では、エピタキシャル層のエピ
タキシャル成長後に基板とほぼ同数のパーティクルがカ
ウントされた。しかも、エピタキシャル成長後のパーテ
ィクルの９０％が、エピタキシャル成長前の単結晶シリ
コン基板の表面にできたパーティクルの位置と一致して
いた。したがって、単結晶シリコン基板側のＣＯＰは、
減圧エピタキシャル成長では消失せずに残留することが
明らかとなった。
【０００８】本願発明者らは、上記課題を解決すべく、
鋭意研究を重ねた結果、単結晶シリコン基板として、Ｃ
ＯＰが存在しないか、または、ＣＯＰが個数が少ないも
のを採用することで、エピタキシャル成長後にエピタキ
シャル層の表面にできるＣＯＰをなくすことができる
か、または、低減することができることを知見し、この
発明を完成するに至った。
鋭意研究を重ねた結果、単結晶シリコン基板として、Ｃ
ＯＰが存在しないか、または、ＣＯＰが個数が少ないも
のを採用することで、エピタキシャル成長後にエピタキ
シャル層の表面にできるＣＯＰをなくすことができる
か、または、低減することができることを知見し、この
発明を完成するに至った。
【０００９】
【発明の目的】この発明の目的は、電気的特性が向上
し、かつ製造時の歩留りも大きい減圧エピタキシャル成
長の薄膜エピタキシャルウェーハおよびその製造方法を
提供することにある。
し、かつ製造時の歩留りも大きい減圧エピタキシャル成
長の薄膜エピタキシャルウェーハおよびその製造方法を
提供することにある。
【００１０】
【課題を解決するための手段】請求項１に記載した発明
は、単結晶シリコン基板と、この単結晶シリコン基板上
に設けられ、ＣＯＰが表面に存在しない薄膜のエピタキ
シャル層と、を備え、上記単結晶シリコン基板は、ＣＺ
法により引き上げられた単結晶シリコン基板の表面に、
Ｈ2ガスを流しながら所定温度で加熱処理することによ
り、ＣＯＰがその表面に存在しない薄膜エピタキシャル
ウェーハである。この単結晶シリコン基板は、例えば１
２００℃で１時間加熱する。
は、単結晶シリコン基板と、この単結晶シリコン基板上
に設けられ、ＣＯＰが表面に存在しない薄膜のエピタキ
シャル層と、を備え、上記単結晶シリコン基板は、ＣＺ
法により引き上げられた単結晶シリコン基板の表面に、
Ｈ2ガスを流しながら所定温度で加熱処理することによ
り、ＣＯＰがその表面に存在しない薄膜エピタキシャル
ウェーハである。この単結晶シリコン基板は、例えば１
２００℃で１時間加熱する。
【００１１】請求項２に記載の発明は、上記ＣＯＰの大
きさが、０．１３μｍ以上である請求項１に記載の薄膜
エピタキシャルウェーハである。このエピタキシャル層
の表面のＣＯＰの数を検出する装置としては、周知のパ
ーティクルカウンタなどが挙げられる。測定に用いたテ
ンコール株式会社製の高感度のパーティクルカウンタ
「ＳＳ６２００」では、０．１３μｍが、ヘイズの影響
なしに測定できるＣＯＰの下限値である。
きさが、０．１３μｍ以上である請求項１に記載の薄膜
エピタキシャルウェーハである。このエピタキシャル層
の表面のＣＯＰの数を検出する装置としては、周知のパ
ーティクルカウンタなどが挙げられる。測定に用いたテ
ンコール株式会社製の高感度のパーティクルカウンタ
「ＳＳ６２００」では、０．１３μｍが、ヘイズの影響
なしに測定できるＣＯＰの下限値である。
【００１２】請求項３に記載した発明は、単結晶シリコ
ン基板と、この単結晶シリコン基板上に設けられ、表面
に存在するＣＯＰの個数が少ない薄膜のエピタキシャル
層と、を備え、上記単結晶シリコン基板は、ＣＺ法によ
り引き上げられた単結晶シリコン基板の表面にＨ2ガス
を流しながら所定温度で加熱処理して作製することによ
り、ＣＯＰがその表面に少ない個数で存在する薄膜エピ
タキシャルウェーハである。エピタキシャル層の表面に
存在するＣＯＰの個数が「少ない」とは、例えば０．１
３μｍ以上の大きさのＣＯＰが１枚のウェーハ（口径６
インチ）当たり５０個未満をいう。ＣＯＰが５０個を超
えると製造における歩留りが低下するからである。ま
た、このＣＯＰの個数については、測定可能なＣＯＰの
大きさが０．１０μｍである場合は、これに応じた個数
となる。測定機器、または、測定手法により変動するこ
とがある。
ン基板と、この単結晶シリコン基板上に設けられ、表面
に存在するＣＯＰの個数が少ない薄膜のエピタキシャル
層と、を備え、上記単結晶シリコン基板は、ＣＺ法によ
り引き上げられた単結晶シリコン基板の表面にＨ2ガス
を流しながら所定温度で加熱処理して作製することによ
り、ＣＯＰがその表面に少ない個数で存在する薄膜エピ
タキシャルウェーハである。エピタキシャル層の表面に
存在するＣＯＰの個数が「少ない」とは、例えば０．１
３μｍ以上の大きさのＣＯＰが１枚のウェーハ（口径６
インチ）当たり５０個未満をいう。ＣＯＰが５０個を超
えると製造における歩留りが低下するからである。ま
た、このＣＯＰの個数については、測定可能なＣＯＰの
大きさが０．１０μｍである場合は、これに応じた個数
となる。測定機器、または、測定手法により変動するこ
とがある。
【００１３】請求項４に記載した発明は、上記ＣＯＰの
大きさが、０．１３μｍ以上で、かつＣＯＰの個数が
０．３個／ｃｍ2以下である請求項３に記載の薄膜エピ
タキシャルウェーハである。ＣＯＰの大きさを０．１３
μｍ以上としたのは、０．１３μｍ未満であれば、単結
晶シリコン基板上に薄膜のエピタキシャル層を積層した
際に、単結晶シリコン基板の表面からエピタキシャル層
の表面へのＣＯＰの転写が起こらず、そのほとんどが消
失するからである。また、ＣＯＰの個数を０．３個／ｃ
ｍ2としたのは、この数値を超えると、製造における歩
留まりが悪化するからである。
大きさが、０．１３μｍ以上で、かつＣＯＰの個数が
０．３個／ｃｍ2以下である請求項３に記載の薄膜エピ
タキシャルウェーハである。ＣＯＰの大きさを０．１３
μｍ以上としたのは、０．１３μｍ未満であれば、単結
晶シリコン基板上に薄膜のエピタキシャル層を積層した
際に、単結晶シリコン基板の表面からエピタキシャル層
の表面へのＣＯＰの転写が起こらず、そのほとんどが消
失するからである。また、ＣＯＰの個数を０．３個／ｃ
ｍ2としたのは、この数値を超えると、製造における歩
留まりが悪化するからである。
【００１４】請求項５に記載した発明は、ＣＺ法により
引き上げられた単結晶シリコン基板の表面を、Ｈ2ガス
を流しながら所定温度で加熱処理して、ＣＯＰがその表
面に少ない個数で存在するか、または、存在しない単結
晶シリコン基板を設け、この単結晶シリコン基板の表面
に、厚さ４．０μｍ未満のエピタキシャル層を、減圧下
でエピタキシャル成長させた薄膜エピタキシャルウェー
ハの製造方法である。単結晶シリコン基板上に減圧エピ
タキシャル成長されるエピタキシャル層の厚さは、４．
０μｍ未満である。４．０μｍ以上あれば、図４の一般
的な減圧エピタキシャル成長時のエピ厚とパーティクル
数との関係を表すグラフに示すように、下層である単結
晶シリコン基板の表面にできたＣＯＰの影響は小さくな
るからである。
引き上げられた単結晶シリコン基板の表面を、Ｈ2ガス
を流しながら所定温度で加熱処理して、ＣＯＰがその表
面に少ない個数で存在するか、または、存在しない単結
晶シリコン基板を設け、この単結晶シリコン基板の表面
に、厚さ４．０μｍ未満のエピタキシャル層を、減圧下
でエピタキシャル成長させた薄膜エピタキシャルウェー
ハの製造方法である。単結晶シリコン基板上に減圧エピ
タキシャル成長されるエピタキシャル層の厚さは、４．
０μｍ未満である。４．０μｍ以上あれば、図４の一般
的な減圧エピタキシャル成長時のエピ厚とパーティクル
数との関係を表すグラフに示すように、下層である単結
晶シリコン基板の表面にできたＣＯＰの影響は小さくな
るからである。
【００１５】請求項６に記載した発明は、上記ＣＯＰの
大きさが、０．１３μｍ以上で、かつＣＯＰの個数が
０．３個／ｃｍ2以下である請求項５に記載の薄膜エピ
タキシャルウェーハの製造方法である。
大きさが、０．１３μｍ以上で、かつＣＯＰの個数が
０．３個／ｃｍ2以下である請求項５に記載の薄膜エピ
タキシャルウェーハの製造方法である。
【００１６】上記エピタキシャル成長には、気相法（Ｖ
ａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ ；ＶＰＥ）、
液相法（Ｌｉｑｕｉｄ Ｐｈａｓｅ Ｅｐｉｔａｘｙ；
ＬＰＥ）、固相法（Ｓｏｌｉｄ Ｐｈａｓｅ Ｅｐｉｔ
ａｘｙ ；ＳＰＥ）がある。特に、シリコンのエピタキ
シャル成長には、成長層の結晶性、量産性、装置の簡便
さ、種々のデバイス構造形成の容易さなどの点から、化
学的気相成長法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅ
ｐｏｓｉｔｉｏｎ ；ＣＶＤ）が主として採用されてい
る。このＣＶＤ法によるシリコンのエピタキシャル成長
は、例えばシリコンを含んだ原料ガスを、キャリアガス
（通常Ｈ2ガス）とともに反応炉内へ導入し、１０００
℃以上の高温に熱せられたシリコン単結晶の基板（ＣＺ
法により作製）上に、原料ガスの熱分解または還元によ
って生成されたシリコンを析出させることで行なわれ
る。なお、シリコンを含んだ化合物は多数存在するが、
純度、反応速度、取り扱いの容易さなどを考慮し、Ｓｉ
Ｃｌ4、ＳｉＨＣｌ3、ＳｉＨ2Ｃｌ2、ＳｉＨ4の４種が
用いられている。
ａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ ；ＶＰＥ）、
液相法（Ｌｉｑｕｉｄ Ｐｈａｓｅ Ｅｐｉｔａｘｙ；
ＬＰＥ）、固相法（Ｓｏｌｉｄ Ｐｈａｓｅ Ｅｐｉｔ
ａｘｙ ；ＳＰＥ）がある。特に、シリコンのエピタキ
シャル成長には、成長層の結晶性、量産性、装置の簡便
さ、種々のデバイス構造形成の容易さなどの点から、化
学的気相成長法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅ
ｐｏｓｉｔｉｏｎ ；ＣＶＤ）が主として採用されてい
る。このＣＶＤ法によるシリコンのエピタキシャル成長
は、例えばシリコンを含んだ原料ガスを、キャリアガス
（通常Ｈ2ガス）とともに反応炉内へ導入し、１０００
℃以上の高温に熱せられたシリコン単結晶の基板（ＣＺ
法により作製）上に、原料ガスの熱分解または還元によ
って生成されたシリコンを析出させることで行なわれ
る。なお、シリコンを含んだ化合物は多数存在するが、
純度、反応速度、取り扱いの容易さなどを考慮し、Ｓｉ
Ｃｌ4、ＳｉＨＣｌ3、ＳｉＨ2Ｃｌ2、ＳｉＨ4の４種が
用いられている。
【００１７】
【作用】請求項１〜請求項６の薄膜エピタキシャルウェ
ーハおよびその製造方法によれば、単結晶シリコン基板
を作製後にＨ2アニールにより加熱処理して、ＣＯＰが
その表面に少ない個数で存在するか、または、存在しな
い単結晶シリコン基板を作製し、次いで単結晶シリコン
基板にエピタキシャル層をエピタキシャル成長する。こ
の結果、薄膜エピタキシャルウェーハの作製後にエピタ
キシャル層表面のＣＯＰを無くすことができるか、また
は、きわめて少なくすることができる。これにより、エ
ピタキシャル層表面のＣＯＰを原因とした単結晶シリコ
ン基板の欠陥が解消されたり、ほとんどなくなるので、
薄膜エピタキシャルウェーハの電気的特性が向上し、か
つ製造時の歩留りも大きくなる。
ーハおよびその製造方法によれば、単結晶シリコン基板
を作製後にＨ2アニールにより加熱処理して、ＣＯＰが
その表面に少ない個数で存在するか、または、存在しな
い単結晶シリコン基板を作製し、次いで単結晶シリコン
基板にエピタキシャル層をエピタキシャル成長する。こ
の結果、薄膜エピタキシャルウェーハの作製後にエピタ
キシャル層表面のＣＯＰを無くすことができるか、また
は、きわめて少なくすることができる。これにより、エ
ピタキシャル層表面のＣＯＰを原因とした単結晶シリコ
ン基板の欠陥が解消されたり、ほとんどなくなるので、
薄膜エピタキシャルウェーハの電気的特性が向上し、か
つ製造時の歩留りも大きくなる。
【００１８】このように、この発明では、ＣＯＰが表面
に存在しないか、個数が少ない単結晶シリコン基板を作
製する方法として、単結晶シリコン基板を、Ｈ2ガスを
流しながら加熱処理して表面の酸化物を除去する方法を
採用している。ＣＯＰが消失または低減される理由は、
図１のベアウェーハのＨ2アニール条件と、パーティク
ル数との関係を示すグラフから明らかなように、単結晶
シリコン基板にＨ2ガスを流しながらこれを加熱処理
し、その表面から酸化物を除去すると、同時にＳｉ原子
がマイグレーションし、各ＣＯＰを埋めからであると考
えられる。Ｓｉ原子のマイグレーションにより、単結晶
シリコン基板の表面にできていたＣＯＰが無くなった
り、または、表面のＣＯＰがきわめて少なくなるもので
ある。
に存在しないか、個数が少ない単結晶シリコン基板を作
製する方法として、単結晶シリコン基板を、Ｈ2ガスを
流しながら加熱処理して表面の酸化物を除去する方法を
採用している。ＣＯＰが消失または低減される理由は、
図１のベアウェーハのＨ2アニール条件と、パーティク
ル数との関係を示すグラフから明らかなように、単結晶
シリコン基板にＨ2ガスを流しながらこれを加熱処理
し、その表面から酸化物を除去すると、同時にＳｉ原子
がマイグレーションし、各ＣＯＰを埋めからであると考
えられる。Ｓｉ原子のマイグレーションにより、単結晶
シリコン基板の表面にできていたＣＯＰが無くなった
り、または、表面のＣＯＰがきわめて少なくなるもので
ある。
【００１９】図２は、この発明の単結晶シリコン基板お
よび通常の単結晶シリコン基板と、パーティクル数との
関係を示すグラフである。図２中、１の単結晶シリコン
基板は本発明に該当する。２の単結晶シリコン基板は表
面にＣＯＰがある通常の単結晶シリコン基板に該当す
る。このグラフより明らかなように、２番の通常の単結
晶シリコン基板がパーティクルを３５０〜４５０（個／
ウェーハ）有しているのに対して、１番の単結晶シリコ
ン基板は、ほとんどパーティクルが存在しない。
よび通常の単結晶シリコン基板と、パーティクル数との
関係を示すグラフである。図２中、１の単結晶シリコン
基板は本発明に該当する。２の単結晶シリコン基板は表
面にＣＯＰがある通常の単結晶シリコン基板に該当す
る。このグラフより明らかなように、２番の通常の単結
晶シリコン基板がパーティクルを３５０〜４５０（個／
ウェーハ）有しているのに対して、１番の単結晶シリコ
ン基板は、ほとんどパーティクルが存在しない。
【００２０】
【発明の実施の形態】以下に実施例を挙げてこの発明を
より具体的に説明する。なお、この発明はこれらの実施
例に限定されない。 〈実施例１〜３、比較例１〉ＣＺ法によるシリコン単結
晶の引き上げ工程において、引き上げ速度０．９ｍｍ／
分で引き上げられた高抵抗のシリコン単結晶棒をブロッ
ク切断、ウェーハ切断、面取り、機械化学研磨などを施
して得られた厚さ６２５μｍに、表２の条件でＨ2アニ
ールを行なって、単結晶シリコン基板の表面のＳｉＯ2
膜を除去した。
より具体的に説明する。なお、この発明はこれらの実施
例に限定されない。 〈実施例１〜３、比較例１〉ＣＺ法によるシリコン単結
晶の引き上げ工程において、引き上げ速度０．９ｍｍ／
分で引き上げられた高抵抗のシリコン単結晶棒をブロッ
ク切断、ウェーハ切断、面取り、機械化学研磨などを施
して得られた厚さ６２５μｍに、表２の条件でＨ2アニ
ールを行なって、単結晶シリコン基板の表面のＳｉＯ2
膜を除去した。
【００２１】
【表２】
【００２２】それから、ソースガスＤＣＳ（ＳｉＨ2Ｃ
ｌ2）、エピタキシャル成長温度１０８０℃、エピタキ
シャル成長速度０．７μｍ／分、圧力８０Ｔｏｒｒの条
件により厚さ１μｍのシリコンのエピタキシャル層を減
圧エピタキシャル成長させて、薄膜エピタキシャルウェ
ーハを得た。その後、テンコール株式会社製の高感度の
パーティクルカウンタである「ＳＳ６２００」を用い
て、直径０．１３μｍ以上のパーティクルの残痕数をカ
ウントした。なお、測定に使用した「ＳＳ６２００」で
は、０．１３μｍが、ヘイズの影響なしに測定できるＣ
ＯＰの下限値となっている。その結果も表２に示す。
ｌ2）、エピタキシャル成長温度１０８０℃、エピタキ
シャル成長速度０．７μｍ／分、圧力８０Ｔｏｒｒの条
件により厚さ１μｍのシリコンのエピタキシャル層を減
圧エピタキシャル成長させて、薄膜エピタキシャルウェ
ーハを得た。その後、テンコール株式会社製の高感度の
パーティクルカウンタである「ＳＳ６２００」を用い
て、直径０．１３μｍ以上のパーティクルの残痕数をカ
ウントした。なお、測定に使用した「ＳＳ６２００」で
は、０．１３μｍが、ヘイズの影響なしに測定できるＣ
ＯＰの下限値となっている。その結果も表２に示す。
【００２３】表２から明らかなように、実施例１〜３に
おいては、パーティクル数が激減し、エピタキシャル層
表面のＣＯＰを原因とした単結晶シリコン基板の欠陥が
ほぼ解消され、エピタキシャルウェーハの電気特性が向
上し、かつ製造時の歩留りも大きくなる。一方、比較例
１では、多数個のパーティークルがカウントされた。
おいては、パーティクル数が激減し、エピタキシャル層
表面のＣＯＰを原因とした単結晶シリコン基板の欠陥が
ほぼ解消され、エピタキシャルウェーハの電気特性が向
上し、かつ製造時の歩留りも大きくなる。一方、比較例
１では、多数個のパーティークルがカウントされた。
【００２４】
【発明の効果】この発明の薄膜エピタキシャルウェーハ
およびその製造方法によれば、基板作製後のＨ2アニー
ル処理により、ＣＯＰが表面に存在しないか、個数が少
ない単結晶シリコン基板上に、エピタキシャル層を減圧
エピタキシャル成長するようにしたので、作製された薄
膜エピタキシャルウェーハのエピタキシャル層表面から
ＣＯＰを無くしたり、その数を低減できる。これによ
り、薄膜エピタキシャルウェーハの電気的特性を向上す
ることができ、かつ製造時の歩留りも高くなる。
およびその製造方法によれば、基板作製後のＨ2アニー
ル処理により、ＣＯＰが表面に存在しないか、個数が少
ない単結晶シリコン基板上に、エピタキシャル層を減圧
エピタキシャル成長するようにしたので、作製された薄
膜エピタキシャルウェーハのエピタキシャル層表面から
ＣＯＰを無くしたり、その数を低減できる。これによ
り、薄膜エピタキシャルウェーハの電気的特性を向上す
ることができ、かつ製造時の歩留りも高くなる。
【図１】この発明の実施例に係るベアウェーハのＨ2ア
ニール条件と、パーティクル数との関係を示すグラフで
ある。
ニール条件と、パーティクル数との関係を示すグラフで
ある。
【図２】この発明の実施例に係る単結晶シリコン基板お
よび通常の単結晶シリコン基板と、パーティクル数との
関係を示すグラフである。
よび通常の単結晶シリコン基板と、パーティクル数との
関係を示すグラフである。
【図３】一般的な常圧エピタキシャル成長と減圧エピタ
キシャル成長との比較を表すグラフである。
キシャル成長との比較を表すグラフである。
【図４】一般的な減圧エピタキシャル成長時のエピ厚と
パーティクル数との関係を表すグラフである。
パーティクル数との関係を表すグラフである。
Claims (6)
- 【請求項１】 単結晶シリコン基板と、 この単結晶シリコン基板上に設けられ、ＣＯＰが表面に
存在しない薄膜のエピタキシャル層と、を備え、 上記単結晶シリコン基板は、ＣＺ法により引き上げられ
た単結晶シリコン基板の表面に、Ｈ2ガスを流しながら
所定温度で加熱処理することにより、ＣＯＰがその表面
に存在しない薄膜エピタキシャルウェーハ。 - 【請求項２】 上記ＣＯＰの大きさが０．１３μｍ以上
である請求項１に記載の薄膜エピタキシャルウェーハ。 - 【請求項３】 単結晶シリコン基板と、 この単結晶シリコン基板上に設けられ、その表面に存在
するＣＯＰの個数が少ない薄膜のエピタキシャル層と、
を備え、 上記単結晶シリコン基板は、ＣＺ法により引き上げられ
た単結晶シリコン基板の表面にＨ2ガスを流しながら所
定温度で加熱処理して作製することにより、ＣＯＰがそ
の表面に少ない個数で存在する薄膜エピタキシャルウェ
ーハ。 - 【請求項４】 上記ＣＯＰの大きさが、０．１３μｍ以
上で、かつＣＯＰの個数が０．３個／ｃｍ2以下である
請求項２に記載の薄膜エピタキシャルウェーハ。 - 【請求項５】 ＣＺ法により引き上げられた単結晶シリ
コン基板の表面を、Ｈ2ガスを流しながら所定温度で加
熱処理して、ＣＯＰがその表面に少ない個数で存在する
か、または、存在しない単結晶シリコン基板を設け、 この単結晶シリコン基板の表面に、厚さ４．０μｍ未満
のエピタキシャル層を、減圧下でエピタキシャル成長さ
せた薄膜エピタキシャルウェーハの製造方法。 - 【請求項６】 上記ＣＯＰの大きさが、０．１３μｍ以
上で、かつＣＯＰの個数が０．３個／ｃｍ2以下である
請求項５に記載の薄膜エピタキシャルウェーハの製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2610397A JPH10209055A (ja) | 1997-01-24 | 1997-01-24 | 薄膜エピタキシャルウェ−ハおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2610397A JPH10209055A (ja) | 1997-01-24 | 1997-01-24 | 薄膜エピタキシャルウェ−ハおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10209055A true JPH10209055A (ja) | 1998-08-07 |
Family
ID=12184270
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2610397A Pending JPH10209055A (ja) | 1997-01-24 | 1997-01-24 | 薄膜エピタキシャルウェ−ハおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10209055A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001068420A (ja) * | 1999-08-30 | 2001-03-16 | Komatsu Electronic Metals Co Ltd | エピタキシャルシリコンウエハの製造方法 |
| KR100323061B1 (ko) * | 1999-08-24 | 2002-02-07 | 이 창 세 | 실리콘 웨이퍼 표면과 표면 근처의 결정결함 감소 방법 |
| KR100347141B1 (ko) * | 2000-01-05 | 2002-08-03 | 주식회사 하이닉스반도체 | 에피택셜 실리콘 웨이퍼 제조 방법 |
| KR100930022B1 (ko) | 2006-10-18 | 2009-12-07 | 실트로닉 아게 | 실리콘으로부터의 ｐ￣ 도핑 및 에피택셜 코팅된 반도체웨이퍼의 제조 방법 |
-
1997
- 1997-01-24 JP JP2610397A patent/JPH10209055A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100323061B1 (ko) * | 1999-08-24 | 2002-02-07 | 이 창 세 | 실리콘 웨이퍼 표면과 표면 근처의 결정결함 감소 방법 |
| JP2001068420A (ja) * | 1999-08-30 | 2001-03-16 | Komatsu Electronic Metals Co Ltd | エピタキシャルシリコンウエハの製造方法 |
| US7147710B2 (en) | 1999-08-30 | 2006-12-12 | Komatsu Denshi Kinzoku Kabushiki Kaisha | Method of manufacturing epitaxial silicon wafer |
| KR100347141B1 (ko) * | 2000-01-05 | 2002-08-03 | 주식회사 하이닉스반도체 | 에피택셜 실리콘 웨이퍼 제조 방법 |
| KR100930022B1 (ko) | 2006-10-18 | 2009-12-07 | 실트로닉 아게 | 실리콘으로부터의 ｐ￣ 도핑 및 에피택셜 코팅된 반도체웨이퍼의 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3626364B2 (ja) | エピタキシャルシリコン単結晶ウエーハの製造方法及びエピタキシャルシリコン単結晶ウエーハ | |
| JP6289621B2 (ja) | チョクラルスキ法で成長したインゴットからスライスされた高ドープシリコンウエハ中の酸素析出 | |
| JPH0786289A (ja) | 半導体シリコンウェハおよびその製造方法 | |
| JP2003124219A (ja) | シリコンウエーハおよびエピタキシャルシリコンウエーハ | |
| KR960016834B1 (ko) | 반도체기판의 제조방법 | |
| JP3454033B2 (ja) | シリコンウェーハおよびその製造方法 | |
| JP3714509B2 (ja) | 薄膜エピタキシャルウェーハの製造方法 | |
| JPH04163920A (ja) | Ｓｉ基板の製造方法 | |
| JP4656788B2 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| JPH10209055A (ja) | 薄膜エピタキシャルウェ−ハおよびその製造方法 | |
| JP4510997B2 (ja) | シリコン半導体基板およびその製造方法 | |
| JP3763631B2 (ja) | 薄膜エピタキシャルウェーハの製造方法 | |
| JP3116487B2 (ja) | 半導体エピタキシャル基板の製造方法 | |
| JP3763630B2 (ja) | 薄膜エピタキシャルウェーハおよびその製造方法 | |
| JPH09266212A (ja) | シリコンウエーハおよびその製造方法 | |
| WO2003065439A1 (fr) | Plaquette epitaxiale en silicium et son procede de production | |
| JP4573282B2 (ja) | エピタキシャルシリコンウェーハの製造方法 | |
| JP3763629B2 (ja) | エピタキシャルウェ−ハの製造方法 | |
| JP3412531B2 (ja) | リンドープシリコン単結晶ウエーハ及びエピタキシャルシリコンウエーハ及びこれらの製造方法 | |
| JP2007073594A (ja) | エピタキシャルシリコンウェーハの製造方法 | |
| JP4470231B2 (ja) | 半導体シリコンウェーハの製造方法 | |
| JPH05326467A (ja) | 半導体基板及びその製造方法 | |
| JP2001322893A (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| TW201719758A (zh) | 磊晶矽晶圓 | |
| JPH10209057A (ja) | 薄膜エピタキシャルウェ−ハおよびその製造方法 |