JP2001322893A - シリコンエピタキシャルウェーハの製造方法 - Google Patents
シリコンエピタキシャルウェーハの製造方法Info
- Publication number
- JP2001322893A JP2001322893A JP2000135837A JP2000135837A JP2001322893A JP 2001322893 A JP2001322893 A JP 2001322893A JP 2000135837 A JP2000135837 A JP 2000135837A JP 2000135837 A JP2000135837 A JP 2000135837A JP 2001322893 A JP2001322893 A JP 2001322893A
- Authority
- JP
- Japan
- Prior art keywords
- heat treatment
- substrate
- rta
- wafer
- epitaxial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 41
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 27
- 239000010703 silicon Substances 0.000 title claims abstract description 27
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 26
- 238000010438 heat treatment Methods 0.000 claims abstract description 64
- 239000000758 substrate Substances 0.000 claims abstract description 55
- 238000001816 cooling Methods 0.000 claims abstract description 6
- 238000004519 manufacturing process Methods 0.000 claims description 10
- 229910052760 oxygen Inorganic materials 0.000 abstract description 47
- 239000001301 oxygen Substances 0.000 abstract description 42
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract description 41
- 239000013078 crystal Substances 0.000 abstract description 16
- 230000008021 deposition Effects 0.000 abstract description 2
- 230000001747 exhibiting effect Effects 0.000 abstract description 2
- 239000002244 precipitate Substances 0.000 description 46
- 235000012431 wafers Nutrition 0.000 description 31
- 238000001556 precipitation Methods 0.000 description 23
- 230000000694 effects Effects 0.000 description 13
- 238000003325 tomography Methods 0.000 description 7
- 239000012298 atmosphere Substances 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 6
- 229910052787 antimony Inorganic materials 0.000 description 4
- 239000012299 nitrogen atmosphere Substances 0.000 description 4
- 238000004151 rapid thermal annealing Methods 0.000 description 4
- 238000005247 gettering Methods 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 150000002431 hydrogen Chemical group 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 150000002926 oxygen Chemical class 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
- H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
(57)【要約】
【課題】 エピ成長用基板の結晶熱履歴に影響されるこ
となく安定したＩＧ能力を発揮し、デバイスプロセスの
初期段階から優れたＩＧ能力を有するエピタキシャルウ
ェーハを製造することができ、特に、Ｎ+基板の酸素析
出が進行しにくいという問題点に起因するＮ／Ｎ+エピ
ウェーハのＩＧ不足を簡便に解消することができるシリ
コンエピタキシャルウェーハの製造方法を提供する。 【解決手段】 エピタキシャル成長用のシリコン基板に
対し、１２００℃〜１３５０℃の温度で１〜１２０秒の
ＲＴＡ（急速加熱・急速冷却熱処理）を行い、さらに９
００℃〜１０５０℃の温度で２〜２０時間の熱処理を行
った後、前記シリコンウェーハの表面にエピタキシャル
層を形成するようにした。
となく安定したＩＧ能力を発揮し、デバイスプロセスの
初期段階から優れたＩＧ能力を有するエピタキシャルウ
ェーハを製造することができ、特に、Ｎ+基板の酸素析
出が進行しにくいという問題点に起因するＮ／Ｎ+エピ
ウェーハのＩＧ不足を簡便に解消することができるシリ
コンエピタキシャルウェーハの製造方法を提供する。 【解決手段】 エピタキシャル成長用のシリコン基板に
対し、１２００℃〜１３５０℃の温度で１〜１２０秒の
ＲＴＡ（急速加熱・急速冷却熱処理）を行い、さらに９
００℃〜１０５０℃の温度で２〜２０時間の熱処理を行
った後、前記シリコンウェーハの表面にエピタキシャル
層を形成するようにした。
Description
【０００１】
【発明の属する技術分野】本発明は、エピ成長用基板の
結晶熱履歴に影響されることなく安定したＩＧ能力を発
揮し、デバイスプロセスの初期段階から優れたＩＧ能力
を有するエピタキシャルウェーハを製造することができ
る方法に関する。
結晶熱履歴に影響されることなく安定したＩＧ能力を発
揮し、デバイスプロセスの初期段階から優れたＩＧ能力
を有するエピタキシャルウェーハを製造することができ
る方法に関する。
【０００２】
【関連技術】Czochralski（ＣＺ）法により育成された
シリコン単結晶を用いて作製されたシリコンウェーハに
は、５〜１０×１０17atoms/cm3程度の格子間酸素が不
純物として含まれる。この格子間酸素は、引き上げ工程
中の固化してから室温まで冷却されるまでの熱履歴（以
下、結晶熱履歴と記す）の間に過飽和状態となるために
析出して、酸素析出核（シリコン酸化物の微小析出物）
が形成される。
シリコン単結晶を用いて作製されたシリコンウェーハに
は、５〜１０×１０17atoms/cm3程度の格子間酸素が不
純物として含まれる。この格子間酸素は、引き上げ工程
中の固化してから室温まで冷却されるまでの熱履歴（以
下、結晶熱履歴と記す）の間に過飽和状態となるために
析出して、酸素析出核（シリコン酸化物の微小析出物）
が形成される。
【０００３】半導体集積回路の製造工程において熱処理
が施されると、この酸素析出核が成長することにより酸
素析出が進行して、酸素析出物やそれに起因する転位等
の微小欠陥が発生する。この酸素析出物がウェーハ表面
のデバイス活性層に存在するとデバイス特性を劣化させ
るが、ウェーハ内部に存在する場合は重金属不純物を捕
獲するサイトとして有効になりＩＧ（Internal Getteri
ng）と呼ばれる効果が得られ、デバイス特性や歩留まり
を向上させる。このような観点から、ＣＺウェーハ中の
酸素析出の制御が重要な課題であり、古くから研究が盛
んに行われている。
が施されると、この酸素析出核が成長することにより酸
素析出が進行して、酸素析出物やそれに起因する転位等
の微小欠陥が発生する。この酸素析出物がウェーハ表面
のデバイス活性層に存在するとデバイス特性を劣化させ
るが、ウェーハ内部に存在する場合は重金属不純物を捕
獲するサイトとして有効になりＩＧ（Internal Getteri
ng）と呼ばれる効果が得られ、デバイス特性や歩留まり
を向上させる。このような観点から、ＣＺウェーハ中の
酸素析出の制御が重要な課題であり、古くから研究が盛
んに行われている。
【０００４】ウェーハ表面近傍のデバイス作製領域を無
欠陥化するために、ＣＺウェーハ上に気相成長によって
シリコン単結晶層（以下、エピタキシャル層またはエピ
層と呼ぶことがある。）を堆積させたエピタキシャルウ
ェーハ（以下、エピウェーハと呼ぶことがある。）が使
用される場合がある。このエピウェーハにおいても、基
板にＩＧ能力を付加させることが重要である。
欠陥化するために、ＣＺウェーハ上に気相成長によって
シリコン単結晶層（以下、エピタキシャル層またはエピ
層と呼ぶことがある。）を堆積させたエピタキシャルウ
ェーハ（以下、エピウェーハと呼ぶことがある。）が使
用される場合がある。このエピウェーハにおいても、基
板にＩＧ能力を付加させることが重要である。
【０００５】しかし、通常のエピ成長は、１０００℃以
上の高温で行われるために、エピタキシャル成長用基板
を作製したシリコン単結晶を引き上げた時の結晶熱履歴
で形成された酸素析出核が溶体化してしまい、デバイス
作製工程での酸素析出が、通常の未熱処理のＣＺシリコ
ンウェーハと比較して抑制される。そのために、エピウ
ェーハではＩＧ能力が低下することが問題となってい
る。
上の高温で行われるために、エピタキシャル成長用基板
を作製したシリコン単結晶を引き上げた時の結晶熱履歴
で形成された酸素析出核が溶体化してしまい、デバイス
作製工程での酸素析出が、通常の未熱処理のＣＺシリコ
ンウェーハと比較して抑制される。そのために、エピウ
ェーハではＩＧ能力が低下することが問題となってい
る。
【０００６】この問題を解決する方法としては、エピ工
程前に８００℃程度の熱処理を施すことにより析出核を
大きく成長させて、高温のエピ工程でも消滅しないよう
にする方法がある（例えば、特開平１０−２２３６４１
号公報参照）。あるいは、本出願人が先に提案した特願
２０００−１７４７９号に記載した様に、エピ工程後に
４５０〜７５０℃程度の熱処理を施すことにより析出核
を再形成させる方法などがある。
程前に８００℃程度の熱処理を施すことにより析出核を
大きく成長させて、高温のエピ工程でも消滅しないよう
にする方法がある（例えば、特開平１０−２２３６４１
号公報参照）。あるいは、本出願人が先に提案した特願
２０００−１７４７９号に記載した様に、エピ工程後に
４５０〜７５０℃程度の熱処理を施すことにより析出核
を再形成させる方法などがある。
【０００７】しかし、エピ工程前に熱処理を施す方法
は、結晶熱履歴で形成された析出核を利用するために、
結晶熱履歴が異なるウェーハでは析出核密度が異なる。
従って、結晶引上げ条件や結晶位置の違いにより析出物
密度がばらつくために、安定なゲッタリング能力が得ら
れないという問題点がある。また、Ｓｂ（アンチモン）
やＡｓ（砒素）を高濃度にドープしたＮ+基板（導電型
がｎ型で、抵抗率が０．１Ωｃｍ以下のシリコンウェー
ハ）では本質的に酸素析出が進行しにくいために、結晶
熱履歴で形成される析出核の密度が低く、エピ工程前の
熱処理による効果がほとんど無い。
は、結晶熱履歴で形成された析出核を利用するために、
結晶熱履歴が異なるウェーハでは析出核密度が異なる。
従って、結晶引上げ条件や結晶位置の違いにより析出物
密度がばらつくために、安定なゲッタリング能力が得ら
れないという問題点がある。また、Ｓｂ（アンチモン）
やＡｓ（砒素）を高濃度にドープしたＮ+基板（導電型
がｎ型で、抵抗率が０．１Ωｃｍ以下のシリコンウェー
ハ）では本質的に酸素析出が進行しにくいために、結晶
熱履歴で形成される析出核の密度が低く、エピ工程前の
熱処理による効果がほとんど無い。
【０００８】さらに、エピ工程後の熱処理においてもＮ
+基板は析出核形成が進行しにくいために、十分な密度
を得るためには熱処理時間が長くなるという問題が生じ
る。Ｎ+基板において酸素析出が進行しにくいことに対
する理由に関しては、幾つかのモデルが提案されている
が未だに明確になっていないために、ここで記述するこ
とは避ける。
+基板は析出核形成が進行しにくいために、十分な密度
を得るためには熱処理時間が長くなるという問題が生じ
る。Ｎ+基板において酸素析出が進行しにくいことに対
する理由に関しては、幾つかのモデルが提案されている
が未だに明確になっていないために、ここで記述するこ
とは避ける。
【０００９】一方、Ｎ+基板を用いたＮ／Ｎ+エピウェー
ハ（Ｎ+基板上に、ｎ型で０．１Ωｃｍ以上のエピタキ
シャル層を形成したエピウェーハ）は、その構造面から
ＣＣＤ用材料として有望視されている。しかし、上述し
たようにＩＧ効果が期待できないことから、それに変わ
ってＮ／Ｎエピウェーハ（抵抗率０．１Ωｃｍ以上のｎ
型基板上に、ｎ型で０．１Ωｃｍ以上のエピタキシャル
層を形成したエピウェーハ）が広く用いられている。こ
の場合でも、ＩＧ効果を付加させるためには、エピ工程
前あるいは後に酸素析出熱処理を施す必要がある。従っ
て、Ｎ／Ｎ+エピウェーハにおいて、比較的簡便にＩＧ
効果を付加させることが重要な課題となる。
ハ（Ｎ+基板上に、ｎ型で０．１Ωｃｍ以上のエピタキ
シャル層を形成したエピウェーハ）は、その構造面から
ＣＣＤ用材料として有望視されている。しかし、上述し
たようにＩＧ効果が期待できないことから、それに変わ
ってＮ／Ｎエピウェーハ（抵抗率０．１Ωｃｍ以上のｎ
型基板上に、ｎ型で０．１Ωｃｍ以上のエピタキシャル
層を形成したエピウェーハ）が広く用いられている。こ
の場合でも、ＩＧ効果を付加させるためには、エピ工程
前あるいは後に酸素析出熱処理を施す必要がある。従っ
て、Ｎ／Ｎ+エピウェーハにおいて、比較的簡便にＩＧ
効果を付加させることが重要な課題となる。
【００１０】酸素析出を促進させる簡便な方法としてＲ
ＴＡ（Rapid Thermal Annealing）と呼ばれる急速加熱
・急速冷却熱処理がある（例えば、特表平６−５０４８
７８号公報参照）。この熱処理を行うことができる熱処
理装置（ＲＴＡ装置）は、ランプ加熱方式が採用されて
いる場合が多く、１０〜１００℃／秒程度の昇降温速度
で熱処理が可能である。
ＴＡ（Rapid Thermal Annealing）と呼ばれる急速加熱
・急速冷却熱処理がある（例えば、特表平６−５０４８
７８号公報参照）。この熱処理を行うことができる熱処
理装置（ＲＴＡ装置）は、ランプ加熱方式が採用されて
いる場合が多く、１０〜１００℃／秒程度の昇降温速度
で熱処理が可能である。
【００１１】このＲＴＡ工程でウェーハ表面から導入さ
れる過剰な空孔が、酸素析出を進行しやすくしていると
考えられている。但し、ＲＴＡを行ったとしても、その
直後にエピ工程を施すと析出促進効果がなくなることが
わかっている。これは、エピ工程で空孔が外方拡散して
しまうことが原因と思われる。また、ＲＴＡ後に４５０
℃以上８００℃以下の熱処理を加えると析出促進効果が
さらに大きくなるが、熱処理温度が低いために析出物の
成長が十分ではなく、高温のエピ工程で残存できない。
特に、酸素析出が起こりにくいＮ+基板では、その影響
は大きい。
れる過剰な空孔が、酸素析出を進行しやすくしていると
考えられている。但し、ＲＴＡを行ったとしても、その
直後にエピ工程を施すと析出促進効果がなくなることが
わかっている。これは、エピ工程で空孔が外方拡散して
しまうことが原因と思われる。また、ＲＴＡ後に４５０
℃以上８００℃以下の熱処理を加えると析出促進効果が
さらに大きくなるが、熱処理温度が低いために析出物の
成長が十分ではなく、高温のエピ工程で残存できない。
特に、酸素析出が起こりにくいＮ+基板では、その影響
は大きい。
【００１２】近年のデバイスプロセスの低温化により、
プロセス中での析出物の成長が抑制されることから、十
分なゲッタリング能力が確保できないことが懸念されて
いる。従って、デバイスプロセス前の段階で検出可能な
レベルの大きいサイズの析出物が形成されていることが
好ましい。しかし、従来の方法では、エピ工程直後に検
出可能なサイズの析出物を形成することは困難であっ
た。
プロセス中での析出物の成長が抑制されることから、十
分なゲッタリング能力が確保できないことが懸念されて
いる。従って、デバイスプロセス前の段階で検出可能な
レベルの大きいサイズの析出物が形成されていることが
好ましい。しかし、従来の方法では、エピ工程直後に検
出可能なサイズの析出物を形成することは困難であっ
た。
【００１３】
【発明が解決しようとする課題】本発明は、エピ成長用
基板の結晶熱履歴に影響されることなく安定したＩＧ能
力を発揮し、デバイスプロセスの初期段階から優れたＩ
Ｇ能力を有するエピタキシャルウェーハを製造すること
ができ、特に、Ｎ+基板の酸素析出が進行しにくいとい
う問題点に起因するＮ／Ｎ+エピウェーハのＩＧ不足を
簡便に解消することができるシリコンエピタキシャルウ
ェーハの製造方法を提供することを目的とする。
基板の結晶熱履歴に影響されることなく安定したＩＧ能
力を発揮し、デバイスプロセスの初期段階から優れたＩ
Ｇ能力を有するエピタキシャルウェーハを製造すること
ができ、特に、Ｎ+基板の酸素析出が進行しにくいとい
う問題点に起因するＮ／Ｎ+エピウェーハのＩＧ不足を
簡便に解消することができるシリコンエピタキシャルウ
ェーハの製造方法を提供することを目的とする。
【００１４】
【課題を解決するための手段】上記課題を解決するため
に、本発明のシリコンエピタキシャルウェーハの製造方
法は、エピタキシャル成長用のシリコン基板に対し、１
２００℃〜１３５０℃の温度で１〜１２０秒のＲＴＡ
（急速加熱・急速冷却熱処理）を行い、さらに９００℃
〜１０５０℃の温度で２〜２０時間の熱処理を行った
後、前記シリコンウェーハの表面にエピタキシャル層を
形成することを特徴とする。この方法は、抵抗率が０．
１Ωｃｍ以下のｎ型シリコンウェーハに対し特に効果的
であり、エピタキシャル層の形成温度が１１００℃以上
の高温であっても、優れたＩＧ能力を有するエピタキシ
ャルウェーハを製造することができる。
に、本発明のシリコンエピタキシャルウェーハの製造方
法は、エピタキシャル成長用のシリコン基板に対し、１
２００℃〜１３５０℃の温度で１〜１２０秒のＲＴＡ
（急速加熱・急速冷却熱処理）を行い、さらに９００℃
〜１０５０℃の温度で２〜２０時間の熱処理を行った
後、前記シリコンウェーハの表面にエピタキシャル層を
形成することを特徴とする。この方法は、抵抗率が０．
１Ωｃｍ以下のｎ型シリコンウェーハに対し特に効果的
であり、エピタキシャル層の形成温度が１１００℃以上
の高温であっても、優れたＩＧ能力を有するエピタキシ
ャルウェーハを製造することができる。
【００１５】エピタキシャル成長後の基板内部に十分な
酸素析出物密度を有するようにするためには、ＲＴＡの
条件を１２００℃以上、１秒以上にする必要があるが、
１３５０℃を超えるとウェーハへの金属汚染やスリップ
転位の発生等の問題が発生する可能性があるので好まし
くない。また、熱処理時間が１２０秒を超えるとスルー
プットの低下や熱処理炉の耐久性等の問題が発生し、現
実的ではない。
酸素析出物密度を有するようにするためには、ＲＴＡの
条件を１２００℃以上、１秒以上にする必要があるが、
１３５０℃を超えるとウェーハへの金属汚染やスリップ
転位の発生等の問題が発生する可能性があるので好まし
くない。また、熱処理時間が１２０秒を超えるとスルー
プットの低下や熱処理炉の耐久性等の問題が発生し、現
実的ではない。
【００１６】また、ＲＴＡ後の熱処理条件としては、特
にＮ+基板においてエピタキシャル成長後の基板内部に
十分な酸素析出物密度（少なくとも１×１０7／cm3）を
確実に有するようにするためには、９００℃以上で２時
間以上の熱処理が必要であるが、２０時間を超える熱処
理を行っても効果が飽和するため意味がない。また、１
０５０℃を超える温度では基板内部に新たな酸素析出核
の形成が起こりにくくなるので好ましくない。
にＮ+基板においてエピタキシャル成長後の基板内部に
十分な酸素析出物密度（少なくとも１×１０7／cm3）を
確実に有するようにするためには、９００℃以上で２時
間以上の熱処理が必要であるが、２０時間を超える熱処
理を行っても効果が飽和するため意味がない。また、１
０５０℃を超える温度では基板内部に新たな酸素析出核
の形成が起こりにくくなるので好ましくない。
【００１７】
【発明の実施の形態】以下に本発明の一つの実施の形態
を添付図面中、図１に基づいて説明するが、図示例は例
示的に示されるもので、本発明の技術思想から逸脱しな
い限り種々の変形が可能なことはいうまでもない。
を添付図面中、図１に基づいて説明するが、図示例は例
示的に示されるもので、本発明の技術思想から逸脱しな
い限り種々の変形が可能なことはいうまでもない。
【００１８】図１は、本発明のシリコンエピタキシャル
ウェーハの製造方法の工程順を示すフローチャートであ
る。まず、エピタキシャル成長用のシリコン基板を準備
する（ステップ１００）。このシリコン基板としては、
導電型がｎ型で抵抗率が１．０Ωcm以下のものが好適に
用いられる。このシリコン基板に対してＲＴＡ（Rapid
Thermal Annealing、急速加熱・急速冷却熱処理）が行
われる（ステップ１０２）。このＲＴＡの条件は、１２
００℃〜１３５０℃の温度で１〜１２０秒の条件で行わ
れる。この条件外では、前述したように、本発明の作用
効果を充分に達成することができない。
ウェーハの製造方法の工程順を示すフローチャートであ
る。まず、エピタキシャル成長用のシリコン基板を準備
する（ステップ１００）。このシリコン基板としては、
導電型がｎ型で抵抗率が１．０Ωcm以下のものが好適に
用いられる。このシリコン基板に対してＲＴＡ（Rapid
Thermal Annealing、急速加熱・急速冷却熱処理）が行
われる（ステップ１０２）。このＲＴＡの条件は、１２
００℃〜１３５０℃の温度で１〜１２０秒の条件で行わ
れる。この条件外では、前述したように、本発明の作用
効果を充分に達成することができない。
【００１９】このＲＴＡ終了後のシリコン基板に対して
さらに熱処理が行われる（ステップ１０４）。この熱処
理の条件は、９００℃〜１０５０℃の温度で２〜２０時
間の条件で行われる。この条件外では、前述したよう
に、本発明の作用効果を有効に発揮することができな
い。このような熱処理をうけたシリコン基板の表面に対
してエピタキシャル層を形成する（ステップ１０６）。
このエピタキシャル層の形成は、従来と同様に１０００
℃以上の高温で行っても問題ない。尚、ステップ１０４
における熱処理雰囲気は特に限定されないが、酸化性雰
囲気で行う場合、形成される酸化膜を除去してからエピ
工程を行う必要がある。
さらに熱処理が行われる（ステップ１０４）。この熱処
理の条件は、９００℃〜１０５０℃の温度で２〜２０時
間の条件で行われる。この条件外では、前述したよう
に、本発明の作用効果を有効に発揮することができな
い。このような熱処理をうけたシリコン基板の表面に対
してエピタキシャル層を形成する（ステップ１０６）。
このエピタキシャル層の形成は、従来と同様に１０００
℃以上の高温で行っても問題ない。尚、ステップ１０４
における熱処理雰囲気は特に限定されないが、酸化性雰
囲気で行う場合、形成される酸化膜を除去してからエピ
工程を行う必要がある。
【００２０】このように、本発明の製造方法は、エピタ
キシャル成長用のシリコン基板が作製されたシリコン単
結晶の結晶熱履歴により形成された酸素析出核を高温の
ＲＴＡ工程で消滅させ、そのＲＴＡ後に比較的高温（９
００℃〜１０５０℃）の熱処理を加えることにより、析
出核を形成すると同時にその核を成長させて、エピ工程
でも消滅しない析出物を形成したエピタキシャル成長用
基板を用いてエピタキシャル成長を行うというものであ
る。これにより、エピ工程直後であっても、赤外散乱ト
モグラフ法を用いた測定装置により検出可能なサイズの
析出物を有するエピタキシャルウェーハが得られる。
キシャル成長用のシリコン基板が作製されたシリコン単
結晶の結晶熱履歴により形成された酸素析出核を高温の
ＲＴＡ工程で消滅させ、そのＲＴＡ後に比較的高温（９
００℃〜１０５０℃）の熱処理を加えることにより、析
出核を形成すると同時にその核を成長させて、エピ工程
でも消滅しない析出物を形成したエピタキシャル成長用
基板を用いてエピタキシャル成長を行うというものであ
る。これにより、エピ工程直後であっても、赤外散乱ト
モグラフ法を用いた測定装置により検出可能なサイズの
析出物を有するエピタキシャルウェーハが得られる。
【００２１】従って、たとえＮ+基板であってもエピ工
程前の段階で析出物が成長しているので、デバイスプロ
セスの初期段階からゲッタリング能力を有するエピタキ
シャルウェーハを製造できる。また、結晶熱履歴で形成
される析出核はＲＴＡ工程で消滅するために、それに起
因したばらつきは無く、安定したＩＧ能力を有するエピ
タキシャルウェーハを製造できる。
程前の段階で析出物が成長しているので、デバイスプロ
セスの初期段階からゲッタリング能力を有するエピタキ
シャルウェーハを製造できる。また、結晶熱履歴で形成
される析出核はＲＴＡ工程で消滅するために、それに起
因したばらつきは無く、安定したＩＧ能力を有するエピ
タキシャルウェーハを製造できる。
【００２２】さらに、ウェーハに元々存在していた空孔
や、ＲＴＡ工程で注入された空孔は、その後の熱処理工
程での外方拡散により表面近傍から排除されるので、ウ
ェーハ表面近傍には酸素析出物の無欠陥領域（ＤＺ層）
が形成され、その上に形成されるエピタキシャル層の結
晶性に対して有利に作用する。
や、ＲＴＡ工程で注入された空孔は、その後の熱処理工
程での外方拡散により表面近傍から排除されるので、ウ
ェーハ表面近傍には酸素析出物の無欠陥領域（ＤＺ層）
が形成され、その上に形成されるエピタキシャル層の結
晶性に対して有利に作用する。
【００２３】
【実施例】以下に実施例をあげて本発明をさらに具体的
に説明するが、これらの実施例は例示的に示されるもの
で限定的に解釈されるべきでないことはいうまでもな
い。
に説明するが、これらの実施例は例示的に示されるもの
で限定的に解釈されるべきでないことはいうまでもな
い。
【００２４】（実施例１）直径６インチ、結晶方位＜１
００＞、初期酸素濃度１５ｐｐｍａ（ＪＥＩＤＡ（日本
電子工業振興協会）規格）のＳｂドープ基板を準備し
た。抵抗率は約０．０２Ωｃｍである。この基板に対し
て、窒素雰囲気下で１２００℃、３０秒間のＲＴＡを施
した。その後、９００℃，１０００℃，１０５０℃で２
〜１６時間の熱処理を施した。熱処理雰囲気は２％の酸
素を含有する窒素雰囲気（２％Ｏ2／Ｎ2）とした。さら
に、熱処理後の基板表面の酸化膜を除去し、１１５０℃
で３μｍのエピタキシャル層を成長させた後、酸素析出
物密度を赤外散乱トモグラフ法により測定した。
００＞、初期酸素濃度１５ｐｐｍａ（ＪＥＩＤＡ（日本
電子工業振興協会）規格）のＳｂドープ基板を準備し
た。抵抗率は約０．０２Ωｃｍである。この基板に対し
て、窒素雰囲気下で１２００℃、３０秒間のＲＴＡを施
した。その後、９００℃，１０００℃，１０５０℃で２
〜１６時間の熱処理を施した。熱処理雰囲気は２％の酸
素を含有する窒素雰囲気（２％Ｏ2／Ｎ2）とした。さら
に、熱処理後の基板表面の酸化膜を除去し、１１５０℃
で３μｍのエピタキシャル層を成長させた後、酸素析出
物密度を赤外散乱トモグラフ法により測定した。
【００２５】ＲＴＡ後の各温度での熱処理時間と酸素析
出物密度との関係を図２に示す。何れの温度においても
２時間の熱処理で既に析出物密度が７乗台以上の密度で
観察され、時間の増加と共に密度が増加した。この結果
から、析出しにくいＳｂドープ基板において、ＲＴＡと
その後の熱処理により高温のエピ工程でも消滅しない析
出物が形成でき、さらにエピ工程直後の段階で検出可能
な十分なサイズをもつ析出物が形成できることがわかっ
た。
出物密度との関係を図２に示す。何れの温度においても
２時間の熱処理で既に析出物密度が７乗台以上の密度で
観察され、時間の増加と共に密度が増加した。この結果
から、析出しにくいＳｂドープ基板において、ＲＴＡと
その後の熱処理により高温のエピ工程でも消滅しない析
出物が形成でき、さらにエピ工程直後の段階で検出可能
な十分なサイズをもつ析出物が形成できることがわかっ
た。
【００２６】（実施例２）直径６インチ、結晶方位＜１
００＞、初期酸素濃度１６．５ｐｐｍａのＡｓドープ基
板を準備した。抵抗率は約０．００５Ωｃｍである。実
施例１と同様に、この基板に対して、窒素雰囲気下で１
２００℃，３０秒間のＲＴＡを施した。その後、９００
℃，１０００℃，１０５０℃で２〜１６時間の熱処理
（２％Ｏ2／Ｎ2）を施した。さらに、熱処理後の基板表
面の酸化膜を除去し、１１２５℃で５μｍエピタキシャ
ル層を成長させた後、酸素析出物密度を赤外散乱トモグ
ラフ法により測定した。
００＞、初期酸素濃度１６．５ｐｐｍａのＡｓドープ基
板を準備した。抵抗率は約０．００５Ωｃｍである。実
施例１と同様に、この基板に対して、窒素雰囲気下で１
２００℃，３０秒間のＲＴＡを施した。その後、９００
℃，１０００℃，１０５０℃で２〜１６時間の熱処理
（２％Ｏ2／Ｎ2）を施した。さらに、熱処理後の基板表
面の酸化膜を除去し、１１２５℃で５μｍエピタキシャ
ル層を成長させた後、酸素析出物密度を赤外散乱トモグ
ラフ法により測定した。
【００２７】ＲＴＡ後の各温度での熱処理時間と酸素析
出物密度との関係を図３に示す。何れの温度においても
２時間の熱処理で既に析出物密度が８乗台の密度で観察
され、時間の増加と共に密度が増加した。この結果か
ら、Ｓｂドープ基板と同様にＡｓドープ基板において
も、ＲＴＡとその後の熱処理によりエピ工程でも消滅し
ない析出物が形成でき、さらにエピ工程直後の段階で検
出可能な十分なサイズをもつ析出物が形成できることが
わかった。
出物密度との関係を図３に示す。何れの温度においても
２時間の熱処理で既に析出物密度が８乗台の密度で観察
され、時間の増加と共に密度が増加した。この結果か
ら、Ｓｂドープ基板と同様にＡｓドープ基板において
も、ＲＴＡとその後の熱処理によりエピ工程でも消滅し
ない析出物が形成でき、さらにエピ工程直後の段階で検
出可能な十分なサイズをもつ析出物が形成できることが
わかった。
【００２８】尚、短時間の場合の密度が実施例１よりも
若干高いのは、酸素濃度の違いによると思われる。
若干高いのは、酸素濃度の違いによると思われる。
【００２９】（実施例３及び比較例１）ＲＴＡの温度の
影響を調べるための実験を行った。実施例１と同様のＳ
ｂドープ基板に対して、窒素雰囲気下で３０秒間のＲＴ
Ａを施した。ＲＴＡ温度は１１５０℃（比較例１）、１
２００℃及び１２５０℃（実施例３）とした。
影響を調べるための実験を行った。実施例１と同様のＳ
ｂドープ基板に対して、窒素雰囲気下で３０秒間のＲＴ
Ａを施した。ＲＴＡ温度は１１５０℃（比較例１）、１
２００℃及び１２５０℃（実施例３）とした。
【００３０】ＲＴＡ後、１０００℃で８時間の熱処理
（２％Ｏ2／Ｎ2）を施した。さらに、その熱処理後の基
板表面の酸化膜を除去し、１１５０℃で３μｍエピタキ
シャル層を成長させた後、酸素析出物密度を赤外散乱ト
モグラフ法により測定した。
（２％Ｏ2／Ｎ2）を施した。さらに、その熱処理後の基
板表面の酸化膜を除去し、１１５０℃で３μｍエピタキ
シャル層を成長させた後、酸素析出物密度を赤外散乱ト
モグラフ法により測定した。
【００３１】ＲＴＡの温度と酸素析出物密度との関係を
図４に示す。１１５０℃では析出物密度が１×１０7／c
m3以下と低かったが、１２００℃以上では９乗台以上の
密度で析出物が観察された。この結果から、ＲＴＡ温度
は１２００℃以上が好ましいことがわかった。
図４に示す。１１５０℃では析出物密度が１×１０7／c
m3以下と低かったが、１２００℃以上では９乗台以上の
密度で析出物が観察された。この結果から、ＲＴＡ温度
は１２００℃以上が好ましいことがわかった。
【００３２】（実施例４）ＲＴＡの雰囲気の影響を調べ
るための実験を行った。実施例１と同様のＳｂドープ基
板に対して、水素雰囲気下で１２５０℃，３０秒間のＲ
ＴＡを施した。ＲＴＡ後、９００℃と１０５０℃で２〜
１４時間の熱処理（２％Ｏ2／Ｎ2）を施した。さらに、
熱処理後の基板表面の酸化膜を除去し、１１５０℃で３
μｍのエピタキシャル層を成長させた後、酸素析出物密
度を赤外散乱トモグラフ法により測定した。
るための実験を行った。実施例１と同様のＳｂドープ基
板に対して、水素雰囲気下で１２５０℃，３０秒間のＲ
ＴＡを施した。ＲＴＡ後、９００℃と１０５０℃で２〜
１４時間の熱処理（２％Ｏ2／Ｎ2）を施した。さらに、
熱処理後の基板表面の酸化膜を除去し、１１５０℃で３
μｍのエピタキシャル層を成長させた後、酸素析出物密
度を赤外散乱トモグラフ法により測定した。
【００３３】ＲＴＡ後の各温度での熱処理時間と酸素析
出物密度との関係を図５に示す。何れの温度においても
２時間の熱処理で既に析出物密度が８乗台以上の密度で
観察され、時間の増加と共に密度が増加した。この結果
から、ＲＴＡの雰囲気が水素の場合でも、ＲＴＡとその
後の熱処理によりエピ工程でも消滅しない析出物が形成
でき、さらにエピ工程直後の段階で検出可能な十分なサ
イズをもつ析出物が形成できることがわかった。
出物密度との関係を図５に示す。何れの温度においても
２時間の熱処理で既に析出物密度が８乗台以上の密度で
観察され、時間の増加と共に密度が増加した。この結果
から、ＲＴＡの雰囲気が水素の場合でも、ＲＴＡとその
後の熱処理によりエピ工程でも消滅しない析出物が形成
でき、さらにエピ工程直後の段階で検出可能な十分なサ
イズをもつ析出物が形成できることがわかった。
【００３４】（比較例２）実施例１及び実施例２と同様
なＳｂ及びＡｓドープ基板を準備した。これらの基板に
対して、ＲＴＡ及びその後の熱処理を施さずに１１５０
℃で３μｍエピタキシャル層を成長させた後、酸素析出
物密度を赤外散乱トモグラフ法により測定した。その結
果、何れの基板を用いた場合も、析出物密度は５×１０
6／cm3以下であり、各実施例と比較して極めて低い密度
であった。
なＳｂ及びＡｓドープ基板を準備した。これらの基板に
対して、ＲＴＡ及びその後の熱処理を施さずに１１５０
℃で３μｍエピタキシャル層を成長させた後、酸素析出
物密度を赤外散乱トモグラフ法により測定した。その結
果、何れの基板を用いた場合も、析出物密度は５×１０
6／cm3以下であり、各実施例と比較して極めて低い密度
であった。
【００３５】（比較例３）実施例１及び実施例２と同様
なＳｂ及びＡｓドープ基板を準備した。これらの基板に
対して、窒素雰囲気下で１２００℃、３０秒間のＲＴＡ
を施した。その後、８００℃，２時間の熱処理（２％Ｏ
2／Ｎ2）を施した。その後、基板表面の酸化膜を除去
し、１１５０℃で３μｍエピタキシャル層を成長させた
後、酸素析出物密度を赤外散乱トモグラフ法により測定
した。その結果、何れの基板を用いた場合も、析出物密
度は１×１０7／cm3以下であった。
なＳｂ及びＡｓドープ基板を準備した。これらの基板に
対して、窒素雰囲気下で１２００℃、３０秒間のＲＴＡ
を施した。その後、８００℃，２時間の熱処理（２％Ｏ
2／Ｎ2）を施した。その後、基板表面の酸化膜を除去
し、１１５０℃で３μｍエピタキシャル層を成長させた
後、酸素析出物密度を赤外散乱トモグラフ法により測定
した。その結果、何れの基板を用いた場合も、析出物密
度は１×１０7／cm3以下であった。
【００３６】上述した実施例１〜４及び比較例１〜３の
結果から、Ｓｂ及びＡｓドープ基板に対して本発明のＲ
ＴＡおよび９００℃〜１０５０℃の熱処理を加えること
により、エピ工程後でも十分な密度を有する酸素析出物
を形成できることがわかった。
結果から、Ｓｂ及びＡｓドープ基板に対して本発明のＲ
ＴＡおよび９００℃〜１０５０℃の熱処理を加えること
により、エピ工程後でも十分な密度を有する酸素析出物
を形成できることがわかった。
【００３７】尚、析出しにくいＳｂドープやＡｓドープ
のＮ+基板でも十分な効果があることから、析出しやす
いＢ（ボロン）ドープ低抵抗率基板や、Ｐ（リン）ドー
プあるいはＢドープの通常抵抗率基板においても十分な
効果が得られることは確実である。
のＮ+基板でも十分な効果があることから、析出しやす
いＢ（ボロン）ドープ低抵抗率基板や、Ｐ（リン）ドー
プあるいはＢドープの通常抵抗率基板においても十分な
効果が得られることは確実である。
【００３８】
【発明の効果】以上述べたごとく、本発明によれば、エ
ピ成長用基板の結晶熱履歴に影響されることなく安定し
たＩＧ能力を発揮し、デバイスプロセスの初期段階から
優れたＩＧ能力を有するエピタキシャルウェーハを得る
ことができる。特に、酸素析出が進行しにくいＮ+基板
を用いたＮ／Ｎ+エピウェーハであっても、十分なＩＧ
能力を得ることができる。
ピ成長用基板の結晶熱履歴に影響されることなく安定し
たＩＧ能力を発揮し、デバイスプロセスの初期段階から
優れたＩＧ能力を有するエピタキシャルウェーハを得る
ことができる。特に、酸素析出が進行しにくいＮ+基板
を用いたＮ／Ｎ+エピウェーハであっても、十分なＩＧ
能力を得ることができる。
【図１】 本発明のシリコンエピタキシャルウェーハの
製造方法の工程順を示すフローチャートである。
製造方法の工程順を示すフローチャートである。
【図２】 実施例１におけるＲＴＡ後の各温度での熱処
理時間と酸素析出物密度との関係を示すグラフである。
理時間と酸素析出物密度との関係を示すグラフである。
【図３】 実施例２におけるＲＴＡ後の各温度での熱処
理時間と酸素析出物密度との関係を示すグラフである。
理時間と酸素析出物密度との関係を示すグラフである。
【図４】 実施例３及び比較例１におけるＲＴＡ後の各
温度での熱処理時間と酸素析出物密度との関係を示すグ
ラフである。
温度での熱処理時間と酸素析出物密度との関係を示すグ
ラフである。
【図５】 実施例４におけるＲＴＡ後の各温度での熱処
理時間と酸素析出物密度との関係を示すグラフである。
理時間と酸素析出物密度との関係を示すグラフである。
１００：シリコン基板準備、１０２：ＲＴＡ、１０４：
熱処理、１０６：エピタキシャル層の形成。
熱処理、１０６：エピタキシャル層の形成。
Claims (2)
- 【請求項１】 エピタキシャル成長用のシリコン基板に
対し、１２００℃〜１３５０℃の温度で１〜１２０秒の
ＲＴＡ（急速加熱・急速冷却熱処理）を行い、さらに９
００℃〜１０５０℃の温度で２〜２０時間の熱処理を行
った後、前記シリコンウェーハの表面にエピタキシャル
層を形成することを特徴とするシリコンエピタキシャル
ウェーハの製造方法。 - 【請求項２】 前記エピタキシャル成長用のシリコン基
板は、導電型がｎ型で抵抗率が０．１Ωｃｍ以下である
ことを特徴とする請求項１に記載されたシリコンエピタ
キシャルウェーハの製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000135837A JP4270713B2 (ja) | 2000-05-09 | 2000-05-09 | シリコンエピタキシャルウェーハの製造方法 |
| US10/019,298 US6544899B2 (en) | 2000-05-09 | 2001-05-01 | Process for manufacturing silicon epitaxial wafer |
| KR1020017016624A KR100774070B1 (ko) | 2000-05-09 | 2001-05-01 | 실리콘 에피텍셜 웨이퍼의 제조방법 |
| EP01926083A EP1202334A1 (en) | 2000-05-09 | 2001-05-01 | Method of producing silicon epitaxial wafers |
| PCT/JP2001/003758 WO2001086710A1 (fr) | 2000-05-09 | 2001-05-01 | Procede de production de plaquettes epitaxiales de silicium |
| TW090110638A TW495830B (en) | 2000-05-09 | 2001-05-03 | Method of producing silicon epitaxial wafers |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000135837A JP4270713B2 (ja) | 2000-05-09 | 2000-05-09 | シリコンエピタキシャルウェーハの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001322893A true JP2001322893A (ja) | 2001-11-20 |
| JP4270713B2 JP4270713B2 (ja) | 2009-06-03 |
Family
ID=18643867
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000135837A Expired - Fee Related JP4270713B2 (ja) | 2000-05-09 | 2000-05-09 | シリコンエピタキシャルウェーハの製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6544899B2 (ja) |
| EP (1) | EP1202334A1 (ja) |
| JP (1) | JP4270713B2 (ja) |
| KR (1) | KR100774070B1 (ja) |
| TW (1) | TW495830B (ja) |
| WO (1) | WO2001086710A1 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003115491A (ja) * | 2001-10-03 | 2003-04-18 | Sumitomo Mitsubishi Silicon Corp | シリコン半導体基板の熱処理方法 |
| JP2006186312A (ja) * | 2004-12-27 | 2006-07-13 | Memc Electron Materials Inc | 内部ゲッタリングされたヘテロエピタキシャル半導体ウエハ及びその製造方法 |
| WO2009075257A1 (ja) * | 2007-12-11 | 2009-06-18 | Sumco Corporation | シリコン基板とその製造方法 |
| JP2011114119A (ja) * | 2009-11-26 | 2011-06-09 | Shin Etsu Handotai Co Ltd | エピタキシャルウェーハ及びその製造方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040259321A1 (en) * | 2003-06-19 | 2004-12-23 | Mehran Aminzadeh | Reducing processing induced stress |
| US7485928B2 (en) * | 2005-11-09 | 2009-02-03 | Memc Electronic Materials, Inc. | Arsenic and phosphorus doped silicon wafer substrates having intrinsic gettering |
| US8987115B2 (en) * | 2008-08-21 | 2015-03-24 | Alliance For Sustainable Energy, Llc | Epitaxial growth of silicon for layer transfer |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1167781A (ja) * | 1997-08-08 | 1999-03-09 | Sumitomo Metal Ind Ltd | シリコン半導体基板の熱処理方法 |
| JP2000031150A (ja) * | 1998-07-07 | 2000-01-28 | Shin Etsu Handotai Co Ltd | シリコン基板の熱処理方法及びその基板、その基板を用いたエピタキシャルウエーハ |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02151035A (ja) * | 1988-12-01 | 1990-06-11 | Kyushu Electron Metal Co Ltd | バイポーラｉｃ製造時の埋込み拡散方法 |
| JPH0350737A (ja) * | 1989-07-18 | 1991-03-05 | Nec Corp | 半導体装置の製造方法 |
| JP2779556B2 (ja) * | 1991-05-15 | 1998-07-23 | 三菱マテリアル株式会社 | エピタキシャル基板およびその製造方法 |
| JP3454033B2 (ja) * | 1996-08-19 | 2003-10-06 | 信越半導体株式会社 | シリコンウェーハおよびその製造方法 |
| JP2877108B2 (ja) * | 1996-12-04 | 1999-03-31 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| EP0959154B1 (en) * | 1998-05-22 | 2010-04-21 | Shin-Etsu Handotai Co., Ltd | A method for producing an epitaxial silicon single crystal wafer and the epitaxial single crystal wafer |
| JP3746153B2 (ja) * | 1998-06-09 | 2006-02-15 | 信越半導体株式会社 | シリコンウエーハの熱処理方法 |
| US6204203B1 (en) * | 1998-10-14 | 2001-03-20 | Applied Materials, Inc. | Post deposition treatment of dielectric films for interface control |
| US6323093B1 (en) * | 1999-04-12 | 2001-11-27 | Advanced Micro Devices, Inc. | Process for fabricating a semiconductor device component by oxidizing a silicon hard mask |
-
2000
- 2000-05-09 JP JP2000135837A patent/JP4270713B2/ja not_active Expired - Fee Related
-
2001
- 2001-05-01 US US10/019,298 patent/US6544899B2/en not_active Expired - Lifetime
- 2001-05-01 EP EP01926083A patent/EP1202334A1/en not_active Withdrawn
- 2001-05-01 KR KR1020017016624A patent/KR100774070B1/ko active IP Right Grant
- 2001-05-01 WO PCT/JP2001/003758 patent/WO2001086710A1/ja not_active Application Discontinuation
- 2001-05-03 TW TW090110638A patent/TW495830B/zh not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1167781A (ja) * | 1997-08-08 | 1999-03-09 | Sumitomo Metal Ind Ltd | シリコン半導体基板の熱処理方法 |
| JP2000031150A (ja) * | 1998-07-07 | 2000-01-28 | Shin Etsu Handotai Co Ltd | シリコン基板の熱処理方法及びその基板、その基板を用いたエピタキシャルウエーハ |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003115491A (ja) * | 2001-10-03 | 2003-04-18 | Sumitomo Mitsubishi Silicon Corp | シリコン半導体基板の熱処理方法 |
| JP2006186312A (ja) * | 2004-12-27 | 2006-07-13 | Memc Electron Materials Inc | 内部ゲッタリングされたヘテロエピタキシャル半導体ウエハ及びその製造方法 |
| WO2009075257A1 (ja) * | 2007-12-11 | 2009-06-18 | Sumco Corporation | シリコン基板とその製造方法 |
| JP2011114119A (ja) * | 2009-11-26 | 2011-06-09 | Shin Etsu Handotai Co Ltd | エピタキシャルウェーハ及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100774070B1 (ko) | 2007-11-06 |
| WO2001086710A1 (fr) | 2001-11-15 |
| KR20020021386A (ko) | 2002-03-20 |
| US20030008480A1 (en) | 2003-01-09 |
| JP4270713B2 (ja) | 2009-06-03 |
| TW495830B (en) | 2002-07-21 |
| EP1202334A1 (en) | 2002-05-02 |
| US6544899B2 (en) | 2003-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI397619B (zh) | 經砷及磷掺雜之具內部去疵之矽晶圓基材 | |
| JP3626364B2 (ja) | エピタキシャルシリコン単結晶ウエーハの製造方法及びエピタキシャルシリコン単結晶ウエーハ | |
| EP0959154B1 (en) | A method for producing an epitaxial silicon single crystal wafer and the epitaxial single crystal wafer | |
| JP4805681B2 (ja) | エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法 | |
| JP6289621B2 (ja) | チョクラルスキ法で成長したインゴットからスライスされた高ドープシリコンウエハ中の酸素析出 | |
| US20090017291A1 (en) | Silicon epitaxial wafer and production method for same | |
| JP2020504069A (ja) | イントリンシックゲッタリングおよびゲート酸化物完全性歩留まりを有するシリコンウエハを処理する方法 | |
| JP2004533125A (ja) | イオン注入によるイントリンシックゲッタリングを有するシリコン・オン・インシュレータ構造体を製造する方法 | |
| JP2003124219A (ja) | シリコンウエーハおよびエピタキシャルシリコンウエーハ | |
| JP3381816B2 (ja) | 半導体基板の製造方法 | |
| JP2003502836A (ja) | イントリンシックゲッタリングを有するエピタキシャルシリコンウエハの製造方法 | |
| WO2001016408A1 (fr) | Plaquette de silicium epitaxiale | |
| JP2004503086A (ja) | 削剥領域を備えたシリコンウエハの製造方法及び製造装置 | |
| JP4656788B2 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| JP4270713B2 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| JP2009231429A (ja) | シリコンウェーハの製造方法 | |
| JP2010287885A (ja) | シリコンウェーハおよびその製造方法 | |
| JP4465141B2 (ja) | シリコンエピタキシャルウェーハ及びその製造方法 | |
| JP4510997B2 (ja) | シリコン半導体基板およびその製造方法 | |
| JPH10223641A (ja) | 半導体シリコンエピタキシャルウェーハ及び半導体デバイスの製造方法 | |
| JPH11204534A (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| JP2002201091A (ja) | 窒素および炭素添加基板を用いたエピ層欠陥のないエピウエハの製造方法 | |
| TW201909246A (zh) | 晶圓製造方法和晶圓 | |
| JP3922674B2 (ja) | シリコンウエハの製造方法 | |
| JP3903643B2 (ja) | エピタキシャルウェーハの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060501 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060621 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060824 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090224 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120306 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4270713 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120306 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130306 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130306 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140306 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |