JP2003502836A - イントリンシックゲッタリングを有するエピタキシャルシリコンウエハの製造方法 - Google Patents

イントリンシックゲッタリングを有するエピタキシャルシリコンウエハの製造方法

Info

Publication number
JP2003502836A
JP2003502836A JP2001503212A JP2001503212A JP2003502836A JP 2003502836 A JP2003502836 A JP 2003502836A JP 2001503212 A JP2001503212 A JP 2001503212A JP 2001503212 A JP2001503212 A JP 2001503212A JP 2003502836 A JP2003502836 A JP 2003502836A
Authority
JP
Japan
Prior art keywords
wafer
silicon
epitaxial
cooling
deposition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001503212A
Other languages
English (en)
Inventor
チャールズ・チウン−チー・ヤン
ダレル・ディ・ワトキンズ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SunEdison Inc
Original Assignee
MEMC Electronic Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MEMC Electronic Materials Inc filed Critical MEMC Electronic Materials Inc
Publication of JP2003502836A publication Critical patent/JP2003502836A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections

Abstract

(57)【要約】 本発明は、表面上に堆積したエピタキシャル層を有する表面を有して成るシリコンウエハの新規な製造方法に関する。１つの態様において、シリコンウエハの表面にエピタキシャル層を堆積させる。ウエハを少なくとも約１１７５℃の温度に加熱できる。この熱処理は、エピタキシャル堆積の間または後のいずれかに開始する。熱処理に続いて、（ａ）ウエハの温度が１０００℃よりも高く、かつ（ｂ）ウエハがサセプターと接触していない間に、加熱したウエハを少なくとも約１０℃／秒の速度で冷却する。本発明の方法において、エピタキシャル堆積、加熱および冷却を同じ反応室で行う。

Description

【発明の詳細な説明】
【０００１】 （技術分野） 本発明は一般に半導体材料基板、特に電子部品の製造に使用されるシリコンウ
エハの製造に関する。本発明は特に、単結晶シリコンウエハの製造方法に関する
。このウエハは、表面上に堆積したエピタキシャルシリコン層を有する表面を有
し、本質的にどのような電子デバイス製造法の熱処理サイクルの間にも、酸素析
出物の理想的な不均一深さ分布を形成する。
【０００２】 （背景技術） 半導体電子部品の製造に使用される大部分の方法の出発材料である単結晶シリ
コンは一般に、チョクラルスキー（Ｃｚ）法によって製造される。この方法にお
いて、多結晶シリコン（「ポリシリコン」）をルツボに装填し、溶融させ、種結
晶を溶融シリコンに接触させ、ゆっくり引き上げることによって単結晶インゴッ
トを成長させる。
【０００３】 Ｃｚ法中に、固化の後に結晶を冷却すると、欠陥が単結晶に形成する。特に問
題な種類の欠陥は、インゴット内の空隙の存在である。これら空隙の源は、シリ
コン格子空孔の凝集物であると考えられる。一般に、これらの空隙（または「空
孔凝集物」）は八面体形であり、少なくとも約０.０１μｍの特性寸法を有する
。インゴットをウエハにスライスする際に、これらの空孔凝集物が露出し、ウエ
ハの表面にピットとして現れる。結果的に、これらのピット（「結晶起源ピット
」または「ＣＯＰ」と称される。）は、ウエハの性能を阻害する。
【０００４】 現在までのところ、ＣＯＰの数密度を減少させる３つの主たる方法がある。第
一の方法は、結晶引き上げ技法に焦点を当てて、インゴットにおける空孔凝集物
の数密度を減少させる方法である。例えば、ｖ／Ｇ０［ｖは成長速度であり、Ｇ ０ は平均軸方向温度勾配である］を調節して、（自己格子間原子と異なった）結
晶格子空孔が優勢な真性点欠陥である結晶を成長させ、次いで結晶引き上げ工程
の間に、約１１００℃から約１０５０℃にシリコンインゴットを冷却する速度を
変化させる（一般に遅くする）ことによって空孔凝集の核形成速度に影響を与え
ることによって、空孔凝集物の数密度を減少しうることが示されている。この方
法は空孔凝集物の数密度を減少させるが、それらの形成を防止することはできな
い。空孔凝集物の数密度を減少させる他の結晶引上方法は、０．４ｍｍ／分より
も低い値に引上速度を減少させることである。しかし、この方法は、遅い引上速
度に原因してそれぞれの結晶引上機の処理量が減少するので、満足できるもので
はない。重要なことには、そのような引上速度に原因して、高い自己格子間原子
濃度を有する単結晶シリコンが形成する。結果的に、この高い濃度によって、問
題となる自己格子間原子凝集物が形成する。
【０００５】 ＣＯＰの数密度を減少させるために使用されている第二の方法は、空孔凝集物
の形成後に、空孔凝集物を溶解するかまたは消滅させることに焦点を当てる方法
である。一般にウエハ形態のシリコンの高温熱処理によって、これが行われる。
例えば、ヨーロッパ特許出願第５０３８１６Ａ１において、Fusegawaらは、０.
８ｍｍ／分を越える成長速度でシリコンインゴットを成長させ、インゴットから
スライスされたウエハを１１５０℃〜１２８０℃の温度で熱処理して、ウエハ表
面に近い薄い領域の空孔凝集物密度を減少させることを提案している。この方法
は、均一な手順を与えないので、不都合である。必要とされる具体的な処理は、
ウエハにおける空孔凝集物の位置および濃度に依存する。実際、そのような凝集
物の均一な軸方向濃度を有さない結晶からカットした種々のウエハは、種々の成
長後処理条件を必要とする。さらに、この手法の熱処理は比較的コストが高く、
ウエハに金属性不純物を導入する可能性がある。
【０００６】 ＣＯＰの問題を扱う第三の方法は、ウエハの表面における、シリコンの薄い結
晶質層のエピタキシャル堆積である。この方法は、ＣＯＰを実質的に有さない表
面を有するウエハを与える。しかし、従来のエピタキシャル堆積法の使用は、ウ
エハのコストを実質的に増加させる。
【０００７】 Ｃｚ法によって製造される単結晶シリコンは一般に、前記空孔凝集物に加えて
、他に種々の不純物、特に酸素も含有する。この汚染は、例えば、溶融シリコン
が石英ルツボに入っている間に生じる。シリコン溶融塊の温度におけるシリコン
における酸素の溶解度、および凝固シリコンにおける酸素の実測凝離率によって
決まる所定の濃度に到達するまで、シリコン溶融塊の温度において、酸素が結晶
格子に入る。そのような濃度は、固体シリコンにおける酸素の溶解度よりも大き
い。従って、結晶が溶融塊から成長し、冷却するとともに、結晶における酸素の
溶解度は急激に減少する。これによって最終的に、過飽和濃度において酸素を含
有するウエハが生じる。
【０００８】 ウエハが過飽和酸素濃度を有する場合に、（例えば、電子デバイスの製造中に
使用される一般的な熱処理の間のような）ウエハの加熱によってウエハ中に酸素
が析出する。酸素析出物は、その位置に応じて、有害または有益である。ウエハ
の活性デバイス領域（即ち、一般に表面付近）に位置する酸素析出物は、デバイ
スの操作を損なう場合がある。一方、ウエハのバルクに位置する酸素析出物は、
ウエハに接する可能性がある好ましくない金属不純物を捕捉することができるの
で、有益である傾向がある。ウエハのバルクに位置する酸素析出物を金属の捕捉
に使用することは、一般に内部ゲッタリングまたはイントリンシックゲッタリン
グ（ＩＧ）と称される。
【０００９】 歴史的に、電子部品製造工程は、酸素析出物を含有しないウエハの表面に近い
領域（一般に「デニューデッドゾーン」または「析出物不含領域」と呼ばれる。
）および、ＩＧ目的のために充分な数の酸素析出物を含有するウエハの残り部分
（即ち、ウエハバルク）を有するシリコンを製造するようにデザインされた一連
の工程を含む。そのような酸素析出プロファイルは、例えば、（ａ）不活性気体
中で少なくとも約４時間の高温（＞１１００℃）における酸素外拡散熱処理、（
ｂ）低温（６００℃〜７５０℃）における酸素析出物核形成、および（ｃ）高温
（１０００℃〜１１５０℃）における酸素（ＳｉＯ２）析出物の成長のような、
高温−低温−高温の熱順序において形成される。例えばF.Shimura, Semiconduct
or Silicon Crystal Technology, pp.361-367（Academic Press, Inc., San Die
go CA, 1989）、およびそれに引用されている文献を参照できる。
【００１０】 しかし、近年、ＤＲＡＭ製造法のような向上した電子デバイス製造法は、高温
処理工程の使用を最少限にしつつある。これらの方法のいくつかは、デニューデ
ッドゾーンおよび充分な密度のバルク析出物を形成するのに充分な高温処理工程
をなお使用しているが、材料における許容度が非常に厳しくなっているので、そ
の材料を工業的に存続可能な製品にすることができない。他の現在の非常に向上
した電子デバイス製造法は、外拡散工程を全く含まない。活性デバイス領域にお
ける酸素析出物に関係する課題の故に、これらの電子デバイス製造者は、処理条
件下にウエハのどの部分にも酸素析出物を形成することができないシリコンウエ
ハを使用しなければならない。その結果、ＩＧの可能性が失われる。
【００１１】 （発明の開示） 本発明は、（ａ）ＣＯＰを本質的に有しない表面を有し、（ｂ）いずれかの電
子デバイス製造法から本質的になる熱処理サイクル中に酸素析出物の理想的な不
均一の深さ分布を形成する単結晶シリコンウエハを製造する方法を提供する。本
発明の方法は、例えば、約１８ｐｐｍａ以下の酸素濃度を有するウエハ出発材料
について、使用することが好都合で有り得る。
【００１２】 従って、簡単に言えば、本発明は、表面上に堆積したエピタキシャル層を有す
る表面を有して成るシリコンウエハの製造方法に関する。１つの態様において、
シリコンウエハの表面にエピタキシャル層を堆積させる。ウエハを少なくとも約
１１７５℃の温度に加熱できる。この熱処理は、エピタキシャル堆積の間または
後のいずれかに開始する。熱処理に続いて、（ａ）ウエハの温度が１０００℃よ
りも高く、かつ（ｂ）ウエハがサセプターと接触していない間に、加熱したウエ
ハを少なくとも約１０℃／秒の速度で所定時間にわたって冷却する。この方法に
おいて、エピタキシャル堆積、加熱および冷却を同じ反応室で行う。
【００１３】 他の態様において、約０.１２μｍ以上の直径を有するポリスチレン球に対応
する光散乱事象を検出するように構成されたレーザー系自動検査器によって測定
して少なくとも約０.５／ｃｍ２の平均光散乱事象濃度を有するウエハ表面にエ
ピタキシャル層を堆積する。ウエハを少なくとも約１１７５℃の温度に加熱する
。この熱処理は、エピタキシャル堆積の間または後のいずれかに開始する。熱処
理に続いて、ウエハの温度が１０００℃よりも高い間に、加熱したウエハを少な
くとも約１０℃／秒の速度で所定時間にわたって冷却する。この方法において、
エピタキシャル堆積、加熱および冷却を同じ反応室で行う。
【００１４】 別の態様において、シリコンウエハの表面に、０．１μｍ以上で３μｍ未満の
厚さを有するエピタキシャル層を堆積させる。ウエハを少なくとも約１１７５℃
の温度に加熱する。この熱処理は、エピタキシャル堆積の間または後のいずれか
に開始する。熱処理に続いて、ウエハの温度が１０００℃よりも高い間に、ウエ
ハを少なくとも約１０℃／秒の速度で所定時間にわたって冷却する。この方法に
おいて、エピタキシャル堆積、加熱および冷却を同じ反応室で行う。 本発明の他の特徴は、部分的に明瞭であり、部分的に以下に説明する。
【００１５】 本発明によって、表面に付着したエピタキシャルシリコン層を有する表面を有
して成る単結晶シリコンウエハの新規かつ有用な製造方法が見い出された。本発
明の方法によって製造されるウエハは、例えば電子デバイス製造工程の間にウエ
ハを加熱する場合に、酸素がウエハ内に析出する仕方を決める（またはプリント
する）「テンプレート」を有する。ウエハがそのような加熱にさらされる場合に
、ウエハは、ＩＧのために充分な密度の酸素析出物を含有するウエハバルクを形
成し、かつ、酸素析出物による電子デバイス性能の阻害を避ける充分な深さの無
析出物のゾーンを有する。
【００１６】 Ａ．反応器の形態 本発明の方法の加熱工程、エピタキシャル堆積工程および冷却工程は、単一の
反応室、一般的にはエピタキシャル堆積反応器の反応室において行うことが好ま
しい。（２つ以上の反応室に対する）単一の反応室を使用することは、幾つかの
理由から好都合である。例えば、より少ない装置を購入および維持するので、装
置コストが節約できる。１つの室から他の室へウエハを移動する時間が必要でな
いので、ウエハの製造時間も節約できる。さらに、ウエハ表面が処理中に汚染雰
囲気にさらされる可能性が少なくなるので、汚染の危険性が減少する。
【００１７】 本発明者は、反応器内にウエハを配置するために図１〜図５に示すような反応
器メカニズムを有するエピタキシャル堆積反応器を使用して、本発明の方法を行
うことが特に好ましいことを見いだした（例えば、そのような反応器メカニズム
の例は、例えば、EPI CENTURA（登録商標）反応器（Applied Materials製, Sant
a Clara, CA）に見られる。）。この反応器メカニズムは、ウエハを支えるサセ
プター１０１を有する。ウエハリフトシャフト１０７の内腔１０６に滑動可能に
配置されたサセプターサポートシャフト１０５のアーム１０３に、サセプター１
０１が固定して配置されている。ウエハリフトシャフト１０７は、反応器の下方
ドーム（図示せず）の筒状開口に垂直移動しうるように配置されている。
【００１８】 サセプターサポートシャフト１０５およびウエハリフトシャフト１０７を、必
要に応じて一緒かまたは独立して垂直に移動させるように、空気圧メカニズム（
図示せず）が作動しうる。その空気圧メカニズムは、サセプター１０１が回転し
うるように、作動しうる。サセプター１０１は、サセプター１０１における開口
に滑動可能に配置された硬質ピン１０９を有して、それらの下方末端においてウ
エハリフトシャフトのストップ１１１と係合する。ピン１０９の上方末端は、ウ
エハを支えることができる。一般に、ピン１０９は、反応器への移動および反応
器からの移動の間にウエハを支えるためだけに使用されている。
【００１９】 ウエハを反応器に装填するために、例えば、ブレード１１３によって、ウエハ
を反応器に配給する。このブレード１１３は、ブレード１１３が反応器に挿入さ
れおよび反応器から取り出されるときに硬質ピン１０９が合致する１つまたはそ
れ以上のノッチを有していてよく、および／または硬質ピン１０９の間に適合す
る寸法にされていてよい。図５を参照できる。ウエハをブレード１１３によって
反応器に配給した場合に、サセプターサポートシャフト１０５およびウエハリフ
トシャフト１０７を、図１に示される交換位置から図２に示される基本位置に上
方向に移動させる。サセプターサポートシャフト１０５の上方向移動が、（ウエ
ハリフトシャフト１０７と係合する）ピン１０９をウエハの後表面と係合させて
、ブレード１１３からウエハを持ち上げる。次に、ブレードを反応器から除去す
る。
【００２０】 図３を参照すると、次に、ウエハリフトシャフト１０７を静止させたまま、サ
セプターサポートシャフト１０５をさらに上方向に移動させる。これは、サセプ
ター１０１の上表面がウエハに接触するまで、サセプター１０１に対して下向き
にピン１０９をスライドさせる。次に、サセプター１０１がウエハを支える。一
方、サポートシャフト１０５は、サセプター１０１がリング１１５と同一平面に
なるまで上方向に移動し続ける。この点で、サセプターが処理位置に来る。ウエ
ハを加熱するために、反応器における高出力ランプのバンク（図示せず）が活性
化される。通常、サセプター１０１およびウエハは、ウエハがより均一に加熱さ
れるように加熱される間において、回転する。
【００２１】 Ｂ．ウエハ出発材料 ウエハの出発材料は、Ｃｚ結晶成長法の従来のいずれかの変更法によって成長
させた単結晶インゴットからスライスした単結晶シリコンウエハであることが好
ましい。この方法、ならびに一般的なシリコンスライシング法、ラッピング法、
エッチング法、および研磨法は文献において既知であり、例えば、Shimura, Sem
iconductor Silicon Crystal Technology（Academic Press, 1989）；およびSil
icon Chemical Etchinｇ（J. Grabmaier発行、Springer-Verlag、New York, 198
2）に記載されている。
【００２２】 図６を参照すると、ウエハ１が、前表面３、後表面５、前表面と後表面の間の
仮想の中央面７、ならびに前表面３および後表面５に接合する周囲縁２を有する
ことが好ましい。本明細書における「前表面」および「後表面」という用語は、
ウエハ１の２つの主要なほぼ平面の表面を意味する。前表面３は必ずしも後に電
子デバイスがその上に製造される面であるとは限らないし、後表面５も必ずしも
電子デバイスがその上に製造される面に向き合うウエハの主表面であるとは限ら
ないことに注意すべきである。さらに、シリコンウエハは一般に、いくらかの合
計厚み変動（ＴＴＶ）、狂い、および湾曲を有する故に、前表面の全ての点と後
表面の全ての点の間の中央点は正確には平面ではない。しかし、事実上、ＴＴＶ
、狂い、および湾曲は一般に非常に僅かであるので、中央点は、前表面および後
表面からほぼ等距離にある仮想中央面に含まれると言える。
【００２３】 ウエハが１種類またはそれ以上のドーパントを含有し、ウエハに種々の所望さ
れる特性を与えることができる。例えば、ウエハは、Ｐ型ウエハ（即ち、周期表
の第３族からの元素、最も一般的にはホウ素をドーピングされたウエハ）、また
はＮ型ウエハ（即ち、周期表の第５族からの元素、最も一般的にはヒ素をドーピ
ングされたウエハ）であることができる。ウエハがＰ型ウエハであることが好ま
しい。ウエハの抵抗率が、約０.００４〜約５０Ω−ｃｍであることが好ましい
。特に好ましい実施態様においては、ウエハの抵抗率が、０．５Ω−ｃｍよりも
大きく、より好ましくは少なくとも１．０Ω−ｃｍ、さらに好ましくは約１．０
〜約２０Ω−ｃｍである。他の特に好ましい実施態様においては、ウエハの抵抗
率が、約０.０１〜約１.０Ω−ｃｍである。
【００２４】 ウエハの酸素濃度は、約１０ｐｐｍａ〜約１８ｐｐｍａ（即ち、約５ｘ１０１ ７ 〜約９ｘ１０１７原子／ｃｍ３）（ASTM標準規格F-121-80）、より好ましくは
約１２ｐｐｍａ〜約１７ｐｐｍａ（即ち、約６ｘ１０１７〜約８.５ｘ１０１７
原子／ｃｍ３）、さらに好ましくは約１２ｐｐｍａ〜約１５ｐｐｍａ（即ち、約
６ｘ１０１７〜約７.５ｘ１０１７原子／ｃｍ３）、最も好ましくは約１２ｐｐ
ｍａ〜約１３ｐｐｍａ（即ち、約６ｘ１０１７〜約６.５ｘ１０１７原子／ｃｍ
３）である。約１８ｐｐｍａよりも大きい酸素濃度はあまり好ましくない。なぜ
なら、例えば、そのような濃度を有するウエハにおける酸素析出に原因してウエ
ハがよじれるからである。さらに、高い酸素濃度は、ウエハ表面付近において酸
素析出が形成する傾向を高めて、結果的に、漏れに原因するデバイス故障を生じ
させる。
【００２５】 空隙が多いウエハ出発材料と一緒に使用する場合に、本発明は特に有用である
。「空隙が多いウエハ」という語句は、比較的多数の空孔凝集物を有するウエハ
を意味する。前記のように、これらの凝集物は一般に、最大寸法において少なく
とも約０.０１μｍの八面体構造を有する。ウエハのバルクにおいて、これらの
凝集物は空隙形態であり、一方、ウエハの表面においては、それらはＣＯＰの形
態である。ＣＯＰは、レーザー系自動検査器（「レーザー系表面検査器」または
「ウエハ表面粒子カウンター」と称される場合もある）によって検出され、該検
査器は、該検査器のレーザーによってウエハ表面をスキャンした場合にＣＯＰに
よって放出される光散乱事象を検出する。好適な商業的に入手可能な自動検査器
の例は、KLA Tencor（Mountain View, CA）からのSurfscan 6220、およびADE Op
tical Systems Corp.（Charlotte, NC）からのCR80、CR81およびCR82である。
【００２６】 本発明と一緒に使用するのに特に好ましい、空隙の多いウエハ出発材料は、約
０.１２μｍ以上の直径を有するポリスチレン球に対応する光散乱事象を検出す
るように構成されたレーザー系自動検査器によって測定して、少なくとも約０.
５／ｃｍ２の平均光散乱事象濃度を有する。より好ましくは、この平均光散乱事
象濃度は、約０.５／ｃｍ２〜約１０／ｃｍ２、さらに好ましくは約０.５／ｃｍ ２ 〜約３.５／ｃｍ２、最も好ましくは約０.６／ｃｍ２〜約１.６／ｃｍ２であ
る。空隙が多いウエハは、比較的低いコストの方法、例えば、従来の開放構造Ｃ
ｚ法によって形成されるシリコンインゴットからスライスされるので、特に好ま
しい出発材料である。
【００２７】 Ｃ．ウエハ予備処理およびエピタキシャル層の堆積 本発明によって製造される単結晶シリコンウエハは、表面に付着したエピタキ
シャルシリコン層を有する表面を有する。エピタキシャル層は、ウエハ全体かま
たはウエハの一部分だけに堆積させることができる。図６を参照すると、エピタ
キシャル層をウエハの前表面３に堆積させることが好ましい。特に好ましい実施
態様においては、ウエハの前表面３の全体にエピタキシャル層を堆積させる。ウ
エハの他の部分に堆積したエピタキシャル層を有することが好ましいかどうかは
、ウエハの意図する使用に依存する。大部分の用途において、ウエハのいずれか
の他の部分におけるエピタキシャル層の存在または不存在は限定事項でない。
【００２８】 前記のように、Ｃｚ法によって製造したインゴットからスライスした単結晶シ
リコンウエハは、それらの表面にＣＯＰをしばしば有する。しかし、集積回路の
製造に使用されるウエハは一般に、ＣＯＰを本質的に有さない表面を有する必要
がある。ＣＯＰを本質的に有さない表面を有するウエハは、ウエハの表面にエピ
タキシャルシリコン層を堆積させることによって製造することができる。そのよ
うなエピタキシャル層は、ＣＯＰを埋め、最終的に平滑なウエハ表面を生じる。
これは、近年の科学研究の主題となっている。Schmolkeら、The Electrochem. S
oc. Proc., vol. PV98-1, p.855(1998)；Hirofumiら、Jpn. J. Appl. Phys., vo
l.36, p.2565(1997)を参照できる。本発明において、少なくとも約０.１μｍの
エピタキシャルシリコン層の厚みを使用することによって、ウエハ表面のＣＯＰ
を除去しうる。エピタキシャル層が、少なくとも約０.１μｍ、約２μｍ未満の
厚みを有することが好ましい。エピタキシャル層が、約０.１μｍ〜約１０μｍ
の厚みを有することが好ましく、約０.１μｍ〜約３μｍの厚みを有することが
より好ましく、約０.２５μｍ〜約２μｍの厚みを有することがさらに好ましく
、約０.６５μｍ〜約１μｍの厚みを有することが最も好ましい。
【００２９】 エピタキシャル層を使用して、ＣＯＰを除去することに加えて、ウエハ表面に
電気特性を付与する場合に、エピタキシャル層の好ましい厚みが変化することに
注意すべきである。例えば、エピタキシャル層を使用することによって、ウエハ
表面に近いドーパント濃度プロファイルの正確な調節を行うことができる。ＣＯ
Ｐを除去することに加えて、他の目的にエピタキシャル層を使用する場合に、そ
のような目的は、ＣＯＰを除去するのに使用される好ましい厚みより厚いエピタ
キシャル層の厚みを必要とすることがある。そのような場合に、最小限の厚みを
使用して、追加の所望効果を得ることが好ましい。ウエハへの厚い層の堆積は、
厚い層がより長い堆積時間およびより頻繁な反応器の洗浄を必要とする故に、一
般に工業的に好ましくない。
【００３０】 １．シリコン酸化物を除去する予備処理 ウエハがその表面にシリコン酸化物層（例えば、表面が室温で空気に暴露され
る際にシリコン表面に形成され、一般に約１０Å〜約１５Åの厚みを有する自然
シリコン酸化物層）を有する場合に、エピタキシャル層を表面に堆積させる前に
、シリコン酸化物層を表面から除去することが好ましい。本明細書において使用
される「シリコン酸化物層」という用語は、酸素原子に化学的に結合しているシ
リコン原子の層を意味する。一般に、そのようなシリコン酸化物層は、シリコン
原子１個について約２個の酸素原子を有する。
【００３１】 シリコン酸化物層の除去は、ウエハ表面を加熱することによって行うことが好
ましい。ウエハ表面を少なくとも約１１００℃、より好ましくは少なくとも約１
１５０℃、さらに好ましくは約１１５０℃〜約１２８０℃、最も好ましくは約１
１５０℃〜約１２２０℃の温度に加熱することが好ましい。ウエハを不均一に加
熱したならば、熱勾配が生じ、ウエハ内で異なった平面が相互に移動する（即ち
、スリップする）のを生じさせるのに充分な内部応力を生じさせることを認識す
べきである。軽くドーピングしたウエハ（例えば、ホウ素でドーピングされてお
り、抵抗率が約１〜約１０Ω−ｃｍであるウエハ）が、特にスリップしやすいこ
とがわかった。従って、ウエハを実質的に均一に加熱することが好ましい。本発
明者は、典型的に、約３〜約１８℃／秒の加熱速度を使用するが、ウエハが実質
的に均一に加熱されるという条件において、より高い加熱速度（例えば、約２０
〜約３５℃／秒）を使用してもよい。
【００３２】 シリコン酸化物層の除去は、酸化剤を本質的に含有しない雰囲気（雰囲気が酸
化剤を含有しないことが最も好ましい。）で行うことが好ましい。この雰囲気は
、貴ガス（例えば、Ｈｅ、Ｎｅ、またはＡｒ）、ＨＦ、Ｈ２またはそれらの組合
せを含んで成ることが好ましい。該雰囲気は、ＨＦ、Ｈ２、またはそれらの組合
せを含んで成ることがより好ましく、貴ガスを含んで成る雰囲気は、ウエハの表
面にピットを形成させやすいので、あまり好ましくない。該雰囲気が本質的にＨ ２ から成ることが最も好ましい。Ｎ２を含有する雰囲気を使用することができる
が、そのような雰囲気は、次の表面へのエピタキシャル堆積を妨げる窒化物を表
面に形成させやすい故に、あまり好ましくないことに注意すべきである。
【００３３】 一般に、Ｈ２の存在下においてウエハを加熱することによってシリコン酸化物
を除去する多くの従来のエピタキシャル堆積プロトコールは、高温（例えば、約
１０００℃〜約１２５０℃）に所定時間（一般に約１０秒〜約９０秒間）にわた
ってウエハをアニーリングすることを必要とする。しかし、そのようなアニーリ
ング工程は、シリコン酸化物の除去にとって一般に必要ではない。Ｈ２を含んで
なる雰囲気中で約１１００℃（特に少なくとも約１１５０℃）にウエハを加熱す
ること自体が、シリコン酸化物層を除去するために充分である。従って、ウエハ
の温度が所望シリコン酸化物除去温度で安定かつ均一になるまで、ウエハをアニ
ーリングすることのみが好ましい。
【００３４】 本発明の１つの態様において、シリコン酸化物層を除去した後に、ウエハを、
６０秒未満（好ましくは約３０秒以下、より好ましくは約２０秒以下、さらに好
ましくは約５〜１５秒、最も好ましくは約１０〜１５秒）にわたってアニーリン
グする。本発明の他の態様において、ウエハ表面のいずれか一部分が約１１００
℃（より好ましくは約１１５０℃）に達した後に、ウエハを、６０秒未満（好ま
しくは約３０秒以下、より好ましくは約２０秒以下、さらに好ましくは約５〜１
５秒、最も好ましくは約１０〜１５秒）にわたってアニーリングする。
【００３５】 ２．エピタキシャル層の堆積 ウエハ表面から酸化物がなくなると、シリコンを含んでなる雰囲気に表面を曝
して、エピタキシャル層を形成することが好ましい。本発明の好ましい実施態様
において、この雰囲気は、ＳｉＣｌ４、ＳｉＨＣｌ３、ＳｉＨ２Ｃｌ２、ＳｉＨ ３ ＣｌまたはＳｉＨ４を含んで成る。一般に、該雰囲気がキャリヤーガス（好ま
しくはＨ２）を含有する。１つの実施態様においては、エピタキシャル堆積の際
のシリコンの源は、ＳｉＨ２Ｃｌ２またはＳｉＨ４である。ＳｉＨ２Ｃｌ２を使
用する場合に、堆積の間の反応器の圧力が約５００トル〜約７６０トルであるこ
とが好ましい。一方、ＳｉＨ４を使用する場合は、反応器の圧力が約１００トル
であることが好ましい。堆積の際のシリコンの源がＳｉＨＣｌ３であることが最
も好ましい。これは他の源よりかなりコストが低い場合が多い。さらに、ＳｉＨ
Ｃｌ３を使用するエピタキシャル堆積は、大気圧において行うことができる。こ
れは、真空ポンプを必要とせず、反応室が崩壊を防止するほど強固である必要が
ない故に、有利である。さらに、有害物がほとんど存在せず、反応室への空気漏
れの可能性が少なくなる。
【００３６】 エピタキシャル堆積の間に、シリコンを含んで成る雰囲気が多結晶質シリコン
を表面に堆積させるのを防止するのに充分な温度（即ち、少なくとも約９００℃
の温度）に、ウエハ表面の温度を維持することが好ましい。
【００３７】 本発明の１つの態様において、エピタキシャル堆積中に高温でウエハを熱処理
して、ウエハ内で後の酸素析出挙動に影響を与える（この高温熱処理については
、セクションＤで説明する）。そのような態様において、エピタキシャル堆積中
の表面の温度は、少なくとも約１１７５℃、より好ましくは少なくとも約１２０
０℃、さらに好ましくは約１２００℃〜約１２８０℃、最も好ましくは約１２２
０℃〜約１２５０℃であることが好ましい。
【００３８】 より好ましい態様において、高温熱処理の前にエピタキシャル堆積を行う。こ
の態様において、エピタキシャル堆積中のウエハ表面の温度は、高温熱処理中の
温度よりも低く、好ましくは約９００℃〜約１１７５℃、より好ましくは１０５
０℃〜１１５０℃である。高温熱処理の前にエピタキシャル層を堆積することが
より好ましい。なぜなら、エピタキシャル堆積中のより低い温度が、反応室の内
部でシリコンのより少ない堆積を生じさせ、従って、洗浄時間が短くなり、かつ
装置に対するダメージの危険性が少なくなるからである。エピタキシャル堆積と
高温熱処理を同時に行うかに無関係に、シリコン酸化物除去中のウエハ温度がエ
ピタキシャル堆積中と同じ（または実質的に同じ）であることがしばしば好まし
い。
【００３９】 エピタキシャル堆積の成長速度が約０.５〜約７.０μｍ／分であることが好ま
しい。例えば、約１気圧で、約２.５モル％ＳｉＨＣｌ３および約９７.５モル％
Ｈ２から本質的に成る雰囲気を使用することによって、約３.５〜約４.０μｍ／
分の成長速度を達成することができる。
【００４０】 ウエハの意図する使用が、エピタキシャル層がドーパントを含有することを必
要とする場合に、シリコンを含んで成る雰囲気もド−パントを含有することが好
ましい。例えば、エピタキシャル層がホウ素を含有することが好ましい場合が多
い。そのような層は、例えば、堆積の際に雰囲気中にＢ２Ｈ６を含有させること
によって製造することができる。所望の特性（例えば、抵抗率）を得るために必
要とされる雰囲気中のＢ２Ｈ６のモル部分は、エピタキシャル堆積の際の特定の
基材からのホウ素外拡散の量、反応器および基材に汚染物として存在するＰ型ド
ーパントおよびＮ型ドーパントの量、ならびに反応器の圧力および温度のような
いくつかの要因に依存する。本発明者は、約１１２５℃の温度および約１気圧の
圧力において、約０.０３ｐｐｍのＢ２Ｈ６（即ち、全ガス１,０００,０００モ
ルにつき約０.０３モルのＢ２Ｈ６）を含有する雰囲気を使用して、約１０Ω−
ｃｍの抵抗率を有するエピタキシャル層を得ることに成功している。
【００４１】 Ｄ．後の熱処理工程においてウエハにおける酸素析出挙動に影響するための、高
温熱処理、続いての急速冷却 本発明の方法中にウエハを処理して、ウエハを熱処理する場合に、例えば本質
にどの電子デバイス製造工程の熱処理サイクルの間にも、酸素析出物の理想的な
不均一深さ分布を形成させる、結晶格子空孔のテンプレートをウエハ中に形成す
る。図７は、本発明によって製造されるウエハを熱処理することによって形成で
きる１つのそのような酸素析出物分布を示す。この特定の実施態様においては、
ウエハ１が、酸素析出物を含有しない領域（デニューデッドゾーン）１５および
１５'を有することを特徴とする。これらの領域は、前表面３および後表面５か
ら、それぞれｔおよびｔ'の深さで延在する。好ましくは、ｔおよびｔ'はそれぞ
れ約１０μｍ〜約１００μｍであり、より好ましくは約５０μｍ〜約１００μｍ
である。酸素析出物不含領域１５と１５'の間に、実質的に均一な濃度の酸素析
出物５２を含有する領域１７が存在する。大部分の適用において、領域１７にお
ける酸素析出物５２の濃度は、少なくとも約５ｘ１０８析出物／ｃｍ３、より好
ましくは約１ｘ１０９析出物／ｃｍ３である。図７の目的は、単に本発明の１つ
の実施態様を例示することによって当業者が本発明を理解しやすくすることであ
ると理解すべきである。本発明はこの実施態様に限定されない。例えば、本発明
を使用して、唯１つのデニューデッドゾーン１５（２つのデニューデッドゾーン
１５および１５'の代わりに）を有するウエハも形成することができる。
【００４２】 結晶格子空孔のテンプレートを形成するために、一般に、非酸化雰囲気におい
て高温でウエハをアニーリングし、次に、少なくとも約１０℃／秒の速度で急速
に冷却する。高温ベーキングの目的は、（ａ）ウエハ全体に均一に分布する、結
晶格子中の自己格子間原子および空孔対（即ち、Frenkel欠陥）を形成し、およ
び（ｂ）ウエハに存在する不安定化酸素析出物核形成中心を溶解させることであ
る。一般に、より高い温度に加熱するほど、より多くのFrenkel欠陥が形成され
る。急冷工程の目的は、空孔濃度が、ウエハの中心かまたはその近くにおいて最
大であり、ウエハの表面に向かって減少する、結晶格子空孔の不均一分布を生じ
ることである。ウエハの表面に近い空孔の一部が冷却の際に表面に拡散し、それ
によって消滅し、その結果、表面近くで空孔が低濃度になることによって、結晶
格子空孔のこの不均一分布が生じると考えられる。
【００４３】 高温熱処理中に使用される非酸化雰囲気は、Ｈ２、貴ガスまたはこれらの混合
物を含んでなることが好ましい。雰囲気は、Ｈ２、貴ガスまたはこれらの混合物
から本質的になることがより好ましい。Ｈ２から本質的になる雰囲気が最も好ま
しい。非酸化雰囲気の組成に関係なく、ウエハ上に所望のエピタキシャル層厚を
達成する場合に、反応器からシリコン含有ガスを排除するためにそれを一般に使
用する。
【００４４】 高温熱処理中に使用される温度は少なくとも約１１７５℃であることが好まし
い。より好ましくは、該温度は、１２００℃を越え、さらに好ましくは１２００
℃を越えて１２８０℃以下であり、最も好ましくは約１２２０℃〜約１２５０℃
である。一般に、これら範囲内のより高い温度が、本発明に従って製造されるウ
エハが後に加熱される場合に、より大きな酸素析出物の数密度を与える傾向にあ
る。この傾向は図９に示されている。
【００４５】 前記のように、エピタキシャル層を堆積している間に、高温熱処理を開始して
よい。より好ましい態様において、エピタキシャル堆積が終了した後に、高温熱
処理を開始する。より好ましいことには、エピタキシャル堆積が終了して５秒以
内（より好ましくは２秒以内、最も好ましくは終了直後）に高温熱処理を開始す
る。熱処理をいつ開始するかに無関係に、（１）ウエハのいずれかの部分が所望
の高温に達してから少なくとも約５秒（好ましくは約５〜約３０秒、より好まし
くは約１０〜約２０秒、最も好ましくは約１０〜１５秒）後まで、あるいは（２
）ウエハを包囲する雰囲気がエピタキシャル堆積のために使用されるシリコン含
有ガスを本質的に含まなくなるまで、ウエハを高温でアニーリングすることが好
ましい。
【００４６】 高温熱処理に続いて、ウエハを急激に冷却する。この急冷工程は、熱処理を行
うのと同じ非酸化雰囲気において行うことが好都合である。しかし、異なった非
酸化雰囲気で行ってもよい。一般に、冷却は、反応器中で熱源を遮断することに
よって少なくとも部分的に開始する（しばしば、この熱源は、ウエハに面する１
つまたはそれ以上の熱ランプを有してなる。）。結晶格子空孔が比較的移動性で
ある温度にウエハがある間に、少なくとも約１０℃／秒の速度（より好ましくは
少なくとも約１５℃／秒、さらに好ましくは少なくとも約２０℃／秒、加えて好
ましくは少なくとも約３０℃／秒、最も好ましくは少なくとも約５０℃／秒の速
度で）で、少なくとも所定の時間でウエハを冷却することが好ましい。一旦、結
晶格子空孔がもはや比較的移動性でない温度にウエハが冷却されると、冷却速度
は、ウエハの析出特性に有意な影響を与えず、従って、限定的でない。一般に、
結晶格子空孔は、約８００℃より高い温度（特に約９００℃よりも高い温度、特
別には約１０００℃よりも高い温度）において比較的移動性である。
【００４７】 特に好ましい実施態様においては、ウエハの温度が、アニーリング温度から、
アニーリング温度より１５０℃低い温度に低下すると、ウエハの平均冷却速度は
、少なくとも約１０℃／秒（より好ましくは少なくとも約１５℃／秒、さらに好
ましくは少なくとも約２０℃／秒、加えて好ましくは少なくとも約３０℃／秒、
最も好ましくは少なくとも約５０℃／秒）である。他の特に好ましい実施態様に
おいては、ウエハの平均温度が、約１０００℃（好ましくは約９００℃、最も好
ましくは約８００℃）に低下するまで、ウエハの平均冷却速度は、少なくとも約
１０℃／秒（より好ましくは少なくとも約１５℃／秒、さらに好ましくは少なく
とも約２０℃／秒、加えて好ましくは少なくとも約３０℃／秒、最も好ましくは
少なくとも約５０℃／秒）である。
【００４８】 図１〜５に示す反応器メカニズムを有する反応器を使用する場合に、サセプタ
ー１０１から離して、最も好ましくはサセプター１０１から出来る限り離れた位
置に、ウエハを移動することによって冷却速度を増加することが好ましい。これ
は、加熱終了後に、サセプターサポートシャフト１０５を、基本位置（図４を参
照できる。）または交換位置に下げることによって行うことができる。サセプタ
ー１０１が基本位置または交換位置にある場合に、ウエハをピン１０９だけで支
え、それによって、実質的に、ウエハの後表面の実質的に全体および前表面の実
質的に全体が他の中実熱表面（ピン１０９以外）に接触しないようにする。ウエ
ハを１０１から持ち上げることによって、ウエハの冷却速度がほぼ２倍になる（
例えば、本発明者は、平均冷却速度が、約１０℃/秒〜１５℃/秒の範囲から、約
２５℃/秒〜約３０℃/秒の範囲に増加することを観測した。）。
【００４９】 最も好ましい空孔プロファイルを得るために、加熱を終了してから、即ち、熱
源（例えば、１つまたはそれ以上の熱ランプ）を切ってから約３秒以内に（より
好ましくは約２秒以内に、さらに好ましくは約１秒以内に、最も好ましくはすぐ
に）、サセプターサポートシャフト１０５を下げることが好ましい。従って、サ
セプター１０１を下げるようにサセプター１０１が回転位置（即ち、「回転基本
位置」）にあることを反応器メカニズムが要求する場合に、熱源を切ってから約
３秒以内で（より好ましくは約２秒以内に、さらに好ましくは約１秒以内で、最
も好ましくは同時で）、サセプター１０１がその位置にあることが好ましい。
【００５０】 高温熱処理および急冷によって得られる不均一空孔プロファイルは、酸素析出
物のテンプレートである。特に、ウエハ１を後に加熱した場合に、高濃度の空孔
を有するウエハ１（図７を参照できる。）の領域１７において、酸素が急速に集
まって析出物５２を形成するが、低濃度の空孔を有するウエハ表面３および５に
近い領域１５および１５'においては酸素が集まりにくい。一般に、約５００℃
〜約８００℃の温度において酸素が核を形成し、約７００℃〜約１０００℃の温
度において析出物を成長させる。従って、例えば、電子デバイス製造工程の熱処
理サイクルが８００℃に近い温度で行われることが多いことを考慮すれば、電子
デバイス製造工程の熱処理サイクルの間に、ウエハにおける酸素析出物５２の不
均一分布が形成される。
【００５１】 前記のように、比較的多いウエハ表面のＣＯＰおよびウエハバルクの空隙を有
する、空隙の多いウエハ出発材料を処理するのに本発明を使用することが特に有
利である。図８は、本発明の方法を使用して空隙の多い出発材料から製造し、次
に熱処理を行った、エピタキシャルウエハの結晶格子空孔凝集物５１プロファイ
ルおよび酸素析出物５２プロファイルの例を示す。エピタキシャル層５０は、ウ
エハ１の外表面３、４、および６に存在する（この特定の実施態様においては、
後表面５にエピタキシャル層が存在しない）。エピタキシャル層が本質的に全て
のＣＯＰを満たすので、ウエハは、平滑な、本質的にＣＯＰを含有しない表面２
および８を有する。酸素析出物５２のプロファイルは、図７の酸素析出物プロフ
ァイルと同様であり、内部ゲッタリング目的に充分である。ウエハ１の完全にバ
ルク内の空孔凝集物５１のプロファイル（即ち、バルク内の空隙のプロファイル
）は、本発明の方法の全体を通して本質的に同じままであり、表面２および８と
凝集物５１の間のバリヤーとして作用するエピタキシャル層５０の存在によって
ウエハ１の表面２および８に影響を与えにくい。従って、本発明は、一部分で、
比較的低いコストで製造することができる空隙の多いウエハ出発材料から、内部
ゲッタリング能力および本質的にＣＯＰ不含表面を有するシリコンウエハを形成
することを可能にする故に、工業的に有用である。
【００５２】 空隙が多いウエハ出発材料を使用する場合に、エピタキシャル層およびエピタ
キシャル層より下に少なくとも０.２μｍで延在するシリコンの層（即ち、エピ
タキシャル層からウエハの中央面に向かって測定して少なくとも０.２μｍの厚
みを有する層）をウエハから除去した際に、少なくとも約０.５/ｃｍ２の平均光
散乱事象濃度（約０.１２μｍ以上の直径を有するポリスチレン球に対応する光
散乱事象を検出するように構成されたレーザー系自動検査器によって測定される
）を有するウエハ表面が生じることを、本発明によって製造されるウエハは一般
に特徴とする。
【００５３】 特に好ましい実施態様においては、この光散乱事象濃度が、約０.５〜約１０/
ｃｍ２、より好ましくは約０.５〜約３.５/ｃｍ２、最も好ましくは約０.６〜約
１.６/ｃｍ２である。エピタキシャル層および追加シリコン層は、当業者に一般
に既知であり認められている種々の研磨および洗浄法によって、前表面から除去
することができる。研磨および洗浄法が、少なくともいくつかの状況において、
約０.０２Ω−ｃｍ未満の抵抗率を有する単結晶シリコンウエハの表面を研磨し
洗浄して、約０.２/ｃｍ２以下の平均光散乱事象濃度（これもまた、約０.１２
μｍ以上の直径を有するポリスチレン球に対応する光散乱事象を検出するように
構成されたレーザー系自動検査器によって測定される）を有する表面を形成する
ことができることが好ましい。
【００５４】 好ましい実施態様の前記説明は、当業者に本発明、その原理、およびその実際
的適用について理解させることをだけを意図するものであり、当業者は、実際の
使用の要求に最も適合するように、本発明を多くの形態において適合させ適用す
ることができる。従って、本発明は前記の実施態様に限定されるものではなく、
種々の変更を加えることができる。
【図面の簡単な説明】
【図１】 ウエハをエピタキシャル堆積反応器内に配置するために使用され
る反応器メカニズムの模式図である。この図において、サセプターサポートシャ
フト１０５およびウエハリフトシャフト１０７が交換位置にある。
【図２】 図１の反応器メカニズムの模式図である。この図において、サセ
プターサポートシャフト１０５およびウエハリフトシャフト１０７が基本位置に
ある。
【図３】 図１の反応器メカニズムの模式図である。この図において、サセ
プターサポートシャフト１０５およびウエハリフトシャフト１０７が処理位置に
ある。
【図４】 図１の反応器メカニズムの模式図である。この図は、本発明に従
ってウエハを急激に冷却して、ウエハにおける結晶格子空孔プロファイルに影響
を与える際の、サセプターサポートシャフト１０５およびウエハリフトシャフト
１０７の好ましい位置を示す。
【図５】 図１の反応器メカニズムの断面図である。この図は、図１の線５
-５からの図である。
【図６】 本発明に従って出発材料として使用できる単結晶シリコンウエハ
の好ましい構造を示す。
【図７】 本発明の好ましい態様に従って製造できるウエハの酸素析出プロ
ファイルを示す。
【図８】 出発材料が、空隙が多い単結晶シリコンウエハである本発明の好
ましい態様に従って製造できるウエハの酸素析出プロファイルを示す。
【図９】 （１）本発明の方法の加熱工程中に使用される温度、および（２
）ウエハにおける酸素濃度の関数として形成される酸素析出物の（「バルクマク
ロ欠陥」または「ＢＭＤ」の密度を測定することによる）数密度を示す。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 チャールズ・チウン−チー・ヤン アメリカ合衆国63376ミズーリ州セント・ ピーターズ、メール・ゾーン・エムゼット 33、ポスト・オフィス・ボックス８、パー ル・ドライブ501番、エムイーエムシー・ エレクトロニック・マテリアルズ・インコ ーポレイテッド (72)発明者 ダレル・ディ・ワトキンズ アメリカ合衆国63376ミズーリ州セント・ ピーターズ、メール・ゾーン・エムゼット 33、ポスト・オフィス・ボックス８、パー ル・ドライブ501番、エムイーエムシー・ エレクトロニック・マテリアルズ・インコ ーポレイテッド Ｆターム(参考） 5F045 AB02 AD15 AF03 BB12 HA03 HA06 HA16 HA22

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 表面上に堆積したエピタキシャル層を有する表面を有して成
    るシリコンウエハの製造方法であって、該方法が、 シリコンウエハの表面にエピタキシャル層を堆積させ； エピタキシャル堆積の間および／または後に、ウエハを少なくとも約１１７５
    ℃の温度に加熱し；および （ａ）ウエハの温度が１０００℃よりも高く、かつ（ｂ）ウエハがサセプター
    と接触していない間に、加熱したウエハを少なくとも約１０℃／秒の速度で冷却
    する； ことを含んで成る方法であって、 エピタキシャル堆積、加熱および冷却を同じ反応室で行うシリコンウエハの製
    造方法。
  2. 【請求項２】 該冷却中にウエハをピンで支持する請求項１に記載の方法。
  3. 【請求項３】 表面上に堆積したエピタキシャル層を有する表面を有して成
    るシリコンウエハの製造方法であって、該方法が、 シリコンウエハの表面にエピタキシャル層を堆積させ； エピタキシャル堆積の間および／または後に、ウエハを少なくとも約１１７５
    ℃の温度に加熱し；および ウエハの温度が１０００℃よりも高い間に、加熱したウエハを少なくとも約１
    ０℃／秒の速度で冷却する； ことを含んで成る方法であって、 エピタキシャル堆積、加熱および冷却を同じ反応室で行い、エピタキシャ堆積
    の初めにウエハの表面は、約０.１２μｍ以上の直径を有するポリスチレン球に
    対応する光散乱事象を検出するように構成されたレーザー系自動検査器によって
    測定して少なくとも約０.５／ｃｍ２の平均光散乱事象濃度を有するシリコンウ
    エハの製造方法。
  4. 【請求項４】 該冷却の少なくとも一部分の間に、ウエハをピンで支持する
    請求項３に記載の方法。
  5. 【請求項５】 酸化剤を本質的に含まない雰囲気においてウエハの表面を加
    熱し、エピタキシャル堆積前に表面からシリコン酸化物層を除去することをさら
    に含む請求項３に記載の方法。
  6. 【請求項６】 シリコン酸化物層を除去してから約５秒〜約１５秒でエピタ
    キシャル堆積を開始する請求項５に記載の方法。
  7. 【請求項７】 ウエハの表面を少なくとも１１００℃に加熱してシリコン酸
    化物層を除去し、ウエハの表面が１１００℃に達してから約５秒〜約１５秒でエ
    ピタキシャル堆積を開始する請求項５に記載の方法。
  8. 【請求項８】 エピタキシャル堆積の少なくとも一部分の間に、少なくとも
    約１１７５℃である温度をウエハが有する請求項３に記載の方法。
  9. 【請求項９】 表面上に堆積したエピタキシャル層を有する表面を有して成
    るシリコンウエハの製造方法であって、該方法が、 シリコンウエハの表面に、０．１μｍ以上で３μｍ未満の厚さを有するエピタ
    キシャル層を堆積させ； エピタキシャル堆積の間および／または後に、ウエハを少なくとも約１１７５
    ℃の温度に加熱し；および ウエハの温度が１０００℃よりも高い間に、加熱したウエハを少なくとも約１
    ０℃／秒の速度で冷却する； ことを含んで成る方法であって、 エピタキシャル堆積、加熱および冷却を同じ反応室で行うシリコンウエハの製
    造方法。
  10. 【請求項１０】 該冷却の少なくとも一部分の間に、ウエハをピンで支持す
    る請求項１に記載の方法。
  11. 【請求項１１】 エピタキシャ堆積の初めにウエハの表面は、約０.１２μ
    ｍ以上の直径を有するポリスチレン球に対応する光散乱事象を検出するように構
    成されたレーザー系自動検査器によって測定して少なくとも約０.５／ｃｍ２の
    平均光散乱事象濃度を有する請求項９に記載の方法。
JP2001503212A 1999-06-14 2000-06-01 イントリンシックゲッタリングを有するエピタキシャルシリコンウエハの製造方法 Withdrawn JP2003502836A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/332,745 1999-06-14
US09/332,745 US20030051656A1 (en) 1999-06-14 1999-06-14 Method for the preparation of an epitaxial silicon wafer with intrinsic gettering
PCT/US2000/014998 WO2000077830A2 (en) 1999-06-14 2000-06-01 A method for the preparation of an epitaxial silicon wafer with intrinsic gettering

Publications (1)

Publication Number Publication Date
JP2003502836A true JP2003502836A (ja) 2003-01-21

Family

ID=23299684

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001503212A Withdrawn JP2003502836A (ja) 1999-06-14 2000-06-01 イントリンシックゲッタリングを有するエピタキシャルシリコンウエハの製造方法

Country Status (7)

Country Link
US (2) US20030051656A1 (ja)
EP (1) EP1192650A2 (ja)
JP (1) JP2003502836A (ja)
KR (1) KR20020010708A (ja)
CN (1) CN1355932A (ja)
TW (1) TW454269B (ja)
WO (1) WO2000077830A2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007251078A (ja) * 2006-03-20 2007-09-27 Nuflare Technology Inc 気相成長装置
JP2011129570A (ja) * 2009-12-15 2011-06-30 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハの不純物評価方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI256076B (en) * 2001-04-11 2006-06-01 Memc Electronic Materials Control of thermal donor formation in high resistivity CZ silicon
JP2003059932A (ja) * 2001-08-08 2003-02-28 Toshiba Ceramics Co Ltd シリコン単結晶ウエハの製造方法およびシリコン単結晶ウエハ
CN1324664C (zh) * 2002-04-10 2007-07-04 Memc电子材料有限公司 用于控制理想氧沉淀硅片中洁净区深度的方法
JP3743395B2 (ja) * 2002-06-03 2006-02-08 株式会社デンソー 半導体装置の製造方法及び半導体装置
JP5010091B2 (ja) * 2003-11-13 2012-08-29 株式会社Ｓｕｍｃｏ 高抵抗シリコンウェーハ
JP5188673B2 (ja) * 2005-06-09 2013-04-24 株式会社Ｓｕｍｃｏ Ｉｇｂｔ用のシリコンウェーハ及びその製造方法
DE102005046726B4 (de) * 2005-09-29 2012-02-02 Siltronic Ag Nichtpolierte monokristalline Siliziumscheibe und Verfahren zu ihrer Herstellung
US7485928B2 (en) 2005-11-09 2009-02-03 Memc Electronic Materials, Inc. Arsenic and phosphorus doped silicon wafer substrates having intrinsic gettering
JP4760729B2 (ja) * 2006-02-21 2011-08-31 株式会社Ｓｕｍｃｏ Ｉｇｂｔ用のシリコン単結晶ウェーハ及びｉｇｂｔ用のシリコン単結晶ウェーハの製造方法
US7566951B2 (en) * 2006-04-21 2009-07-28 Memc Electronic Materials, Inc. Silicon structures with improved resistance to radiation events
US8104951B2 (en) * 2006-07-31 2012-01-31 Applied Materials, Inc. Temperature uniformity measurements during rapid thermal processing
US20090004458A1 (en) * 2007-06-29 2009-01-01 Memc Electronic Materials, Inc. Diffusion Control in Heavily Doped Substrates
US20090004426A1 (en) * 2007-06-29 2009-01-01 Memc Electronic Materials, Inc. Suppression of Oxygen Precipitation in Heavily Doped Single Crystal Silicon Substrates
US9745667B2 (en) * 2011-06-22 2017-08-29 Lg Innotek Co., Ltd. Method of fabricating wafer
CN103014651A (zh) * 2012-12-17 2013-04-03 深圳先进技术研究院 薄膜太阳能电池退火装置、铜铟镓硒薄膜电池及铜锌锡硫薄膜电池吸收层的制备方法
US9443728B2 (en) * 2013-08-16 2016-09-13 Applied Materials, Inc. Accelerated relaxation of strain-relaxed epitaxial buffers by use of integrated or stand-alone thermal processing
US10184193B2 (en) 2015-05-18 2019-01-22 Globalwafers Co., Ltd. Epitaxy reactor and susceptor system for improved epitaxial wafer flatness

Family Cites Families (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS583375B2 (ja) 1979-01-19 1983-01-21 超エル・エス・アイ技術研究組合 シリコン単結晶ウエハ−の製造方法
JPS5680139A (en) 1979-12-05 1981-07-01 Chiyou Lsi Gijutsu Kenkyu Kumiai Manufacture of semiconductor device
US4437922A (en) 1982-03-26 1984-03-20 International Business Machines Corporation Method for tailoring oxygen precipitate particle density and distribution silicon wafers
US4548654A (en) 1983-06-03 1985-10-22 Motorola, Inc. Surface denuding of silicon wafer
US4505759A (en) 1983-12-19 1985-03-19 Mara William C O Method for making a conductive silicon substrate by heat treatment of oxygenated and lightly doped silicon single crystals
US4868133A (en) 1988-02-11 1989-09-19 Dns Electronic Materials, Inc. Semiconductor wafer fabrication with improved control of internal gettering sites using RTA
US4851358A (en) 1988-02-11 1989-07-25 Dns Electronic Materials, Inc. Semiconductor wafer fabrication with improved control of internal gettering sites using rapid thermal annealing
JPH01242500A (ja) 1988-03-25 1989-09-27 Mitsubishi Metal Corp シリコン基板の製造方法
KR0155545B1 (ko) 1988-06-27 1998-12-01 고다까 토시오 기판의 열처리 장치
JPH0232535A (ja) 1988-07-21 1990-02-02 Kyushu Electron Metal Co Ltd 半導体デバイス用シリコン基板の製造方法
JPH039078A (ja) 1989-06-05 1991-01-16 Komatsu Ltd 斜板式ピストンモータ
JPH03185831A (ja) 1989-12-15 1991-08-13 Komatsu Denshi Kinzoku Kk 半導体装置の製造方法
US5100502A (en) 1990-03-19 1992-03-31 Applied Materials, Inc. Semiconductor wafer transfer in processing systems
IT1242014B (it) 1990-11-15 1994-02-02 Memc Electronic Materials Procedimento per il trattamento di fette di silicio per ottenere in esse profili di precipitazione controllati per la produzione di componenti elettronici.
JP2613498B2 (ja) 1991-03-15 1997-05-28 信越半導体株式会社 Ｓｉ単結晶ウエーハの熱処理方法
JPH04294540A (ja) 1991-03-25 1992-10-19 Nippon Steel Corp 半導体の製造方法
JP2653566B2 (ja) 1991-03-27 1997-09-17 株式会社東芝 半導体基板評価方法及び装置
JP3238432B2 (ja) 1991-08-27 2001-12-17 東芝機械株式会社 マルチチャンバ型枚葉処理装置
JP2758093B2 (ja) 1991-10-07 1998-05-25 信越半導体株式会社 半導体ウェーハの製造方法
JP2726583B2 (ja) 1991-11-18 1998-03-11 三菱マテリアルシリコン株式会社 半導体基板
JPH05155700A (ja) 1991-12-04 1993-06-22 Nippon Steel Corp 積層欠陥発生核を有するゲッタリングウエハの製造方法および同方法により製造されたシリコンウエハ
US5296047A (en) 1992-01-28 1994-03-22 Hewlett-Packard Co. Epitaxial silicon starting material
JPH05243166A (ja) 1992-02-26 1993-09-21 Nec Corp 半導体基板の気相成長装置
JPH0684925A (ja) 1992-07-17 1994-03-25 Toshiba Corp 半導体基板およびその処理方法
US5589224A (en) 1992-09-30 1996-12-31 Applied Materials, Inc. Apparatus for full wafer deposition
JP2790009B2 (ja) 1992-12-11 1998-08-27 信越半導体株式会社 シリコンエピタキシャル層の成長方法および成長装置
KR0139730B1 (ko) 1993-02-23 1998-06-01 사또오 후미오 반도체 기판 및 그 제조방법
US5695568A (en) 1993-04-05 1997-12-09 Applied Materials, Inc. Chemical vapor deposition chamber
US5401669A (en) 1993-05-13 1995-03-28 Memc Electronic Materials, Spa Process for the preparation of silicon wafers having controlled distribution of oxygen precipitate nucleation centers
US5332443A (en) 1993-06-09 1994-07-26 Applied Materials, Inc. Lift fingers for substrate processing apparatus
JPH0786289A (ja) 1993-07-22 1995-03-31 Toshiba Corp 半導体シリコンウェハおよびその製造方法
JP2725586B2 (ja) 1993-12-30 1998-03-11 日本電気株式会社 シリコン基板の製造方法
US5445975A (en) 1994-03-07 1995-08-29 Advanced Micro Devices, Inc. Semiconductor wafer with enhanced pre-process denudation and process-induced gettering
JP2895743B2 (ja) 1994-03-25 1999-05-24 信越半導体株式会社 Ｓｏｉ基板の製造方法
US5551982A (en) 1994-03-31 1996-09-03 Applied Materials, Inc. Semiconductor wafer process chamber with susceptor back coating
JPH07321120A (ja) 1994-05-25 1995-12-08 Komatsu Electron Metals Co Ltd シリコンウェーハの熱処理方法
JP3458342B2 (ja) 1994-06-03 2003-10-20 コマツ電子金属株式会社 シリコンウェーハの製造方法およびシリコンウェーハ
JPH0824796A (ja) 1994-07-18 1996-01-30 Toshiba Corp 郵便物区分装置
JPH0845944A (ja) 1994-07-29 1996-02-16 Sumitomo Sitix Corp シリコンウェーハの製造方法
JP2874834B2 (ja) 1994-07-29 1999-03-24 三菱マテリアル株式会社 シリコンウェーハのイントリンシックゲッタリング処理法
JPH0845947A (ja) 1994-08-03 1996-02-16 Nippon Steel Corp シリコン基板の熱処理方法
US5738751A (en) 1994-09-01 1998-04-14 Applied Materials, Inc. Substrate support having improved heat transfer
JP3285111B2 (ja) 1994-12-05 2002-05-27 信越半導体株式会社 結晶欠陥の少ないシリコン単結晶の製造方法
US5611855A (en) 1995-01-31 1997-03-18 Seh America, Inc. Method for manufacturing a calibration wafer having a microdefect-free layer of a precisely predetermined depth
US5788763A (en) 1995-03-09 1998-08-04 Toshiba Ceramics Co., Ltd. Manufacturing method of a silicon wafer having a controlled BMD concentration
US5593494A (en) 1995-03-14 1997-01-14 Memc Electronic Materials, Inc. Precision controlled precipitation of oxygen in silicon
US5860848A (en) 1995-06-01 1999-01-19 Rodel, Inc. Polishing silicon wafers with improved polishing slurries
JPH09205130A (ja) 1996-01-17 1997-08-05 Applied Materials Inc ウェハ支持装置
US5772773A (en) 1996-05-20 1998-06-30 Applied Materials, Inc. Co-axial motorized wafer lift
KR100240023B1 (ko) 1996-11-29 2000-01-15 윤종용 반도체 웨이퍼 열처리방법 및 이에 따라 형성된 반도체 웨이퍼
US5848670A (en) 1996-12-04 1998-12-15 Applied Materials, Inc. Lift pin guidance apparatus
US5789309A (en) 1996-12-30 1998-08-04 Memc Electronic Materials, Inc. Method and system for monocrystalline epitaxial deposition
US5994761A (en) * 1997-02-26 1999-11-30 Memc Electronic Materials Spa Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
SG105513A1 (en) 1997-04-09 2004-08-27 Memc Electronics Materials Inc Low defect density, ideal oxygen precipitating silicon
JP3144631B2 (ja) 1997-08-08 2001-03-12 住友金属工業株式会社 シリコン半導体基板の熱処理方法
US6130105A (en) * 1997-08-28 2000-10-10 Applied Materials, Inc. Deposition rate control on wafers with varying characteristics
TW429478B (en) 1997-08-29 2001-04-11 Toshiba Corp Semiconductor device and method for manufacturing the same
WO1999022403A1 (en) * 1997-10-24 1999-05-06 Memc Electronic Materials, Inc. Process and apparatus for preparation of epitaxial silicon layers free of grown-in defects
JPH11150119A (ja) * 1997-11-14 1999-06-02 Sumitomo Sitix Corp シリコン半導体基板の熱処理方法とその装置
CN1153262C (zh) 1998-08-05 2004-06-09 Memc电子材料有限公司 具有非均匀少数载流子寿命分布的单晶硅及其形成工艺
EP1114454A2 (en) 1998-09-02 2001-07-11 MEMC Electronic Materials, Inc. Silicon on insulator structure from low defect density single crystal silicon
US6284384B1 (en) * 1998-12-09 2001-09-04 Memc Electronic Materials, Inc. Epitaxial silicon wafer with intrinsic gettering

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007251078A (ja) * 2006-03-20 2007-09-27 Nuflare Technology Inc 気相成長装置
JP2011129570A (ja) * 2009-12-15 2011-06-30 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハの不純物評価方法

Also Published As

Publication number Publication date
KR20020010708A (ko) 2002-02-04
WO2000077830A2 (en) 2000-12-21
CN1355932A (zh) 2002-06-26
WO2000077830A3 (en) 2001-06-28
US20030159650A1 (en) 2003-08-28
US20030051656A1 (en) 2003-03-20
WO2000077830A8 (en) 2002-02-28
EP1192650A2 (en) 2002-04-03
US6666915B2 (en) 2003-12-23
TW454269B (en) 2001-09-11

Similar Documents

Publication Publication Date Title
US6284384B1 (en) Epitaxial silicon wafer with intrinsic gettering
EP0959154B1 (en) A method for producing an epitaxial silicon single crystal wafer and the epitaxial single crystal wafer
US20060075960A1 (en) Method for the preparation of a semiconductor substrate with a non-uniform distribution of stabilized oxygen precipitates
JP2003502836A (ja) イントリンシックゲッタリングを有するエピタキシャルシリコンウエハの製造方法
EP1501122A1 (en) High resistance silicon wafer and method for production thereof
EP0942077B1 (en) A method for producing a silicon single crystal wafer and a silicon single crystal wafer
JP2004503086A (ja) 削剥領域を備えたシリコンウエハの製造方法及び製造装置
WO2002052643A2 (en) Semiconductor wafer manufacturing process
US7071079B2 (en) Epitaxial wafer and a method for producing it
US6339016B1 (en) Method and apparatus for forming an epitaxial silicon wafer with a denuded zone
JPH10223641A (ja) 半導体シリコンエピタキシャルウェーハ及び半導体デバイスの製造方法
US20050032337A1 (en) Method and apparatus for forming a silicon wafer with a denuded zone
JP3861524B2 (ja) シリコンウエーハ及びその製造方法
JP2003100759A (ja) エピタキシャルシリコンウェーハの製造方法
JP2005064406A (ja) エピタキシャルシリコン単結晶ウェーハの製造方法及びエピタキシャルシリコン単結晶ウェーハ

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070807