JPH01242500A - シリコン基板の製造方法 - Google Patents
シリコン基板の製造方法Info
- Publication number
- JPH01242500A JPH01242500A JP7125888A JP7125888A JPH01242500A JP H01242500 A JPH01242500 A JP H01242500A JP 7125888 A JP7125888 A JP 7125888A JP 7125888 A JP7125888 A JP 7125888A JP H01242500 A JPH01242500 A JP H01242500A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- cooling
- minutes
- heat treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 40
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 28
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 28
- 239000010703 silicon Substances 0.000 title claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 238000010438 heat treatment Methods 0.000 claims abstract description 37
- 238000001816 cooling Methods 0.000 claims abstract description 21
- 239000013078 crystal Substances 0.000 claims abstract description 7
- 230000001590 oxidative effect Effects 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 17
- 238000010583 slow cooling Methods 0.000 claims description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract description 37
- 239000001301 oxygen Substances 0.000 abstract description 37
- 229910052760 oxygen Inorganic materials 0.000 abstract description 37
- 238000001556 precipitation Methods 0.000 abstract description 12
- 230000007547 defect Effects 0.000 abstract description 11
- 230000000694 effects Effects 0.000 abstract description 11
- 238000005247 gettering Methods 0.000 abstract description 8
- 125000004430 oxygen atom Chemical group O* 0.000 abstract description 7
- 125000004429 atom Chemical group 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 2
- 230000000740 bleeding effect Effects 0.000 abstract 1
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 239000000463 material Substances 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 239000002244 precipitate Substances 0.000 description 14
- 230000007423 decrease Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000000356 contaminant Substances 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000005580 one pot reaction Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
「産業上の利用分野」
本発明は、表面近傍に素子活性領域となる無欠陥層(D
Z層)、内部に汚染物質や欠陥を吸収するゲッタリング
層(IG層)を形成したCzシリコン基板の製造方法に
係わり、特に、DZ層近傍におけるIG層中の欠陥密度
を高め、ゲッタリング効果を高める改良に関する。
Z層)、内部に汚染物質や欠陥を吸収するゲッタリング
層(IG層)を形成したCzシリコン基板の製造方法に
係わり、特に、DZ層近傍におけるIG層中の欠陥密度
を高め、ゲッタリング効果を高める改良に関する。
「従来の技術」
この種のDZ層およびIG層を有するシリコン基板を製
造する場合、従来では、第5図に示すように、Czシリ
コン基板を1000−1150℃において60〜300
分加熱した後、この基板を自然放熱により700〜s
o o ’cまで冷却し、さらに、この温度で2000
〜3000分等温に保つ2段階加熱法が主に採られてい
る。
造する場合、従来では、第5図に示すように、Czシリ
コン基板を1000−1150℃において60〜300
分加熱した後、この基板を自然放熱により700〜s
o o ’cまで冷却し、さらに、この温度で2000
〜3000分等温に保つ2段階加熱法が主に採られてい
る。
上記1000〜1150℃での高温熱処理は、シリコン
基板内の酸素原子を外方に拡散させ、最終的にDZ層と
なる酸素密度の低い領域を形成するための工程である。
基板内の酸素原子を外方に拡散させ、最終的にDZ層と
なる酸素密度の低い領域を形成するための工程である。
一方、上記700〜800 ’Oに保持する低温熱処理
は、ウェハ中に存在する酸素析出核(微細な5102)
において酸素を析出させ、酸素析出物を形成し、さらに
これを積層欠陥に発展させてIG層を形成するための工
程である。
は、ウェハ中に存在する酸素析出核(微細な5102)
において酸素を析出させ、酸素析出物を形成し、さらに
これを積層欠陥に発展させてIG層を形成するための工
程である。
なお、上記の2段階加熱性以外に、700〜1150℃
内の2温度においてそれぞれ等温熱処理を行なう3段階
加熱法も一部で採られている。
内の2温度においてそれぞれ等温熱処理を行なう3段階
加熱法も一部で採られている。
「発明が解決しようとする課題」
ところで、上記各方法によって得られるシリコン基板で
は、深さ方向での欠陥密度が、第6図に示すように中央
部で極大となる山形をなし、このため以下のように互い
に相反する問題■、■を生じている。
は、深さ方向での欠陥密度が、第6図に示すように中央
部で極大となる山形をなし、このため以下のように互い
に相反する問題■、■を生じている。
■IG層内の欠陥密度がDZ層の近傍において比較的小
さく、ゲッタリング効果が不十分な場合がある。しかし
、16層中の酸素析出密度を高くするために低温熱処理
を延長すると、欠陥がDZ層にまで侵入し、デバイス特
性を悪化させる。
さく、ゲッタリング効果が不十分な場合がある。しかし
、16層中の酸素析出密度を高くするために低温熱処理
を延長すると、欠陥がDZ層にまで侵入し、デバイス特
性を悪化させる。
■一方、無欠陥のDZ層の厚さを十分大きくするために
、酸素原子の外方拡散を促進する目的で高温熱処理を延
長すると、IG層中の酸素析出核の一部が収縮または消
滅して酸素析出物密度が低下し、結果的に欠陥密度が低
下してゲッタリング効果が悪化する。
、酸素原子の外方拡散を促進する目的で高温熱処理を延
長すると、IG層中の酸素析出核の一部が収縮または消
滅して酸素析出物密度が低下し、結果的に欠陥密度が低
下してゲッタリング効果が悪化する。
「発明の背景」
そこで本発明者らは、シリコン単結晶中の酸素析出核の
形成について詳細に研究を行ない、従来は1段階反応と
して考えられていた酸素析出核の形成が、以下のような
2段階反応からなることを解明した。
形成について詳細に研究を行ない、従来は1段階反応と
して考えられていた酸素析出核の形成が、以下のような
2段階反応からなることを解明した。
■まず、1200℃以上の高温時に、Si格子の間隙に
はみ出したS1原子(格子間Si)が相互に作用して潜
在核(Siクラスター)を形成する。
はみ出したS1原子(格子間Si)が相互に作用して潜
在核(Siクラスター)を形成する。
■次に、800℃以下の低温時に、基板中に溶存してい
る酸素原子が前記潜在核に析出し、酸素析出核(微細な
SiO□)を生じるのである。
る酸素原子が前記潜在核に析出し、酸素析出核(微細な
SiO□)を生じるのである。
なお従来法では1200℃以上の加熱を行なっていない
が、■の反応はCZ法による単結晶引き上げ後に起こっ
ていると考えられる。
が、■の反応はCZ法による単結晶引き上げ後に起こっ
ていると考えられる。
本発明者らは、この知見を応用してゲッタリング効果の
高いIG層を形成することを検討し、次のような旭理法
を案出するに至った。
高いIG層を形成することを検討し、次のような旭理法
を案出するに至った。
「課題を解決するだめの手段」
以下、本発明に係わるシリコン基板の製造方法を、第1
図を参照しつつ具体的に説明する。
図を参照しつつ具体的に説明する。
この方法ではまず、CZシリコン単結晶基板を、dry
o 2.v亡LO2等の酸化雰囲気中において1200
℃以上で15分以上、望ましくは1200 ’O〜13
50℃で20分以上保持する。
o 2.v亡LO2等の酸化雰囲気中において1200
℃以上で15分以上、望ましくは1200 ’O〜13
50℃で20分以上保持する。
この高温熱処理により、シリコン基板の表面の51が酸
化されて5i02が生成する。すると、このSin、は
Siよりも占有体積が大きいため、もとは格子位置にあ
ったSiが格子間に押し出され、その一部が格子間Si
となって基板内方へ拡散していく。
化されて5i02が生成する。すると、このSin、は
Siよりも占有体積が大きいため、もとは格子位置にあ
ったSiが格子間に押し出され、その一部が格子間Si
となって基板内方へ拡散していく。
この時、同時にシリコン基板内の酸素原子が順次外方に
拡散して、酸素濃度の低いDZIIとなる領域が形成さ
れていく。ところが、酸素原子の拡散速度は格子間Si
の拡散速度よりも小さいため、IG層中のDZ層に近い
部分には、この速度差により、第2図に示すように酸素
濃度と格子間Si濃度が共に比較的高い領域(イ)が形
成される。そしてさらに、この温度で15分以上、望ま
しくは20分以上経過すると、格子間Siが相互に影響
して潜在核(Siクラスター)が形成される。なお、こ
の潜在核は、この状態ではまだ酸素析出核として作用し
ない。また、前記処理温度が1200℃以下あるいは1
5分以下では、内方拡散した格子間SiをSiクラスタ
ーに変化させることができず、一方、1200〜135
0℃および20分以上の範囲であればその効果をさらに
高められる。
拡散して、酸素濃度の低いDZIIとなる領域が形成さ
れていく。ところが、酸素原子の拡散速度は格子間Si
の拡散速度よりも小さいため、IG層中のDZ層に近い
部分には、この速度差により、第2図に示すように酸素
濃度と格子間Si濃度が共に比較的高い領域(イ)が形
成される。そしてさらに、この温度で15分以上、望ま
しくは20分以上経過すると、格子間Siが相互に影響
して潜在核(Siクラスター)が形成される。なお、こ
の潜在核は、この状態ではまだ酸素析出核として作用し
ない。また、前記処理温度が1200℃以下あるいは1
5分以下では、内方拡散した格子間SiをSiクラスタ
ーに変化させることができず、一方、1200〜135
0℃および20分以上の範囲であればその効果をさらに
高められる。
次に、上記高温処理の完了したシリコン基板を、500
℃まで冷却する。この冷却処理に際しては、少なくとも
一部の温度範囲(g o o〜500℃)において冷却
速度1〜10’(!/分で徐冷する徐冷工程が必ず必要
で、さらに冷却途中に800〜500℃内の略一定温度
で30分以上保持する等温熱処理工程を加えるのが望ま
しい。
℃まで冷却する。この冷却処理に際しては、少なくとも
一部の温度範囲(g o o〜500℃)において冷却
速度1〜10’(!/分で徐冷する徐冷工程が必ず必要
で、さらに冷却途中に800〜500℃内の略一定温度
で30分以上保持する等温熱処理工程を加えるのが望ま
しい。
この冷却処理においては、前記高温熱処理で形成された
潜在核(Siクラスター)が、基板中に溶存している酸
素と反応して酸素析出核(微細な5iO2)を形成する
。したがって、この酸素析出核の濃度は、第3図に示す
ように、酸素およびクラスターの濃度が双方とも高い前
記領域(イ)において極大となる。なお、1200〜5
00℃の間で少なくとも一部の温度範囲(800〜50
0℃)において1〜10℃/分で徐冷しないと、酸素析
出核形成が十分行なわれない。一方、前記等温熱処理を
加えた場合には反応を促進することができる。
潜在核(Siクラスター)が、基板中に溶存している酸
素と反応して酸素析出核(微細な5iO2)を形成する
。したがって、この酸素析出核の濃度は、第3図に示す
ように、酸素およびクラスターの濃度が双方とも高い前
記領域(イ)において極大となる。なお、1200〜5
00℃の間で少なくとも一部の温度範囲(800〜50
0℃)において1〜10℃/分で徐冷しないと、酸素析
出核形成が十分行なわれない。一方、前記等温熱処理を
加えた場合には反応を促進することができる。
上記冷却処理により、シリコン基板が500℃まで冷却
したら、後の冷却方法は任意で、急冷してもよく、これ
で本発明の方法は完了する。
したら、後の冷却方法は任意で、急冷してもよく、これ
で本発明の方法は完了する。
なお、この時点では、シリコン基板中の酸素析出核が、
積層欠陥を直接引き起こす酸素析出物に変質していない
が、この後に酸素析出熱処理やデバイス処理を施すこと
により、前記酸素析出核が酸素析出物を経て積層欠陥を
発生させる。
積層欠陥を直接引き起こす酸素析出物に変質していない
が、この後に酸素析出熱処理やデバイス処理を施すこと
により、前記酸素析出核が酸素析出物を経て積層欠陥を
発生させる。
そして最終的な欠陥密度は、第3図の酸素析出核密度分
布と略同様に、DZ層との境界近傍の10層内で極大値
をとり、しかもDZ層側に向けて急激に減少する分布と
なる。したがって、上記本発明の方法によれば、10層
によるDZ層からの不純物や欠陥のゲッタリング効果を
高めることができるとともに、略完全な無欠陥領域の厚
みを大きく確保できる。
布と略同様に、DZ層との境界近傍の10層内で極大値
をとり、しかもDZ層側に向けて急激に減少する分布と
なる。したがって、上記本発明の方法によれば、10層
によるDZ層からの不純物や欠陥のゲッタリング効果を
高めることができるとともに、略完全な無欠陥領域の厚
みを大きく確保できる。
「実験例」
次に実験例を挙げて、本発明の効果を実証する。
なお、サンプルとしては、6“−1結晶方位P <10
0>。
0>。
抵抗率100cm、[Oi1= 0.9x 1G”xL
o+*s/ cm3(換算係数3.Ox 1G”cm−
”)、[Cs] −1x 1G”!tows/ cm”
(換算係数1.Ix 10”cm−”)(7) CZ
シリコン基板を用いた。
o+*s/ cm3(換算係数3.Ox 1G”cm−
”)、[Cs] −1x 1G”!tows/ cm”
(換算係数1.Ix 10”cm−”)(7) CZ
シリコン基板を用いた。
(実験例1〜3)
前記シリコン基板を、酸化雰囲気内において高温熱処理
した後、炉内雰囲気をN2ガスに代えて500℃まで2
6C/分で徐冷し、その途中600℃で50分間の等温
熱処理を行ない、500℃からは急冷した。他の条件は
以下の通りである。
した後、炉内雰囲気をN2ガスに代えて500℃まで2
6C/分で徐冷し、その途中600℃で50分間の等温
熱処理を行ない、500℃からは急冷した。他の条件は
以下の通りである。
実験例1の高温熱処理条件:
vetO□雰囲気、1280℃×180分実験例2の高
温熱処理条件: vet02雰囲気、1200’Cx240分実験例3の
高温熱処理条件: dryo 、雰囲気、1280°0X180分(比較例
1〜3) シリコン基板を N2ガス中で第1熱処理し、自然冷却
(あるいは加熱)した後、第2熱処理して急冷した。他
の条件を以下に示す。
温熱処理条件: vet02雰囲気、1200’Cx240分実験例3の
高温熱処理条件: dryo 、雰囲気、1280°0X180分(比較例
1〜3) シリコン基板を N2ガス中で第1熱処理し、自然冷却
(あるいは加熱)した後、第2熱処理して急冷した。他
の条件を以下に示す。
比較例1 第1熱処理: 1150℃!X l 80分
冷却速度=56C/分 第2熱処理=700℃X3000分 比較例2 第1熱処理ニア00’Cx3000分加熱速
度:5℃/分 第2熱処理: 1150℃×180分 比較例3 第1熱処理: 1050℃×240分冷却速
度=5℃/分 第2熱処理ニア00’0x3000分 次に、以上計6枚の基板について、DZ層近傍(基板表
面から50μm)とIG層中央部の2箇所で、選択エツ
チングと先頭観察により酸素析出物密度(単位:XIG
’個/cm3)を測定した。その結果を次表に示す。
冷却速度=56C/分 第2熱処理=700℃X3000分 比較例2 第1熱処理ニア00’Cx3000分加熱速
度:5℃/分 第2熱処理: 1150℃×180分 比較例3 第1熱処理: 1050℃×240分冷却速
度=5℃/分 第2熱処理ニア00’0x3000分 次に、以上計6枚の基板について、DZ層近傍(基板表
面から50μm)とIG層中央部の2箇所で、選択エツ
チングと先頭観察により酸素析出物密度(単位:XIG
’個/cm3)を測定した。その結果を次表に示す。
以上のように実験例1〜3では、DZ層近傍でIG層中
の欠陥密度が著しく高くなった。
の欠陥密度が著しく高くなった。
(実験例4〜6)
前記と同じシリコン基板を用い、1280℃で180分
保持後、引き続き500℃まで2℃/分で徐冷し、その
途中600℃で50分保持した。
保持後、引き続き500℃まで2℃/分で徐冷し、その
途中600℃で50分保持した。
なお、1280℃処理中の雰囲気としてはvsto□。
dryo 2.N 2を用い、冷却中は全てN、とした
。
。
その後、dryo 2中で700℃×48時間および1
000℃×24時間熱処理し、選択エツチングと先頭観
察により酸素析出物密度を測定した。その結果を第4図
に示す。
000℃×24時間熱処理し、選択エツチングと先頭観
察により酸素析出物密度を測定した。その結果を第4図
に示す。
このグラフから明らかなように、酸化雰囲気で高温熱処
理したものでは、基板表面近傍で酸素析出物密度が著し
く高く、格子間Siが基板表面側から内方に拡散して酸
素析出核密度を高めたことを示唆している。また、酸化
力の強いwe(Oxを用いた場合は、dryo、の場合
に比してその効果が顕著である。
理したものでは、基板表面近傍で酸素析出物密度が著し
く高く、格子間Siが基板表面側から内方に拡散して酸
素析出核密度を高めたことを示唆している。また、酸化
力の強いwe(Oxを用いた場合は、dryo、の場合
に比してその効果が顕著である。
「発明の効果」
以上説明したように、本発明のシリコン基板の製造方法
においては、まず高温熱処理により、酸素原子の拡散速
度よりも大きな速度で格子間Siを基板内方へ拡散させ
、IG層中のDZ層に近い部分に、酸素濃度と格子間S
i濃度が共に高い領域を形成し、さらに格子間Siを潜
在核(Siクラスター)に変質させる。
においては、まず高温熱処理により、酸素原子の拡散速
度よりも大きな速度で格子間Siを基板内方へ拡散させ
、IG層中のDZ層に近い部分に、酸素濃度と格子間S
i濃度が共に高い領域を形成し、さらに格子間Siを潜
在核(Siクラスター)に変質させる。
次に冷却処理により、前記潜在核と酸素とを反応させて
酸素析出核(微細なSing)を形成するため、この酸
素析出核の濃度は、IG層中のDZ層に近い部分におい
て極大となる。
酸素析出核(微細なSing)を形成するため、この酸
素析出核の濃度は、IG層中のDZ層に近い部分におい
て極大となる。
こうして得られたシリコン基板は、酸素析出熱処理やデ
バイス処理を施されることにより、酸素析出核が酸素析
出物を経て積層欠陥に変質するため、最終的な欠陥密度
は、DZ層との境界近傍の10層内で著しく大きな極大
値をとり、しかも02層側に向けて急激に減少する分布
となる。
バイス処理を施されることにより、酸素析出核が酸素析
出物を経て積層欠陥に変質するため、最終的な欠陥密度
は、DZ層との境界近傍の10層内で著しく大きな極大
値をとり、しかも02層側に向けて急激に減少する分布
となる。
したがって本発明の方法によれば、IG層によるDZ層
からの不純物や欠陥のゲッタリング効果が高く、しかも
略完全な無欠陥領域の厚みを大きく確保できるシリコン
基板を得ることができる。
からの不純物や欠陥のゲッタリング効果が高く、しかも
略完全な無欠陥領域の厚みを大きく確保できるシリコン
基板を得ることができる。
なお、前記冷却処理中に、800〜500℃の範囲の一
定温度で30分以上保持する等温熱処理工程を設けた場
合には、酸素析出核の形成を促進し、上記効果を高める
ことが可能である。
定温度で30分以上保持する等温熱処理工程を設けた場
合には、酸素析出核の形成を促進し、上記効果を高める
ことが可能である。
第1図ないし第6図は、いずれも本発明のシリコン基板
の製造方法の実験例の結果を示すグラフである。
の製造方法の実験例の結果を示すグラフである。
Claims (2)
- (1)CZシリコン単結晶基板を、酸化雰囲気中におい
て1200℃以上で15分以上保持し、次に冷却速度1
〜10℃/分で徐冷する徐冷工程を含む冷却処理により
500℃以下まで冷却することを特徴とするシリコン基
板の製造方法。 - (2)CZシリコン単結晶基板を、酸化雰囲気中におい
て1200℃以上で15分以上保持し、次に冷却速度1
〜10℃/分の徐冷工程と、800〜500℃の範囲の
一定温度で30分以上保持する等温熱処理工程とを含む
冷却処理により、500℃以下まで冷却することを特徴
とするシリコン基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7125888A JPH01242500A (ja) | 1988-03-25 | 1988-03-25 | シリコン基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7125888A JPH01242500A (ja) | 1988-03-25 | 1988-03-25 | シリコン基板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01242500A true JPH01242500A (ja) | 1989-09-27 |
Family
ID=13455514
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7125888A Pending JPH01242500A (ja) | 1988-03-25 | 1988-03-25 | シリコン基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01242500A (ja) |
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03233936A (ja) * | 1990-02-08 | 1991-10-17 | Mitsubishi Materials Corp | シリコンウエーハの製造方法 |
JPH11111724A (ja) * | 1997-09-30 | 1999-04-23 | Fujitsu Ltd | 半導体装置の製造方法 |
US6261860B1 (en) | 1998-04-01 | 2001-07-17 | Nec Corporation | Method of fabricating solid-state image sensor |
JP2002110683A (ja) * | 2000-09-26 | 2002-04-12 | Sumitomo Metal Ind Ltd | シリコン半導体基板の熱処理方法 |
JP2003051504A (ja) * | 2001-06-28 | 2003-02-21 | Samsung Electronics Co Ltd | Ar/NH3急速熱的アニーリング工程を含むシリコンウェーハの製造方法、これにより製造されたシリコンウェーハ及び単結晶シリコンインゴットの製造のためのチョクラルスキープーラ |
US6537368B2 (en) | 1997-02-26 | 2003-03-25 | Memc Electronic Materials Spa | Ideal oxygen precipitating epitaxial silicon wafers and oxygen out-diffusion-less process therefor |
EP1335421A1 (en) * | 2000-10-25 | 2003-08-13 | Shin-Etsu Handotai Co., Ltd | Production method for silicon wafer and silicon wafer |
US6666915B2 (en) | 1999-06-14 | 2003-12-23 | Memc Electronic Materials, Inc. | Method for the preparation of an epitaxial silicon wafer with intrinsic gettering |
US6686260B2 (en) | 1998-09-02 | 2004-02-03 | Memc Electronics Materials, Inc. | Process for producing thermally annealed wafers having improved internal gettering |
JP2004056132A (ja) * | 2002-07-16 | 2004-02-19 | Hynix Semiconductor Inc | 半導体ウェーハの製造方法 |
US6713370B2 (en) | 1998-09-02 | 2004-03-30 | Memc Electronic Materials, Inc. | Process for the preparation of an ideal oxygen precipitating silicon wafer capable of forming an enhanced denuded zone |
US6849901B2 (en) | 1998-09-02 | 2005-02-01 | Memc Electronic Materials, Inc. | Device layer of a silicon-on-insulator structure having vacancy dominated and substantially free of agglomerated vacancy-type defects |
US6896728B2 (en) | 1997-04-09 | 2005-05-24 | Memc Electronic Materials, Inc. | Process for producing low defect density, ideal oxygen precipitating silicon |
JP2005223293A (ja) * | 2004-02-09 | 2005-08-18 | Sumitomo Mitsubishi Silicon Corp | シリコンウェーハの熱処理方法およびシリコンウェーハ |
JP2006287246A (ja) * | 1999-11-13 | 2006-10-19 | Samsung Electronics Co Ltd | 水素センサ |
JP2009177194A (ja) * | 2009-03-19 | 2009-08-06 | Sumco Corp | シリコンウェーハの製造方法、シリコンウェーハ |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5928346A (ja) * | 1982-08-10 | 1984-02-15 | Toshiba Corp | 半導体基板の処理方法 |
-
1988
- 1988-03-25 JP JP7125888A patent/JPH01242500A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5928346A (ja) * | 1982-08-10 | 1984-02-15 | Toshiba Corp | 半導体基板の処理方法 |
Cited By (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03233936A (ja) * | 1990-02-08 | 1991-10-17 | Mitsubishi Materials Corp | シリコンウエーハの製造方法 |
US6537368B2 (en) | 1997-02-26 | 2003-03-25 | Memc Electronic Materials Spa | Ideal oxygen precipitating epitaxial silicon wafers and oxygen out-diffusion-less process therefor |
US6849119B2 (en) | 1997-02-26 | 2005-02-01 | Memc Electronic Materials, Inc. | Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor |
US7442253B2 (en) | 1997-04-09 | 2008-10-28 | Memc Electronic Materials, Inc. | Process for forming low defect density, ideal oxygen precipitating silicon |
US7229693B2 (en) | 1997-04-09 | 2007-06-12 | Memc Electronic Materials, Inc. | Low defect density, ideal oxygen precipitating silicon |
US6896728B2 (en) | 1997-04-09 | 2005-05-24 | Memc Electronic Materials, Inc. | Process for producing low defect density, ideal oxygen precipitating silicon |
JPH11111724A (ja) * | 1997-09-30 | 1999-04-23 | Fujitsu Ltd | 半導体装置の製造方法 |
US6261860B1 (en) | 1998-04-01 | 2001-07-17 | Nec Corporation | Method of fabricating solid-state image sensor |
US6713370B2 (en) | 1998-09-02 | 2004-03-30 | Memc Electronic Materials, Inc. | Process for the preparation of an ideal oxygen precipitating silicon wafer capable of forming an enhanced denuded zone |
US6849901B2 (en) | 1998-09-02 | 2005-02-01 | Memc Electronic Materials, Inc. | Device layer of a silicon-on-insulator structure having vacancy dominated and substantially free of agglomerated vacancy-type defects |
US6686260B2 (en) | 1998-09-02 | 2004-02-03 | Memc Electronics Materials, Inc. | Process for producing thermally annealed wafers having improved internal gettering |
US6666915B2 (en) | 1999-06-14 | 2003-12-23 | Memc Electronic Materials, Inc. | Method for the preparation of an epitaxial silicon wafer with intrinsic gettering |
JP2006287246A (ja) * | 1999-11-13 | 2006-10-19 | Samsung Electronics Co Ltd | 水素センサ |
JP2009016864A (ja) * | 1999-11-13 | 2009-01-22 | Samsung Electronics Co Ltd | シリコンウェーハの製造方法 |
JP2009021623A (ja) * | 1999-11-13 | 2009-01-29 | Samsung Electronics Co Ltd | シリコンウェーハの製造方法 |
JP2002110683A (ja) * | 2000-09-26 | 2002-04-12 | Sumitomo Metal Ind Ltd | シリコン半導体基板の熱処理方法 |
EP1335421A1 (en) * | 2000-10-25 | 2003-08-13 | Shin-Etsu Handotai Co., Ltd | Production method for silicon wafer and silicon wafer |
EP1335421A4 (en) * | 2000-10-25 | 2007-08-01 | Shinetsu Handotai Kk | PROCESS FOR PRODUCING WAFER AND WAFER |
JP2003051504A (ja) * | 2001-06-28 | 2003-02-21 | Samsung Electronics Co Ltd | Ar/NH3急速熱的アニーリング工程を含むシリコンウェーハの製造方法、これにより製造されたシリコンウェーハ及び単結晶シリコンインゴットの製造のためのチョクラルスキープーラ |
JP2004056132A (ja) * | 2002-07-16 | 2004-02-19 | Hynix Semiconductor Inc | 半導体ウェーハの製造方法 |
JP2005223293A (ja) * | 2004-02-09 | 2005-08-18 | Sumitomo Mitsubishi Silicon Corp | シリコンウェーハの熱処理方法およびシリコンウェーハ |
JP2009177194A (ja) * | 2009-03-19 | 2009-08-06 | Sumco Corp | シリコンウェーハの製造方法、シリコンウェーハ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH01242500A (ja) | シリコン基板の製造方法 | |
US4314595A (en) | Method of forming nondefective zone in silicon single crystal wafer by two stage-heat treatment | |
JP2002524852A (ja) | 理想的な酸素析出シリコンウエハの製造方法 | |
JP2725586B2 (ja) | シリコン基板の製造方法 | |
JP3022044B2 (ja) | シリコンウエハの製造方法およびシリコンウエハ | |
JPH05291097A (ja) | シリコン基板およびその製造方法 | |
JPS59124136A (ja) | 半導体ウエハの処理方法 | |
JPS60247935A (ja) | 半導体ウエハの製造方法 | |
JPS639745B2 (ja) | ||
JP3022045B2 (ja) | シリコンウエハの製造方法及びシリコンウエハ | |
JPS63198334A (ja) | 半導体シリコンウエ−ハの製造方法 | |
JPH0897222A (ja) | シリコンウェーハの製造方法およびシリコンウェーハ | |
JPS624327A (ja) | 半導体装置の製造方法 | |
JPS6326541B2 (ja) | ||
JPH04171827A (ja) | 半導体装置の製造方法 | |
JP2652346B2 (ja) | シリコンウエーハの製造方法 | |
JPH0897221A (ja) | シリコンウェーハの製造方法及びシリコンウェーハ | |
JPH088263A (ja) | 半導体基板 | |
JP2978341B2 (ja) | シリコンウェーハのig熱処理方法 | |
JPS6115335A (ja) | シリコンウエ−ハのゲツタリング方法 | |
JP2652344B2 (ja) | シリコンウエーハ | |
JPS631037A (ja) | エピタキシヤルウエハ及びその製造方法 | |
JPS594128A (ja) | 半導体装置の製造方法 | |
JP2004056132A (ja) | 半導体ウェーハの製造方法 | |
JPS58111323A (ja) | 半導体装置の製造方法 |