JP2725586B2 - シリコン基板の製造方法 - Google Patents
シリコン基板の製造方法Info
- Publication number
- JP2725586B2 JP2725586B2 JP5353706A JP35370693A JP2725586B2 JP 2725586 B2 JP2725586 B2 JP 2725586B2 JP 5353706 A JP5353706 A JP 5353706A JP 35370693 A JP35370693 A JP 35370693A JP 2725586 B2 JP2725586 B2 JP 2725586B2
- Authority
- JP
- Japan
- Prior art keywords
- heat treatment
- silicon substrate
- oxide film
- pressure ratio
- oxygen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、シリコン基板の製造方
法に関し、特に半導体素子に影響を与えるシリコン基板
表面近傍を高品位化し、ゲート酸化膜等の耐圧を向上さ
せる熱処理方法に関する。
法に関し、特に半導体素子に影響を与えるシリコン基板
表面近傍を高品位化し、ゲート酸化膜等の耐圧を向上さ
せる熱処理方法に関する。
【０００２】
【従来の技術】近年、半導体素子は集積度が高くなるに
つれてシリコン基板表面近傍の結晶を無欠陥層（denude
d zone）とすることが必要となってきている。チョコラ
ルスキー法によって引き上げられたシリコン基板中に
は、格子間酸素、微小欠陥を含み、そのままでは、満足
すべき半導体素子の電気特性を得ることができないた
め、シリコン基板に熱処理を施し、格子間酸素、微小欠
陥を外方拡散させ、シリコン基板表面を無欠陥化するこ
とが行われているのである。
つれてシリコン基板表面近傍の結晶を無欠陥層（denude
d zone）とすることが必要となってきている。チョコラ
ルスキー法によって引き上げられたシリコン基板中に
は、格子間酸素、微小欠陥を含み、そのままでは、満足
すべき半導体素子の電気特性を得ることができないた
め、シリコン基板に熱処理を施し、格子間酸素、微小欠
陥を外方拡散させ、シリコン基板表面を無欠陥化するこ
とが行われているのである。
【０００３】シリコン基板表面近傍を無欠陥化する熱処
理方法の従来例は、図８（ａ）に示すように、入炉から
１１００℃以上の高温までを酸素のみの雰囲気で熱処理
を行い、次に、雰囲気を窒素のみの不活性ガス雰囲気に
切り替え格子間酸素を外方へ拡散させ、その後不活性ガ
ス雰囲気のまま６００〜８００℃の温度で欠陥核を作成
し、イントリンシックゲッタリングを行う方法がとられ
ている（例えば、特開昭５９−２０２６４０等）。図８
（ａ）の熱処理を行って得られたゲート酸化膜の絶縁耐
圧の分布を図８（ｂ）に示す。同図に示されるように、
ゲート酸化膜絶縁破壊電界が８ＭＶ／ｃｍ以上のものを
良品としたときの良品率は６５．５％であった。
理方法の従来例は、図８（ａ）に示すように、入炉から
１１００℃以上の高温までを酸素のみの雰囲気で熱処理
を行い、次に、雰囲気を窒素のみの不活性ガス雰囲気に
切り替え格子間酸素を外方へ拡散させ、その後不活性ガ
ス雰囲気のまま６００〜８００℃の温度で欠陥核を作成
し、イントリンシックゲッタリングを行う方法がとられ
ている（例えば、特開昭５９−２０２６４０等）。図８
（ａ）の熱処理を行って得られたゲート酸化膜の絶縁耐
圧の分布を図８（ｂ）に示す。同図に示されるように、
ゲート酸化膜絶縁破壊電界が８ＭＶ／ｃｍ以上のものを
良品としたときの良品率は６５．５％であった。
【０００４】また、図８（ａ）に示す熱処理工程の改善
例として、特開平１−２４２５００号公報において、図
９（ａ）に示す熱処理方法が提案されている。これは、
シリコン基板を入炉から１２００℃以上の高温処理終了
まで加湿または乾燥の酸素雰囲気中で処理を行ってシリ
コン基板内部の析出核を増加させ、その後不活性ガス雰
囲気で５００〜８００℃の熱処理を行い、さらに析出核
を作成し、より強いゲッタリング能力が得られるように
するものである。図９（ａ）の熱処理を行って得られた
ゲート酸化膜の絶縁耐圧の分布を図９（ｂ）に示す。同
図に示されるように、８ＭＶ／ｃｍ以上の耐圧のものを
良品とする良品率は７２．５％となり、図８の場合と比
較して７％程改善されている。
例として、特開平１−２４２５００号公報において、図
９（ａ）に示す熱処理方法が提案されている。これは、
シリコン基板を入炉から１２００℃以上の高温処理終了
まで加湿または乾燥の酸素雰囲気中で処理を行ってシリ
コン基板内部の析出核を増加させ、その後不活性ガス雰
囲気で５００〜８００℃の熱処理を行い、さらに析出核
を作成し、より強いゲッタリング能力が得られるように
するものである。図９（ａ）の熱処理を行って得られた
ゲート酸化膜の絶縁耐圧の分布を図９（ｂ）に示す。同
図に示されるように、８ＭＶ／ｃｍ以上の耐圧のものを
良品とする良品率は７２．５％となり、図８の場合と比
較して７％程改善されている。
【０００５】
【発明が解決しようとする課題】近年、半導体素子は高
集積化が進み、それに伴ってゲート酸化膜が薄膜化した
ことにより、その絶縁耐圧を向上させることが重要な課
題となっている。このゲート酸化膜の絶縁耐圧はシリコ
ン基板表面近傍の結晶状態に大きく依存し、シリコン基
板表面近傍に何らかの結晶欠陥が存在すればゲート酸化
膜の絶縁耐圧は低下する。
集積化が進み、それに伴ってゲート酸化膜が薄膜化した
ことにより、その絶縁耐圧を向上させることが重要な課
題となっている。このゲート酸化膜の絶縁耐圧はシリコ
ン基板表面近傍の結晶状態に大きく依存し、シリコン基
板表面近傍に何らかの結晶欠陥が存在すればゲート酸化
膜の絶縁耐圧は低下する。
【０００６】図８（ａ）に示す従来方法では、シリコン
基板内の格子間酸素の外方拡散には効果があるが、高温
熱処理時にシリコン基板に発生する空孔が、シリコン基
板表面上に形成された酸化膜によってブロックされ、外
方拡散することがなく、かつこの空孔を埋めるようなシ
リコン原子が供給されることがないため、シリコン基板
表面近傍には空孔が残ってしまう問題がある。その結
果、シリコン基板表面近傍の結晶性は完全にはならず、
図８（ａ）に示す熱処理をシリコン基板に施しても、ゲ
ート酸化膜絶縁耐圧は、図８（ｂ）に示されるように十
分には向上していない。
基板内の格子間酸素の外方拡散には効果があるが、高温
熱処理時にシリコン基板に発生する空孔が、シリコン基
板表面上に形成された酸化膜によってブロックされ、外
方拡散することがなく、かつこの空孔を埋めるようなシ
リコン原子が供給されることがないため、シリコン基板
表面近傍には空孔が残ってしまう問題がある。その結
果、シリコン基板表面近傍の結晶性は完全にはならず、
図８（ａ）に示す熱処理をシリコン基板に施しても、ゲ
ート酸化膜絶縁耐圧は、図８（ｂ）に示されるように十
分には向上していない。
【０００７】また、図９（ａ）に示す従来方法では、雰
囲気として加湿酸素あるいは乾燥した酸素のみを使用し
ているため、高温処理中に酸化で発生したシリコン原子
がシリコン基板内に内方拡散し、空孔を埋めることが出
来るが、高温処理中にシリコン基板上には酸化膜が形成
されてしまうため、格子間酸素がこの酸化膜にブロック
されて外方拡散できないという問題が起こる。その結
果、シリコン基板表面近傍の微小欠陥を解消することは
できず、図９（ａ）に示すような熱処理を施しても、ゲ
ート酸化膜絶縁耐圧は図９（ｂ）に示すように完全には
改善されない。
囲気として加湿酸素あるいは乾燥した酸素のみを使用し
ているため、高温処理中に酸化で発生したシリコン原子
がシリコン基板内に内方拡散し、空孔を埋めることが出
来るが、高温処理中にシリコン基板上には酸化膜が形成
されてしまうため、格子間酸素がこの酸化膜にブロック
されて外方拡散できないという問題が起こる。その結
果、シリコン基板表面近傍の微小欠陥を解消することは
できず、図９（ａ）に示すような熱処理を施しても、ゲ
ート酸化膜絶縁耐圧は図９（ｂ）に示すように完全には
改善されない。
【０００８】したがって、この発明の目的とするところ
は、格子間酸素を十分に外方拡散させることができると
ともに空孔をシリコン原子によって埋めることのできる
熱処理方法を提供し、もって高集積化された半導体集積
回路装置においても十分高い絶縁耐圧を確保できるよう
にすることである。
は、格子間酸素を十分に外方拡散させることができると
ともに空孔をシリコン原子によって埋めることのできる
熱処理方法を提供し、もって高集積化された半導体集積
回路装置においても十分高い絶縁耐圧を確保できるよう
にすることである。
【０００９】
【課題を解決するための手段】上記目的を達成するた
め、本発明によれば、シリコン基板を１１００℃以上の
温度で熱処理を行って酸素の外方拡散および空孔の埋め
合わせを行うシリコン基板の製造方法であって、入炉か
ら出炉までを酸化雰囲気で行い、かつ少なくとも前半の
酸素の外方拡散が支配的な段階においては酸素分圧比
を、 Ｖ Omax ＝１．５５×１０ (3-0.00313T) （但し、Ｔ：熱処理温度（℃）） で与えられる 最大酸素分圧比以下に設定して熱処理を行
うことを特徴とするシリコン基板の製造方法が提供され
る。そして、熱処理は、熱処理温度をＴ（℃）、酸素分
圧比をＶO として、 ｔ（時間）＝（７２０＋１０(3985/(T+273))×ＶO ）／ （１．３×１０8 ×１０(-6128/(T+273)) ×ＶO ） により求められる時間以上行われるものである。
め、本発明によれば、シリコン基板を１１００℃以上の
温度で熱処理を行って酸素の外方拡散および空孔の埋め
合わせを行うシリコン基板の製造方法であって、入炉か
ら出炉までを酸化雰囲気で行い、かつ少なくとも前半の
酸素の外方拡散が支配的な段階においては酸素分圧比
を、 Ｖ Omax ＝１．５５×１０ (3-0.00313T) （但し、Ｔ：熱処理温度（℃）） で与えられる 最大酸素分圧比以下に設定して熱処理を行
うことを特徴とするシリコン基板の製造方法が提供され
る。そして、熱処理は、熱処理温度をＴ（℃）、酸素分
圧比をＶO として、 ｔ（時間）＝（７２０＋１０(3985/(T+273))×ＶO ）／ （１．３×１０8 ×１０(-6128/(T+273)) ×ＶO ） により求められる時間以上行われるものである。
【００１０】
【作用】本発明者は、ゲート酸化膜絶縁耐圧向上に向け
て熱処理条件の最適化を図るために、図４に示すような
過程で熱処理温度を１１００、１１４０、１２００℃、
熱処理時間を２、４、６時間と変え、酸素および窒素か
らなる酸化性雰囲気中でシリコン基板に熱処理を施し
た。その後シリコン基板に半導体素子を作成し、そのゲ
ート酸化膜の絶縁耐圧を測定した。また、さらに高温範
囲においても処理時間を変えて同様の実験を行った。
て熱処理条件の最適化を図るために、図４に示すような
過程で熱処理温度を１１００、１１４０、１２００℃、
熱処理時間を２、４、６時間と変え、酸素および窒素か
らなる酸化性雰囲気中でシリコン基板に熱処理を施し
た。その後シリコン基板に半導体素子を作成し、そのゲ
ート酸化膜の絶縁耐圧を測定した。また、さらに高温範
囲においても処理時間を変えて同様の実験を行った。
【００１１】
【表１】
【００１２】その結果を表１に示す。表１に示されるよ
うに、熱処理中の酸素分圧比を上げていくと、ゲート酸
化膜絶縁耐圧が改善されるが、ある酸素分圧比を越える
とゲート酸化膜絶縁耐圧が劣化しはじめる。図５は、横
軸に熱処理によって形成される酸化膜厚、縦軸にゲート
酸化膜絶縁耐圧良品率をとって得られたデータをグラフ
化したものであり、白い四角は酸素分圧比が高く、耐圧
が劣化したデータを示している。これは、酸素分圧比が
高いと高温熱処理前半にシリコン基板上に厚い酸化膜が
形成され、シリコン基板中の格子間酸素の外方拡散が行
われず、シリコン基板表面近傍が無欠陥化されないため
である。
うに、熱処理中の酸素分圧比を上げていくと、ゲート酸
化膜絶縁耐圧が改善されるが、ある酸素分圧比を越える
とゲート酸化膜絶縁耐圧が劣化しはじめる。図５は、横
軸に熱処理によって形成される酸化膜厚、縦軸にゲート
酸化膜絶縁耐圧良品率をとって得られたデータをグラフ
化したものであり、白い四角は酸素分圧比が高く、耐圧
が劣化したデータを示している。これは、酸素分圧比が
高いと高温熱処理前半にシリコン基板上に厚い酸化膜が
形成され、シリコン基板中の格子間酸素の外方拡散が行
われず、シリコン基板表面近傍が無欠陥化されないため
である。
【００１３】そこで、更に得られたデータから、各熱処
理温度に対するゲート酸化膜絶縁耐圧良品率が９５％未
満になる酸素分圧比を最大酸素分圧比ＶOmaxとして求め
た。この最大酸素分圧比ＶOmaxと熱処理温度との関係を
図６に示す。この結果から、１１００℃以上の高温熱処
理雰囲気前半の格子間酸素外方拡散時（これはほぼ１時
間程度である）における最大酸素分圧比ＶOmaxは、 ＶOmax＝１．５５×１０(3-0.00313T) …（１） Ｔ：熱処理温度（℃） と求められた。よって、高温熱処理の前半における酸素
分圧比ＶO を上記最大酸素分圧比ＶOmax以下に抑えるこ
とにより、９５％以上の良品率を実現することができ
る。
理温度に対するゲート酸化膜絶縁耐圧良品率が９５％未
満になる酸素分圧比を最大酸素分圧比ＶOmaxとして求め
た。この最大酸素分圧比ＶOmaxと熱処理温度との関係を
図６に示す。この結果から、１１００℃以上の高温熱処
理雰囲気前半の格子間酸素外方拡散時（これはほぼ１時
間程度である）における最大酸素分圧比ＶOmaxは、 ＶOmax＝１．５５×１０(3-0.00313T) …（１） Ｔ：熱処理温度（℃） と求められた。よって、高温熱処理の前半における酸素
分圧比ＶO を上記最大酸素分圧比ＶOmax以下に抑えるこ
とにより、９５％以上の良品率を実現することができ
る。
【００１４】また、図５の結果から、ゲート酸化膜絶縁
耐圧良品率は、（１）式の条件を満たしていれば、シリ
コン基板上に形成される酸化膜が６０ｎｍ以上（シリコ
ン基板上に酸化膜が形成されていない状態から換算し
て）になるような熱処理を施すと９５％以上になること
が分かる。而して、形成される熱酸化膜の膜厚は、熱処
理温度Ｔ（℃）と熱処理中の酸素分圧比ＶO が決まれば
熱処理時間から一義的に求められる。図７は、酸素分圧
比ＶO を助変数として熱酸化膜が６０ｎｍに成長するま
での時間と熱処理温度との関係をプロットしたグラフで
ある。
耐圧良品率は、（１）式の条件を満たしていれば、シリ
コン基板上に形成される酸化膜が６０ｎｍ以上（シリコ
ン基板上に酸化膜が形成されていない状態から換算し
て）になるような熱処理を施すと９５％以上になること
が分かる。而して、形成される熱酸化膜の膜厚は、熱処
理温度Ｔ（℃）と熱処理中の酸素分圧比ＶO が決まれば
熱処理時間から一義的に求められる。図７は、酸素分圧
比ＶO を助変数として熱酸化膜が６０ｎｍに成長するま
での時間と熱処理温度との関係をプロットしたグラフで
ある。
【００１５】したがって、酸素分圧比ＶO が一定であれ
ば、その曲線の右側に入る時間熱処理を行えば９５％以
上の良品率が得られることになる。そして、図７の曲線
上の時間ｔ（時間）は、 ｔ（時間）＝（７２０＋１０(3985/(T+273))×ＶO ）／ （１．３×１０8 ×１０(-6128/(T+273)) ×ＶO ）…（２） で表わすことができることから、結局（２）式以上の時
間熱処理を行えばよいことになる。
ば、その曲線の右側に入る時間熱処理を行えば９５％以
上の良品率が得られることになる。そして、図７の曲線
上の時間ｔ（時間）は、 ｔ（時間）＝（７２０＋１０(3985/(T+273))×ＶO ）／ （１．３×１０8 ×１０(-6128/(T+273)) ×ＶO ）…（２） で表わすことができることから、結局（２）式以上の時
間熱処理を行えばよいことになる。
【００１６】以上から本発明の作用を次のようにまとめ
ることができる。まず、本発明において、１１００℃以
上の工程前半（約１時間）に酸素分圧比の制限を設け
て、シリコン基板内部に存在する格子間酸素を外方拡散
させやすくして熱処理を行う。これは、シリコン基板表
面に作成されている酸化膜が薄いほど格子間酸素は外方
拡散しやすいため、熱酸化膜の成長を抑制する必要があ
るからである。
ることができる。まず、本発明において、１１００℃以
上の工程前半（約１時間）に酸素分圧比の制限を設け
て、シリコン基板内部に存在する格子間酸素を外方拡散
させやすくして熱処理を行う。これは、シリコン基板表
面に作成されている酸化膜が薄いほど格子間酸素は外方
拡散しやすいため、熱酸化膜の成長を抑制する必要があ
るからである。
【００１７】その後さらに熱処理を続けることにより、
格子間酸素の外方拡散によって発生した空孔および最初
から含まれていた空孔が埋められる。これは、酸化性雰
囲気を保ちつつ熱処理を行って、シリコン基板表面に６
０ｎｍ以上の酸化膜を成長させることによって達成され
る。酸化性雰囲気中での高温熱処理によって、シリコン
基板（Ｓｉ）と酸素（Ｏ2）が反応しシリコン基板表面
に酸化膜（ＳｉＯ2 ）が形成されるが、その際、ＳｉＯ
2 はＳｉより占有体積が大きいため、余ったシリコン原
子が格子位置から押出されシリコン基板内へ内方拡散
し、空孔を埋める。シリコン基板表面に６０ｎｍ以上酸
化膜を形成することにより、半導体素子電気特性に影響
を与える空孔は、内方拡散するシリコン原子によって埋
められる。これにより、シリコン基板表面近傍は無欠陥
化され、ゲート酸化膜絶縁耐圧は改善され、半導体装置
製造歩留りが向上する。
格子間酸素の外方拡散によって発生した空孔および最初
から含まれていた空孔が埋められる。これは、酸化性雰
囲気を保ちつつ熱処理を行って、シリコン基板表面に６
０ｎｍ以上の酸化膜を成長させることによって達成され
る。酸化性雰囲気中での高温熱処理によって、シリコン
基板（Ｓｉ）と酸素（Ｏ2）が反応しシリコン基板表面
に酸化膜（ＳｉＯ2 ）が形成されるが、その際、ＳｉＯ
2 はＳｉより占有体積が大きいため、余ったシリコン原
子が格子位置から押出されシリコン基板内へ内方拡散
し、空孔を埋める。シリコン基板表面に６０ｎｍ以上酸
化膜を形成することにより、半導体素子電気特性に影響
を与える空孔は、内方拡散するシリコン原子によって埋
められる。これにより、シリコン基板表面近傍は無欠陥
化され、ゲート酸化膜絶縁耐圧は改善され、半導体装置
製造歩留りが向上する。
【００１８】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。 ［第１の実施例］図１（ａ）は、本発明の第１の実施例
のシリコン基板の熱処理過程を示す図である。図１
（ａ）に示す工程により、酸素分圧比３％とし、１１７
５℃の熱処理を４時間行った。１１７５℃の時、酸素分
圧比は（１）式より３３％以下でなくてはならないが、
本実施例はこの条件を満たしている。
て説明する。 ［第１の実施例］図１（ａ）は、本発明の第１の実施例
のシリコン基板の熱処理過程を示す図である。図１
（ａ）に示す工程により、酸素分圧比３％とし、１１７
５℃の熱処理を４時間行った。１１７５℃の時、酸素分
圧比は（１）式より３３％以下でなくてはならないが、
本実施例はこの条件を満たしている。
【００１９】この熱処理後、半導体素子を作成し、その
ゲート酸化膜絶縁耐圧を測定した。その結果を図１
（ｂ）に示す。ゲート酸化膜破壊電界が８ＭＶ／ｃｍ以
上のものを良品とすれば、本実施例によって熱処理を行
ったシリコン基板のゲート酸化膜耐圧良品率は、９８．
５％となる。これは図８、図９に示す従来の熱処理によ
って得られる良品率より２５％以上向上したことにな
る。
ゲート酸化膜絶縁耐圧を測定した。その結果を図１
（ｂ）に示す。ゲート酸化膜破壊電界が８ＭＶ／ｃｍ以
上のものを良品とすれば、本実施例によって熱処理を行
ったシリコン基板のゲート酸化膜耐圧良品率は、９８．
５％となる。これは図８、図９に示す従来の熱処理によ
って得られる良品率より２５％以上向上したことにな
る。
【００２０】［第２の実施例］ 次に、熱処理温度と酸素分圧比から熱処理時間を求めた
実施例を示す。図２は本発明の第２の実施例を説明する
図であり、これは図７と同等の図である。上記したよう
に各曲線の右側にあれば、熱処理時間ｔが、 ｔ（時間）≧（７２０＋１０(3985/(T+273))×ＶO ）／ （１．３×１０8 ×１０(-6128/(T+273)) ×ＶO ） を満足し、６０ｎｍ以上の酸化膜が形成されることにな
る。なお、この式を満たすとともに熱処理の前半工程に
おける酸素分圧比の条件（ＶO ≦１．５５×１０
(3-0.00313T)）も満たさなければならない。よって、一
定の酸素分圧比の下で熱処理を続けるのであれば、上記
熱処理時間ｔは、１時間以上であることが必要となる。
実施例を示す。図２は本発明の第２の実施例を説明する
図であり、これは図７と同等の図である。上記したよう
に各曲線の右側にあれば、熱処理時間ｔが、 ｔ（時間）≧（７２０＋１０(3985/(T+273))×ＶO ）／ （１．３×１０8 ×１０(-6128/(T+273)) ×ＶO ） を満足し、６０ｎｍ以上の酸化膜が形成されることにな
る。なお、この式を満たすとともに熱処理の前半工程に
おける酸素分圧比の条件（ＶO ≦１．５５×１０
(3-0.00313T)）も満たさなければならない。よって、一
定の酸素分圧比の下で熱処理を続けるのであれば、上記
熱処理時間ｔは、１時間以上であることが必要となる。
【００２１】本実施例では、シリコン基板を１２００
℃、酸素分圧比３％の酸化性雰囲気で、図２の熱処理温
度と酸素分圧の曲線より右側の時間、４時間になるよう
に熱処理時間を設定した（図２・測定点１）。対比実験
として、シリコン基板を１２００℃、酸素分圧比１％の
酸化性雰囲気で、図２の熱処理温度と酸素分圧の曲線よ
り左側の時間、６時間になるように熱処理時間を設定し
た（図２・測定点２）。その結果を表２に示す。表２に
示す結果から明らかなように、測定点１では測定点２よ
り２時間熱処理が短いにもかかわらず、高いゲート酸化
膜絶縁耐圧良品率を実現できた。
℃、酸素分圧比３％の酸化性雰囲気で、図２の熱処理温
度と酸素分圧の曲線より右側の時間、４時間になるよう
に熱処理時間を設定した（図２・測定点１）。対比実験
として、シリコン基板を１２００℃、酸素分圧比１％の
酸化性雰囲気で、図２の熱処理温度と酸素分圧の曲線よ
り左側の時間、６時間になるように熱処理時間を設定し
た（図２・測定点２）。その結果を表２に示す。表２に
示す結果から明らかなように、測定点１では測定点２よ
り２時間熱処理が短いにもかかわらず、高いゲート酸化
膜絶縁耐圧良品率を実現できた。
【００２２】
【表２】
【００２３】［第３の実施例］ＤＺ処理（無欠陥化処
理）の施されていないウェハが半導体素子製造工程に投
入されることもある。本実施例は、このような場合に半
導体素子製造過程中において未処理シリコン基板につい
てＤＺ処理を行うものである。半導体素子製造工程にお
いて、例えばウェル形成工程ではイオン注入後の不純物
のドライブ・イン工程時に高温の熱処理が行われる。本
実施例ではこの高温処理工程に本発明の熱処理方法を適
用した。図３（ａ）はその熱処理過程を示す図であり、
１２００℃で最初の１時間を酸素分圧比２％の雰囲気で
処理した。その後雰囲気を１００％酸素雰囲気にかえ１
時間処理した。図３（ａ）に示す過程により、シリコン
基板表面上にはシリコン基板表面ベア状態から換算して
約２００ｎｍの酸化膜が形成された。
理）の施されていないウェハが半導体素子製造工程に投
入されることもある。本実施例は、このような場合に半
導体素子製造過程中において未処理シリコン基板につい
てＤＺ処理を行うものである。半導体素子製造工程にお
いて、例えばウェル形成工程ではイオン注入後の不純物
のドライブ・イン工程時に高温の熱処理が行われる。本
実施例ではこの高温処理工程に本発明の熱処理方法を適
用した。図３（ａ）はその熱処理過程を示す図であり、
１２００℃で最初の１時間を酸素分圧比２％の雰囲気で
処理した。その後雰囲気を１００％酸素雰囲気にかえ１
時間処理した。図３（ａ）に示す過程により、シリコン
基板表面上にはシリコン基板表面ベア状態から換算して
約２００ｎｍの酸化膜が形成された。
【００２４】図３（ａ）に示す熱処理工程を経たシリコ
ン基板に対しゲート酸化膜を形成しその絶縁耐圧を測定
したところ、図３（ｂ）に示すゲート酸化膜絶縁破壊電
界分布図が得られた。同図から、ゲート酸化膜絶縁破壊
電界が８ＭＶ／ｃｍ以上のものを良品とする良品率は９
６．７％となり、図８、図９に示した従来例の場合と比
較して２４％以上の改善を実現することができた。この
結果から、高温熱処理前半１時間の酸素分圧比ＶO を ＶO ≦ＶOmax＝１．５５×１０(3-0.00313T) となるよう選択すれば、その後酸素流入量を多くして熱
処理時間を短縮できることと、半導体素子製造過程の高
温熱処理に本発明を適用した場合にも同様の効果を享受
できることが分かる。
ン基板に対しゲート酸化膜を形成しその絶縁耐圧を測定
したところ、図３（ｂ）に示すゲート酸化膜絶縁破壊電
界分布図が得られた。同図から、ゲート酸化膜絶縁破壊
電界が８ＭＶ／ｃｍ以上のものを良品とする良品率は９
６．７％となり、図８、図９に示した従来例の場合と比
較して２４％以上の改善を実現することができた。この
結果から、高温熱処理前半１時間の酸素分圧比ＶO を ＶO ≦ＶOmax＝１．５５×１０(3-0.00313T) となるよう選択すれば、その後酸素流入量を多くして熱
処理時間を短縮できることと、半導体素子製造過程の高
温熱処理に本発明を適用した場合にも同様の効果を享受
できることが分かる。
【００２５】以上好ましい実施例について説明したが、
本発明はこれら実施例に限定されるされるものではな
く、本願発明の要旨を変更しない範囲内において各種の
変更が可能である。例えば、酸化性雰囲気中の酸素以外
の気体については窒素に代え水素やアルゴン等他のもの
を使用することができる。また、高温熱処理期間中にお
いて必ずしも処理温度を一定に保つ必要はなく、本発明
によって要請される条件の範囲内において温度を可変と
することができる。
本発明はこれら実施例に限定されるされるものではな
く、本願発明の要旨を変更しない範囲内において各種の
変更が可能である。例えば、酸化性雰囲気中の酸素以外
の気体については窒素に代え水素やアルゴン等他のもの
を使用することができる。また、高温熱処理期間中にお
いて必ずしも処理温度を一定に保つ必要はなく、本発明
によって要請される条件の範囲内において温度を可変と
することができる。
【００２６】
【発明の効果】以上説明したように、本発明によれば、
１１００℃以上の高温処理前半の期間（約１時間）に酸
素分圧比を制限し、格子間酸素の外方拡散を円滑に行
い、かつその後の熱処理を、シリコン基板内の空孔を十
分に埋め合わせるまで継続しているので、シリコン基板
表面近傍が無欠陥化され、ゲート酸化膜絶縁耐圧が改善
され、半導体素子製造歩留りを向上させることができ
る。そして、本発明は、ゲート酸化膜絶縁破壊耐圧の良
品率を従来例の場合の２０％以上向上させることがで
き、今後一段と進むと予想される高集積化、絶縁膜の薄
膜化に対しても十分に対応できるようにするものである
ので、本発明の産業上における効果は大である。
１１００℃以上の高温処理前半の期間（約１時間）に酸
素分圧比を制限し、格子間酸素の外方拡散を円滑に行
い、かつその後の熱処理を、シリコン基板内の空孔を十
分に埋め合わせるまで継続しているので、シリコン基板
表面近傍が無欠陥化され、ゲート酸化膜絶縁耐圧が改善
され、半導体素子製造歩留りを向上させることができ
る。そして、本発明は、ゲート酸化膜絶縁破壊耐圧の良
品率を従来例の場合の２０％以上向上させることがで
き、今後一段と進むと予想される高集積化、絶縁膜の薄
膜化に対しても十分に対応できるようにするものである
ので、本発明の産業上における効果は大である。
【図１】本発明の第１の実施例の熱処理過程図とそれに
よる絶縁破壊電界分布図。
よる絶縁破壊電界分布図。
【図２】本発明の第２の実施例を説明するための酸化膜
形成特性図。
形成特性図。
【図３】本発明の第３の実施例の熱処理過程図とそれに
よる絶縁破壊電界分布図。
よる絶縁破壊電界分布図。
【図４】本発明の作用を説明するための熱処理過程図。
【図５】本発明の作用を説明するための熱酸化膜厚とゲ
ート酸化膜耐圧良品率との関係を示す図。
ート酸化膜耐圧良品率との関係を示す図。
【図６】本発明の作用を説明するための熱処理温度と最
大酸素分圧比との関係を示す図。
大酸素分圧比との関係を示す図。
【図７】本発明の作用を説明するための酸素分圧比を助
変数とした酸化膜形成特性曲線図。
変数とした酸化膜形成特性曲線図。
【図８】第１の従来例の熱処理過程図とそれによる絶縁
破壊電界分布図。
破壊電界分布図。
【図９】第２の従来例の熱処理過程図とそれによる絶縁
破壊電界分布図。
破壊電界分布図。
Claims (7)
- 【請求項１】 シリコン基板を１１００℃以上の温度で
熱処理を行って酸素の外方拡散および空孔の埋め合わせ
を行うシリコン基板の製造方法であって、雰囲気を入炉
から出炉まで通して酸化性雰囲気とし、かつ少なくとも
前半の酸素の外方拡散が支配的な段階においては酸素分
圧比を、 Ｖ Omax ＝１．５５×１０ (3-0.00313T) 但し、Ｔ：熱処理温度（℃） で与えられる 最大酸素分圧比以下に設定して熱処理を行
うことを特徴とするシリコン基板の製造方法。 - 【請求項２】 前記熱処理が酸化膜が６０ｎｍ以上の膜
厚に形成されるまで行われることを特徴とする請求項１
記載のシリコン基板の製造方法。 - 【請求項３】 前記熱処理が、熱処理温度をＴ（℃）、
酸素分圧比をＶO として、 ｔ（時間）＝（７２０＋１０(3985/(T+273))×ＶO ）／ （１．３×１０8 ×１０(-6128/(T+273)) ×ＶO ） により求められる時間以上行われることを特徴とする請
求項１記載のシリコン基板の製造方法。 - 【請求項４】 前半の酸素の外方拡散を主として行わせ
る熱処理と、後半の空孔の埋め合わせを主として行わせ
る熱処理とが、同一の熱処理温度でかつ同一の酸素分圧
比の下で行われることを特徴とする請求項１記載のシリ
コン基板の製造方法。 - 【請求項５】 前半の酸素の外方拡散を主として行わせ
る熱処理と、後半の空孔の埋め合わせを主として行わせ
る熱処理とが、同一の熱処理温度で行われかつ前者にお
ける酸素分圧比の方が後者におけるそれよりも低いこと
を特徴とする請求項１記載のシリコン基板の製造方法。 - 【請求項６】 前記熱処理がイオン注入工程後に行われ
ることを特徴とする請求項１記載のシリコン基板の製造
方法。 - 【請求項７】 前記熱処理工程に引き続き酸化性雰囲気
中において５００〜８００℃の温度における熱処理が３
０分以上行われることを特徴とする請求項１記載のシリ
コン基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5353706A JP2725586B2 (ja) | 1993-12-30 | 1993-12-30 | シリコン基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5353706A JP2725586B2 (ja) | 1993-12-30 | 1993-12-30 | シリコン基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07201874A JPH07201874A (ja) | 1995-08-04 |
| JP2725586B2 true JP2725586B2 (ja) | 1998-03-11 |
Family
ID=18432672
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5353706A Expired - Lifetime JP2725586B2 (ja) | 1993-12-30 | 1993-12-30 | シリコン基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2725586B2 (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5994761A (en) | 1997-02-26 | 1999-11-30 | Memc Electronic Materials Spa | Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor |
| MY135749A (en) | 1997-04-09 | 2008-06-30 | Memc Electronic Materials | Process for producing low defect density, ideal oxygen precipitating silicon |
| JP3746153B2 (ja) | 1998-06-09 | 2006-02-15 | 信越半導体株式会社 | シリコンウエーハの熱処理方法 |
| US6828690B1 (en) | 1998-08-05 | 2004-12-07 | Memc Electronic Materials, Inc. | Non-uniform minority carrier lifetime distributions in high performance silicon power devices |
| WO2000013211A2 (en) | 1998-09-02 | 2000-03-09 | Memc Electronic Materials, Inc. | Silicon on insulator structure from low defect density single crystal silicon |
| US6336968B1 (en) | 1998-09-02 | 2002-01-08 | Memc Electronic Materials, Inc. | Non-oxygen precipitating czochralski silicon wafers |
| CN1181522C (zh) | 1998-09-02 | 2004-12-22 | Memc电子材料有限公司 | 具有改进的内部收气的热退火单晶硅片及其热处理工艺 |
| CN1155064C (zh) | 1998-09-02 | 2004-06-23 | Memc电子材料有限公司 | 制备理想析氧硅晶片的工艺 |
| US6284384B1 (en) | 1998-12-09 | 2001-09-04 | Memc Electronic Materials, Inc. | Epitaxial silicon wafer with intrinsic gettering |
| US20030051656A1 (en) | 1999-06-14 | 2003-03-20 | Charles Chiun-Chieh Yang | Method for the preparation of an epitaxial silicon wafer with intrinsic gettering |
| US6635587B1 (en) | 1999-09-23 | 2003-10-21 | Memc Electronic Materials, Inc. | Method for producing czochralski silicon free of agglomerated self-interstitial defects |
| US6599815B1 (en) | 2000-06-30 | 2003-07-29 | Memc Electronic Materials, Inc. | Method and apparatus for forming a silicon wafer with a denuded zone |
| US6339016B1 (en) | 2000-06-30 | 2002-01-15 | Memc Electronic Materials, Inc. | Method and apparatus for forming an epitaxial silicon wafer with a denuded zone |
| TWI303282B (en) * | 2001-12-26 | 2008-11-21 | Sumco Techxiv Corp | Method for eliminating defects from single crystal silicon, and single crystal silicon |
| US6955718B2 (en) | 2003-07-08 | 2005-10-18 | Memc Electronic Materials, Inc. | Process for preparing a stabilized ideal oxygen precipitating silicon wafer |
| JP2013030723A (ja) * | 2011-06-24 | 2013-02-07 | Covalent Materials Corp | シリコンウェーハの製造方法 |
| JP5965607B2 (ja) * | 2011-10-19 | 2016-08-10 | グローバルウェーハズ・ジャパン株式会社 | シリコンウェーハの製造方法 |
| JP5999949B2 (ja) * | 2012-03-26 | 2016-09-28 | グローバルウェーハズ・ジャパン株式会社 | シリコンウェーハの製造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60123036A (ja) * | 1983-12-08 | 1985-07-01 | Toshiba Corp | 半導体装置の製造方法 |
-
1993
- 1993-12-30 JP JP5353706A patent/JP2725586B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07201874A (ja) | 1995-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2725586B2 (ja) | シリコン基板の製造方法 | |
| US4314595A (en) | Method of forming nondefective zone in silicon single crystal wafer by two stage-heat treatment | |
| KR20100070989A (ko) | 어닐링 웨이퍼 및 어닐링 웨이퍼의 제조 방법 | |
| US6805743B2 (en) | Method for manufacturing single-crystal-silicon wafers | |
| US6626994B1 (en) | Silicon wafer for epitaxial wafer, epitaxial wafer, and method of manufacture thereof | |
| US6040211A (en) | Semiconductors having defect denuded zones | |
| EP0167208B1 (en) | A method for growing an oxide layer on a silicon surface | |
| JPH0845947A (ja) | シリコン基板の熱処理方法 | |
| JP3022044B2 (ja) | シリコンウエハの製造方法およびシリコンウエハ | |
| EP1343200A1 (en) | Anneal wafer manufacturing method and anneal wafer | |
| JPH05291097A (ja) | シリコン基板およびその製造方法 | |
| JPS59202640A (ja) | 半導体ウエハの処理方法 | |
| JP4228676B2 (ja) | Ｓｉｍｏｘウェーハの製造方法 | |
| JP3022045B2 (ja) | シリコンウエハの製造方法及びシリコンウエハ | |
| JPH08255905A (ja) | 半導体装置の製造方法 | |
| JP4151876B2 (ja) | シリコンウェーハの製造方法 | |
| JPS639745B2 (ja) | ||
| JP3995286B2 (ja) | Ｓｉｍｏｘ基板の製造方法 | |
| JPS63198334A (ja) | 半導体シリコンウエ−ハの製造方法 | |
| US7160385B2 (en) | Silicon wafer and method for manufacturing the same | |
| JPH0897222A (ja) | シリコンウェーハの製造方法およびシリコンウェーハ | |
| JPH08115919A (ja) | 半導体基板の処理方法 | |
| JPH09223699A (ja) | シリコンウェーハとその製造方法 | |
| JP3533238B2 (ja) | 半導体基板 | |
| JPS61193459A (ja) | シリコンウエハの処理方法 |