CN1155064C - 制备理想析氧硅晶片的工艺 - Google Patents

制备理想析氧硅晶片的工艺 Download PDF

Info

Publication number
CN1155064C
CN1155064C CNB99810597XA CN99810597A CN1155064C CN 1155064 C CN1155064 C CN 1155064C CN B99810597X A CNB99810597X A CN B99810597XA CN 99810597 A CN99810597 A CN 99810597A CN 1155064 C CN1155064 C CN 1155064C
Authority
CN
China
Prior art keywords
wafer
oxygen
technology
silicon
vacancy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB99810597XA
Other languages
English (en)
Other versions
CN1317152A (zh
Inventor
�����ء�J����
罗伯特·J·福斯特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SunEdison Inc
Original Assignee
SunEdison Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SunEdison Inc filed Critical SunEdison Inc
Publication of CN1317152A publication Critical patent/CN1317152A/zh
Application granted granted Critical
Publication of CN1155064C publication Critical patent/CN1155064C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering

Abstract

本发明公开一种对单晶硅晶片进行热处理以便在后续热处理步骤中影响晶片的析氧特性的工艺。该硅晶片具有前表面、后表面、位于前后表面之间的中分面。在本工艺中，对晶片进行热处理以形成晶格空位，该空位在硅主体中形成。接着，为了在晶片内建立空位浓度分布，通过在含氧气氛中加热，对已经过热处理的晶片进行氧化。然后，已氧化的晶片从所述氧化热处理温度以一定速度冷却，该冷却速度允许晶格空位的一部分，但不是全部，扩散进前表面中以形成具有一定空位浓度分布的晶片，在该空位浓度分布中：峰值密度出现在或接近中分面处，并且空位浓度一般在晶片前表面方向上减少。

Description

制备理想析氧硅晶片的工艺
本发明一般涉及对半导体材料基片尤其是硅晶片的制备，该晶片用于电子元件的制造中。更具体地，本发明涉及一种用于处理硅晶片的工艺，该工艺使晶片在基本上任意的电子器件制造工艺的热处理循环过程中，形成氧淀析的理想的非均匀深度分布。
单晶硅是在大多数半导体电子元件制作工艺中所采用的原材料，一般用所谓的切氏直拉法制备，在切氏直拉法中，单个籽晶浸入熔化的硅中随后通过缓慢提拉而生长。如熔化的硅装在石英坩埚中时，它会被各种杂质污染，其中杂质主要是氧。在硅的熔体温度下，氧进入晶格，直到氧达到一定浓度，该浓度是由在熔体温度下在硅中氧的溶解度和在固化硅中氧的实际分凝系数所决定的。在通常的电子器件制作工艺的温度下，该浓度大于氧在固体硅中的溶解度。由于晶体从熔体生长并冷却，因此，氧在硅中的溶解度迅速降低，从而在所得到的切片或晶片中，氧以过饱和浓度存在。
通常用于电子器件制作中的热处理循环能使氧从其中氧是过饱和的硅晶片中析出。根据氧淀析在晶片中的位置，该淀析可以是有害或有利的。位于晶片有效器件区域中的氧淀析不利于器件的工作。然而位于晶片主体中的氧淀析能捕获不希望有的金属杂质，该杂质会与晶片发生接触。利用位于晶片主体中的氧淀析来捕获金属一般称作内部或内在的吸气(“IG”)。
过去，电子器件制作工艺包括一系列步骤，这些步骤设计成生产具有后述特点的硅，在该硅中具有靠近晶片表面的没有氧淀析的范围或区域(一般称作“解吸区”或“无淀析区”)，并且晶片的剩余部分即晶片主体包含足够数量的用于IG的氧淀析物。解吸区可在例如高-低-高的热处理工序中形成，该工序例如为(a)在惰性环境中在高温(＞1100℃)下，进行氧向外扩散热处理，时间至少为约4小时；(b)在低温(600-750℃)下进行氧淀析核生成作用；以及(c)在高温(1000-1150℃)下生长氧(SiO2)淀析物。请参见例如F.Shimura的“半导体硅晶体技术”，Academic Press Inc.，San DiegoCalifornia(1989)第361-367页及其引用的参考文献。
然而最近，先进的电子器件制造工艺例如DRAM制造工艺已开始采用最少的高温工艺步骤。尽管一些这样的工艺保留足够的高温工艺步骤以产生解吸区和足够的主体淀析物密度，但材料的容许极限太小而使该材料不能成为在商业上可行的产品。其它现行的高度先进的电子器件制造工艺根本就不包括向外扩散步骤。由于存在与有效器件区域内氧淀析相关的问题，因此，在晶片制作工艺条件下这些电子器件制作商必须使用在晶片内任何地方都不能形成氧淀析的硅晶片。结果导致全部IG潜力丧失。
因此，本发明的目的在于：提供一种制备单硅晶片的工艺，其中在基本上任意的电子器件制造工艺的热处理循环过程中，本发明的工艺会形成氧淀析的理想的非均匀深度分布；提供这样一种工艺，其中，在对晶片进行热处理形成晶片中的晶格空位之后，可进行氧化热退火以调整空位分布；提供这样一种晶片，其中，该晶片最优地并可重复地形成足够深度的解吸区以及在晶片主体中形成足够的氧淀析物密度；提供这样一种晶片，其中，解吸区的形成和晶片主体中氧淀析物的形成与在晶片这些区域中氧浓度之间的差别无关；提供这样一种工艺，其中，解吸区的形成与氧的向外扩散无关；提供这样一种晶片，其中，所得到的解吸区的深度基本上与IC制造工序的细节无关；以及提供这样一种晶片，其中，解吸区的形成和晶片主体中氧淀析的形成不受热历史、切氏生长中的氧浓度以及单晶硅结晶块的影响，其中硅晶片从该结晶块切片。
因此简而言之，本发明的目的在于提供一种对单晶硅晶片进行热处理以便在后续热处理步骤中影响晶片的析氧特性的工艺，该硅晶片具有：前表面、后表面、位于前后表面之间的中分面、包含有前表面和距离D之间晶片区域的表面层、以及包含有中分面和表面层之间晶片区域的主体层，距离D从前表面并在朝着中分面方向上测量。本工艺包括：在气氛中对晶片进行热处理，从而在晶片的表面和主体层中形成晶格空位；在具有至少约100ppma氧分压的气氛中在超过约1150℃的温度下对已经过热处理的晶片进行热退火；然后控制已退火晶片的冷却速度，产生具有一定空位浓度分布的晶片，在该分布中：峰值密度出现在或接近中分面处；并且空位浓度一般在晶片前表面方向上减少；而且表面和主体层中空位浓度之间的差别使晶片在超过750℃的温度下进行的热处理能在表面层中形成解吸区且在主体层中形成氧团簇或淀析，该主体层中氧团簇或淀析的浓度主要取决于空位的浓度。
本发明的目的还在于提供一种对单晶硅晶片进行热处理以便在后续热处理步骤中影响晶片的析氧特性的工艺，该硅晶片具有：前表面、后表面、位于前后表面之间的中分面、包含有前表面和距离D之间晶片区域的表面层、以及包含有中分面和表面层之间晶片区域的主体层，距离D从前表面并在朝着中分面方向上测量。本工艺包括：在气氛中对晶片进行热处理，从而在晶片的表面和主体层中形成晶格空位；通过在含氧气氛中加热已经过热处理的晶片，对所述晶片的表面进行氧化；然后控制已退火晶片的冷却速度，产生具有一定空位浓度分布的晶片，在该浓度分布中：峰值密度出现在或接近中分面处；并且空位浓度一般在晶片前表面方向上减少；而且表面和主体层中空位浓度之间的差别使晶片在超过750℃的温度下的热处理能在表面层中形成解吸区且在主体层中形成氧团簇或淀析，该主体层中氧团簇或淀析的浓度主要取决于空位的浓度。
本发明的其它目的和特征将部分地明确，部分地在以下指出。
图1示意性地描述本发明的工艺。
图2示出经过如实例1所述处理的晶片(试样4-7)的横截面的照片。
图3示出经过如实例1所述的一系列步骤的晶片(试样4-8)的横截面的照片。
图4示出经过如实例1所述的一系列步骤的晶片(试样3-14)的横截面的照片。
图5示出铂浓度(atom/cm3)和距晶片(试样4-7)表面的深度之间的关系记录图，该晶片已经过如实例1所述的一系列步骤。
图6示出经过如实例2所述的一系列步骤的晶片(试样3-4)的横截面的照片。
图7示出经过如实例2所述的一系列步骤的晶片(试样3-5)的横截面的照片。
图8示出经过如实例2所述的一系列步骤的晶片(试样3-6)的横截面的照片。
图9示出经过如实例3所述的一系列步骤的晶片(试样1-8)的横截面的照片。
图10示出如实例4所述的、在根据本发明的单晶硅晶片的快速热退火过程中主体微缺陷(BMD)的数量密度与气氛中氧分压的对数关系曲线。
图11示出晶片(白色背景)横截面的放大照片，该晶片在NEC-1处理之后，已根据本发明在缺少增厚氧化物层的情况下在氮化气氛中经过热退火。
图12示出图11所示晶片横截面的一部分的放大照片，其放大倍率比图11中更大，该图详细表明晶片基本上缺少解吸区。
图13示出晶片(白色背景)横截面的放大照片，该晶片已根据本发明在缺少增厚氧化物层的情况下在氮化气氛中经过热退火，并接着进行热氧化处理。
图14示出图13所示晶片横截面的一部分的放大照片，其放大倍率比图13中更大，该图详细示出晶片中所存在的解吸区。
图15示出晶片(白色背景)横截面的放大照片，该晶片已根据本发明在缺少增厚氧化物层的情况下在氮化气氛中经过热退火，并接着仅在晶片一侧上进行热氧化处理。
图16示出图15所示晶片横截面的一部分的放大照片，其放大倍率比图15中更大，该图详细表明在晶片屏蔽侧上基本上缺少解吸区。
根据本发明已发现理想的析出晶片，在基本上任意的电子器件制造工艺过程中，该晶片会形成有足够深度的解吸区并形成包含足够的氧淀析密度的晶片主体，该氧淀析用于IG目的。有利地是，该理想析出晶片可采用在半导体硅制造工业中普遍使用的工具在几分钟内制备。此工艺在硅中产生“样板”，该样板确定或“印制”在电子器件制造工艺中析氧的方式。
用于本发明的理想析出晶片的原材料为单晶硅晶片，该晶片已从根据常规切氏晶体生长方法生长的单晶结晶块切片。这些方法以及标准硅切片、研磨、蚀刻和抛光技术，在例如F.Shimura的“半导体硅晶体技术”，Academic Press，1989和“硅化学蚀刻”(J.Grabmaier等)，Springer-Verlag，New York，1982(在此引入作为参考)中已公开。
用切氏法生长的硅通常具有的氧浓度在大约5×1017-9×1017atom/cm3范围内(ASTM标准F-121-83)。因为晶片的析氧特性变得基本上与理想析出晶片中的氧浓度没有关系，原始晶片中任何地方的氧浓度下降到由切氏直拉法得到的范围之内或者甚至下降到该范围之外。
根据单晶硅结晶块在从硅熔点温度(约1410℃)到大约750-350℃的温度范围内的冷却速度，氧淀析核化中心可在单晶硅结晶块中形成，晶片从该结晶块切片。在原材料中这些核化中心存在与否对于本发明不是关键的，然而，通过在不超过1300℃的温度下对硅进行热处理，这些中心能被溶解。一定的热处理，例如在大约800℃温度下对硅进行退火大约4小时，可稳定这些中心，使得它们在不超过约1150℃的温度下不会被溶解。氧淀析的检测极限目前大约为5×106淀析数量/cm3。氧淀析核化中心的存在(或密度)不能用现有技术直接测量。然而可使用各种技术间接测量它们的存在。如先前讨论的，在硅中预先存在的氧淀析核化中心可被稳定，并且这些淀析可通过对硅进行析氧热处理而在这些地点生长。因而，在析氧热处理之后可间接测量核化中心的存在，该热处理例如为在800℃温度下退火4小时接着在1000℃温度下退火16小时。
当置换碳在单晶硅中作为杂质存在时，置换碳能对氧淀析核化中心的形成起到催化作用。因此，基于这个或其它的原因，优选单晶硅原材料具有较低浓度的碳。也就是说，单晶硅中的碳浓度应小于约5×1016atom/cm3，优选小于1×1016atom/cm3，更优选小于5×1015atom/cm3。
现在结合图1，本发明的理想析出晶片的原材料，即单晶硅晶片1，具有前表面3、后表面5以及位于前后表面之间的假设的中分面7。在本文中术语“前”和“后”用于区分晶片两个主要的、一般是平面的表面；对于此处所用的术语，晶片前表面不一定是随后要在其上制作电子器件的表面，晶片后表面也不一定是与随后要在其上制作电子器件的表面相反的晶片主表面。另外，由于硅晶片通常具有一些总厚度不均匀(TTV)、扭曲和弯曲的现象，因此，前表面上各点和后表面上各点之间的中点不会精确地落在一个平面内，然而实际上，TTV、扭曲和弯曲通常是如此轻微，以致于可以说中点极近似地落在假设的中分面内，该中分面与前、后表面的距离近似相等。
在本发明的工艺的第一实施例中，晶片1在步骤S1中在含氧气氛中进行热处理，从而生长包围晶片1的表面氧化物层9。一般而言，该氧化物层的厚度大于在硅上形成的天然氧化物层(大约15埃)；优选地，该氧化物层的厚度至少为约20埃，在一些实施例中至少为约25埃或甚至至少为约30埃。然而，迄今为止所获得的试验结果表明，厚度大于约30埃的氧化物层尽管不与所希望的效果发生冲突，但没有任何好处。
在步骤S2中，对晶片进行热处理步骤，其中把晶片加热到高温，形成并由此增加晶片1中晶格空位13的数量密度。优选地，此热处理步骤在快速热退火炉中执行，在退火炉中，晶片快速加热到目标温度并在该温度下退火相对较短的时间。一般而言，晶片经受超过1150℃的温度，该温度优选至少1175℃，更优选至少约1200℃，最优选在约1200和1275℃之间。
在本发明的第一实施例中，快速热退火步骤在氮化气氛中进行，亦即在包含氮气(N2)或含氮化合物气体如氨的气氛中进行，该气氛能氮化暴露的硅表面。因而该气氛只包含氮气或氮化合物气体，或者它另外包含非氮化气体如氩。一旦达到退火温度时，即使不是立即，也是几乎此时在晶片中实现空位浓度的增加。晶片一般在此温度下保温至少1秒钟，通常保温至少几秒钟(例如至少3秒)，优选保温几十秒钟(例如20、30、40或50秒)，并且根据晶片所希望的特性，保温时间可高达约60秒钟(接近于商业上可行的快速热退火炉的极限)。所得到的晶片在晶片中具有相对较均匀的空位浓度(数量密度)分布。
基于迄今为止所获得的试验结果，快速热退火步骤在其中进行的气氛优选仅仅有相对较小的氧气分压、水蒸汽分压和其它氧化气体分压，也就是说，该气氛总体上缺少氧化气体或此类气体的分压，不足以注入足够数量的抑制空位浓度增加的硅自填隙原子。尽管氧化气体浓度的下限没有精确确定，但已证实对于0.01大气压(atm)或每百万原子10000份(ppma)的氧分压，观察到空位浓度不增加并且没有效果。因而，优选气氛具有小于0.01atm或10000ppma的氧气和其它氧化气体的分压，更优选地这些气体在气氛中的分压不大于约0.005atm(5000ppma)，更优选地不大于约0.002atm(2000ppma)，最优选地不大于约0.001atm(1000ppma)。
除了导致形成晶格空位之外，快速热退火步骤使存在于硅原材料中的任何不稳定的氧淀析核化中心溶解。这些核化中心在例如单晶硅结晶块的生长过程中形成，或者因晶片或结晶块以前的热历史中的一些其它处理的结果而形成，其中晶片从结晶块中切片而得到。因而，在原材料中这些核化中心存在与否不是关键的，只要这些中心能在快速热退火步骤中被溶解就行。
快速热退火可在任何商业上可行的快速热退火(RTA)炉中进行，在炉中晶片被成排的高功率灯单独加热。RTA炉能快速加热硅晶片，例如，RTA炉能把晶片在几秒种内从室温加热到1200℃。这样一种商业上可行的RTA炉是来自AG Associates(Mountain View，CA)的610型炉。
内在点缺陷(空位和硅自填隙)能通过单晶硅扩散，扩散速度视温度而定。因此，内在点缺陷的浓度分布是内在点缺陷扩散率的函数，并且再结合率为温度的函数。例如，在快速热退火步骤中内在点缺陷在晶片退火的温度附近相对而言是可移动的，但对于在700℃温度下的任何工业实践时间段基本上都是不可移动的。迄今为止所获得的试验结果表明，在小于约700℃的温度下并也许在800℃、900℃或甚至1000℃下，空位的有效扩散速度显著降低，对于任何工业实践的时间段都认为空位是不可移动的。
一旦完成步骤S2，在步骤S3中晶片在后述温度范围内迅速冷却，在该温度范围内晶格空位在单晶硅中相对而言是可移动的。当晶片温度降低到此温度范围时，空位扩散进氧化层9中并被湮灭，因而导致空位浓度分布的变化，该变化程度取决于晶片在此温度范围内保温时间的长短。如果晶片在此温度范围内保持此温度无限长时间，在晶片主体11内空位浓度会再次变得基本上均匀，且该浓度是基本上小于刚完成热处理步骤时的晶格空位浓度的平衡值。然而，通过快速冷却晶片，会出现晶格空位的非均匀分布，且最大空位浓度出现在或接近中分面7处，并且空位浓度在晶片前表面3和后表面5的方向上减少。一般而言，在此温度范围内的平均冷却速度为至少约每秒5℃，优选至少约每秒20℃。根据所希望的解吸区深度，平均冷却速度优选为至少约每秒50℃，更优选地为至少约每秒100℃，目前在一些应用中冷却速度优选为大约每秒100-200℃。一旦晶片冷却到后述温度范围之外的温度时，冷却速度看起来并不显著影响晶片的析出特性，因而显得不是极其关键的，在该温度范围内晶格空位在单晶硅中相对而言是可移动的。通常，冷却步骤在与加热步骤相同的气氛中执行。
在步骤S4中，对晶片进行析氧热处理。例如，晶片在800℃温度下退火4小时，接着在1000℃温度下退火16小时。作为替换方案并优选地，与电子器件制造工艺第一步骤相同，把晶片装入约800℃温度的炉中。当在此温度把晶片装入炉中时，先前已快速热退火的晶片具有析氧特性各自不同的单独区域。在高空位区域(晶片主体)中，当晶片进入炉内时氧迅速聚集成簇。当达到装入温度时，聚簇工艺完成并且实现团簇分布，该分布仅取决于空位的初始浓度。在低空位区域(靠近晶片表面)中，晶片就象缺少预先存在的氧淀析核化中心的正常晶片一样，也就是说，没有观察到氧团簇。当温度升高到800℃以上或者如果温度保持为恒定，在空位充足的区域中的团簇生长成为淀析物并由此被耗尽，而在空位贫乏的区域则无此现象发生。通过把晶片分成不同空位浓度的区域，有效地产生样板，并通过样板写入析氧图案，该图案在晶片装入炉内时就被固定。
如图1所示，晶片内所得到的氧淀析深度分布，其特征在于，没有氧淀析材料的清洁区域(解吸区)15和15′分别从前表面3和后表面5延伸到深度t、t′。在无氧淀析区域15和15′之间，有包含基本均匀的氧淀析密度的区域17。
区域17中的氧淀析浓度主要是加热步骤的函数，其次是冷却速度的函数。一般而言，在加热步骤中，氧淀析浓度随温度的增加和退火时间的增加而增加，且一般获得在约1×107-5×1010沉淀数量/cm3范围内的沉淀密度。
无氧淀析的材料(解吸区)15和15′分别从前、后表面延伸的深度t、t′主要是在后述温度范围内冷却速度的函数，在该温度范围内晶格空位在硅中相对而言是可移动的。一般而言，深度t、t′随着冷却速度的降低而增加，并且可获得的解吸区深度至少为约10、20、30、40、50、70或者甚至100微米。显著地，解吸区的深度基本上与电子器件制造工艺的细节无关，另外，与常规实践的一样，该深度与氧的向外扩散无关。
尽管用于本发明的此工艺中的快速热处理可导致小量的氧从晶片前、后表面向外扩散，但向外扩散的量明显小于在用于形成解吸区的常规工艺中所观察到的量。结果，本发明的理想析出晶片具有基本均匀的填隙氧浓度，该浓度为到硅表面距离的函数。例如，在析氧热处理之前，在从晶片中心到距硅表面大约15微米之内的晶片区域的范围内，晶片具有基本均匀的填隙氧浓度，该范围更优选地从硅中心到距硅表面大约10微米之内的晶片区域，甚至更优选地从硅中心到距硅表面大约5微米之内的晶片区域，并最优选地从硅中心到距硅表面大约3微米之内的晶片区域。在本文中，基本均匀的氧浓度应指氧浓度的变化不超过约50％，优选不超过20％，最优选不超过10％。
通常，析氧热处理不产生大量的从已经过热处理的晶片向外扩散的氧。结果，在距晶片表面超过几微米的解吸区内的填隙氧浓度不会因析出热处理的结果而显著地变化。例如，如果晶片解吸区包含硅表面和距离D1(至少约10微米)之间的晶片区域，距离D1从前表面并在朝着中分面的方向上测量，在解吸区内到硅表面距离等于二分之一D1的位置上的氧浓度通常至少是解吸区内任意处填隙氧浓度的峰值浓度的75％。对于一些析氧热处理，在此位置上的填隙氧浓度会甚至更大，即至少是解吸区内任意处的最大氧浓度的85％、90％或甚至95％。
在本发明的第二实施例中，非氮化气氛用于取代第一实施例加热(快速热退火)和冷却步骤中的氮化气氛。合适的非氮化气氛包括氩、氦、氖、二氧化碳，及其它包含诸如非氧化、非氮化的元素及化合物的气体，或此类气体的混合物。非氮化气氛与氮化气氛一样，可含相对较小的氧分压，即分压小于0.01atm(10000ppma)，更优选地小于0.005atm(5000ppma)，更优选地小于0.002atm(2000ppma)，并最优选地小于0.001atm(1000ppma)。
在本发明的第三实施例中，步骤S1(热氧化步骤)被忽略并且原始晶片仅有天然氧化物层。然而当此晶片在氮气气氛中退火时，其效果不同于当其氧化物层厚度大于天然氧化物层厚度(此时称为“增厚氧化物层”)的晶片在氮气中退火时所观察到的效果。当包含增厚氧化物层的晶片在氮气气氛中退火时，一旦达到退火温度，即使不是立即也是几乎此时在晶片中实现空位浓度基本均匀的增加，而且，在给定的退火温度下，作为退火时间的函数的空位浓度看起来并没有明显增加。然而，如果晶片仅有天然氧化物层并且如果晶片前、后表面在氮气中退火，在晶片横截面上，所得到的晶片一般会有呈“U形分布”的空位浓度(数量密度)分布，亦即：最大浓度发生在离前、后表面几微米处或几微米之内；在晶片主体中产生相对稳定的且更小的浓度；在晶片主体中的最小浓度起初近似等于在具有增厚氧化物层的晶片中所得到的浓度。进一步地，退火时间的增加会导致在仅有天然氧化物层的晶片中的空位浓度的增加。
试验结果还表明，对于仅有天然氧化物层的晶片和具有增厚氧化物层的晶片而言，此种特性上的差别可通过在气氛中包含分子氧或其它氧化气体来避免。换句话说，当仅有天然氧化物层的晶片在包含小量氧分压的氮气气氛中退火时，该晶片的特性与具有增厚氧化物层的晶片相同。不用受任何理论的约束，可看出，比天然氧化物层厚的表面氧化物层用作阻止硅氮化的屏蔽。通过在退火步骤中生长增厚氧化物层，此表面氧化物层因而在原始晶片的原位置上存在或形成。
因此根据本发明，在快速热退火步骤过程中，气氛优选包含至少约0.0001atm(100ppma)的分压，更优选至少约0.0002atm(200ppma)的分压。然而基于先前讨论的原因，氧分压优选不超过0.01atm(10000ppma)，更优选小于0.005atm(5000ppma)，更优选小于0.002atm(2000ppma)，最优选小于0.001atm(1000ppma)。
然而，需注意，作为具有氧分压的气氛的替代方案，在根据步骤S2在氮气气氛或中性气氛中完成退火之后，硅晶片可在氧气气氛中简单地进行热退火，或快速热退火处理。氧退火步骤可在晶片允许冷却之后进行，或者替代地在一定温度下(即当在完成初始热退火步骤之后晶片还热着的时候)进行。进而，对于任何上述实施例，此氧退火步骤可选地进行，借助于该步骤进一步调整或分配硅晶片内的空位浓度和在晶片中所得到的析氧图案。
不用拘泥于任何特定的理论，可相信，氧退火导致硅晶片的氧化，从而用于产生硅自填隙的向内流动。通过使再结合发生、在表面上开始并接着向内移动，此种硅自填隙的向内流动具有逐渐改变空位浓度分布的效果。因此可产生低空位浓度区域，该区域在析氧热处理之后形成一定深度的解吸区，该解吸区的深度对于由硅晶片制作的器件的具体最终用途而言是最佳的。
对于在硅晶片主体17内具有峰值空位浓度的硅晶片，通过控制表面氧化发生的速度，可分别有选择性地增加区域15和15′的深度t和t′。氧化速度本身又取决于一些因素：例如气氛条件、此氧化步骤的温度和时间。例如，氧化速度随着气氛中氧气浓度的增加而增加，且当使用热解蒸汽时该速度最大。
需注意，为了使深度t和/或t′最优化，氧化处理的准确条件可通过调整退火的温度和时间、气氛条件(即气氛的组成以及氧分压)来试验确定。然而，如果除纯氧或热解蒸汽之外的物质用于本工艺，在气氛中优选氧分压为至少约0.0001atm(100ppma)，更优选为至少约0.0002atm(200ppma)。关于这点需注意，对于热退火步骤，加在氧含量或分压的限制对于本工艺的此可选步骤是不贴切的。进而，如果区域17中的峰值空位浓度要基本上保留，此氧化处理的温度优选超过约1150℃。更优选地，该温度至少大约等于在步骤S2热处理过程中所用的温度。不必拘泥于任何特定的理论，可相信如果该温度小于在热处理中所用的温度，区域17中的峰值空位浓度因空位和自填隙的直接再结合而实际上降低。
如以上步骤S3所述，一旦完成氧化处理，晶片可在后述温度范围内迅速冷却，在该温度范围内晶格空位在单晶硅中相对而言是可移动的。通过迅速冷却晶片，空位浓度分布在硅基体内被有效地“凝固”，因而建立晶格空位的非均匀分布。因此，为了避免已建立的空位浓度分布丧失或消除，希望在此温度范围内以至少约每秒5℃的平均速度进行冷却。然而优选地，冷却速度为至少约每秒20℃。需注意，当冷却速度变化时，所得到的分布可进一步地改变。相应地，根据希望获得的分布，平均冷却速度为至少大约每秒50℃、大约每秒100℃或高达大约每秒200℃或更多。
一旦晶片冷却到在后述温度范围之外的温度，在该温度范围内晶格空位在单晶硅中相对而言是可移动的，冷却速度看起来并不显著地影响晶片的析出特性，因而冷却速度似乎不是极其关键的。通常，冷却步骤在与加热步骤中相同的气氛中进行。
如上详述，此单独的氧化处理是可接受的替代方案，通过调整冷却速度来控制空位浓度分布。相应地，当使用此氧化处理时，步骤S4的冷却速度可比此处所述的冷却速度更大。另外，需注意，当希望深度t或t′超过十几微米、几十微米或更多时，优选此氧化处理。
还需要指出，氧化处理所具有的灵活性使得此种方法可在具有一般为“U形”的空位浓度(数量密度)分布的晶片上成功地进行。更具体地，如上所述，如果在晶片表面上仅有天然氧化物层的晶片在氮化气氛中进行热退火步骤S2，所得到的晶片会具有一般为“U形”的空位分布。通过使该晶片经过此氧化退火处理，可改变空位浓度分布，为了生产所希望的遵循本发明的空位分布，可有选择性地确定暴露条件。
在本发明的其它实施例中，晶片前、后表面可暴露于不同的气氛中，每种气氛可包含一种或多种非氮化气体。例如，当前表面暴露于非氮化气氛时，晶片后表面可暴露于氮化气氛。作为一种替代方案，当多个晶片(如2、3或更多个晶片)以面对面布置的方式层叠时，它们可同时进行退火，当以此方式退火时，面对面接触的表面在退火过程中从气氛中被机械地屏蔽。另一方面，根据在快速热退火步骤过程中所用的气氛以及所希望的晶片析氧分布，氧化物层可仅在晶片希望有解吸区的一侧上形成，例如在晶片的前表面3上(见图1)。以此方式屏蔽硅晶片的一个表面，产生包含非对称空位分布的晶片。结果，所获得的晶片仅在一侧上具有解吸区，或者解吸区在一侧上的深度比在另一侧上的大。
本发明的工艺所采用的原材料可为抛光的硅晶片，或者作为替代方案，可为已研磨和蚀刻但未抛光的硅晶片。另外，晶片可有作为主要内在点缺陷的空位或自填隙点缺陷。例如，晶片从中心到边缘可以是空位占主导的、或者晶片从中心到边缘可以是自填隙占主导的，或者晶片可包含空位占主导的材料的中心核，该中心核被自填隙占主导的材料的轴向对称环包围。
如果外延层要淀积在理想析出晶片上，本发明的工艺可在外延淀积之前或之后进行。如果在之前进行，希望在本发明的工艺之后和在外延淀积之前稳定晶片内的氧淀析核化中心。如果在之后进行，希望在外延淀积之后立即在外延反应器中进行本发明的工艺，只要能达到本发明的工艺所要求的冷却速度就行。
对单晶硅中晶格空位的测量可通过铂扩散分析进行。一般而言，铂淀积在试样上并扩散进水平表面中，优选扩散时间和温度，使Frank-Turnbull机制控制铂扩散，但是铂扩散应足以使被铂原子染色的空位达到稳定状态。对于具有本发明通常所用的空位浓度的晶片，尽管在更低的温度如680℃可得到更精确的跟踪，但使用的扩散时间为20分钟并且温度仍为730℃。另外，为使硅化工艺可能造成的影响最小，铂淀积方法优选使表面浓度小于一个单层。铂扩散技术在别处有描述，例如：Jacob等，《J.Appl.Phys.》卷82，第182页(1987)；Zimmermann和Ryssel的“非平衡条件下对硅中铂扩散的模拟”，《J.Electrochemical Society》，卷139，第256页(1992)；Zimmermann、Goesele、Seilenthal和Eichiner的“硅中空位浓度晶片绘制”，《Journalof Crystal Growth》，卷129，第582页(1993)；Zimmermann和Falster的“早期切氏硅中氧淀析的核化”，《Appl.Phys.Lett.》，卷60，第3250页(1992)；Zimmermann和Ryssel，《Appl.Phys.A》，卷55，第121页(1992)。
实例1-5示出本发明的理想的析氧工艺，其中实例5具体示出本发明的氧化热退火。这些实例都是说明性的，因此不应理解为对本发明的限制。
实例1
硅单晶体用切氏直拉法拉制，切片并抛光后形成硅晶片。这些晶片接着在表I所示条件下进行表面氧化步骤(S1)、在氮气或氩中进行快速热退火步骤(S2)、进行快速冷却步骤(S3)以及进行氧稳定和生长步骤(S4)。在步骤S1-S4之前晶片的初始氧浓度(Oi)、在步骤S4之后晶片主体中的氧淀析密度(OPD)、以及步骤S4之后解吸区的深度也在表I中列出。
表I
    试样     4-7     4-8     3-14
    S1 在N2+～1％O2中；1000℃；15分钟 在N2+～1％O2中；1000℃；15分钟     无
    S2 在N2中；1250℃35秒 在Ar中；1250℃35秒 在N2中；1250℃35秒
    S3     100℃/秒     100℃/秒     100℃/秒
    S4     在N2中；800℃下4小时；1000℃下16小时     在N2中；800℃下4小时；1000℃下16小时     在N2中；800℃下4小时；1000℃下16小时
    Oi(atom/cm3)     7×1017     6.67×1017     7.2×1017
    OPD(atom/cm3)     1×1010     4.4×109     1.69×1010
    DZ(深度μm)     70     95     0
图2、3和4示出所得到的晶片的横截面(这些图为以200X倍率拍的放大照片)，试样4-7在图2中示出，试样4-8在图3中示出，以及试样3-14在图4中示出。
另外，试样4-7中的晶格空位浓度用铂扩散技术绘图。铂浓度与到晶片表面的深度(0微米深度对应于晶片前侧)的关系曲线如图5所示。
实例2
为证明对于用切氏直拉法生长的硅晶片理想析氧工艺相对而言与氧浓度无关，对三个具有不同氧浓度的晶片进行与实例1所述的相同系列的步骤。每个步骤的条件、在步骤S1-S4之前晶片的初始氧浓度、在步骤S4之后晶片主体的氧淀析密度(OPD)、以及在步骤S4之后从晶片表面测得的解吸区深度都在表II中列出。图6、7和8示出得到的晶片的横截面(这些图为以200X倍率拍的放大照片)，试样3-4在图6中示出，试样3-5在图7中示出，以及试样3-6在图8中示出。
表II
    试样     3-4     3-5     3-6
    S1 在N2+～1％O2中；1000℃；15分钟 在N2+～1％O2中；1000℃；15分钟 在N2+～1％O2中；1000℃；15分钟
    S2 在N2中；1250℃35秒 在N2中；1250℃35秒 在N2中；1250℃35秒
    S3     125℃/秒     125℃/秒     125℃/秒
    S4     在N2中；800℃下4小时；1000℃下16小时     在N2中；800℃下4小时；1000℃下16小时     在N2中；800℃下4小时；1000℃下16小时
    Oi(atom/cm3)     6×1017     7×1017     8×1017
    OPD(atom/cm3)     4×1010     1×1010     6×1010
    DZ(深度μm)     ～40     ～40     ～40
实例3
为证明理想析氧工艺相对而言与用于氧淀析稳定和生长步骤(S4)的条件无关，对具有相同初始氧浓度的晶片(试样1-8)进行与实例2中试样3-4所述的相同系列的步骤，不同的是有专利权的、工业16MbDRAM工艺用作氧淀析稳定和生长步骤(S4)。图9示出所得到的晶片的横截面(此图为以200X倍率拍的放大照片)。在步骤S4之后，试样1-8和3-4有可比较的主体氧淀析密度(试样1-8为7×1010/cm3而试样3-4为4×1010/cm3)和可比较的解吸区深度(大约40微米)。
实例4
此实例示出在主体微缺陷的密度即氧淀析密度中和在解吸区(DZ)深度中观察到的趋势，该解吸区深度是因在热处理过程中在气氛中增加氧浓度而得到的。在不同工艺条件下对三组不同的晶片进行快速热退火。组A中的晶片在氮气气氛中在1200℃下退火30秒；组B中的晶片在相同条件下退火20秒；以及组C中的晶片在氩气气氛中在1200℃下退火30秒。本实例中三组晶片中的任何一个都不进行预氧化步骤。
如下表III所示，对于给定组中的每个晶片，氧分压增加。一旦完成退火，每个晶片的BMD密度和DZ深度以本领域中标准方式确定。结果如下表III所示。
表III
  晶片组    氧分压     BMD密度(缺陷/cm3)   DZ深度(微米)
    A   250ppma     6.14×109     70
    A   500ppma     6.24×109     80
    A   1000ppma     2.97×109     80
    A   2000ppma     7.02×108     100
    A   5000ppma     2.99×107     ND
    A   1×106ppma     6.03×106     ND
    B   500ppma     2.59×109     80
    B   1000ppma     1.72×109     100
    B   2000ppma     9.15×108     100
    B   5000ppma     2.65×107     ND
    B   1×106ppma     2.17×106     ND
    C   250ppma     2.65×109     90
    C   500ppma     4.03×109     70
    C   1000ppma     1.72×109     140
    C   5000ppma     1.69×108     120
ND＝未确定。
上述数据表明随着气氛中氧分压增加，主体微缺陷的数量密度降低。另外，当氧分压达到10000ppma时，主体微缺陷的数量密度与在后述晶片中观察到的主体微缺陷的数量密度是不可分辨的，该后述晶片已进行析氧热处理而之前没有进行根据本发明的预先快速热退火。
实例5
氧化热退火处理
为了示出本发明的氧化热退火处理，从根据切氏直拉法生长的单晶硅结晶块获得的硅晶片仅有天然氧化物层，对该晶片进行快速热退火步骤(S2)。在每种情况下，晶片在快速热退火炉内在含氨气氛中在大约1180℃下退火约3分钟，然后快速冷却(S3)。现在结合图11和12，可观察到，在氧稳定和生长步骤(S4)和NEC-1处理之后，此工艺条件产生基本上没有解吸区且其主体氧淀析密度(OPD)大于约1×1010atom/cm3的硅晶片。
与图11和12晶片相比，如果在完成冷却(S3)之后和在步骤S4之前对晶片进行氧化热退火步骤，可形成解吸区。现在结合图13和14，在完成冷却之后，为除去存在的任何氮化物层，对晶片表面轻微腐蚀。接着在快速热退火炉中在含氧环境下对晶片加热到约1180℃并保温大约3分钟，在此实例中该含氧环境具有大约100％的氧浓度。可观察到，在氧稳定和生长步骤(S4)和NEC-1处理之后，此工艺条件产生解吸区深度为大约60μm且主体氧淀析密度(OPD)大于约1×1010atom/cm3的硅晶片。
现在结合图15和16，可观察到，氧化热退火步骤可仅在硅晶片的一侧上进行。通过屏蔽晶片不需被处理的一侧，实现单侧处理。如图15和16所示的晶片以与图13和14所示晶片相同的方式进行处理，不同地是通过先用低温的、化学汽相淀积(CVD)工艺形成氮化硅涂层，来屏蔽晶片的一侧。可观察到，在氧稳定和生长步骤(S4)和NEC-1处理之后，所得到的晶片在不被屏蔽的一侧(前侧)上的解吸区深度为约60μm，同时晶片屏蔽侧(后侧)基本上没有解吸区。晶片主体氧淀析密度(OPD)大于约1×1010atom/cm3。
需注意，为了得到本工艺的结果，除去所存在的任何氮化物层的晶片表面蚀刻是不必要的。相反地，表面蚀刻是可选的，并且相应地，不应理解为这是对本工艺的限制。
还需指出，鉴于实例5，通过在氧化气氛中对晶片进行热退火，可有效地形成解吸区。另外，由本发明的其它实施例形成的解吸区，可通过此热氧化处理进一步变更。例如，试样4-7和4-8(实例1)的解吸区的深度，可通过在步骤S4析氧热处理之前对试样进行此热氧化处理来增加。同样，对于试样3-14(实例1)，解吸区可通过对晶片进行此热氧化处理来形成。
鉴于以上描述，本发明的几个目的可得到实现。只要不偏离本发明的范围，可对上述组成和工艺进行各种变化，应当理解，包含在以上描述中的所有内容是说明性的，不应理解为对本发明的限制。

Claims (30)

1.一种对单晶硅晶片进行热处理以便在后续热处理步骤中影响晶片的析氧特性的工艺，其中，该硅晶片具有：前表面、后表面、位于前后表面之间的中分面、包含有前表面和距离D之间晶片区域的表面层、以及包含有中分面和表面层之间晶片区域的主体层，距离D从前表面并在朝着中分面的方向上测量，该工艺包括以下步骤：
(i)在一种气氛中对晶片进行热处理，从而在晶片的表面和主体层内形成晶格空位和建立空位浓度分布；
(ii)在具有至少约100ppma氧分压的气氛中在超过约1150℃的温度下对已经过热处理的晶片进行热退火，以建立硅自填隙原子的向内流动，并由此改变在步骤(i)中建立的空位浓度分布；以及
(iii)冷却步骤(ii)中的已热退火的晶片，控制已热退火晶片的冷却速度，以产生具有非均匀空位浓度分布的晶片，其中表面和主体层中空位浓度之间的差别使晶片在超过750℃的温度下进行的热处理能在表面层中形成解吸区且在主体层中形成氧团簇或淀析，该主体层中氧团簇或淀析的浓度主要取决于空位的浓度。
2.如权利要求1所述的工艺，其中，通过对晶片加热到至少约1175℃且保温时间小于约60秒，从而实现用于形成晶格空位的热处理。
3.如权利要求1或2所述的工艺，其中，晶片在氮化气氛中进行热处理以形成晶格空位。
4.如权利要求3所述的工艺，其中，氮化气氛具有小于约5000ppma的氧分压。
5.如权利要求1或2所述的工艺，其中，晶片在非氮化气氛中进行热处理以形成晶格空位。
6.如权利要求5所述的工艺，其中，非氮化气氛主要是氩、氦、或其混合物。
7.如权利要求5所述的工艺，其中，非氮化气氛具有小于约5000ppma的氧分压。
8.如权利要求1或2所述的工艺，其中，在用于形成晶格空位的热处理之前，通过在含氧气氛中加热晶片，使氧化物层在晶片前表面上生长。
9.如权利要求8所述的工艺，其中，晶片在氮化气氛中进行热处理以形成晶格空位。
10.如权利要求8所述的工艺，其中，晶片在非氮化气氛中进行热处理以形成晶格空位。
11.如权利要求1或2所述的工艺，其中，热退火采用的温度大约等于热处理所采用的温度。
12.如权利要求1或2所述的工艺，其中，热退火采用的气氛具有至少约200ppma的氧分压。
13.如权利要求1或2所述的工艺，其中，在后述温度范围内以至少约20℃/秒的速度冷却已退火的晶片，在该温度范围内晶格空位在硅中相对而言是可移动的。
14.如权利要求1或2所述的工艺，其中，在后述温度范围内以至少约50℃/秒的速度冷却已退火的晶片，在该温度范围内晶格空位在硅中相对而言是可移动的。
15.如权利要求1或2所述的工艺，其中，在步骤(i)之后但在步骤(ii)之前，在后述温度范围内以至少约50℃/秒的速度冷却已经过热处理的晶片，在该温度范围内晶格空位在硅中相对而言是可移动的。
16.如权利要求1或2所述的工艺，其中，在步骤(i)之后但在步骤(ii)之前，在后述温度范围内以至少约100℃/秒的速度冷却已经过热处理的晶片，在该温度范围内晶格空位在硅中相对而言是可移动的。
17.一种对单晶硅晶片进行热处理以便在后续热处理步骤中影响晶片的析氧特性的工艺，其中，该硅晶片具有：前表面、后表面、位于前后表面之间的中分面、包含有前表面和距离D之间晶片区域的表面层、以及包含有中分面和表面层之间晶片区域的主体层，距离D从前表面并在朝着中分面的方向上测量，该工艺包括以下步骤：
(i)在一种气氛中对晶片进行热处理，从而在晶片的表面和主体层内形成晶格空位和建立空位浓度分布；
(ii)通过在含氧气氛中加热已经过热处理的晶片，对所述晶片的表面进行氧化，以建立硅自填隙原子的向内流动，并由此改变在步骤(i)中建立的空位浓度分布；以及
(iii)冷却步骤(ii)中的已热退火的晶片，控制已退火晶片的冷却速度，以产生具有非均匀空位浓度分布的晶片，其中表面和主体层中空位浓度之间的差别使晶片在超过750℃的温度下进行的热处理能在表面层中形成解吸区且在主体层中形成氧团簇或淀析，该主体层中氧团簇或淀析的浓度主要取决于空位的浓度。
18.如权利要求17所述的工艺，其中，通过在热解蒸汽中加热已经过热处理的晶片，对所述晶片的表面进行氧化。
19.如权利要求17所述的工艺，其中，通过在具有至少约100ppma氧分压的含氧气氛中加热已经过热处理的晶片，对所述晶片的表面进行氧化。
20.如权利要求17或19所述的工艺，其中，晶片在氮化气氛中进行热处理以形成晶格空位。
21.如权利要求17或19所述的工艺，其中，晶片在非氮化气氛中进行热处理以形成晶格空位。
22.如权利要求17或19所述的工艺，其中，在对晶片热处理形成晶格空位之前，通过在含氧气氛中加热晶片，使氧化物层在晶片前表面上生长。
23.如权利要求17或19所述的工艺，其中，通过对已经过热处理的晶片加热到至少约1150℃，对所述晶片进行氧化。
24.如权利要求17或19所述的工艺，其中，在后述温度范围内以至少约20℃/秒的速度冷却已氧化的晶片，在该温度范围内晶格空位在硅中相对而言是可移动的。
25.如权利要求17或19所述的工艺，其中，在步骤(i)之后但在步骤(ii)之前，在后述温度范围内以至少约50℃/秒的速度冷却已经过热处理的晶片，在该温度范围内晶格空位在硅中相对而言是可移动的。
26.如权利要求20所述的工艺，其中，通过对晶片加热到至少约1175℃且保温时间小于约60秒，从而实现用于形成晶格空位的热处理。
27.如权利要求1或17所述的工艺，还包括展现空位浓度分布的步骤：对已退火的晶片进行析氧热处理，产生在主体层中形成的氧团簇或淀析，该主体层中氧团簇或淀析的浓度主要取决于空位的浓度。
28.如权利要求27所述的工艺，其中，析氧热处理包括：在800℃温度下对晶片进行热退火至少约4小时；然后在1000℃温度下对晶片进行热退火16小时。
29.如权利要求1或17任一项的工艺，其中已氧化的晶片以至少约5℃/秒的速率冷却。
30.如权利要求1或17任一项的工艺，其中在步骤(i)之后但在步骤(ii)之前，在后述温度范围内以至少约5℃/秒的速率冷却却已热处理的晶片，在该温度范围内晶格空位在硅中相对而言是可移动的。
CNB99810597XA 1998-09-02 1999-08-27 制备理想析氧硅晶片的工艺 Expired - Fee Related CN1155064C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US9886198P 1998-09-02 1998-09-02
US60/098,861 1998-09-02

Publications (2)

Publication Number Publication Date
CN1317152A CN1317152A (zh) 2001-10-10
CN1155064C true CN1155064C (zh) 2004-06-23

Family

ID=22271299

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB99810597XA Expired - Fee Related CN1155064C (zh) 1998-09-02 1999-08-27 制备理想析氧硅晶片的工艺

Country Status (8)

Country Link
US (3) US6191010B1 (zh)
EP (1) EP1110240B1 (zh)
JP (1) JP4405083B2 (zh)
KR (1) KR100957729B1 (zh)
CN (1) CN1155064C (zh)
DE (1) DE69933777T2 (zh)
TW (1) TW425636B (zh)
WO (1) WO2000013226A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105316767A (zh) * 2015-06-04 2016-02-10 上海超硅半导体有限公司 超大规模集成电路用硅片及其制造方法、应用

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6503594B2 (en) * 1997-02-13 2003-01-07 Samsung Electronics Co., Ltd. Silicon wafers having controlled distribution of defects and slip
US5994761A (en) * 1997-02-26 1999-11-30 Memc Electronic Materials Spa Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
DE69933777T2 (de) 1998-09-02 2007-09-13 Memc Electronic Materials, Inc. Verfahren zur herstellung von einem silizium wafer mit idealem sauerstoffausfällungsverhalten
US6436846B1 (en) * 1998-09-03 2002-08-20 Siemens Aktiengesellscharft Combined preanneal/oxidation step using rapid thermal processing
US6284384B1 (en) * 1998-12-09 2001-09-04 Memc Electronic Materials, Inc. Epitaxial silicon wafer with intrinsic gettering
DE10024710A1 (de) 2000-05-18 2001-12-20 Steag Rtp Systems Gmbh Einstellung von Defektprofilen in Kristallen oder kristallähnlichen Strukturen
US7160385B2 (en) * 2003-02-20 2007-01-09 Sumitomo Mitsubishi Silicon Corporation Silicon wafer and method for manufacturing the same
DE60210264T2 (de) * 2001-01-02 2006-08-24 Memc Electronic Materials, Inc. Verfahren zur herstellung von silizium einkristall mit verbesserter gate-oxid integrität
TWI256076B (en) * 2001-04-11 2006-06-01 Memc Electronic Materials Control of thermal donor formation in high resistivity CZ silicon
US20020179006A1 (en) * 2001-04-20 2002-12-05 Memc Electronic Materials, Inc. Method for the preparation of a semiconductor substrate with a non-uniform distribution of stabilized oxygen precipitates
KR20040037031A (ko) * 2001-06-22 2004-05-04 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 이온 주입에 의한 고유 게터링을 갖는 실리콘 온인슐레이터 구조 제조 방법
JP2003077924A (ja) * 2001-08-30 2003-03-14 Sumitomo Mitsubishi Silicon Corp 半導体ウェーハの製造方法及び半導体ウェーハ
KR100423752B1 (ko) * 2001-11-12 2004-03-22 주식회사 실트론 실리콘 반도체 웨이퍼 및 그 제조 방법
US7196022B2 (en) * 2001-12-20 2007-03-27 Kimberly-Clark Worldwide, Inc. Products for controlling microbial generated odors
CN1324664C (zh) * 2002-04-10 2007-07-04 Memc电子材料有限公司 用于控制理想氧沉淀硅片中洁净区深度的方法
KR20040007025A (ko) * 2002-07-16 2004-01-24 주식회사 하이닉스반도체 반도체 웨이퍼 제조 방법
DE60323663D1 (de) * 2002-11-12 2008-10-30 Memc Electronic Materials Kristallziehvorrichtung und verfahren zur züchtung einer einkristallstange
KR100766393B1 (ko) * 2003-02-14 2007-10-11 주식회사 사무코 규소 웨이퍼의 제조방법
US20040259321A1 (en) * 2003-06-19 2004-12-23 Mehran Aminzadeh Reducing processing induced stress
US6955718B2 (en) 2003-07-08 2005-10-18 Memc Electronic Materials, Inc. Process for preparing a stabilized ideal oxygen precipitating silicon wafer
DE10336271B4 (de) * 2003-08-07 2008-02-07 Siltronic Ag Siliciumscheibe und Verfahren zu deren Herstellung
JP4396640B2 (ja) * 2004-02-03 2010-01-13 信越半導体株式会社 半導体ウエーハの製造方法及び半導体インゴットの切断位置決定システム
JP4794137B2 (ja) 2004-04-23 2011-10-19 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 シリコン半導体基板の熱処理方法
JP4617751B2 (ja) * 2004-07-22 2011-01-26 株式会社Ｓｕｍｃｏ シリコンウェーハおよびその製造方法
US7846822B2 (en) * 2004-07-30 2010-12-07 The Board Of Trustees Of The University Of Illinois Methods for controlling dopant concentration and activation in semiconductor structures
US7416603B2 (en) * 2004-10-19 2008-08-26 Siltron Inc. High quality single crystal and method of growing the same
US20060138601A1 (en) * 2004-12-27 2006-06-29 Memc Electronic Materials, Inc. Internally gettered heteroepitaxial semiconductor wafers and methods of manufacturing such wafers
CN100437941C (zh) * 2005-03-21 2008-11-26 北京有色金属研究总院 一种获得洁净区的硅片快速热处理工艺方法及其产品
JP2008545605A (ja) * 2005-05-19 2008-12-18 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 高抵抗率シリコン構造体およびその製造方法
US7485928B2 (en) * 2005-11-09 2009-02-03 Memc Electronic Materials, Inc. Arsenic and phosphorus doped silicon wafer substrates having intrinsic gettering
US20090004426A1 (en) * 2007-06-29 2009-01-01 Memc Electronic Materials, Inc. Suppression of Oxygen Precipitation in Heavily Doped Single Crystal Silicon Substrates
US20090004458A1 (en) * 2007-06-29 2009-01-01 Memc Electronic Materials, Inc. Diffusion Control in Heavily Doped Substrates
US7968440B2 (en) * 2008-03-19 2011-06-28 The Board Of Trustees Of The University Of Illinois Preparation of ultra-shallow semiconductor junctions using intermediate temperature ramp rates and solid interfaces for defect engineering
JP2009231429A (ja) * 2008-03-21 2009-10-08 Covalent Materials Corp シリコンウェーハの製造方法
US8476149B2 (en) * 2008-07-31 2013-07-02 Global Wafers Japan Co., Ltd. Method of manufacturing single crystal silicon wafer from ingot grown by Czocharlski process with rapid heating/cooling process
JP5561918B2 (ja) * 2008-07-31 2014-07-30 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの製造方法
US7939432B2 (en) * 2008-12-15 2011-05-10 Macronix International Co., Ltd. Method of improving intrinsic gettering ability of wafer
JP5062217B2 (ja) * 2009-04-30 2012-10-31 株式会社Ｓｕｍｃｏ 半導体ウェーハの製造方法
US8871670B2 (en) 2011-01-05 2014-10-28 The Board Of Trustees Of The University Of Illinois Defect engineering in metal oxides via surfaces
WO2014078847A1 (en) 2012-11-19 2014-05-22 Sunedison, Inc. Production of high precipitate density wafers by activation of inactive oxygen precipitate nuclei by heat treatment
KR102453743B1 (ko) 2016-12-28 2022-10-11 썬에디슨 세미컨덕터 리미티드 고유 게터링 및 게이트 산화물 무결성 수율을 갖도록 규소 웨이퍼들을 처리하는 방법
JP2022543358A (ja) 2019-08-09 2022-10-12 リーディング エッジ イクウィップメント テクノロジーズ インコーポレイテッド 酸素濃度の低い領域を有するリボンまたはウェハの製造

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS583375B2 (ja) 1979-01-19 1983-01-21 超エル・エス・アイ技術研究組合 シリコン単結晶ウエハ−の製造方法
JPS5680139A (en) 1979-12-05 1981-07-01 Chiyou Lsi Gijutsu Kenkyu Kumiai Manufacture of semiconductor device
US4437922A (en) 1982-03-26 1984-03-20 International Business Machines Corporation Method for tailoring oxygen precipitate particle density and distribution silicon wafers
US4548654A (en) 1983-06-03 1985-10-22 Motorola, Inc. Surface denuding of silicon wafer
US4505759A (en) 1983-12-19 1985-03-19 Mara William C O Method for making a conductive silicon substrate by heat treatment of oxygenated and lightly doped silicon single crystals
US4868133A (en) * 1988-02-11 1989-09-19 Dns Electronic Materials, Inc. Semiconductor wafer fabrication with improved control of internal gettering sites using RTA
US4851358A (en) * 1988-02-11 1989-07-25 Dns Electronic Materials, Inc. Semiconductor wafer fabrication with improved control of internal gettering sites using rapid thermal annealing
JPH01242500A (ja) 1988-03-25 1989-09-27 Mitsubishi Metal Corp シリコン基板の製造方法
JPH0232535A (ja) * 1988-07-21 1990-02-02 Kyushu Electron Metal Co Ltd 半導体デバイス用シリコン基板の製造方法
JPH039078A (ja) 1989-06-05 1991-01-16 Komatsu Ltd 斜板式ピストンモータ
JPH03185831A (ja) 1989-12-15 1991-08-13 Komatsu Denshi Kinzoku Kk 半導体装置の製造方法
IT1242014B (it) * 1990-11-15 1994-02-02 Memc Electronic Materials Procedimento per il trattamento di fette di silicio per ottenere in esse profili di precipitazione controllati per la produzione di componenti elettronici.
JP2613498B2 (ja) * 1991-03-15 1997-05-28 信越半導体株式会社 Ｓｉ単結晶ウエーハの熱処理方法
JPH04294540A (ja) 1991-03-25 1992-10-19 Nippon Steel Corp 半導体の製造方法
JP2758093B2 (ja) * 1991-10-07 1998-05-25 信越半導体株式会社 半導体ウェーハの製造方法
JP2726583B2 (ja) 1991-11-18 1998-03-11 三菱マテリアルシリコン株式会社 半導体基板
JPH05155700A (ja) 1991-12-04 1993-06-22 Nippon Steel Corp 積層欠陥発生核を有するゲッタリングウエハの製造方法および同方法により製造されたシリコンウエハ
JP2560178B2 (ja) * 1992-06-29 1996-12-04 九州電子金属株式会社 半導体ウェーハの製造方法
JPH0684925A (ja) 1992-07-17 1994-03-25 Toshiba Corp 半導体基板およびその処理方法
KR0139730B1 (ko) * 1993-02-23 1998-06-01 사또오 후미오 반도체 기판 및 그 제조방법
US5401669A (en) 1993-05-13 1995-03-28 Memc Electronic Materials, Spa Process for the preparation of silicon wafers having controlled distribution of oxygen precipitate nucleation centers
JPH0786289A (ja) 1993-07-22 1995-03-31 Toshiba Corp 半導体シリコンウェハおよびその製造方法
JP2854786B2 (ja) * 1993-08-24 1999-02-03 三菱マテリアル株式会社 シリコンウェーハの製造方法
JP2725586B2 (ja) * 1993-12-30 1998-03-11 日本電気株式会社 シリコン基板の製造方法
US5445975A (en) 1994-03-07 1995-08-29 Advanced Micro Devices, Inc. Semiconductor wafer with enhanced pre-process denudation and process-induced gettering
JP2895743B2 (ja) 1994-03-25 1999-05-24 信越半導体株式会社 Ｓｏｉ基板の製造方法
JPH07321120A (ja) 1994-05-25 1995-12-08 Komatsu Electron Metals Co Ltd シリコンウェーハの熱処理方法
JP3458342B2 (ja) 1994-06-03 2003-10-20 コマツ電子金属株式会社 シリコンウェーハの製造方法およびシリコンウェーハ
JPH0845944A (ja) 1994-07-29 1996-02-16 Sumitomo Sitix Corp シリコンウェーハの製造方法
JP2874834B2 (ja) * 1994-07-29 1999-03-24 三菱マテリアル株式会社 シリコンウェーハのイントリンシックゲッタリング処理法
JPH0845947A (ja) 1994-08-03 1996-02-16 Nippon Steel Corp シリコン基板の熱処理方法
JP3285111B2 (ja) 1994-12-05 2002-05-27 信越半導体株式会社 結晶欠陥の少ないシリコン単結晶の製造方法
US5611855A (en) 1995-01-31 1997-03-18 Seh America, Inc. Method for manufacturing a calibration wafer having a microdefect-free layer of a precisely predetermined depth
US5788763A (en) 1995-03-09 1998-08-04 Toshiba Ceramics Co., Ltd. Manufacturing method of a silicon wafer having a controlled BMD concentration
US5593494A (en) 1995-03-14 1997-01-14 Memc Electronic Materials, Inc. Precision controlled precipitation of oxygen in silicon
JP3085146B2 (ja) 1995-05-31 2000-09-04 住友金属工業株式会社 シリコン単結晶ウェーハおよびその製造方法
JP3381816B2 (ja) 1996-01-17 2003-03-04 三菱住友シリコン株式会社 半導体基板の製造方法
KR100240023B1 (ko) 1996-11-29 2000-01-15 윤종용 반도체 웨이퍼 열처리방법 및 이에 따라 형성된 반도체 웨이퍼
US5994761A (en) * 1997-02-26 1999-11-30 Memc Electronic Materials Spa Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
SG105513A1 (en) 1997-04-09 2004-08-27 Memc Electronics Materials Inc Low defect density, ideal oxygen precipitating silicon
CN1253610C (zh) 1997-04-09 2006-04-26 Memc电子材料有限公司 低缺陷密度、自间隙原子受控制的硅
JP3144631B2 (ja) 1997-08-08 2001-03-12 住友金属工業株式会社 シリコン半導体基板の熱処理方法
TW429478B (en) 1997-08-29 2001-04-11 Toshiba Corp Semiconductor device and method for manufacturing the same
JPH11150119A (ja) 1997-11-14 1999-06-02 Sumitomo Sitix Corp シリコン半導体基板の熱処理方法とその装置
JPH11150011A (ja) * 1997-11-18 1999-06-02 Sumitomo Metal Mining Co Ltd 厚膜抵抗体の形成方法
JP3711199B2 (ja) * 1998-07-07 2005-10-26 信越半導体株式会社 シリコン基板の熱処理方法
DE69933777T2 (de) * 1998-09-02 2007-09-13 Memc Electronic Materials, Inc. Verfahren zur herstellung von einem silizium wafer mit idealem sauerstoffausfällungsverhalten

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105316767A (zh) * 2015-06-04 2016-02-10 上海超硅半导体有限公司 超大规模集成电路用硅片及其制造方法、应用
CN105316767B (zh) * 2015-06-04 2019-09-24 上海超硅半导体有限公司 超大规模集成电路用硅片及其制造方法、应用

Also Published As

Publication number Publication date
DE69933777D1 (de) 2006-12-07
CN1317152A (zh) 2001-10-10
EP1110240B1 (en) 2006-10-25
KR20010082183A (ko) 2001-08-29
WO2000013226A9 (en) 2001-11-22
WO2000013226A1 (en) 2000-03-09
KR100957729B1 (ko) 2010-05-12
JP4405083B2 (ja) 2010-01-27
US6579779B1 (en) 2003-06-17
JP2002524852A (ja) 2002-08-06
TW425636B (en) 2001-03-11
US20030221609A1 (en) 2003-12-04
EP1110240A1 (en) 2001-06-27
DE69933777T2 (de) 2007-09-13
US6191010B1 (en) 2001-02-20
US6713370B2 (en) 2004-03-30

Similar Documents

Publication Publication Date Title
CN1155064C (zh) 制备理想析氧硅晶片的工艺
CN1158696C (zh) 理想的氧沉淀硅晶片及氧外扩散较小的方法
CN1181522C (zh) 具有改进的内部收气的热退火单晶硅片及其热处理工艺
CN1324664C (zh) 用于控制理想氧沉淀硅片中洁净区深度的方法
CN1237585C (zh) 硅片的制造方法
CN1217393C (zh) 热处理硅晶片的方法及用该方法制造的硅晶片
CN100345263C (zh) 具有氮/碳稳定的氧沉淀物成核中心的硅片及其制造方法
CN100350554C (zh) 用于制备稳定的理想的氧沉淀硅片的方法
CN1153262C (zh) 具有非均匀少数载流子寿命分布的单晶硅及其形成工艺
CN100437941C (zh) 一种获得洁净区的硅片快速热处理工艺方法及其产品
CN1111904C (zh) 半导体器件制造方法
JPH0518254B2 (zh)
CN1147922C (zh) 制造薄栅氧化硅层的方法
JP5227586B2 (ja) アニールシリコンウエハの製造方法
TW552661B (en) Gettering method of silicon wafer by using very high energy blanket implant
JPS6216537B2 (zh)

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040623

Termination date: 20140827

EXPY Termination of patent right or utility model