JPH07321120A - シリコンウェーハの熱処理方法 - Google Patents

シリコンウェーハの熱処理方法

Info

Publication number
JPH07321120A
JPH07321120A JP13506694A JP13506694A JPH07321120A JP H07321120 A JPH07321120 A JP H07321120A JP 13506694 A JP13506694 A JP 13506694A JP 13506694 A JP13506694 A JP 13506694A JP H07321120 A JPH07321120 A JP H07321120A
Authority
JP
Japan
Prior art keywords
heat treatment
temperature
silicon wafer
dzig
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13506694A
Other languages
English (en)
Inventor
Shiro Yoshino
史朗 芳野
Seiichi Shimura
誠一 志村
Atsushi Sato
佐藤　　淳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Techxiv Corp
Original Assignee
Komatsu Electronic Metals Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Komatsu Electronic Metals Co Ltd filed Critical Komatsu Electronic Metals Co Ltd
Priority to JP13506694A priority Critical patent/JPH07321120A/ja
Publication of JPH07321120A publication Critical patent/JPH07321120A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

(57)【要約】 【目的】 イントリンシックゲッタリング構造を付与す
る熱処理（以下ＤＺＩＧ処理という）を施したシリコン
ウェーハの製造に当たり、ＣＺ法によるシリコン単結晶
育成時の熱履歴に依存する微小欠陥のＤＺ層への残留
や、欠陥密度およびＤＺ層の厚さのばらつきを低減す
る。 【構成】 ＤＺＩＧ処理の前に、ランプアニール装置を
用いて図１に示す急速熱処理を行う。すなわち、３５０
°Ｃに加熱したランプアニール装置にシリコンウェーハ
を投入し、５０°Ｃ／ｓｅｃ以上の昇温速度で９５０〜
１２００°Ｃに昇温させ、前記温度範囲を１〜６０ｓｅ
ｃ保持する。これにより、前記ＤＺＩＧ処理の初期に成
長して顕在化する微小欠陥の形成を抑制することができ
る。従って、ＤＺ層に残留する微小欠陥密度が低くなる
とともに、前記急速熱処理によってシリコン単結晶育成
時の低温熱履歴が消去されるため、微小欠陥密度やＤＺ
層の厚さのばらつきも低減する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、シリコンウェーハの熱
処理方法に関する。
【０００２】
【従来の技術】チョクラルスキー法（以下ＣＺ法とい
う）を用いて成長させたシリコン単結晶を切断、研磨し
て得られたウェーハの表層に無欠陥領域（以下ＤＺ層と
いう）を形成するため、所定の熱処理を施して、前記ウ
ェーハをイントリンシックゲッタリング構造（以下ＩＧ
構造という）にする技術が従来から用いられている。前
記ＩＧ構造は、シリコンウェーハの表面から数十μｍ以
上の深さの部分にゲッタリング源となる高密度のバルク
微小欠陥（以下ＢＭＤという）を形成するもので、この
ＢＭＤはウェーハの表層に存在する不純物の捕獲拠点と
して利用される。
【０００３】シリコンウェーハにＩＧ構造を付与する熱
処理（以下ＤＺＩＧ処理という）として、たとえば特公
昭６２−１６５３９に示されているように、５００〜９
００°Ｃに加熱した炉内にシリコンウェーハを投入し、
５〜１４°Ｃ／ｍｉｎの昇温速度で９５０〜１３００°
Ｃまで昇温させる方法が知られている。また、特公平３
−１９６９９で開示された熱処理方法は、１０°Ｃ／ｍ
ｉｎ以上の昇温速度で１０００〜１４００°Ｃまで昇温
させるものである。一般には、９５０〜１３００°Ｃ程
度の高温熱処理と４００〜８００°Ｃ程度の中・低温熱
処理とを組み合わせた方法が用いられている。
【０００４】
【発明が解決しようとする課題】上記ＤＺＩＧ処理にお
けるシリコンウェーハの炉内への投入は通常７００°Ｃ
程度で行われ、この温度から９５０〜１４００°Ｃの高
温域まで昇温させていく。ところが、ウェーハによって
はＣＺ法による単結晶育成中に発生した酸素析出核が前
記昇温過程で成長し、ＤＺ層となるべき部分に欠陥が残
留してデバイス特性を悪化させることがある。また、Ｃ
Ｚ法を用いて育成されたシリコン単結晶はインゴットの
軸方向に沿ってそれぞれ異なる熱履歴を受けているが、
従来のＤＺＩＧ処理方法では前記熱履歴をそのまま受け
継いでしまうことがある。その結果、ＢＭＤ密度やＤＺ
層の厚さがインゴットの長さ方向でばらつく。
【０００５】上記問題は、特願平６−４４９５８に示さ
れているように、ウェーハ投入時の炉内温度から高温域
までの昇温速度を９〜１２°Ｃ／ｍｉｎに引き上げるこ
とによって解決することができる。しかしながら、シリ
コンウェーハが８インチ以上に大径化すると、前記昇温
速度が速いためにウェーハにそりやスリップが発生する
という新たな問題が起こるおそれがある。
【０００６】本発明は上記の問題点に着目してなされた
もので、８インチ以上の大径ウェーハを含むシリコンウ
ェーハにＤＺＩＧ処理を施す際に、ウェーハ投入後の昇
温速度を適切な範囲に抑えることによってそりやスリッ
プの発生を未然に防止するとともに、ＣＺ法によるシリ
コン単結晶育成時の熱履歴に依存する欠陥がＤＺ層に残
留せず、ＢＭＤ密度やＤＺ層の厚さのばらつきを低減す
ることができるようなシリコンウェーハの熱処理方法を
提供することを目的としている。
【０００７】
【課題を解決するための手段】上記目的を達成するた
め、本発明に係るシリコンウェーハの熱処理方法は、シ
リコンウェーハにイントリンシックゲッタリング構造を
付与するための熱処理に先立ち、熱放射アニール装置を
用いて急速熱処理を行うことを特徴とし、前記急速熱処
理は、ランプアニール装置にシリコンウェーハを投入
後、５０°Ｃ／ｓｅｃ以上の昇温速度で９５０〜１２０
０°Ｃに昇温させ、前記温度範囲を１〜６０ｓｅｃ保持
する構成とした。
【０００８】
【作用】ａｓ−ｇｒｏｗｎウェーハ中に存在する潜在核
のうち、ＤＺＩＧ処理の初期（ウェーハ投入から高温域
に昇温する期間）に成長して顕在化するＢＭＤと、ＤＺ
ＩＧ処理の初期では収縮し、後期（低温域に保持する期
間）に析出核となり、その後の熱処理によって顕在化す
るＢＭＤとがある。初期に成長して顕在化するＢＭＤの
存在比率が高いと、ＤＺ層に残留する欠陥密度が高くな
り、ＢＭＤ密度そのものもシリコン単結晶育成時の熱履
歴に依存してばらつく。これに対して本発明によれば、
シリコンウェーハにＤＺＩＧ処理を行う前に急速熱処理
を行う構成としたので、前記ＤＺＩＧ処理の初期に成長
して顕在化するＢＭＤの形成を抑制することができる。
従って、ＤＺ層に残留するＢＭＤ密度が低くなるととも
に、前記急速熱処理によってシリコン単結晶育成時の低
温熱履歴が消去されるため、ＢＭＤ密度やＤＺ層の厚さ
のばらつきも低減する。また、本発明の急速熱処理条件
ではウェーハにそりやスリップが発生することはない。
【０００９】
【実施例】以下に、本発明に係るシリコンウェーハの熱
処理方法の実施例について、図面を参照して説明する。
昇降温プロファイルの一例を示すと図１の通りで、シリ
コンウェーハに対するＤＺＩＧ処理に先立って行う急速
熱処理に適用されるものである。すなわち、常圧のＮ2
雰囲気で３５０°Ｃに加熱したランプアニール装置にシ
リコンウェーハを投入し、雰囲気ガスをＯ2 に切り換え
た上、ランプ出力２０％で５ｓｅｃ間昇温させる。次
に、ランプ出力を１００％に上げ、７５°Ｃ／ｓｅｃの
ランプレートでＴ°Ｃまで昇温させ、この温度を保持し
たままｔｓｅｃの短時間アニールを行う。その後、ラン
プ出力を５％に落とし、２０°Ｃ／ｓｅｃの割合で炉内
温度を下げ、更にランプ出力を０％にして５００°Ｃま
で下げる。ここで雰囲気ガスをＮ2 に切り換えた上、ウ
ェーハを取り出す。
【００１０】上記昇降温プロファイルにおいて、ランプ
レートは５０°Ｃ／ｓｅｃ以上であればよい。この昇温
速度は非常に速いが、熱源として波長０．１〜４μｍの
ランプを用いているため、ウェーハは均一に加熱され、
そりやスリップ発生が起こらない。また、温度Ｔは９５
０〜１２００°Ｃ、好ましくは１０００°Ｃとする。こ
の場合、温度Ｔが９５０°Ｃ未満では効果がなく、１２
００°Ｃを超えるとスリップなどの問題が起こる。前記
温度Ｔの保持時間ｔは１〜６０ｓｅｃとする。保持時間
ｔが６０ｓｅｃを超えてもよいが、効果は変わらない。
なお、３５０°Ｃに加熱したランプアニール装置にシリ
コンウェーハを投入後、５０°Ｃ／ｓｅｃ以上のランプ
レートでＴ°Ｃまで直線的に昇温させ、ｔｓｅｃ保持し
た後ランプ出力を直ちに０％として５００°Ｃまで直線
的に降温させてもよい。
【００１１】本発明による熱処理を行うことによってど
のような効果が上がるかを確認するため、次の実験を行
った。 （１）ランプアニール装置を用いる急速熱処理（Ｒａｐ
ｉｄ ＴｈｅｒｍａｌＰｒｏｃｅｓｓｉｎｇ、以下ＲＴ
Ｐという）において、熱処理温度（図１のＴ）を７００
°Ｃおよび１０００°Ｃの２水準、前記温度の保持時間
（図１のｔ）を１０ｓｅｃおよび３０ｓｅｃの２水準と
し、計４水準の熱処理をそれぞれのシリコンウェーハに
施した。 （２）上記各シリコンウェーハに、図２に示すようなＤ
ＺＩＧ処理を施した。すなわち、各シリコンウェーハを
７００°Ｃの炉内に投入して１５ｍｉｎ保持し、昇温速
度を６°Ｃ／ｍｉｎとして７００°Ｃから１１７５°Ｃ
まで昇温させ、１１７５°Ｃで５時間保持した。その
後、３°Ｃ／ｍｉｎの割合で７００°Ｃまで下げ、４時
間保持した。雰囲気ガスは、前記ウェーハの炉内投入か
ら１１７５°Ｃに昇温して所定時間が経過するまでの間
はＮ2 とＯ2 との混合ガスとし、その後はＮ2 のみとし
た。 （３）次に、各シリコンウェーハにドライＯ2 雰囲気中
で、１０００°Ｃ、１６時間の熱処理を施した。 なお、上記４水準のＲＴＰウェーハと比較するため、Ｒ
ＴＰを行わないシリコンウェーハに上記（２）のＤＺＩ
Ｇ処理と（３）の熱処理とを施したものを用意した。
【００１２】これらのシリコンウェーハを切断し、断面
を鏡面研磨した後、表面から１０μｍおよび１００μｍ
におけるＢＭＤ密度を赤外トモグラフで観察したとこ
ろ、図３に示す結果が得られた。 （１）ＲＴＰ未処理ウェーハおよびＲＴＰ時の熱処理温
度を７００°Ｃ、保持時間を１０ｓｅｃまたは３０ｓｅ
ｃとしたウェーハでは、表面からの深さ１０μｍ、すな
わちＤＺ層のＢＭＤ密度が２〜３×１０7 個／ｃｍ3 で
あるのに対し、前記熱処理温度を１０００°Ｃ、保持時
間を１０ｓｅｃまたは３０ｓｅｃとしたウェーハのＢＭ
Ｄ密度は約１桁低い２〜３×１０6 個／ｃｍ3 であり、
ａｓ−ｇｒｏｗｎレベルにほぼ等しい密度となった。 （２）ウェーハ表面から１００μｍの深さでは、ＲＴＰ
未処理ウェーハおよびＲＴＰ時の熱処理温度を７００°
ＣとしたウェーハのＢＭＤ密度が２〜５×１０8個／ｃ
ｍ3 であるのに対し、前記熱処理温度を１０００°Ｃと
したウェーハでは１〜３×１０7 個／ｃｍ3 と低密度で
あった。
【００１３】ＲＴＰを行うことによって、ウェーハ表面
から１００μｍの深さのＢＭＤ、すなわちゲッタリング
源となるＢＭＤも低密度となる。しかし、ＤＺＩＧ処理
の後半における７００°Ｃでの保持時間を延長すること
により、前記ＢＭＤを所定の密度に高めることができ
る。
【００１４】次に、ＤＺ層の厚さについて光学顕微鏡に
よる観察の結果、図４に示す結果が得られた。図中の○
印はＤＺ層表面から１個目のＢＭＤまでの距離（以下Ｄ
Ｚ−１という）、△印はＤＺ層表面から３個目のＢＭＤ
までの距離（以下ＤＺ−３という）をそれぞれ示してい
る。 （１）ＲＴＰ未処理ウェーハおよびＲＴＰ時の熱処理温
度を７００°Ｃ、保持時間を１０ｓｅｃまたは３０ｓｅ
ｃとしたウェーハでは、ＤＺ−１が２０〜３５μｍ、Ｄ
Ｚ−３が４８〜５２μｍであった。 （２）前記熱処理温度を１０００°Ｃ、保持時間を１０
ｓｅｃまたは３０ｓｅｃとしたウェーハでは、ＤＺ−１
が７２〜９０μｍ、ＤＺ−３が１３３〜１５６μｍとな
り、ＤＺ層の厚さが増すとともに、ばらつきが小さくな
った。また、ＤＺ−１とＤＺ−３との差も大きくなっ
た。
【００１５】
【発明の効果】以上説明したように本発明によれば、シ
リコンウェーハにＤＺＩＧ処理を行う前に１０００°Ｃ
前後の急速熱処理を行うことにしたので、ＤＺＩＧ処理
の初期に成長して顕在化するＢＭＤの形成を抑制するこ
とができ、ＤＺ層に残留するＢＭＤ密度が低くなるとと
もに、前記急速熱処理によってシリコン単結晶育成時の
低温熱履歴が消去されるため、ＢＭＤ密度やＤＺ層の厚
さのばらつきも低減する。また、本発明の急速熱処理条
件ではウェーハにそりやスリップが発生することはな
い。従って、本発明による熱処理方法を適用すれば、８
インチ以上の大径ウェーハに起こり得るスリップなどを
防止することができるようなＤＺＩＧ処理、すなわち昇
温速度の低いＤＺＩＧ処理を行っても、ＤＺ層に残留す
るＢＭＤ密度が低く、かつＢＭＤ密度やＤＺ層の厚さの
ばらつきの小さい高品質のＤＺＩＧ処理ウェーハを容易
に製造することが可能となる。
【図面の簡単な説明】
【図１】シリコンウェーハに対するＤＺＩＧ処理に先立
って行う急速熱処理における昇降温プロファイルの一例
を示す図である。
【図２】ＤＺＩＧ処理における昇降温プロファイルの一
例を示す図である。
【図３】ＤＺＩＧ処理後のシリコンウェーハにおけるＢ
ＭＤ密度を、急速熱処理時の条件別に示す図である。
【図４】ＤＺＩＧ処理後のシリコンウェーハにおけるＤ
Ｚ層の厚さを、急速熱処理時の条件別に示す図である。

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 シリコンウェーハにイントリンシックゲ
    ッタリング構造を付与するための熱処理に先立ち、熱放
    射アニール装置を用いて急速熱処理を行うことを特徴と
    するシリコンウェーハの熱処理方法。
  2. 【請求項２】 前記急速熱処理は、ランプアニール装置
    にシリコンウェーハを投入後、５０°Ｃ／ｓｅｃ以上の
    昇温速度で９５０〜１２００°Ｃに昇温させ、前記温度
    範囲を１〜６０ｓｅｃ保持するものであることを特徴と
    する請求項１のシリコンウェーハの熱処理方法。
JP13506694A 1994-05-25 1994-05-25 シリコンウェーハの熱処理方法 Pending JPH07321120A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13506694A JPH07321120A (ja) 1994-05-25 1994-05-25 シリコンウェーハの熱処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13506694A JPH07321120A (ja) 1994-05-25 1994-05-25 シリコンウェーハの熱処理方法

Publications (1)

Publication Number Publication Date
JPH07321120A true JPH07321120A (ja) 1995-12-08

Family

ID=15143079

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13506694A Pending JPH07321120A (ja) 1994-05-25 1994-05-25 シリコンウェーハの熱処理方法

Country Status (1)

Country Link
JP (1) JPH07321120A (ja)

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0845945A (ja) * 1994-07-29 1996-02-16 Mitsubishi Materials Corp シリコンウェーハのイントリンシックゲッタリング処理法
US5994761A (en) * 1997-02-26 1999-11-30 Memc Electronic Materials Spa Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
WO2000041227A1 (fr) * 1998-12-28 2000-07-13 Shin-Etsu Handotai Co.,Ltd. Procede de recuit thermique d'une plaquette de silicium, et plaquette de silicium
WO2000014776A3 (en) * 1998-09-02 2000-08-24 Memc Electronic Materials Non-oxygen precipitating czochralski silicon wafers
US6190631B1 (en) 1997-04-09 2001-02-20 Memc Electronic Materials, Inc. Low defect density, ideal oxygen precipitating silicon
US6191010B1 (en) 1998-09-02 2001-02-20 Memc Electronic Materials, Inc. Process for preparing an ideal oxygen precipitating silicon wafer
WO2001028000A1 (fr) * 1999-10-14 2001-04-19 Shin-Etsu Handotai Co., Ltd. Procede de fabrication d'une tranche de soi, et tranche de soi
US6236104B1 (en) 1998-09-02 2001-05-22 Memc Electronic Materials, Inc. Silicon on insulator structure from low defect density single crystal silicon
US6258640B1 (en) 1998-07-14 2001-07-10 Nec Corporation Semiconductor device manufacturing method
US6284384B1 (en) 1998-12-09 2001-09-04 Memc Electronic Materials, Inc. Epitaxial silicon wafer with intrinsic gettering
US6339016B1 (en) 2000-06-30 2002-01-15 Memc Electronic Materials, Inc. Method and apparatus for forming an epitaxial silicon wafer with a denuded zone
US6361619B1 (en) 1998-09-02 2002-03-26 Memc Electronic Materials, Inc. Thermally annealed wafers having improved internal gettering
US6416836B1 (en) 1998-10-14 2002-07-09 Memc Electronic Materials, Inc. Thermally annealed, low defect density single crystal silicon
US6599815B1 (en) 2000-06-30 2003-07-29 Memc Electronic Materials, Inc. Method and apparatus for forming a silicon wafer with a denuded zone
US6666915B2 (en) 1999-06-14 2003-12-23 Memc Electronic Materials, Inc. Method for the preparation of an epitaxial silicon wafer with intrinsic gettering
FR2845202A1 (fr) * 2002-10-01 2004-04-02 Soitec Silicon On Insulator Procede de recuit rapide de tranches de materiau semiconducteur.
US6828690B1 (en) 1998-08-05 2004-12-07 Memc Electronic Materials, Inc. Non-uniform minority carrier lifetime distributions in high performance silicon power devices
JP2005057295A (ja) * 2003-08-07 2005-03-03 Siltronic Ag 単結晶シリコンウェーハの製造方法、この種のシリコンウェーハおよびその使用
US6897084B2 (en) 2001-04-11 2005-05-24 Memc Electronic Materials, Inc. Control of oxygen precipitate formation in high resistivity CZ silicon
US6955718B2 (en) 2003-07-08 2005-10-18 Memc Electronic Materials, Inc. Process for preparing a stabilized ideal oxygen precipitating silicon wafer
JP2008028415A (ja) * 1999-10-14 2008-02-07 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ
EP1914796A2 (en) * 1998-09-02 2008-04-23 MEMC Electronic Materials, Inc. Process for making non-oxygen precititating Czochralski silicon wafers
US7485928B2 (en) 2005-11-09 2009-02-03 Memc Electronic Materials, Inc. Arsenic and phosphorus doped silicon wafer substrates having intrinsic gettering
WO2013105179A1 (ja) * 2012-01-11 2013-07-18 信越半導体株式会社 シリコン単結晶ウェーハの製造方法及び電子デバイス
CN106340451A (zh) * 2015-07-06 2017-01-18 株式会社思可林集团 热处理方法以及热处理装置

Cited By (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0845945A (ja) * 1994-07-29 1996-02-16 Mitsubishi Materials Corp シリコンウェーハのイントリンシックゲッタリング処理法
EP2028682A1 (en) * 1997-02-26 2009-02-25 MEMC Electronic Materials, Inc. Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process thereof
US6849119B2 (en) 1997-02-26 2005-02-01 Memc Electronic Materials, Inc. Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
US6586068B1 (en) 1997-02-26 2003-07-01 Memc Electronic Materials, Inc. Ideal oxygen precipitating silicon wafer having an asymmetrical vacancy concentration profile and a process for the preparation thereof
EP1300879A2 (en) * 1997-02-26 2003-04-09 MEMC Electronic Materials, Inc. Ideal oxygen precipating silicon wafers and oxygen out-diffusion-less process therefor
US6306733B1 (en) 1997-02-26 2001-10-23 Memc Electronic Materials, Spa Ideal oxygen precipitating epitaxial silicon wafers and oxygen out-diffusion-less process therefor
US5994761A (en) * 1997-02-26 1999-11-30 Memc Electronic Materials Spa Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
US6204152B1 (en) 1997-02-26 2001-03-20 Memc Electronic Materials, Spa Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
US6180220B1 (en) 1997-02-26 2001-01-30 Memc Electronic Materials, Inc. Ideal Oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
US6537368B2 (en) 1997-02-26 2003-03-25 Memc Electronic Materials Spa Ideal oxygen precipitating epitaxial silicon wafers and oxygen out-diffusion-less process therefor
US7442253B2 (en) 1997-04-09 2008-10-28 Memc Electronic Materials, Inc. Process for forming low defect density, ideal oxygen precipitating silicon
US6190631B1 (en) 1997-04-09 2001-02-20 Memc Electronic Materials, Inc. Low defect density, ideal oxygen precipitating silicon
US6555194B1 (en) 1997-04-09 2003-04-29 Memc Electronic Materials, Inc. Process for producing low defect density, ideal oxygen precipitating silicon
US7229693B2 (en) 1997-04-09 2007-06-12 Memc Electronic Materials, Inc. Low defect density, ideal oxygen precipitating silicon
US6896728B2 (en) 1997-04-09 2005-05-24 Memc Electronic Materials, Inc. Process for producing low defect density, ideal oxygen precipitating silicon
US6258640B1 (en) 1998-07-14 2001-07-10 Nec Corporation Semiconductor device manufacturing method
US7242037B2 (en) 1998-08-05 2007-07-10 Memc Electronic Materials, Inc. Process for making non-uniform minority carrier lifetime distribution in high performance silicon power devices
US7618879B2 (en) 1998-08-05 2009-11-17 Memc Electronics Materials, Inc. Non-uniform minority carrier lifetime distributions in high performance silicon power devices
US6828690B1 (en) 1998-08-05 2004-12-07 Memc Electronic Materials, Inc. Non-uniform minority carrier lifetime distributions in high performance silicon power devices
US6361619B1 (en) 1998-09-02 2002-03-26 Memc Electronic Materials, Inc. Thermally annealed wafers having improved internal gettering
US6432197B2 (en) 1998-09-02 2002-08-13 Memc Electronic Materials, Inc. Process for the preparation of non-oxygen precipitating Czochralski silicon wafers
US6342725B2 (en) 1998-09-02 2002-01-29 Memc Electronic Materials, Inc. Silicon on insulator structure having a low defect density handler wafer and process for the preparation thereof
US6336968B1 (en) 1998-09-02 2002-01-08 Memc Electronic Materials, Inc. Non-oxygen precipitating czochralski silicon wafers
EP1914796A2 (en) * 1998-09-02 2008-04-23 MEMC Electronic Materials, Inc. Process for making non-oxygen precititating Czochralski silicon wafers
US6579779B1 (en) 1998-09-02 2003-06-17 Memc Electronic Materials, Inc. Process for the preparation of an ideal oxygen precipitating silicon wafer having an asymmetrical vacancy concentration profile capable of forming an enhanced denuded zone
US6236104B1 (en) 1998-09-02 2001-05-22 Memc Electronic Materials, Inc. Silicon on insulator structure from low defect density single crystal silicon
JP2009147357A (ja) * 1998-09-02 2009-07-02 Memc Electron Materials Inc 欠陥密度が低い単結晶シリコンから得られるシリコン・オン・インシュレーター構造体
US6849901B2 (en) 1998-09-02 2005-02-01 Memc Electronic Materials, Inc. Device layer of a silicon-on-insulator structure having vacancy dominated and substantially free of agglomerated vacancy-type defects
US6686260B2 (en) 1998-09-02 2004-02-03 Memc Electronics Materials, Inc. Process for producing thermally annealed wafers having improved internal gettering
US6709511B2 (en) 1998-09-02 2004-03-23 Memc Electronic Materials, Inc. Process for suppressing oxygen precipitation in vacancy dominated silicon
US6713370B2 (en) 1998-09-02 2004-03-30 Memc Electronic Materials, Inc. Process for the preparation of an ideal oxygen precipitating silicon wafer capable of forming an enhanced denuded zone
EP2261958A3 (en) * 1998-09-02 2010-12-22 MEMC Electronic Materials, Inc. Process for making non-oxygen precipitating czochralski silicon wafers
US6191010B1 (en) 1998-09-02 2001-02-20 Memc Electronic Materials, Inc. Process for preparing an ideal oxygen precipitating silicon wafer
WO2000014776A3 (en) * 1998-09-02 2000-08-24 Memc Electronic Materials Non-oxygen precipitating czochralski silicon wafers
EP1914796A3 (en) * 1998-09-02 2008-07-09 MEMC Electronic Materials, Inc. Process for making non-oxygen precititating Czochralski silicon wafers
US6743289B2 (en) 1998-10-14 2004-06-01 Memc Electronic Materials, Inc. Thermal annealing process for producing low defect density single crystal silicon
US6416836B1 (en) 1998-10-14 2002-07-09 Memc Electronic Materials, Inc. Thermally annealed, low defect density single crystal silicon
US6537655B2 (en) 1998-12-09 2003-03-25 Memc Electronic Materials, Inc. Epitaxial silicon wafer with intrinsic gettering and a method for the preparation thereof
US6284384B1 (en) 1998-12-09 2001-09-04 Memc Electronic Materials, Inc. Epitaxial silicon wafer with intrinsic gettering
US6958092B2 (en) 1998-12-09 2005-10-25 Memc Electronic Materials, Inc. Epitaxial silicon wafer with intrinsic gettering and a method for the preparation thereof
US6809015B2 (en) 1998-12-28 2004-10-26 Shin-Etsu Handotai Co., Ltd. Method for heat treatment of silicon wafers and silicon wafer
US7011717B2 (en) 1998-12-28 2006-03-14 Shin-Etsu Handotai Co., Ltd. Method for heat treatment of silicon wafers and silicon wafer
US6573159B1 (en) 1998-12-28 2003-06-03 Shin-Etsu Handotai Co., Ltd. Method for thermally annealing silicon wafer and silicon wafer
WO2000041227A1 (fr) * 1998-12-28 2000-07-13 Shin-Etsu Handotai Co.,Ltd. Procede de recuit thermique d'une plaquette de silicium, et plaquette de silicium
US6666915B2 (en) 1999-06-14 2003-12-23 Memc Electronic Materials, Inc. Method for the preparation of an epitaxial silicon wafer with intrinsic gettering
US7176102B2 (en) 1999-10-14 2007-02-13 Shin-Etsu Handotai Co., Ltd. Method for producing SOI wafer and SOI wafer
US6846718B1 (en) 1999-10-14 2005-01-25 Shin-Etsu Handotai Co., Ltd. Method for producing SOI wafer and SOI wafer
WO2001028000A1 (fr) * 1999-10-14 2001-04-19 Shin-Etsu Handotai Co., Ltd. Procede de fabrication d'une tranche de soi, et tranche de soi
JP2008028415A (ja) * 1999-10-14 2008-02-07 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ
US6339016B1 (en) 2000-06-30 2002-01-15 Memc Electronic Materials, Inc. Method and apparatus for forming an epitaxial silicon wafer with a denuded zone
US6599815B1 (en) 2000-06-30 2003-07-29 Memc Electronic Materials, Inc. Method and apparatus for forming a silicon wafer with a denuded zone
US7135351B2 (en) 2001-04-11 2006-11-14 Memc Electronic Materials, Inc. Method for controlling of thermal donor formation in high resistivity CZ silicon
US6897084B2 (en) 2001-04-11 2005-05-24 Memc Electronic Materials, Inc. Control of oxygen precipitate formation in high resistivity CZ silicon
WO2004032227A1 (en) * 2002-10-01 2004-04-15 S.O.I.Tec Silicon On Insulator Technologies Rapid annealing process for wafers in semiconductor material
CN100336196C (zh) * 2002-10-01 2007-09-05 S.O.I.Tec绝缘体上硅技术公司 用于半导体材料晶片的快速退火处理工艺
FR2845202A1 (fr) * 2002-10-01 2004-04-02 Soitec Silicon On Insulator Procede de recuit rapide de tranches de materiau semiconducteur.
JP2006501669A (ja) * 2002-10-01 2006-01-12 エス．オー．アイ．テック、シリコン、オン、インシュレター、テクノロジーズ 半導体材料のウエハのための高速アニーリングプロセス
US7138344B2 (en) 2002-10-01 2006-11-21 S.O.I.Tec Silicon On Insulator Technologies S.A. Method for minimizing slip line faults on a semiconductor wafer surface
US6955718B2 (en) 2003-07-08 2005-10-18 Memc Electronic Materials, Inc. Process for preparing a stabilized ideal oxygen precipitating silicon wafer
JP2005057295A (ja) * 2003-08-07 2005-03-03 Siltronic Ag 単結晶シリコンウェーハの製造方法、この種のシリコンウェーハおよびその使用
US7485928B2 (en) 2005-11-09 2009-02-03 Memc Electronic Materials, Inc. Arsenic and phosphorus doped silicon wafer substrates having intrinsic gettering
US8026145B2 (en) 2005-11-09 2011-09-27 Memc Electronic Materials, Inc. Arsenic and phosphorus doped silicon wafer substrates having intrinsic gettering
WO2013105179A1 (ja) * 2012-01-11 2013-07-18 信越半導体株式会社 シリコン単結晶ウェーハの製造方法及び電子デバイス
JP2013143504A (ja) * 2012-01-11 2013-07-22 Shin Etsu Handotai Co Ltd シリコン単結晶ウェーハの製造方法及び電子デバイス
CN106340451A (zh) * 2015-07-06 2017-01-18 株式会社思可林集团 热处理方法以及热处理装置
JP2017017275A (ja) * 2015-07-06 2017-01-19 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法および熱処理装置
US10347512B2 (en) 2015-07-06 2019-07-09 SCREEN Holdings Co., Ltd. Method and apparatus for light-irradiation heat treatment

Similar Documents

Publication Publication Date Title
JPH07321120A (ja) シリコンウェーハの熱処理方法
KR100226374B1 (ko) 실리콘웨이퍼의 제조방법
US8231852B2 (en) Silicon wafer and method for producing the same
JP2008028355A (ja) シリコンウエーハの製造方法およびこれにより製造されたシリコンウエーハ
JP2003524874A (ja) 非酸素析出性のチョクラルスキーシリコンウエハ
JPH11150119A (ja) シリコン半導体基板の熱処理方法とその装置
WO2002045149A1 (fr) Procede de fabrication de tranche de silicium et tranche de silicium
TW201639036A (zh) 矽晶圓的製造方法
JP4473571B2 (ja) シリコンウェーハの製造方法
KR20120024970A (ko) 실리콘 웨이퍼의 열처리 방법
JP3022044B2 (ja) シリコンウエハの製造方法およびシリコンウエハ
KR100911925B1 (ko) 실리콘 에피텍셜 웨이퍼 및 그 제조방법
TWI623018B (zh) 矽晶圓的製造方法
JP4716372B2 (ja) シリコンウエハの製造方法
JPH0119265B2 (ja)
WO2005053010A1 (ja) アニールウエーハ及びアニールウエーハの製造方法
JP3294723B2 (ja) シリコンウェーハの製造方法およびシリコンウェーハ
JPH06295913A (ja) シリコンウエハの製造方法及びシリコンウエハ
JP4385539B2 (ja) シリコン単結晶ウェーハの熱処理方法
JP2000203999A (ja) 半導体シリコンウェ―ハとその製造方法
JP3294722B2 (ja) シリコンウェーハの製造方法及びシリコンウェーハ
JP7051560B2 (ja) シリコンウェーハの熱処理方法
JPS6344720B2 (ja)
JP3171308B2 (ja) シリコンウエーハ及びその製造方法
JPH0897220A (ja) シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Effective date: 20050301

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050427

A131 Notification of reasons for refusal

Effective date: 20060905

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Effective date: 20070724

Free format text: JAPANESE INTERMEDIATE CODE: A02