TW201639036A - 矽晶圓的製造方法 - Google Patents

矽晶圓的製造方法 Download PDF

Info

Publication number
TW201639036A
TW201639036A TW105100715A TW105100715A TW201639036A TW 201639036 A TW201639036 A TW 201639036A TW 105100715 A TW105100715 A TW 105100715A TW 105100715 A TW105100715 A TW 105100715A TW 201639036 A TW201639036 A TW 201639036A
Authority
TW
Taiwan
Prior art keywords
wafer
processed
tantalum wafer
heat treatment
temperature
Prior art date
Application number
TW105100715A
Other languages
English (en)
Other versions
TWI625789B (zh
Inventor
Katsuyoshi Suzuki
Hiroshi Takeno
Koji Ebara
Original Assignee
Shinetsu Handotai Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinetsu Handotai Kk filed Critical Shinetsu Handotai Kk
Publication of TW201639036A publication Critical patent/TW201639036A/zh
Application granted granted Critical
Publication of TWI625789B publication Critical patent/TWI625789B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/08—Etching
    • C30B33/12—Etching in gas atmosphere or plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Thermal Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本發明提供一種矽晶圓的製造方法，係透過施加熱處理於一被處理矽晶圓，而製造於表層具有無缺陷區域的矽晶圓，製造方法包含：步驟A，透過自上方加熱被處理矽晶圓的第一熱源，而僅對被處理矽晶圓的上側的表層以1300℃以上且矽的熔點以下的溫度，進行0.01msec以上且100msec以下的第一急速熱處理；以及步驟B，透過加熱被處理矽晶圓的第二熱源所進行的第二急速熱處理，而對被處理矽晶圓以1100℃以上且不超過1300℃的溫度維持1秒以上且100秒以下，並以30℃/sec以上且150℃/sec以下的降溫速度降溫。藉此，能夠於塊體能夠形成高密度的BMD，TDDB特性良好的單晶矽晶圓。

Description

矽晶圓的製造方法
本發明係關於一種單晶矽晶圓的製造方法，其中該矽晶圓的氧化層耐壓較高，且晶圓內部能夠形成高密度的氧析出物。
作為半導體裝置的材料的單晶矽晶圓(以下亦稱作矽晶圓)，一般能夠透過以柴可斯基法(Czochralski Method：以下亦稱作CZ法)以使單晶矽成長，將所得到的單晶矽進行切斷、研磨等的加工步驟以製作。
如此以CZ法所育成的單晶矽，在受到熱氧化處理(例如1100℃ × 2小時)有可能產生以環狀產生的氧化感生堆積缺陷(Oxidation induced Stacking Fault, OSF)。OSF以外亦逐漸發現有於育成結晶時所形成的，對裝置性能有不良影響的細微缺陷(以下亦稱作原生缺陷)。
在此，近年揭露有一種單晶的製造方法，係用以得到盡可能減少此些缺陷的晶圓(例如請參照專利文獻1)。
第4圖係顯示以專利文獻1中所揭露的方法中單晶育成時的提拉速率為V(mm／min)，且自矽的熔點至1350℃的溫度範圍中提拉軸方向的結晶內溫度分配的平均值為G(℃／mm)時，使V／G變化而育成單晶時的提拉速率與缺陷產生分布的關係。
一般而言眾所周知，單晶內的溫度分布G係依存於CZ爐內的構造(以下稱作熱區)，即使改變提拉速率其分布亦幾乎不變。因此，在同一構造的CZ爐的情況中，V／G僅對應於提拉速率的變化。即V與V／G為接近成正比的關係。因此第4圖的縱軸使用提拉速率V。
於V為相對高速的區域中，於結晶徑全區域存在有集合了被稱為晶格空位(Vacancy：以下稱為Va)的空孔型點缺陷的結晶原生缺陷(crystal originated particle：COP)及被稱為流動圖案缺陷(Flow pattern defect：FPD)的空孔型原生缺陷，被稱為V-Rich區域。
並且，若是V稍微變得較慢，則OSF自結晶周邊呈環狀而產生，隨著V的降低OSF向著中心收縮，OSF進而在結晶中心消滅。
若是V進一步變慢，則存在有Va及被稱為缺陷矽(interstitial silicon：以下稱為I)的間隙型的點缺陷的過剩或不足的狀況較少的中性(Netrual：以下稱為N)區域。已經發現，此N區域雖然係有Va及I的偏差，但由於在飽和濃度以下，因此作為缺陷者並不存在，或是以現有的缺陷檢測方法不能確認缺陷的存在。此N區域分為Va為多數的Nv區域及I為多數的Ni區域。
若是V更進一步變慢，則I將變得過飽和，結果被認為是集合了I的差排環的L／D(Large Dislocation：間隙間差排環的略稱，亦寫作LSEPD、LEPD等)的缺陷為低密度存在，被稱為I-rich區域。
當存在於V-rich區域、OSF區域及I-rich區域的原生缺陷出現於晶圓表面，則在形成裝置的金屬氧化物半導體(Metal oxide semiconductor：MOS)結構時會使氧化膜的耐壓降低等，給予裝置特性不良的影響，因此期望晶圓表層不存在有如此缺陷。
另外，矽晶圓通常在過飽和狀態含有約7至10×1017 atoms／cm3 (使用日本電子情報技術產業協會(JEITA)的換算係數)的氧分子。因此，矽晶圓中存在有多量的原生氧析出核，當裝置製程等施以熱處理，則矽晶圓內的過飽和氧分子將作為氧析出物而析出，或是原生的氧析出核成長而表面化。如此的氧析出物被稱做塊體微缺陷(Bulk micro defect：BMD)。
已知此BMD若是存在於裝置活性區域以外的塊體，則雖然能夠發揮作為捕捉混入裝置製程中的金屬雜質的去疵點的功能，但若發生在裝置活性區域的矽晶圓表面，則會帶給接面漏電流等的裝置特性不良影響。因此，於矽晶圓的製造中，追求在晶圓的塊體中形成BMD的同時，在裝置活性區域的晶圓表面附近具有不存在有BMD及原生缺陷的無缺陷區域(Denuded zone：以下亦稱DZ層)的晶圓。
近年來對於此些要求，在專利文獻1中係提案：自不存在有Va及I的凝聚體的N區域的單結晶切出，全表面由N區域所構成的矽晶圓進行RTA處理(Rapid thermal annealing：急速加熱、急速冷卻處理)的方法。另外，RTA處理亦稱為RTP處理(Rapid thermal process)。此RTA處理係將矽晶圓於N2 或是NH3 等的氮化物形成氛圍，或是此些氣體與Ar、H2 等非氮化物形成氛圍的混合氣體氛圍中，以例如50℃／sec的升溫速度自室溫急速升溫，在1200℃的溫度維持約數十秒的加熱後，以例如50℃／sec的降溫速度急速冷卻為特徵的熱處理方法。
關於透過於RTA處理後進行氧析出熱處理形成BMD的機制，詳細記述於專利文獻1及專利文獻2。
此處簡單說明關於BMD的形成機制。 首先，於RTA處理中，例如在N2 氛圍中於1200℃的高溫保持中自晶圓表面發生Va的注入，自1200℃至700℃的溫度範圍以例如5℃／sec的降溫速度冷卻之間發生由於Va的擴散所致的再分布及與I的消滅。結果，在塊體中成為Va不均勻分布的狀態。
如此狀態的晶圓以例如800℃進行熱處理，則雖然於高Va濃度的區域中氧分子急速群集化，但在低Va濃度的區域則不發生氧分子的群集化。
此狀態下，接著以例如1000℃進行一定時間的熱處理，則群集化的氧分子成長而形成BMD。如此於RTA處理後的矽晶圓施加氧析出熱處哩，則會依據以RTA處理所形成的濃度分布，形成於晶圓的深度的方向具有分布的BMD。
因此，藉由控制RTA處理的氛圍及最高溫度，維持時間等的條件而進行處理，於矽晶圓形成期望的Va濃度分布，於之後所得的矽晶圓進行氧析出熱處理，以製造具有期望的深度方向的BMD分布的矽晶圓。
又專利文獻3中，揭露有若於氧氣氛圍中進行RTA處理則於表面形成氧化膜，而由於I自氧化膜界面注入而BMD的形成受到抑制。如此，RTA處理藉由氛圍氣體、最高維持溫度等條件，能夠促進BMD形成，亦能反過來抑制BMD形成。如此的RTA處理由於為在極短時間內退火，因此幾乎不發生氧的向外擴散，幾乎能無視表層的氧濃度降低。
專利文獻1中，雖然認為由於作為材料的矽晶圓中不存在有原生缺陷，即使進行RTA處理也沒有問題，但準備全平面為N區域的矽晶圓而進行RTA處理後，若測定表示氧化膜的長期信賴性的時依性介電層崩潰(Time dependent dielectric breakdown：TDDB)，則會有雖然為矽晶圓的Nv區域中氧化膜信賴性的一零時介電層崩潰(time zero dielectric breakdown：TZDB)幾乎不降低，但TDDB特性卻可能降低的異常。
又於專利文獻4提出有於以全平面N區域所構成的矽晶圓施加1300℃以上的高溫RTA處理的方法。此方法中，由於為高溫度而能夠使成為TDDB特性劣化的原因的大體積的氧析出物溶解，而能夠得到良好的TDDB特性。又能夠製造具有伴隨Va的擴散的BMD分布的矽晶圓。但是，由於用以支承RTA處理裝置內的晶圓的接腳與矽晶圓的溫差大而在接腳周圍產生強大應力，而可能發生滑移的異常。
又專利文獻5中，揭露有於表層形成DZ層的其他方法。此係透過將光脈衝自晶圓表面照射約1至5秒而將表面加熱至約1000℃，晶圓的內面固定於散熱片而維持未滿900℃的溫度，以使溫度分布自晶圓表面向內面減少，而在表面附近形成DZ層的方法。但是，如此的方法，由於有必要將晶圓的內面接觸散熱片，因此接觸部分容易發生傷痕或汙損，具有可能受到來自散熱片構件的汙染的問題。 〔先前技術文獻〕
專利文獻1： 日本特開2001-203210號公報 專利文獻2：日本特表2001-503009號公報 專利文獻3：日本特開2003-297839號公報 專利文獻4：日本特開2012-175023號公報 專利文獻5：日本特表2001-517871號公報
本發明鑒於前述問題，提供一種矽晶圓的製造方法，係透過以氧析出熱處理等而於晶圓的塊體區域形成BMD而賦予高去疵特性的同時，僅於晶圓表層使於育成單晶階段所形成的原生缺陷及氧析出核消滅，而能夠製造TDDB特性良好的單晶矽晶圓。
為了達成前述目的，本發明提供一種矽晶圓的製造方法，係透過施加熱處理於一被處理矽晶圓，而製造於表層具有無缺陷區域的矽晶圓，該製造方法包含：一步驟A，透過自上方加熱該被處理矽晶圓的一第一熱源，而僅對該被處理矽晶圓的上側的表層以1300℃以上且矽的熔點以下的溫度，進行0.01msec以上且100msec以下的第一急速熱處理；以及一步驟B，透過加熱該被處理矽晶圓的一第二熱源所進行的第二急速熱處理，而對該被處理矽晶圓以1100℃以上且不超過1300℃的溫度維持1秒以上且100秒以下，並以30℃/sec以上且150℃/sec以下的降溫速度降溫。
依據如此的製造方法，透過由第一熱源所進行的步驟A僅使表層的原生缺陷及氧析出核溶解而實現良好的TDDB特性的同時，能夠透過由第二熱源所進行的步驟B使塊體中的空孔凍結。因此，能夠透過氧析出熱處理等，於塊體區域形成高密度的BMD。
又能夠於進行該步驟B中進行該步驟A，且於該步驟B中透過該第二熱源而將該被處理矽晶圓自下方加熱。
依據如此的製造方法，能夠將使用於晶圓的急速熱處理的裝置合一而為簡便。又由於步驟A係在晶圓透過步驟B而維持於加熱中進行，因此能夠以該步驟A將表層更確實地加熱至1300℃以上。
另一方面，該步驟A及該步驟B亦能夠分別進行。
依據如此的製造方法，能夠以步驟A及步驟B改變加熱氛圍。
又做為該第一熱源以使用氙氣燈為佳。
透過使用如此的熱源作為第一熱源，能夠更簡單而快速地加熱到1300℃以上的高溫，又能夠將晶圓的表層的面內方向均勻地加熱。
又作為該第二熱源以使用鹵素燈為佳。
透過使用如此的熱源作為第二熱源，能夠更簡單地進行第二急速熱處理。
又以該被處理矽晶圓為自透過柴可斯基法所育成的氧濃度在7ppma以上20ppma以下的單晶矽鑄塊所切出為佳。
若為如此的被處理矽晶圓，則將不會有氧析出核的量過多，或體積過大，而能更確實地使表層的氧析出核消滅。又藉由第一急速熱處理及第二急速熱處理形成DZ層後，氧以裝置製程的熱處理而簡單地再析出，有效率地防止於先形成的DZ層產生新的BMD。另一方面，於塊體區域，能夠充分使氧析出核成長而形成具有去疵能力的BMD。
又以該被處理矽晶圓為自透過柴可思基法所育成的氮濃度在1 × 1011 至1 × 1015 atoms／cm3 的單晶矽鑄塊所切出為佳。
若為如此的被處理矽晶圓，則能夠使原生缺陷的體積縮小，因此能夠較不進行氮參雜時更確實地使表層區域的缺陷消滅而得到高氧化膜耐壓。又透過含有氮，能夠增加晶圓的強度，適當的防止熱處理時的滑移。進一步由於促進BMD的形成，能夠增加BMD的控制範圍。
又以該被處理矽晶圓為自透過柴可思基法所育成的碳濃度在1 × 1016 至1 × 1017 atoms／cm3 的單晶矽鑄塊所切出為佳。
若為如此的被處理矽晶圓，則較容易在僅於表層的熱處理的第一急速熱處理、及第二急速熱處理後，以於裝置製程的熱處理，於塊體區域形成BMD，而能夠形成去疵能力更高的裝置。進一步能夠有效抑制滑移的發生。
又以該被處理矽晶圓為自透過柴可思基法所育成的半徑方向全平面為N區域的單晶矽鑄塊所切出為佳。
如此的矽晶圓中，由於不存在有諸如COP及OSF核的原生缺陷，僅存在有能夠使其以較該原生缺陷低溫／短時間而消滅的氧析出核，而能夠得到良好的TDDB特性。
依據本發明的矽晶圓的製造方法。能夠製造氧化膜耐壓高，且透過氧析出熱處理等，能夠於塊體中形成高密度BMD的單晶矽晶圓。又本發明中，不需要如同例如前述的習知方法，在加熱時使內面接觸散熱片，能提供汙染及傷痕較少，裝置特性更高的矽晶圓。
以下更詳細的說明本發明。
如同前述，矽晶圓的製造中，伴隨著晶圓的塊體區域形成成為去疵部位的BMD，有提高氧化膜耐壓的必要。
為了得到氧化膜耐壓良好，具有高BMD密度的矽晶圓，作為習知方法，列舉有例如藉由高溫RTA處理的方法。例如透過專利文獻4所揭露的方法，可知施加1300℃以上的高溫RTA處理的方法。此方法中，由於能夠使成為使氧化膜耐壓劣化的原因的大體積的氧析出物溶解，而能得到良好的氧化膜耐壓。又能夠透過Va的注入形成更高密度的BMD。
但是，本案發明人經過精心研討，發現專利文獻4所揭露的方法，由於RTA處理的溫度高而有可能發生滑移。經過進一步精心研討，發現1200℃以下的RTA處理雖不會發生滑移，但得不到高氧化膜耐壓。
本案發明人經反覆研討前述問題，認為進行二種類的急速熱處理，特別是透過將表層及塊體以相異的溫度加熱，能夠解決此些問題，而完成了本發明。
以下雖參照圖式說明關於本發明的矽晶圓的製造方法，但本發明並非限定於此。
第1圖係顯示本發明的矽晶圓的製造方法的順序的一例的流程圖。
首先說明實施順序的整體流程。首先，進行被處理矽晶圓的準備。此處所準備的矽晶圓雖無特別限定，但能夠預先決定處理的矽晶圓的品質以透過本發明的製造方法而容易得到預期品質的矽晶圓。
如同前述，作為將被處理矽晶圓成為預期的品質(BMD及原生缺陷等)的方法，例如可列舉於透過柴可斯基法提拉作為被處理矽晶圓的基礎的單晶矽鑄塊時調節各條件。
接著，如第1圖所示，透過對此得到的被處理矽晶圓施加熱處理，製造表面具有無缺陷區域且能夠賦予去疵能力的矽晶圓。本發明的矽晶圓的製造方法中，至少進行以下所示的步驟A及步驟B。步驟A係將被處理矽晶圓透過自上方加熱的第一熱源，僅將被處理矽晶圓的上側表層以1300℃以上、矽的熔點以下的溫度進行0.01msec以上、100msec以下的第一急速熱處理。步驟B係為透過藉由將被處理矽晶圓加熱的第二熱源所進行的第二急速熱處理，將被處理矽晶圓以1100℃以上、未滿1300℃的溫度維持1秒以上、100秒以下，並以30℃／sec以上、150℃／sec以下的降溫速度降溫的步驟。透過進行如此的步驟A及步驟B，能夠將被處理矽晶圓的表層無缺陷化。因此，依據本發明，能夠製造高氧化膜耐壓，塊體中能夠形成高密度BMD的矽晶圓。
前述的步驟A能夠在步驟B進行中進行。例如步驟A能夠在步驟B中的該溫度維持中進行。若如此，則能夠更加確實地以步驟A將表層加溫至1300℃。此狀況下，步驟B中透過第二熱源將被處理矽晶圓自下方加熱。 又此些步驟A及步驟B亦能夠分別進行，此狀況下，步驟A及步驟B的順序並無特別限定。
在此，分別舉例說明能夠製造切出被處理矽晶圓的單晶矽的裝置及能夠對被處理矽晶圓施加熱處理的裝置。
第2圖係顯示能夠使用於本發明的矽晶圓的製造方法的單晶提拉裝置的一例的概略圖。透過柴可斯基法拉起單晶矽時，能夠使用例如第2圖的單晶提拉裝置。如第2圖所示，此單晶提拉裝置1，具有提拉室2、設置於提拉室2中的坩堝3、配置於坩堝3周圍的加熱器4、用以使坩堝3旋轉的坩堝支承軸5及其旋轉機構(圖中未顯示)、用以支承矽晶種6的晶種夾7、用以拉起晶種夾7的鋼線8及用以旋轉或捲取鋼線8的捲取機構(圖未示)而構成。又加熱器4的外側周圍配置有隔熱材9。單晶矽10藉由鋼線8自原料的熔融矽11中拉起。
接著敘述用以對藉由如前述的單晶提拉裝置所提拉的單晶10所切出的矽晶圓施加熱處理的裝置。第3圖係顯示能夠使用於本發明的矽晶圓的製造方法的熱處理裝置的一例的概略圖。第3圖所示的熱處理裝置(以下亦稱為FLA裝置)設成具有由石英所構成的腔部12，並於此腔部12內對矽晶圓19熱處理。
又第3圖所示的FLA裝置中，第一急速熱處理係藉由配置於腔部上部的氙閃光燈(氙氣燈)13以進行。第二急速熱處理係藉由配置於腔部下部的鹵素燈14以進行。此狀況下，第一急速熱處理為極短時間的閃光燈退火(Flash lamp annealing：FLA，急速升降溫熱處理)。因此，依據顯示於第3圖的FLA裝置，於第二急速熱處理中(特別是RTA的高溫維持中)能夠進行係為第一急速熱處理的FLA。另外，第一熱源、第二熱源、第一急速熱處理及第二急速熱處理並不限定於此，亦能夠分別進行。
於自動擋門15設置有構成為藉由閘閥而能夠開關的圖中未顯示的晶圓插入口。並且，矽晶圓19配置於形成於石英托盤16的支承部17上。又腔部12設置有圖中未顯示的溫度測定用特殊窗口，透過設置於腔部12的外部的高溫計18，而能夠經過該特殊窗口測定矽晶圓19的溫度。如此，前述的單晶提拉裝置、熱處理裝置任一皆可為與習知相同之物，特別是，其構造並不予限制。
以下進一步詳述關於第1圖的流程圖的各步驟。如同前述，首先準備被處理矽晶圓。本發明的製造方法中的第一急速熱處理中，為了如同後述，僅將此被處理矽晶圓的上側的表層加熱而消去原生缺陷，可以在被處理矽晶圓的準備階段便決定其品質以能夠在低溫、短時間內消去缺陷。
例如使用第2圖所示的單晶提拉裝置1提拉單晶矽時，能夠透過使提拉速率V變化以調整V／G(亦可透過藉由改變熱區而改變G以調整V／G)，使提拉的單晶成為半徑方向全表面為N區域的單晶。當然，能夠使自其切出的矽晶圓成為半徑方向全表面為N區域，且不存在有原生缺陷之物。
此N區域的矽晶圓成為僅存在有氧析出核，由於氧析出核能夠以相對低溫的熱處理使其消滅，因此能夠進一步減低形成DZ層所需的成本及處理時間。此亦有減低汙染及抑制滑移發生的效果。
此處，以此單晶矽中的氧濃度在7ppma以上20ppma以下為佳。如此，若氧濃度在7ppma以上，則單晶及自其切出的矽晶圓中適度存在有長入型的氧析出核，因此氧析出核能夠於裝置製程中的熱處理成長而形成BMD，而具備去疵能力。
並且，氧濃度在20ppma以下，因此長晶時形成的原生缺陷及氧析出核的體積不會變得大於所須，能夠更確實地使氧析出核消滅。又由於原本的氧的過飽和度不會過大，因此若透過第一急速熱處理使表層的氧析出核消滅，則即使於裝置製程施加熱處理，亦能夠有效防止氧再析出而於表面出現BMD的狀況。
如此，氧濃度以於通常的裝置熱處理中不形成新的氧析出核的前述範圍為佳。較佳為15ppma以下。
又以氮濃度在1 × 1011 至1 × 1015 atoms／cm3 的單晶矽為佳。如此，由於透過含有前述的濃度的氮，能夠使原生缺陷的體積為小，因此能夠較未參雜氮的狀況更確實地使表層的缺陷消滅而為有效。又已知透過使其含有氮，BMD的形成會被促進及晶圓的機械強度會被增強，亦具有伴隨著能夠抑制熱處理時的滑移發生而能夠增加塊體中的BMD的控制範圍的優點。
並且，以碳濃度在1 × 1016 至1 × 1017 atoms／cm3 的單晶矽為佳。如此，已知若使單晶矽含有前述濃度的炭，則有利於在裝置製程的熱處理使BMD變得較容易形成。又氧能夠在滑移等差排固定時作為碳的催化劑發揮功效，抑制滑移。
另外，此些的濃度調整能夠利用與習知相同的方法以進行。例如若是氮濃度，則能夠於柴可斯基法中將參雜氮的矽晶圓等投入坩堝內的原料而調整其濃度。
又如同前述，以半徑方向全平面為N區域的單晶矽為佳。自如此的N區域單晶鑄塊切出的矽晶圓中，不存在有諸如COP及OSF核的原生缺陷，僅存在有能夠以較該原生缺陷低溫消滅的氧析出核。因此，於使表層無缺陷化的本發明中，有效地減低熱處理的成本。又由於能夠以較低溫進行處理因此也有利於減低汙染及滑移。
將如此調整原生缺陷及氧濃度等而被提拉的單晶矽切割，而能夠將此作為被處理矽晶圓使用。
接著，對如此而得到的被處理矽晶圓施加包含步驟A及步驟B的熱處理。步驟A、B為急速熱處理。步驟A及步驟B中的急速熱處理條件雖係如同前述，以下進一步詳細說明。藉由進行步驟A，能夠使成為TDDB特性劣化原因的大體積的氧析出物溶解。此時，由於為1300℃以上的加熱時間極短，因此內面側(晶圓的下側)的溫度上升少，而能夠抑止滑移的發生。透過以上述的條件進行步驟B，能夠在晶圓的塊體中凍結空孔，結果能夠得到高BMD密度。
此時，透過分別準備具有第一熱源的裝置及具有第二熱源的裝置，能夠分別進行步驟A及步驟B。此狀況下，能夠在步驟A及步驟B改變加熱氛圍。又透過準備具有第一熱源及第二熱源的裝置，例如第3圖所示的FLA裝置，能夠在步驟B進行中進行步驟A。此狀況下，能夠將使用於晶圓的製造的裝置合為一個。
此時作為第一熱源，雖能使用雷射退火裝置等，但以使用封入氙氣等稀有氣體的閃光燈，特別是使用氙閃光燈為佳。此狀況下，能夠藉由如同後述的1300℃以上的溫度簡單地加熱，並能夠對晶圓的面內全方向均勻地加熱。
又作為以第二熱源，能夠使用鹵素燈，藉此能夠簡單地進行第二急速熱處理。
此處，第一熱源的加熱溫度(特別是加熱中的最高溫度)，設定為1300℃以上，矽的熔點以下(1412℃)。在第一熱源的加熱溫度為未滿1300℃的狀況下，無法使表層的原生缺陷及氧析出核被充分溶解。第一熱源的加熱溫度若是超過矽的熔點，則被處理矽晶圓有變形的可能。
又以第一熱源加熱的時間(閃光燈退火的步驟A中的全照射時間)設定為0.01msec以上、100msec以下。第一熱源的加熱時間未滿0.01msec的狀況下，無法使晶圓上側(表側)的表層的原生缺陷及氧析出核充分溶解。又第一熱源的加熱時間若超過100msec，則有發生滑移的可能。另外，第一熱源的加熱時間，為了避免晶圓內面的升溫，特別以為20msec以下為佳。
又以第二熱源加熱的溫度，設定為1100℃以上、未滿1300℃。以第二熱源加熱的溫度若未滿1100℃，則無法注入Va而變得無法使BMD密度較熱處理前更高。又以第二熱源加熱的溫度若在1300℃以上，則於晶圓將發生滑移。另外第二熱源的加熱溫度，為了以高密度形成BMD，特別以1150℃以上為佳。
以第二熱源加熱的時間，設定為1秒以上、100秒以下。第二熱源的加熱時間未滿1秒的狀況下，無法使於提拉鑄塊的階段所形成的氧析出核成長。第二熱源的加熱時間若超過100秒則生產性將降低。
第二急速熱處理中的降溫速度，設定為30℃／sec以上、150℃／sec以下。在進行急速降溫時的降溫速度未滿30℃／sec的狀況下，無法使晶圓中的空孔凍結，而無法以高密度形成BMD。又降溫速度快於150℃／sec的狀況下，有由於急速冷卻而發生滑移的狀況。
另外，第二急速熱處理中的升溫速度，能夠為例如30℃／sec以上、70℃／sec以下。
透過以前述條件進行熱處理，能夠得到TDDB的良率在例如90％以上，且以裝置熱處理等形成得到高密度BMD的晶圓。
又，能夠將第一急速熱處理及第二急速熱處理，於氬、氫、氦或者彼等的混合氣體的非氧化性氛圍中進行。如此將第一急速熱處理(表層區域的熱處理)及第二急速熱處理於非氧化性氛圍中進行的狀況下，由於表面的氧的平衡濃度較氧化性氛圍低，因此氧的向外擴散將變得有效率。結果，能夠降低表面周邊的氧濃度而較早成為固溶限以下，因此氧析出核及原生缺陷變得更容易消滅，故能夠追求特別是在極表層的品質的提升。又第一急速熱處理及第二急速熱處理中熱處理氛圍為氫的狀況下，由於透過還原作用進一步使氧析出物所致的缺陷容易溶解，故能夠進一步追求表面品質的提升。
又，能夠將第一急速熱處理及第二急速熱處理，於包含氮、氨的氮化膜形成氛圍中進行。如此將第一急速熱處理及第二急速熱處理於氮化膜形成氛圍中進行的狀況下，已知如專利文獻2所記載，空孔會效率良好地注入於晶圓內部，而注入的空孔會促進氧析出。如此透過注入空孔而促進氧析出的同時，進一步抑制加熱中原生氧析出核的消滅。即，相較於非以如此的氮化膜形成氛圍，而是不伴隨有空孔注入的氛圍加熱的狀況，能夠防止DZ層的寬度擴大至必須的寬度以上，使其狹窄。若是DZ層狹窄，具有BMD的塊體接近裝置區域，則裝置過程中混入的金屬雜質到達係為去疵部分的BMD為止的擴散距離變短，而能夠有效率地將金屬雜質去疵。
另一方面，能夠將第一急速熱處理及第二急速熱處理，於含有氧的氧化氛圍中進行。如此將第一急速熱處理及第二急速熱處理於氧化氛圍中進行的狀況下，由於間隙Si(I)被注入，氧析出核變得更容易溶解，因此變得能夠擴大DZ層的寬度。或者，變得能夠以更低溫／短時間得熱處理形成DZ層。
如同以上所述，透過本發明的矽晶圓的製造方法，能夠得到以習知方法所不能得到的矽晶圓，即TDDB特性良好，塊體中的BMD密度高的矽晶圓。 [實施例]
以下雖顯示實施例及比較例而更具體說明本發明，但本發明並非限定於此實施例。
準備混合存在有Nv區域及Ni區域的被處理矽晶圓，進行以下所示的實施例及比較例1、2。 矽晶圓的導電型、電阻率、氧濃度、直徑、結晶軸方向如同以下所示。 導電型　　　：P型 電阻率　　　：17至20Ω‧cm 氧濃度　　　：13至14ppma(JEITA) 直徑 　　　　：300mm 結晶軸方向　：＜100＞ 未進行氮與碳的參雜。
（實施例） 使用第3圖所示的FLA裝置進行本發明的製造方法。另外，於步驟B進行中進行步驟A。具體而言，將經準備的晶圓使用第3圖所示的FLA裝置在NH3 為3％、Ar為97％的混合氛圍，透過鹵素燈以50℃／sec的升溫速度自室溫急速升溫至1175℃(步驟B中的急速升溫)，維持10秒而將晶圓以經預加熱的狀態(步驟B中的維持)，照射2msec的氙閃光燈，而僅將被處理矽晶圓的上側的表層加熱至1350℃(步驟A)，以自預加熱溫度降至700℃以下的降溫速度為50℃／sec而急速冷卻(步驟B中的急速降溫)。
（比較例1） 與實施例同樣準備晶圓，使用市售的急速加熱急速冷卻裝置(RTA裝置)在NH3 為3％、Ar為97％的混合氛圍，以50℃／sec的升溫速度自室溫急速升溫至1175℃，維持10秒後，以50℃／sec的降溫速度急速冷卻。
（比較例2） 與實施例同樣準備晶圓，使用第3圖所示的FLA裝置以Ar為100％的氛圍，透過鹵素燈以30℃／sec的升溫速度急速升溫至1000℃，維持20秒而將晶圓以經預加熱的狀態，照射40msec的氙閃光燈，僅將被處理矽晶圓的表層加熱至1300℃，以自預加熱溫度降至700℃以下的降溫速度為30℃／sec而急速冷卻。
於實施例及比較例1、2的晶圓形成厚度為25nm的閘氧化膜後，評估TDDB特性。
第5圖係顯示實施例及比較例1、2中TDDB的測定結果。第5圖中，(a)為實施例、(b)為比較例1、(c)為比較例2的測定結果。實施例及比較例2中雖得到99％的γ-mode的良率，但比較例1的良率為69％。這是由於比較例1的狀況下晶圓表層的溫度低，無法使讓TDDB特性劣化的體積的氧析出物溶解，而實施例、比較例2中由於晶圓表層經過充分高溫加熱，能夠溶解氧析出物，表層變得無缺陷。
將實施例及比較例1、2中的滑移透過X光拓撲評估的結果，由於各個狀況下裏面的溫度皆為低，因此無法確認滑移的發生。
又將實施例及比較例1、2的晶圓於N2 氛圍中，以800℃進行4小時的熱處理。之後，在同一熱處理爐內以10℃／min的升溫速度升溫至1000℃，施加1000℃16小時的熱處理後，降溫至700℃，取出晶圓。之後貼於角度約22°的治具進行傾斜研磨。之後進行選擇性刻蝕，利用顯微鏡測定BMD的密度。結果，雖在實施例、比較例1中BMD以5 × 109 個／cm3 的密度充分形成，但比較例2中BMD密度則為5 × 108 個／cm3 ，較實施例、比較例1為小。這被認為是由於比較例2的預加熱溫度為低到1000℃之故。
如此的實施例中，得以製作出無滑移，能夠形成高密度的BMD，並且具有良好的TDDB特性的晶圓。
另外，本發明並不為前述實施例所限制。前述實施例為例示，具有與本發明的申請專利範圍所記載的技術思想為實質相同的構成，且達成同樣作用效果者，皆包含於本發明的技術範圍。
1‧‧‧單晶提拉裝置 2‧‧‧提拉室 3‧‧‧坩堝 4‧‧‧加熱器 5‧‧‧坩堝支承軸 6‧‧‧矽晶種 7‧‧‧晶種夾 8‧‧‧鋼線 9‧‧‧隔熱材 10‧‧‧單晶矽 11‧‧‧熔融矽 12‧‧‧腔部 13‧‧‧氙氣燈 14‧‧‧鹵素燈 15‧‧‧自動擋門 16‧‧‧石英托盤 17‧‧‧支承部 18‧‧‧高溫計 19‧‧‧矽晶圓
第1圖係顯示本發明的矽晶圓的製造方法的順序的一例的流程圖。 第2圖係顯示能夠使用於本發明的矽晶圓的製造方法的單晶提拉裝置的一例的概略圖。 第3圖係顯示能夠使用於本發明的矽晶圓的製造方法的熱處理裝置的一例的概略圖。 第4圖係說明相對於提拉速率的結晶缺陷的變化狀況的說明圖。 第5圖係顯示實施例及比較例1、2中TDDB的測定結果，(a)為實施例、(b)為比較例1、(c)為比較例2的測定結果。

Claims (9)

  1. 一種矽晶圓的製造方法，係透過施加熱處理於一被處理矽晶圓，而製造於表層具有無缺陷區域的矽晶圓，該製造方法包含： 一步驟A，透過自上方加熱該被處理矽晶圓的一第一熱源，而僅對該被處理矽晶圓的上側的表層以1300℃以上且矽的熔點以下的溫度，進行0.01msec以上且100msec以下的第一急速熱處理；以及 一步驟B，透過加熱該被處理矽晶圓的一第二熱源所進行的第二急速熱處理，而對該被處理矽晶圓以1100℃以上且不超過1300℃的溫度維持1秒以上且100秒以下，並以30℃/sec以上且150℃/sec以下的降溫速度降溫。
  2. 如請求項1所述的矽晶圓的製造方法，其中於該步驟B進行中進行該步驟A，且該步驟B中透過該第二熱源自下方加熱該被處理矽晶圓。
  3. 如請求項1所述的矽晶圓的製造方法，其中該步驟A及該步驟B係分別進行。
  4. 如請求項1至3中任一項所述的矽晶圓的製造方法，其中使用氙氣燈作為該第一熱源。
  5. 如請求項1至3中任一項所述的矽晶圓的製造方法，其中使用鹵素燈作為該第二熱源。
  6. 如請求項1至3中任一項所述的矽晶圓的製造方法，其中該被處理矽晶圓係為自透過柴可斯基法所育成的氧濃度在7ppma以上20ppma以下的單晶矽鑄錠所切出。
  7. 如請求項1至3中任一項所述的矽晶圓的製造方法，其中該被處理矽晶圓係為自透過柴可斯基法所育成的氧濃度為1×1011 至1×1015 atoms/cm3 的單晶矽鑄錠所切出。
  8. 如請求項1至3中任一項所述的矽晶圓的製造方法，其中該被處理矽晶圓係為自透過柴可斯基法所育成的碳濃度為1×1016 至1×1017 atoms/cm3 的單晶矽鑄錠所切出。
  9. 如請求項1至3中任一項所述的矽晶圓的製造方法，其中該被處理矽晶圓係為自透過柴可斯基法所育成的半徑方向的全表面為N區域的單晶矽鑄錠所切出。
TW105100715A 2015-02-19 2016-01-11 矽 Wafer manufacturing method TWI625789B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015030213A JP6044660B2 (ja) 2015-02-19 2015-02-19 シリコンウェーハの製造方法

Publications (2)

Publication Number Publication Date
TW201639036A true TW201639036A (zh) 2016-11-01
TWI625789B TWI625789B (zh) 2018-06-01

Family

ID=56689388

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105100715A TWI625789B (zh) 2015-02-19 2016-01-11 矽 Wafer manufacturing method

Country Status (7)

Country Link
US (1) US10297463B2 (zh)
JP (1) JP6044660B2 (zh)
KR (1) KR102317547B1 (zh)
CN (1) CN107210223B (zh)
DE (1) DE112016000465B4 (zh)
TW (1) TWI625789B (zh)
WO (1) WO2016132661A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI649466B (zh) * 2016-12-15 2019-02-01 德商世創電子材料公司 由單晶矽構成的半導體晶圓和製造由單晶矽構成的半導體晶圓的方法
TWI717628B (zh) * 2017-12-22 2021-02-01 日商環球晶圓日本股份有限公司 金屬污染評價方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10632223B2 (en) * 2015-09-29 2020-04-28 Kimberly-Clark Worldwide, Inc. Materials that shrink in one dimension and expand in another dimension
JP6810591B2 (ja) * 2016-12-12 2021-01-06 株式会社Ｓｃｒｅｅｎホールディングス シリコン基板の熱処理方法
CN109576795A (zh) * 2017-09-29 2019-04-05 胜高股份有限公司 硅外延晶片的制备方法
CN109576796A (zh) * 2017-09-29 2019-04-05 胜高股份有限公司 硅外延晶片的制备方法
JP6897598B2 (ja) * 2018-02-16 2021-06-30 信越半導体株式会社 シリコン単結晶ウェーハの熱処理方法
DE102018203945B4 (de) 2018-03-15 2023-08-10 Siltronic Ag Verfahren zur Herstellung von Halbleiterscheiben
CN110571172A (zh) * 2019-09-06 2019-12-13 大同新成新材料股份有限公司 一种硅晶圆制造方法及制造装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS503009B1 (zh) 1968-12-19 1975-01-30
US6485807B1 (en) 1997-02-13 2002-11-26 Samsung Electronics Co., Ltd. Silicon wafers having controlled distribution of defects, and methods of preparing the same
SG105513A1 (en) 1997-04-09 2004-08-27 Memc Electronics Materials Inc Low defect density, ideal oxygen precipitating silicon
US5882989A (en) 1997-09-22 1999-03-16 Memc Electronic Materials, Inc. Process for the preparation of silicon wafers having a controlled distribution of oxygen precipitate nucleation centers
KR100378184B1 (ko) 1999-11-13 2003-03-29 삼성전자주식회사 제어된 결함 분포를 갖는 실리콘 웨이퍼, 그의 제조공정및 단결정 실리콘 잉곳의 제조를 위한 초크랄스키 풀러
JP4720058B2 (ja) * 2000-11-28 2011-07-13 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法
JP2003297839A (ja) * 2002-04-03 2003-10-17 Sumitomo Mitsubishi Silicon Corp シリコンウエーハの熱処理方法
JP4699675B2 (ja) * 2002-10-08 2011-06-15 信越半導体株式会社 アニールウェーハの製造方法
JP5239155B2 (ja) * 2006-06-20 2013-07-17 信越半導体株式会社 シリコンウエーハの製造方法
JP5167654B2 (ja) * 2007-02-26 2013-03-21 信越半導体株式会社 シリコン単結晶ウエーハの製造方法
US20080292523A1 (en) * 2007-05-23 2008-11-27 Sumco Corporation Silicon single crystal wafer and the production method
JP5211550B2 (ja) * 2007-05-25 2013-06-12 株式会社Ｓｕｍｃｏ シリコン単結晶ウェーハの製造方法
JP5613994B2 (ja) * 2009-04-14 2014-10-29 株式会社Sumco シリコンウェーハおよびその製造方法
WO2010109873A1 (ja) * 2009-03-25 2010-09-30 株式会社Sumco シリコンウェーハおよびその製造方法
US20120001301A1 (en) 2009-04-13 2012-01-05 Shin-Etsu Handotai Co., Ltd. Annealed wafer, method for producing annealed wafer and method for fabricating device
JP5439305B2 (ja) 2010-07-14 2014-03-12 信越半導体株式会社 シリコン基板の製造方法及びシリコン基板
JP5572569B2 (ja) 2011-02-24 2014-08-13 信越半導体株式会社 シリコン基板の製造方法及びシリコン基板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI649466B (zh) * 2016-12-15 2019-02-01 德商世創電子材料公司 由單晶矽構成的半導體晶圓和製造由單晶矽構成的半導體晶圓的方法
TWI717628B (zh) * 2017-12-22 2021-02-01 日商環球晶圓日本股份有限公司 金屬污染評價方法
US11538721B2 (en) 2017-12-22 2022-12-27 Globalwafers Japan Co., Ltd. Evaluation method of metal contamination

Also Published As

Publication number Publication date
DE112016000465B4 (de) 2022-01-27
JP6044660B2 (ja) 2016-12-14
JP2016152370A (ja) 2016-08-22
DE112016000465T5 (de) 2017-09-28
KR20170117418A (ko) 2017-10-23
WO2016132661A1 (ja) 2016-08-25
US10297463B2 (en) 2019-05-21
CN107210223B (zh) 2020-08-21
KR102317547B1 (ko) 2021-10-27
TWI625789B (zh) 2018-06-01
CN107210223A (zh) 2017-09-26
US20180247830A1 (en) 2018-08-30

Similar Documents

Publication Publication Date Title
TWI625789B (zh) 矽 Wafer manufacturing method
JP5239155B2 (ja) シリコンウエーハの製造方法
JP5578172B2 (ja) アニールウエーハの製造方法およびデバイスの製造方法
US8476149B2 (en) Method of manufacturing single crystal silicon wafer from ingot grown by Czocharlski process with rapid heating/cooling process
JP5167654B2 (ja) シリコン単結晶ウエーハの製造方法
TWI471940B (zh) Silicon substrate manufacturing method and silicon substrate
KR101822479B1 (ko) 실리콘 웨이퍼의 제조 방법
KR101703696B1 (ko) 실리콘 기판의 제조방법 및 실리콘 기판
JP2003297839A (ja) シリコンウエーハの熱処理方法
US6056931A (en) Silicon wafer for hydrogen heat treatment and method for manufacturing the same
JP2003115491A (ja) シリコン半導体基板の熱処理方法
KR102211567B1 (ko) 실리콘 단결정 웨이퍼의 열처리방법
TWI623018B (zh) 矽晶圓的製造方法
US20130078588A1 (en) Method for heat-treating silicon wafer
JP7207204B2 (ja) 炭素ドープシリコン単結晶ウェーハの製造方法
JP7051560B2 (ja) シリコンウェーハの熱処理方法
JP2004172391A (ja) シリコンウェーハおよびその製造方法
JPH09263499A (ja) 半導体の製造方法
JP2005272239A (ja) シリコン単結晶基板の製造方法