TWI649466B - 由單晶矽構成的半導體晶圓和製造由單晶矽構成的半導體晶圓的方法 - Google Patents

由單晶矽構成的半導體晶圓和製造由單晶矽構成的半導體晶圓的方法 Download PDF

Info

Publication number
TWI649466B
TWI649466B TW106143596A TW106143596A TWI649466B TW I649466 B TWI649466 B TW I649466B TW 106143596 A TW106143596 A TW 106143596A TW 106143596 A TW106143596 A TW 106143596A TW I649466 B TWI649466 B TW I649466B
Authority
TW
Taiwan
Prior art keywords
semiconductor wafer
single crystal
less
bmd
crystal silicon
Prior art date
Application number
TW106143596A
Other languages
English (en)
Other versions
TW201839190A (zh
Inventor
提摩 穆勒
麥可 蓋利奇
安卓亞斯 沙特
Original Assignee
德商世創電子材料公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 德商世創電子材料公司 filed Critical 德商世創電子材料公司
Publication of TW201839190A publication Critical patent/TW201839190A/zh
Application granted granted Critical
Publication of TWI649466B publication Critical patent/TWI649466B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/02—Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt
    • C30B15/04—Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt adding doping materials, e.g. for n-p-junction
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C30B15/203—Controlling or regulating the relationship of pull rate (v) to axial thermal gradient (G)
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/005—Oxydation
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thermal Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本發明提供具有前側、後側、中部和周邊的由單晶矽構成的半導體晶圓及其製造方法，其中所述半導體晶圓包含： 一Nv區域，從所述中部延伸至所述周邊； 一剝蝕區域，從所述前側延伸至所述半導體晶圓內部不少於20 微米深度處，其中，經由鉑擴散和DLTS測定的剝蝕區域內的空位密度不超過1 x 10 13空位／立方公分； 一氧濃度，不小於4.5 x 10 17原子／立方公分且不大於5.5 x 10 17原子／立方公分； 一所述半導體晶圓內部的區域，其與所述剝蝕區域相鄰且具有能夠經由熱處理而形成峰值密度不小於6.0 x 10 9／立方公分的BMD的核，其中，所述熱處理包括在4小時內加熱所述半導體晶圓至800°C，及在16小時內加熱至1000°C。

Description

由單晶矽構成的半導體晶圓和製造由單晶矽構成的半導體晶圓的方法
本發明涉及由單晶矽構成的半導體晶圓及製造由單晶矽構成的半導體晶圓的方法。所述半導體晶圓的性質在所述半導體晶圓的剝蝕區（DZ）和內部區域具有可以發展成具有高峰值密度的BMD的核。所述半導體晶圓顯示出在其表面上產生的柵極氧化物的高耐電擊穿性。因此，即使在提供較小的熱預算的條件下，也特別適用於生產具有NAND邏輯的電子元件。
用於製造所述由單晶矽構成的半導體晶圓的方法包括各在特定溫度範圍內的溫度下在不同氣氛中的兩個RTA處理。
具有較高濃度的BMD（整體微觀缺陷）的剝蝕區域和內部區域的半導體晶圓是，例如，US 2010/0 105 191 A1的主題。為了製造這種已知的半導體晶圓，經由CZ方法生長單晶矽，並進一步處理以製造半導體晶圓。當拉製所述單晶時，要注意調節拉製速度V及所述單晶和熔體之間界面處軸向溫度梯度G，以使得形成中性區域N。在中性區域N中，間隙矽原子（矽間隙）和空位的濃度低於濃度閾值，在該濃度閾值之上，會形成諸如Lpit（大凹坑）和COP（晶體起始顆粒）等缺陷。矽間隙多於空位的中性區域被稱為Ni區域。空位多於矽間隙的中性區域被稱為Nv區域。US 2010/0 105 191 A1中所述用於製造由單晶矽構成的半導體晶圓的方法包括在氧化氣氛中對半導體晶圓進行RTA（快速熱退火）處理，隨後除去在RTA處理期間形成的氧化物層，然後在氮化氣氛中進行RTA處理。
上述由單晶矽構成的已知半導體晶圓不完全滿足電子元件製造者的所有要求，特別是那些用於製造具有NAND邏輯的電子元件所需要的要求。因此，本發明的目的在於提供一種由單晶矽構成並滿足這些要求的半導體晶圓。
本發明目的是經由下述實現的： 一種具有前側、後側、中部和周邊的由單晶矽構成的半導體晶圓，其包含 一Nv區域，從所述中部延伸至所述周邊； 一剝蝕區域，從所述前側延伸至所述半導體晶圓內部不少於20微米深度處，其中，經由鉑擴散和DLTS測定的剝蝕區域內空位密度不超過1 x 10 13空位／立方公分； 一氧濃度，不小於4.5 x 10 17原子／立方公分且不大於5.5 x 10 17原子／立方公分； 一所述半導體內部的區域，其與所述剝蝕區域相鄰且具有能夠經由熱處理而形成峰值密度不小於6.0 x 10 9／立方公分的BMD的核，其中，所述熱處理包括在4小時時間內加熱所述半導體晶圓至800°C，及在16小時內加熱至1000°C。
所述剝蝕區域是沒有BMD的半導體晶圓的晶格區域，在該區域中，不能藉由熱處理產生BMD。
所述剝蝕區域從所述半導體晶圓的前側延伸到半導體晶圓的內部，深度不小於15微米，較佳深度不小於20微米。如果所述剝蝕區具有較小的深度，則由於出現漏電流而導致NAND記憶元件的功能受損。
所述由單晶矽構成的半導體晶圓在半導體晶圓的內部具有與剝蝕區域相鄰的區域，其含有經由熱處理可以發展成BMD的核。BMD作為雜質的能量吸收器（收集器）。該熱處理包含在4小時內將所述由單晶矽構成的半導體晶圓加熱至800°C，隨後在16小時內將所述半導體晶圓加熱至1000°C，或者進行具有相當的熱預算的熱處理。所述熱處理較佳在由10體積份的氮和1體積份的氧組成的氣氛中進行。
在所述熱處理後，所述由單晶矽構成的半導體晶圓的BMD的峰值密度為不小於5.0 x 10 9／立方公分，較佳不小於8.5 x 10 9／立方公分。所述BMD的峰值密度較佳距離所述半導體晶圓的前側不超過100 微米。所述前側是用於形成電子元件結構的由單晶矽構成的半導體晶圓的表面。
距離所述半導體晶圓的前側9微米至340微米的BMD的密度的徑向分佈是相對均勻的，該BMD的尺寸的徑向分佈也是均勻的。比例D BMDmax／D BMDmin較佳不大於1.4。D BMDmax是所述半導體晶圓的中部和周邊之間BMD的最大密度，D BMDmin是所述BMD的最小密度。相距所述半導體晶圓前側之距離為9微米至340微米的BMD的尺寸較佳為55奈米至75奈米，並且是指BMD相應最大尺寸的長度。比例S BMDlarge／S BMDsmall較佳不大於1.3。S BMDlarge是指所述由單晶矽構成的半導體晶圓的中部和周邊之間最大的BMD，S BMDsmall是指最小的BMD。
所提及的漏電流的發生與八面體氧析出物相關聯。它們特別是在單晶冷卻期間形成的，並通常直徑為5奈米至15奈米。這些缺陷可以發展成更大的BMD。為了保持剝蝕區域不含BMD，需要經由適當的RTA處理來消除這種類型的氧析出物。
所述由單晶矽構成的半導體晶圓具有深度不小於15微米，較佳不小於20微米的剝蝕區域，其中，經由鉑擴散和DLTS（深能級瞬態光譜）測定的空位密度不大於1 x 10 13空位／立方公分，較佳不大於7 x 10 13空位／立方公分。空位的存在促進了八面體氧析出物的形成，因此，剝蝕區域的空位密度應該較低。
所述由矽構成的半導體晶圓的氧濃度不小於4.5 x 10 17原子／立方公分且不大於5.5 x 10 17原子／立方公分。如果氧的濃度太低，則可以在半導體晶圓內部區域中生成的BMD的密度不足，因而BMD不能有效地作為收集器。如果氧的濃度太高，則不能在令人滿意的程度上消除八面體氧析出物，並且不能令人滿意地防止其新的形成。
特別是，在本發明的半導體晶圓的前側產生的柵極氧化物具有高的耐擊穿性（GOI，柵極氧化物完整性）。根據GOI測試（充電至擊穿測試），擊穿電荷分佈Q db高達0.1庫侖／平方公分（C/cm 2）的缺陷密度DD小於0.1／平方公分。
所述目的還經由製造由單晶矽構成的半導體晶圓的方法來實現，其按序包括以下步驟： 經由CZ法生長矽單晶； 從所述單晶中分離出至少一個由單晶矽構成的半導體晶圓，其中，所述半導體晶圓的氧濃度不小於4.5 x 10 17原子／立方公分和不大於5.5 x 10 17原子／立方公分，並且完全由Nv區域組成； 在不小於20秒且不大於40秒的時間內，在不小於1285°C且不大於1295°C的第一溫度範圍內的溫度下，在含有氬氣和氧氣的氣氛中，對所述由單晶矽構成的半導體晶圓進行第一RTA處理； 從所述半導體晶圓的前側化學去除氧化物層； 在不小於15秒且不大於30秒的時間內，在不低於1160°C且不大於1185°C的第二溫度範圍內的溫度下，在含有氬氣和氨氣的氣氛中，以及在不小於20秒且不大於40秒的時間內，在不低於1150°C且不大於1175°C的第三溫度範圍內的溫度下，在惰性氣氛中對所述由單晶矽構成的半導體晶圓進行第二RTA處理。
根據本發明的由單晶矽構成的半導體晶圓的製造包括經由CZ方法生長單晶，並進一步處理以得到半導體晶圓。所述進一步的處理較佳包括經由精研和／或研磨對從所述單晶分離開的半導體晶圓進行機械加工，經由在SC1溶液、SC2溶液和臭氧中對所述半導體晶圓進行酸洗和預清洗來去除靠近表面的損壞的晶區。經由進一步處理從所述單晶獲得的所述由單晶矽構成的半導體晶圓在每種情況下都按照所給出的順序進行第一和第二RTA處理，在第二RTA處理期間氣氛的組成會加以改變。
在所述單晶生長期間，較佳對熔體施加磁場，特別佳係施加水平磁場或CUSP磁場。調節拉製速度V與界面處的軸向溫度梯度G的比率V／G，以使得經由進一步處理所述單晶所獲得的由單晶矽構成的半導體晶圓完全由Nv區域組成。對於所述由單晶矽構成的半導體晶圓能夠在內部區域形成高濃度BMD的能力以及從所述半導體晶圓的中部到周邊的BMD密度徑向分佈特別均勻的特性，對Nv區域的限制具有有利影響。
如果設想製造的半導體晶圓的直徑為300毫米，則所述單晶生長期間的拉製速度V較佳不小於0.5毫米／分鐘。
所述單晶較佳在氬氣氛下，或者特別佳在含有氬氣和氫氣的氣氛中生長。氫氣的分壓較佳小於40帕（Pa）。
所述由單晶獲得的由單晶矽構成的半導體晶圓的氧濃度不小於4.5 x 10 17原子／立方公分且不大於5.5 x 10 17原子／立方公分（新的ASTM）。眾所周知，單晶中的氧濃度可以在其製造過程中設定，例如經由調節坩堝和／或單晶的旋轉速度，和／或經由調節壓力和／或形成所述單晶在其中生長的氣氛的氣體的流速，和／或經由調節施加到熔體上的磁場的磁場強度。
第一RTA處理包括將所述由單晶矽構成的半導體晶圓快速加熱至不低於1285°C且不高於1295°C的溫度範圍內的一個溫度，並且保持所述半導體晶圓在該溫度範圍內的時間不少於20秒和不超過40秒。所述保持溫度和保持時間應分別不小於1285°C和不小於20秒，從而有效消除八面體氧析出物。然而，它們也應該分別不超過1295°C和不超過40秒，因為否則可能特別會有觸發滑脫位錯的風險。第一RTA處理在含有氬氣和氧氣的氣氛中進行。氧的比例較佳不超過3體積%。特別佳氧的比例不低於0.5體積%和不超過3體積%。
在第一RTA處理期間，在經處理的半導體晶圓的表面上會形成熱氧化物，其在所述第一RTA處理之後經由化學方法去除。為此，所述由單晶矽構成的半導體晶圓較佳先用HF水溶液處理，然後用SC1溶液，最後用SC2溶液處理。所述HF溶液較佳含有0.5重量%的HF，所述SC1溶液較佳含有5體積份的水、1體積份的濃度27重量%的氫氧化銨的水溶液、和1體積份的濃度30重量%的過氧化氫水溶液，所述SC2溶液較佳含有6體積份的水、1體積份的30重量%濃度的過氧化氫水溶液和1體積份的37重量%濃度的氯化氫水溶液。
第二RTA處理包括將所述由單晶矽構成的半導體晶圓在含有氬氣和氨氣，較佳由氬氣和氨氣組成的氣氛中快速加熱到不低於1160°C且不高於1185°C的溫度範圍內的一個溫度，並保持該半導體晶圓在該溫度範圍內不少於15秒且不超過30秒。體積比Ar：NH 3較佳為不小於10：10且不大於10：5，特別佳為10：8。通過RTA爐的氣體混合物的流速較佳不小於2 slm且不大於5 slm。在含有氬氣和氨氣的氣氛中進行所述RTA處理後，將所述由單晶矽構成的半導體晶圓在惰性氣氛中在不低於1150°C且不超過1175°C的溫度下進一步處理不少於20秒且不超過40秒。改變所述氣氛的組成，並在相同的溫度下繼續半導體晶圓的RTA處理。作為替代，較佳首先將所述半導體晶圓冷卻至不低於600°C，用氮氣沖洗RTA爐直到其不含氨氣，隨後在惰性氣氛中將半導體晶圓加熱至不低於1150°C且不大於1175°C的溫度範圍內的目標溫度。所述惰性氣氛較佳由氬氣組成。在所述惰性氣氛中對所述半導體晶圓的進一步處理是特別重要的，因為它可以充分降低剝蝕區域中的空位密度，從而防止在其中新形成氧析出物。
在第一和第二RTA處理過程中對所述由單晶矽構成的半導體晶圓的快速加熱較佳以不小於15 °C／秒，特別佳不小於25 °C／秒的升溫速率從600°C升溫至目標溫度。在第一RTA處理之後和第二RTA處理之後的冷卻較佳以不低於25 °C／秒的冷卻速率進行，至少直至達到600°C。在距離目標溫度不超過100°C的溫度下的升溫速率和冷卻速率較佳要比在更遠的溫度下的升溫速率和冷卻速率低。
在第二RTA處理之後，對所述由單晶矽構成的半導體晶圓進行拋光，較佳經由DSP（雙面拋光），即同時拋光上側面和下側面，隨後拋光所述半導體晶圓中的取向凹口並拋光所述半導體晶圓的邊緣。所述上側面區域，所述半導體晶圓的前側，通常用於電子元件的形成，為此，特別較佳經由CMP（化學機械拋光）對所述前側進行最終拋光。隨後，較佳最後清潔和乾燥所述拋光的半導體晶圓。
經由上述方法製造的由單晶矽構成的半導體晶圓，即使在提供相對較小的熱預算的條件下，也特別適用於製造具有NAND邏輯的電子元件。這種適用性的先決條件是相對深的剝蝕區域、在半導體晶圓上產生的柵極氧化物的高耐電擊性、和在半導體晶圓的內部區域形成高密度BMD的能力，儘管氧濃度相對較低和儘管提供的用於產生BMD的熱預算相對較小。
將水平磁場施加到熔體上，經由CZ方法製造單晶矽，並進一步處理以得到由單晶矽構成的直徑為300毫米具有拋光表面的半導體晶圓。對所述半導體晶圓的一部分進行根據本發明的RTA處理。以其中間隙氧的濃度為函數，將這些從中部到周邊由Nv區域組成的半導體晶圓分成三組（低Oi、中等Oi和高Oi）。所述氧的濃度為4.5 x10 17原子／立方公分至5 x10 17原子／立方公分（l Oi），或從大於5 x10 17原子／立方公分至5.25 x10 17原子／立方公分（m O i），或從大於5.25 x10 17原子／立方公分至5.5 x10 17原子／立方公分（h Oi）。
所述三組半導體晶圓具有八面體氧析出物。其典型代表可見於圖1中，其顯示了一個明場透射電子顯微照片。
在第一RTA處理過程中，在RTA爐中將所述半導體晶圓在600°C至750°C的溫度範圍內以75°C／秒的速率加熱，在750°C至1200°C的溫度範圍內以50至75°C／秒的速率加熱，和在高於1200°C至目標溫度1290°C的溫度範圍內以25 °C／秒的速率加熱，保持在目標溫度下30秒。然後將該半導體晶圓在目標溫度至高於1200°C的溫度範圍內以25 °C／秒的速率快速冷卻，在1200°C至高於900°C的溫度範圍內以35°C／秒的速率快速冷卻，和在900°C 至600°C的溫度範圍以30 °C／秒的速率快速冷卻。所述RTA爐中的氣氛由氬氣和氧氣的混合物組成，氧氣體積比例為1％。
在第一RTA處理之後，對所述半導體晶圓進行化學處理，其包括從相應的前側去除在第一RTA處理過程中已經形成的氧層。化學處理由以下組成：用HF水溶液處理所述半導體晶圓，隨後用SC1溶液處理所述半導體晶圓，和最後用SC2溶液處理所述半導體晶圓。
然後用水沖洗所述半導體晶圓，乾燥並遞送至第二RTA處理。
在第二RTA處理過程中，將所述半導體晶圓在600°C至目標溫度1175°C的溫度範圍內以75°C／秒的速率加熱，並在目標溫度下保持20秒。所述RTA爐中的氣氛由體積比Ar：NH 3為13.5：10的氬氣和氨氣的混合物組成，直到這段時間結束。然後將氣氛變成氬氣。首先將所述半導體晶圓冷卻至600°C並在該溫度下保持40秒，在此期間，用氮氣沖洗所述RTA爐。然後將所述半導體晶圓在氬氣氣氛中加熱到目標溫度1160°C，保持在該目標溫度下30秒，然後迅速冷卻。在600°C至750°C的溫度範圍內，升溫速率為75°C／秒，在高於750°C至1100°C的溫度範圍內，升溫速率為50至75°C／秒，和在高於1100°C至目標溫度1160°C的溫度範圍內，升溫速率為75°C／秒。在目標溫度1160°C至高於1100°C的溫度範圍內，降溫速率為25°C／秒，在1100°C至高於900°C的溫度範圍內，降溫速率為35°C／秒，和在900°C至600°C的溫度範圍，降溫速率為30°C／秒。
在第二RTA處理之後，經由DSP對所述由單晶矽構成的半導體晶圓進行拋光，利用CMP對邊緣拋光和對前側拋光，最後進行清洗和乾燥。
對於這些半導體晶圓的一部分，經由鉑擴散和DLTS測定空位的深度分佈，對於另一部分，測定柵極氧化物的耐擊穿性，對於另一部分，測定在熱處理過程中在內部區域形成BMD的能力。
為了確定空位的深度分佈，從待檢查的半導體晶圓上切下試樣，在該半導體晶圓背面的試樣的那一側沉積鉑。試樣的面積為25毫米 x 12毫米，將其在氮氣氣氛中於1小時內加熱至730°C，以將鉑擴散到試樣中。隨後研磨和拋光試樣的前側以產生具有0.2°至1.3°的斜角的斜面。所述斜角確定了深度x空位深度分佈的解析度。首先將試樣浸入丙酮中，然後浸入到稀氫氟酸（DHF）中以進行清洗。為了產生肖特基（Schotty）二極體，在所述斜面的表面上沉積由鈦構成的直徑為1.4毫米、厚度為100奈米的圓形觸點，並在後側沉積由銦鎵構成的歐姆接觸。
為了藉由DLTS測定取代鉑的濃度c Pt，在下述設備條件下使用了DL 8000型光譜儀：反向偏壓U R= 5伏特（V）；脈衝電壓U P= 0.01伏特；脈衝寬度t p= 100微秒，瞬變記錄時間視窗（週期寬度）T w= 5毫秒。評估了可歸屬於能級E v= 0.33電子伏特（eV）的DLTS峰。以這種方式確定作為深度x的函數的濃度c Pt(x)根據下述公式轉換成空位濃度c v(x)：
為了測定柵極氧化物的耐擊穿性，為待測量的半導體晶圓的前側提供了具有由多晶矽構成的電極的800 MOS電容器，使用階梯式電流增加對所述電容器進行了GOI測試（充電至擊穿測試），並測定了擊穿電荷分佈Q db（擊穿電荷密度分佈）。所述電容器的柵極氧化物的厚度為25奈米，面積為8平方奈米。
為了確定在內部區域中形成BMD的能力（BMD測試），首先將半導體晶圓在由氧和氮以體積比O 2：N 2為 1：10的混合物所構成的氣氛中在800 °C下熱處理4小時，然後，在1000°C的溫度下處理16小時。
然後，經由IR-LST（紅外光散射層析成像）檢查所述半導體晶圓。為了確定剝蝕區域的深度、BMD的徑向密度分佈和徑向尺寸分佈，提供了來自匈牙利製造商Semilab Co. Ltd.的分析工具模型LST-300A。
圖2顯示了作為深度d c的函數的空位密度Cv的代表性結果，所述密度由鉑擴散和DLTS測定。從半導體晶圓的前側至內部，測量了根據本發明的半導體晶圓的中部的深度分佈。為了進行比較，圖3示出了不是根據本發明的半導體晶圓的相應深度分佈，因為在其製造過程中省略了在第二RTA處理期間在惰性氣氛中的進一步處理，因此在剝蝕區域中的空位密度過高。
圖4顯示了對於根據本發明的半導體晶圓的實施例，測定柵極氧化物的耐擊穿性的代表性測試結果。作為Q db的函數繪製了缺陷密度DD，其中，Nf是故障電容器的數量，Nt是存在的電容器的數量，Ag是由二氧化矽構成的柵極氧化物的面積，缺陷密度定義如下：
為了比較，圖5示出了不是根據本發明的半導體晶圓的柵極氧化物的耐擊穿性的相應描述，因為在其製造過程中，第一RTA處理中的溫度為1250°C，因此太低，且該處理的持續時間係被選擇為15秒，因此太短。
圖6示出了不是根據本發明的半導體晶圓的柵極氧化物的耐擊穿性的另一個相應描述，因為在其製造過程中，第一RTA處理的溫度為1250°C，因此太低。所述第一RTA處理的持續時間為30秒。因此，只要第一RTA處理的溫度選擇得太低，延長第一RTA處理的時間就不會導致改進的結果。
圖7表示了在GOI測試中失敗的電容器在其上的位置的卡，其結果示於圖5中，導入的Q db不超過0.1庫侖／平方公分。相對於其與所述半導體晶圓的中部的距離p c，繪出了所述電容器的位置。這些電容器沒有例外地都靠近所述半導體晶圓的中部和周邊，因此是在具有相對高的空位密度的區域中。
圖8表示相應於圖7的卡，並涉及不是根據本發明的半導體晶圓，圖 6也與其有關。只要將第一RTA處理的溫度選擇為1250°C，因此太低，則將第一RTA處理時間延長至30秒也幾乎不會改善電容器的失敗。
圖9表示相應於圖7和圖8的卡，並涉及根據本發明的半導體晶圓，圖4也與其有關。該半導體晶圓的製造包括在1290°C下進行第一RTA處理30秒。電容器的低故障表明可以有效地消除氧析出物。
對於一個代表性實施例，圖10示出根據本發明的半導體晶圓的剝蝕區域的深度作為半徑r的函數，其中在上述BMD測試過程中已經測定了所述深度分佈。該曲線（圖10）示出了在距離所述半導體晶圓的前側的相應徑向位置處所發現的第一BMD的距離DZ。
圖11是對應於圖10的描述。實施例（實線）和比較實施例（點線和虛線）在每種情況下顯示了作為半徑r的函數的剝蝕區域的深度。所述實施例屬於根據本發明製造的半導體晶圓；比較實施例屬於不是根據本發明製造的半導體晶圓。生產過程中唯一的區別在於第一RTA處理的目標溫度是1290°C（實施例）或1250°C（比較實施例）。
對於一個代表性實施例，圖12示出了根據本發明的半導體晶圓的BMD密度作為半徑r的函數，其中，在上述BMD測試的過程中已經測定了所述密度的分佈。D BMDs表示在距離半導體晶圓的前側9微米至340微米處的半導體晶圓的內部區域所發現的BMD密度的平均值。圖13示出了作為該半導體晶圓的半徑r的函數的該半導體晶圓的BMD的尺寸。S BMDs表示在所述半導體晶圓的內部區域所發現的BMD的尺寸的平均值。
對於一個代表性實施例，圖14、圖15和圖16示出了距離所述前側深度超過約300微米的BMD的密度的深度分佈，其中，在上述BMD測試的過程中已經測定了所述深度分佈。此3個圖示出了作為距所述半導體晶圓的前側距離的函數的根據本發明的半導體晶圓的BMD的密度，其中，d c是在半導體晶圓中部內的距離（圖14），d r/2是在半徑為75毫米的半導體晶圓上的所述位置處的距離（圖15），和d r=140是在半徑為140毫米的半導體晶圓上的所述位置處的距離（圖16）。
無
下面將藉助實施例並參考附圖來說明本發明。 圖1顯示了八面體氧析出物的透射電子顯微照片。 圖2顯示了對於根據本發明的半導體晶圓的實施例，作為深度d c函數的空位密度Cv。 圖3顯示了對於不是根據本發明的半導體晶圓的實施例，作為深度d c函數的空位密度Cv。 圖4顯示了對於根據本發明的半導體晶圓的實施例，測定柵極氧化物的耐擊穿性的代表性測試結果。 圖5和圖6顯示了對於不是根據本發明的半導體晶圓的實施例，測定柵極氧化物的耐擊穿性的測試結果。 圖7和圖8顯示了對於不是根據本發明的半導體晶圓的實施例，故障電容器的位置。 圖9顯示了對於根據本發明的半導體晶圓的實施例，故障電容器的位置。 圖10和圖11顯示了對於根據本發明的半導體晶圓的實施例和對於不是根據本發明的半導體晶圓的實施例，作為半徑的函數的剝蝕區域的深度。 圖12顯示了對於根據本發明的半導體晶圓的實施例，作為半徑的函數的在相對於前側的特定深度處的BMD密度。 圖13顯示了作為圖12所示的BMD的半徑的函數的BMD的尺寸。 圖14、圖15和圖16顯示了對於根據本發明的半導體晶圓的實施例，從前側向下到超過約300微米的深度處，BMD的密度的深度分佈。

Claims (9)

  1. 一種具有前側、後側、中部和周邊的由單晶矽構成的半導體晶圓，其包含: 一Nv區域，從所述中部延伸至所述周邊； 一剝蝕區域，從所述前側延伸至所述半導體晶圓內部不少於20微米深度處，其中，經由鉑擴散和DLTS測定的剝蝕區域內的空位密度不超過1 x 10 13空位╱立方公分； 一氧濃度，不小於4.5 x 10 17原子╱立方公分 且不大於5.5 x 10 17原子╱立方公分； 一所述半導體晶圓內部的區域，其與所述剝蝕區域相鄰且具有能夠經由熱處理而形成峰值密度不小於5.5 x 10 9╱立方公分的BMD的核，其中，所述熱處理包括在4小時內加熱所述半導體晶圓至800°C的溫度，及在16小時內加熱至1000°C的溫度。
  2. 如請求項1所述的半導體晶圓，其中所述BMD的峰值密度是在距所述半導體晶圓的前側不超過100微米的距離處。
  3. 如請求項1或2所述的半導體晶圓，其中從所述半導體晶圓的中部至周邊距離所述半導體晶圓的前側9微米至340微米的BMD的密度平均值滿足以下條件：比例D BMDmax╱D BMDmin不大於1.4，其中D BMDmax是BMD的最大密度，而D BMDmin是BMD的最小密度。
  4. 如請求項1或2所述的半導體晶圓，其中從所述半導體晶圓的中部至周邊距離所述半導體晶圓的前側9微米至340微米的BMD的尺寸滿足以下條件：比例S BMDlarge╱S BMDsmall不大於1.3，其中S BMDlarge是最大的BMD 和S BMDsmall是最小的BMD。
  5. 一種製造由單晶矽構成的半導體晶圓的方法，其按序包括以下步驟： 經由CZ法生長一單晶矽； 從所述單晶中分離出至少一個由單晶矽構成的半導體晶圓，其中，所述半導體晶圓的氧濃度不小於4.5 x 10 17原子╱立方公分和不大於5.5 x 10 17原子╱立方公分，並且完全由Nv區域組成； 在不小於20秒且不大於40秒的時間內，在不小於1285°C且不大於1295°C的第一溫度範圍內的溫度下，在含有氬氣和氧氣的氣氛中，對所述由單晶矽構成的半導體晶圓進行第一RTA處理； 化學處理所述半導體晶圓，其包括從所述半導體晶圓的前側化學去除氧化物層； 在不小於15秒且不大於30秒的時間內，在不低於1160°C且不大於1185°C的第二溫度範圍內的溫度下，在含有氬氣和氨氣的氣氛中，以及在不小於20秒且不大於40秒的時間內，在不低於1150°C且不大於1175°C的第三溫度範圍內的溫度下，在惰性氣氛中，對所述由單晶矽構成的半導體晶圓進行第二RTA處理。
  6. 如請求項5所述的方法，其中，所述單晶的生長是在含有氬氣和氫氣的氣氛下實施的。
  7. 如請求項5或6所述的方法，其中，在不小於0.5毫米╱分鐘的拉製速度下生長單晶，且所述單晶的直徑至少為300毫米。
  8. 如請求項5或6所述方法，其中，在所述第三溫度範圍內的RTA處理是在氬氣氛下進行的。
  9. 如請求項5或6的方法，其中，所述由單晶矽構成的半導體晶圓的熱處理在所述第三溫度範圍內的RTA處理之後進行，且將所述半導體晶圓加熱至800 °C在4小時內實施，和將所述半導體晶圓加熱至1000 °C在16小時內實施。
TW106143596A 2016-12-15 2017-12-12 由單晶矽構成的半導體晶圓和製造由單晶矽構成的半導體晶圓的方法 TWI649466B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102016225138.4A DE102016225138A1 (de) 2016-12-15 2016-12-15 Halbleiterscheibe aus einkristallinem Silizium und Verfahren zur Herstellung einer Halbleiterscheibe aus einkristallinem Silizium
??102016225138.4 2016-12-15

Publications (2)

Publication Number Publication Date
TW201839190A TW201839190A (zh) 2018-11-01
TWI649466B true TWI649466B (zh) 2019-02-01

Family

ID=61074458

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106143596A TWI649466B (zh) 2016-12-15 2017-12-12 由單晶矽構成的半導體晶圓和製造由單晶矽構成的半導體晶圓的方法

Country Status (8)

Country Link
US (1) US10961640B2 (zh)
EP (1) EP3555348B1 (zh)
JP (1) JP6821809B2 (zh)
KR (1) KR102223709B1 (zh)
CN (1) CN110062824B (zh)
DE (1) DE102016225138A1 (zh)
TW (1) TWI649466B (zh)
WO (1) WO2018108735A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7078496B2 (ja) * 2018-08-30 2022-05-31 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの製造方法
KR20210151814A (ko) * 2019-04-16 2021-12-14 신에쯔 한도타이 가부시키가이샤 실리콘 단결정 웨이퍼의 제조방법 및 실리콘 단결정 웨이퍼
EP3929334A1 (de) 2020-06-23 2021-12-29 Siltronic AG Verfahren zur herstellung von halbleiterscheiben
EP4151782B1 (de) * 2021-09-16 2024-02-21 Siltronic AG Verfahren zur herstellung einer halbleiterscheibe aus einkristallinem silizium und halbleiterscheibe aus einkristallinem silizium

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201617487A (zh) * 2014-09-24 2016-05-16 勝高股份有限公司 硅單晶的製造方法及製造系統
TW201639036A (zh) * 2015-02-19 2016-11-01 Shinetsu Handotai Kk 矽晶圓的製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6503594B2 (en) * 1997-02-13 2003-01-07 Samsung Electronics Co., Ltd. Silicon wafers having controlled distribution of defects and slip
US5994761A (en) * 1997-02-26 1999-11-30 Memc Electronic Materials Spa Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
TW508378B (en) * 1998-03-09 2002-11-01 Shinetsu Handotai Kk A method for producing a silicon single crystal wafer and a silicon single crystal wafer
US6743495B2 (en) * 2001-03-30 2004-06-01 Memc Electronic Materials, Inc. Thermal annealing process for producing silicon wafers with improved surface characteristics
KR100745312B1 (ko) * 2001-04-10 2007-08-01 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 고저항율의 초크랄스키 실리콘 내의 열적 도너 형성의 제어
EP1879224A3 (en) * 2002-04-10 2008-10-29 MEMC Electronic Materials, Inc. Process for controlling denuded zone depth in an ideal oxygen precipitating silicon wafer
JP4670224B2 (ja) * 2003-04-01 2011-04-13 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法
JP5072460B2 (ja) * 2006-09-20 2012-11-14 ジルトロニック アクチエンゲゼルシャフト 半導体用シリコンウエハ、およびその製造方法
JP5167654B2 (ja) 2007-02-26 2013-03-21 信越半導体株式会社 シリコン単結晶ウエーハの製造方法
KR20100036155A (ko) * 2008-09-29 2010-04-07 매그나칩 반도체 유한회사 실리콘 웨이퍼 및 그의 제조방법
JP5578172B2 (ja) * 2009-04-13 2014-08-27 信越半導体株式会社 アニールウエーハの製造方法およびデバイスの製造方法
KR101231412B1 (ko) * 2009-12-29 2013-02-07 실트로닉 아게 실리콘 웨이퍼 및 그 제조 방법
JP5621791B2 (ja) * 2012-01-11 2014-11-12 信越半導体株式会社 シリコン単結晶ウェーハの製造方法及び電子デバイス
DE102012214085B4 (de) * 2012-08-08 2016-07-07 Siltronic Ag Halbleiterscheibe aus einkristallinem Silizium und Verfahren zu deren Herstellung
JP6115651B2 (ja) * 2014-01-14 2017-04-19 株式会社Sumco シリコンウェーハの製造方法
US11111602B2 (en) * 2014-07-31 2021-09-07 Globalwafers Co., Ltd. Nitrogen doped and vacancy dominated silicon ingot and thermally treated wafer formed therefrom having radially uniformly distributed oxygen precipitation density and size

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201617487A (zh) * 2014-09-24 2016-05-16 勝高股份有限公司 硅單晶的製造方法及製造系統
TW201639036A (zh) * 2015-02-19 2016-11-01 Shinetsu Handotai Kk 矽晶圓的製造方法

Also Published As

Publication number Publication date
KR20190084298A (ko) 2019-07-16
JP2020502028A (ja) 2020-01-23
US10961640B2 (en) 2021-03-30
CN110062824A (zh) 2019-07-26
EP3555348B1 (de) 2021-02-03
WO2018108735A1 (de) 2018-06-21
TW201839190A (zh) 2018-11-01
US20200240039A1 (en) 2020-07-30
CN110062824B (zh) 2021-07-06
JP6821809B2 (ja) 2021-01-27
EP3555348A1 (de) 2019-10-23
KR102223709B1 (ko) 2021-03-05
DE102016225138A1 (de) 2018-06-21

Similar Documents

Publication Publication Date Title
TWI649466B (zh) 由單晶矽構成的半導體晶圓和製造由單晶矽構成的半導體晶圓的方法
TWI539041B (zh) 單晶矽半導體晶圓及其製造方法
JP5238251B2 (ja) シリコンウエハ中の金属汚染低減のための方法
JP4741793B2 (ja) シリコンウェーハ及びその製造方法
EP0948037B1 (en) Method for manufacturing a silicon epitaxial wafer
JP5167654B2 (ja) シリコン単結晶ウエーハの製造方法
JPS6255697B2 (zh)
KR101822479B1 (ko) 실리콘 웨이퍼의 제조 방법
TWI553172B (zh) 由矽構成的半導體晶圓和其製造方法
JP2003055088A (ja) シリコン半導体基板およびその製造方法
KR102478531B1 (ko) 실리콘 웨이퍼 및 그의 제조 방법
JP2010287885A (ja) シリコンウェーハおよびその製造方法
JP3080501B2 (ja) シリコンウェーハの製造方法
JPH1143397A (ja) シリコン単結晶およびその製造方法
JP2007142063A (ja) シリコン単結晶ウエーハ、これを用いたデバイスの製造方法、並びにそのシリコン単結晶ウエーハの製造方法及び評価方法
CN106917143A (zh) 一种改善硅片内部氧沉淀及获得表面洁净区的方法
KR101383608B1 (ko) 저온 공정에서 근접 게터링 능력을 갖는 실리콘 웨이퍼 및 그 제조 방법
Jones et al. Transient enhanced diffusion in low energy arsenic implanted silicon
JPH1067598A (ja) 半導体シリコンウェーハ及びその製造方法