JP5621791B2 - シリコン単結晶ウェーハの製造方法及び電子デバイス - Google Patents

シリコン単結晶ウェーハの製造方法及び電子デバイス Download PDF

Info

Publication number
JP5621791B2
JP5621791B2 JP2012003509A JP2012003509A JP5621791B2 JP 5621791 B2 JP5621791 B2 JP 5621791B2 JP 2012003509 A JP2012003509 A JP 2012003509A JP 2012003509 A JP2012003509 A JP 2012003509A JP 5621791 B2 JP5621791 B2 JP 5621791B2
Authority
JP
Japan
Prior art keywords
heat treatment
oxygen
single crystal
silicon single
crystal wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012003509A
Other languages
English (en)
Other versions
JP2013143504A (ja
Inventor
鉄也 岡
鉄也 岡
江原 幸治
幸治 江原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2012003509A priority Critical patent/JP5621791B2/ja
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to CN201280066709.0A priority patent/CN104040702B/zh
Priority to DE112012005509.8T priority patent/DE112012005509B4/de
Priority to PCT/JP2012/008002 priority patent/WO2013105179A1/ja
Priority to KR1020147019083A priority patent/KR101973017B1/ko
Priority to US14/367,206 priority patent/US9252025B2/en
Priority to TW102101161A priority patent/TWI527121B/zh
Publication of JP2013143504A publication Critical patent/JP2013143504A/ja
Application granted granted Critical
Publication of JP5621791B2 publication Critical patent/JP5621791B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Ceramic Engineering (AREA)

Description

本発明は、撮像素子用デバイスあるいはメモリデバイスの作製に好適なシリコン単結晶ウェーハの製造方法及びそれを用いた電子デバイスに関する。
半導体デバイスに用いられるシリコン単結晶ウェーハは、一般的にはチョクラルスキー法(以下[CZ法]という)で育成されたシリコン単結晶インゴットから切り出されて、研磨等の工程を経て製造される。このシリコン単結晶ウェーハに求められる要求項目は、表層の無欠陥層(Denuded Zone:以下[DZ層]という)の形成、機械的強度に影響する固溶酸素濃度の制御、及びデバイス工程で取り込まれた金属汚染元素をウェーハ表層部から取り除く(ゲッタリングという)ために、ウェーハ内部に形成される酸素析出物(Bulk Micro Defect:以下[BMD]という)の制御である。
一般的なシリコン単結晶ウェーハには、CZ法でシリコン単結晶を育成する段階で結晶中に生じたCOP(Crystal Originated Particle)やOSF(Oxidation Induced Stacking Fault)核(OSFの発生原因となる微小欠陥)といったグローイン欠陥が存在している。このため、ウェーハ表層のグローイン欠陥を消滅させて高品質なDZ層を形成する方法として、Ar雰囲気中で高温アニール処理した窒素(N)添加ウェーハ(例えば特許文献1)が提案されている。また、CZ法の育成条件を制御し、COPやOSF核といったグローイン欠陥が存在しないシリコン単結晶(以下完全結晶という)の育成方法も提案されている(例えば特許文献2)。
その他、シリコン単結晶ウェーハ上にエピタキシャル成長を行い、エピタキシャル層をDZ層として用いる方法がある。
BMDの制御は全てのデバイスにおいて重要であるが、特に固体撮像素子において重要である。その理由は、光電変換素子である固体撮像素子は撮像面に当たった光の強さに応じて電荷を発生させ、光を電気信号に変換している。従って、遮光時すなわち光が全く当たっていない撮像面の電荷量は“ゼロ”であることが望ましい。電荷量は電流として計測され、遮光時の電流すなわち暗電流はできる限り小さいことが望ましい。しかしながら、ウェーハ表層に形成されるフォトダイオード領域に金属汚染やグローイン欠陥があると、半導体の禁制帯中に深い準位を形成する。この結果、光を当てない状態でも欠陥を介して電荷が発生してしまう。これは発生・再結合電流として知られており、暗電流特性劣化すなわち固体撮像素子の電気特性を低下させることになる。
しかしながら、固体撮像素子製作工程で金属汚染が導入されたとしても、デバイス形成領域より深い位置にBMDが形成されていると、BMDが金属汚染元素をウェーハ表層部から取り除く(ゲッタリングする)ため、電気特性の劣化を防止することができる。
ゲッタリングのためには、BMDの総体積(密度×1個当たりのBMDサイズに比例する)が大きいことが望ましく、しかも、デバイス形成領域のなるべく近傍にBMDが形成されている(近接ゲッタリング)ことが望ましい。その理由は、金属等の汚染元素をゲッタリングするためには、熱処理中に汚染元素がゲッターサイトであるBMDの位置まで拡散する必要があるが、近年のデバイス工程の低温化・短時間化に伴い、汚染元素の拡散距離は短くなる傾向にあるためである。
他方、BMDサイズが大きすぎるとBMD自身が転位発生源になり、デバイス製作工程の熱処理でウェーハが変形し、フォトリソ工程でデバイスパターンの合わせ精度が低下して歩留まり低下を招くという悪影響も生じることから、サイズは所定の大きさ以下に抑える必要がある。このようにBMDの密度とサイズは、ある一定の範囲に制御する必要がある。これはメモリーデバイスにおいても同様である。
固体撮像素子に用いられるシリコン単結晶ウェーハには、エピタキシャル成長等の前に酸素析出熱処理を施し、BMDをバルクに形成するイントリンシックゲッタリング法(Intrinsic Gettering:以下「IG法」という)が適用できる。ただし、IG法は高温・長時間の熱処理が必要なため、コスト面や熱処理中に金属汚染が生じやすい、あるいは熱処理によりスリップが生じる懸念がある。このため、近年では、CZ法でシリコン単結晶を育成する段階で炭素(C)をドープした結晶から切り出されたウェーハ上にエピタキシャル層を形成したウェーハが多く採用されている。該ウェーハは、出荷段階ではBMDは形成していないがウェーハ中に炭素が存在しているため、400−800℃といった比較的低温でも酸素析出しやすく、固体撮像素子製作工程の熱処理でもBMDが容易に形成されるという特徴がある。
他方、メモリデバイスの場合、完全結晶から切り出して製作したシリコン単結晶ウェーハが広く採用されている。また、素子分離としてSTI(Shallow Trench Isolation)と呼ばれる極浅溝を形成後、溝内部を酸化膜で埋め込む構造が採用されている。しかし、内部に埋め込んだ酸化膜をアニールで焼きしめる工程で酸化膜の体積変化が発生してSTI周辺に大きな応力が発生し、その結果、STIのコーナー部分から転位が発生しやすいという問題点がある。この応力緩和や転位をピンニングさせるためには、STI底部の近い位置に高密度でしかも急峻なプロファイルのBMDが有効である(特許文献3)。
特開2002−353225号公報 特開平08−330316号公報 US2001/0055689 特開平11−116390号公報 特許第3763629号 特開2010−40587号公報 特開2009−170656号公報 特開2001−203210号公報 特開2003−297839号公報 WO2010/119614
近年、固体撮像素子の微細化、高感度化、低シャッター電圧化が進み、エピタキシャル層の厚さは薄くなる傾向にあり、エピタキシャル層の厚さが5μm以下の場合もある。このようなエピタキシャル層の薄膜化に伴い、次のような新たな問題点が浮上してきた。
エピタキシャル層形成用のシリコン単結晶ウェーハはCZ法で育成したシリコン単結晶から切り出して製作するが、CZ法の引き上げ炉で引き上げられるシリコン単結晶は、シリコン融液表面の温度変動に依存して、酸素、炭素、ドーパント元素(例えばリン(P))の濃度がウェーハ面内で同心円状の濃淡を有することになる。この濃度の濃淡はストリエーションと呼ばれている。
この中で、特に問題となるのは、析出物を形成し、しかも拡散定数の大きな酸素のストリエーションである。酸素のストリエーションがあると、BMD形成熱処理で形成されるBMDは、酸素ストリエーションをテンプレートとして形成されるため、ウェーハ中にBMDの濃淡となって出現する。形成されたBMDは、金属汚染を表層から除去するゲッタリング源として有効であるが、他方で欠陥準位を形成するため暗電流である拡散電流を増加させるという悪影響を及ぼす。エピタキシャル層が厚い場合はBMDとデバイス形成領域の距離が大きいため、拡散電流はあまり問題とならないが、エピタキシャル層が薄くなると、この影響は無視できなくなり問題として顕在化してきた。この問題は、エピタキシャル層の厚さを、1μm程度厚くすると大きく改善することから、固体撮像素子の特性に悪影響を及ぼすBMDは、デバイス形成領域からもっとも近い位置、すなわちDZ層直下に発生したBMDであると考えられている。
他方、デバイス工程の熱処理でウェーハのバルクの酸素がDZ層やエピタキシャル層に拡散し、微小な酸素析出物や酸素ドナーをエピタキシャル層内やDZ層内に形成する場合がある。これらはいずれも酸素ストリエーションをテンプレートとする濃淡となって出現し、エピタキシャル層が薄くなると、デバイス形成領域であるエピタキシャル層の表層まで拡散する酸素量が増加するので、その影響が大きくなる。その結果、エピタキシャル層が薄くなると、これらの影響が顕在化し、固体撮像素子ではストリエーションをテンプレートした縞状の画像ノイズとして出現し、大きな品質の劣化を招く。また、メモリデバイスにおいても、リーク電流の増加やMOS(Metal Oxide Semiconductor)トランジスタの閾値電圧を変化させる等の悪影響を及ぼす。これらのことから、デバイス形成層には微小なBMDや酸素ドナーは存在しないことが望ましく、しかも濃度の濃淡も小さいことが望ましい。
すなわち、ウェーハのバルクからエピタキシャル層やDZ層への酸素の拡散はできる限り小さいことが望ましい。あるいは、ウェーハの酸素ストリーエーションは小さいことが望ましい。
酸素のストリエーションを改善する方法として、CZ法の装置の炉内のヒーター構造を改善し、シリコン融液表面の温度変動を少なくすることにより改善する方法が提案されている(特許文献4)。しかしながら、この方法においてもストリエーションを完全に無くすことはできないため、十分とはいえない。また、酸素がデバイス工程における熱処理中にDZ層やエピタキシャル層に拡散し、微小なBMDや酸素ドナーを形成する場合があるという問題点は依然残っている。
エピタキシャル層が薄くなることにより生じる別の問題点として、COPの消え残りがある。通常、撮像素子用エピタキシャルウェーハの基板として用いるシリコン単結晶ウェーハにはCOPが存在している。例えば特許文献5には、常圧下でエピタキシャル成長させる場合、エピタキシャル層の厚さが2μm以上でないとエピタキシャル層表面にCOPの消え残りが発生すると記載されている。
COPを消滅させる方法として、特許文献6には酸素雰囲気中で1300℃以上1380℃以下でRTA処理する方法が提案されている。
この方法ではCOPは消滅させることができ、かつ表層に酸素を内方拡散させることができるが、RTA処理後の熱処理についての記載がなく、RTA処理で内方拡散した酸素は、その後の熱処理で通常の外方拡散に従い、また、CZ育成段階でシリコン単結晶ウェーハのバルクに取り込まれた酸素も通常どおり表面まで拡散してしまうため、ストリエーションの影響を排除できないばかりでなく、RTA処理で内方拡散した酸素とCZ育成段階でシリコン単結晶ウェーハのバルクに取り込まれた酸素の両者が、デバイス熱処理中にDZ層やエピタキシャル層へ拡散してしまう。これにより、RTA処理していないシリコン単結晶ウェーハよりも多くの酸素がデバイス形成領域に取り込まれてしまい、より多くのドナーや析出物がデバイス形成領域に発生しやすいという問題点がある。
本発明は、上記問題点に鑑みてなされたものであって、デバイス形成領域に近接した良好なゲッタリング層が形成されるシリコン単結晶ウェーハを製造できる方法を提供することを目的とする。
上記目的を達成するために、本発明は、シリコン単結晶ウェーハの製造方法であって、シリコン単結晶ウェーハに対して、急速加熱・急速冷却装置を用いて、酸素含有雰囲気下、第1熱処理温度で1〜60秒保持した後1〜100℃/秒の降温速度で800℃以下まで冷却する第1熱処理を行うことによって、酸素を内方拡散させて前記シリコン単結晶ウェーハの表面近傍に酸素濃度ピーク領域を形成し、その後、第2熱処理を行うことによって、前記シリコン単結晶ウェーハ内の酸素を前記酸素濃度ピーク領域に凝集させることを特徴とするシリコン単結晶ウェーハの製造方法を提供する。
このように第1熱処理でシリコン単結晶ウェーハ表層に酸素を内方拡散させ、第2熱処理を行って、ウェーハ内部の酸素を酸素濃度ピーク領域に凝集させることで、表面近傍に面内均一な酸素濃度の酸素濃度ピーク領域を形成できる。このため、デバイス形成領域に近接した均一なゲッタリング層が形成されるシリコン単結晶ウェーハを製造できる。
このとき、前記第1及び第2熱処理を行うシリコン単結晶ウェーハの酸素濃度を、4×1017atoms/cm(ASTM‘79)以上、16×1017atoms/cm(ASTM‘79)以下とすることが好ましい。
このような酸素濃度のシリコン単結晶ウェーハであれば、第1及び第2熱処理によって十分なピーク濃度の酸素濃度ピーク領域を効率的に形成できる。
このとき、前記第1及び第2熱処理の条件を、予め、前記第1熱処理後のシリコン単結晶ウェーハと、前記第1及び第2熱処理後のシリコン単結晶ウェーハあるいは前記第1及び第2熱処理後に酸素析出物顕在化熱処理を行ったシリコン単結晶ウェーハの酸素濃度プロファイルを測定し、前記第1及び第2熱処理後のシリコン単結晶ウェーハあるいは第1及び第2熱処理後に酸素析出物顕在化熱処理を行ったシリコン単結晶ウェーハの酸素濃度プロファイルの半値幅が、前記第1熱処理後のシリコン単結晶ウェーハの酸素濃度プロファイルの半値幅より小さくなる条件に決定して、該決定した条件で前記第1及び第2熱処理を行うことが好ましい。
このように第1及び第2熱処理の条件を決定して、当該条件で熱処理を行うことで、第1及び第2熱処理によって、ウェーハ表面近傍に面内均一な酸素濃度の酸素濃度ピーク領域を確実に形成することができる。
このとき、前記第1及び第2熱処理の条件を、前記第1及び第2熱処理後のシリコン単結晶ウェーハの表面に酸素析出欠陥が形成されない条件に決定して、該決定した条件で前記第1及び第2熱処理を行うことが好ましい。
このように第1及び第2熱処理の条件を決定して、当該条件で熱処理を行うことで、第1及び第2熱処理によって、ウェーハ表面に欠陥が生じていない、より高品質なシリコン単結晶ウェーハを製造できる。
このとき、前記第1熱処理を、酸素を20%以上含有する雰囲気下、1320℃以上でシリコンの融点以下の第1熱処理温度で行うことが好ましい。
このように第1熱処理を行うことで、ウェーハ表層に酸素を効率的に内方拡散させることができる。
このとき、前記第1熱処理を、酸素を0.01%以上20%未満含有する雰囲気下、1290℃以上でシリコンの融点以下の第1熱処理温度で行うことが好ましい。
このように第1熱処理を行うことで、比較的低い温度でもウェーハ表層に酸素を効率的に内方拡散させることができる。
このとき、前記第2熱処理において、400〜700℃で2〜20時間の析出核形成熱処理を行うことが好ましい。
このような第2熱処理を行うことで、高密度の析出核の形成が効果的に実施できる。
このとき、前記第2熱処理において、前記析出核形成熱処理後、800〜1200℃で1時間以上の析出核成長熱処理を行うことが好ましい。
このような第2熱処理を行うことで、高密度に形成した析出核を成長させて効果的に安定化することができる。
このとき、前記第1及び第2熱処理後に、前記シリコン単結晶ウェーハの表面にエピタキシャル層を形成することが好ましい。
このようにエピタキシャルウェーハを作製することで、エピタキシャル層の直下に高密度の酸素濃度ピーク領域を有し、エピタキシャル層には酸素析出欠陥が形成されないウェーハを製造できる。
また、本発明のシリコン単結晶ウェーハの製造方法で製造したシリコン単結晶ウェーハの前記エピタキシャル層表面に形成されたものであることを特徴とする電子デバイスを提供する。
このような電子デバイスであれば、デバイス形成領域に欠陥を有さず、その直下に良好なゲッタリング層が形成された高品質の電子デバイスとなる。
以上のように、本発明によれば、シリコン単結晶ウェーハの表面近傍に均一で高濃度な酸素濃度ピーク領域を形成することができる。従って、デバイス形成領域に近接した良好なゲッタリング層が形成され、しかもデバイス形成領域に悪影響を及ぼさないものとなる。
(a)RTA処理により酸素を内方拡散させた場合のウェーハの深さと酸素濃度のグラフ、(b)降温後のウェーハの深さと酸素濃度のグラフである。 実施例1、比較例1における、サンプル1(急速加熱・急速冷却熱処理による酸素内方拡散熱処理後)の酸素濃度の深さ方向プロファイルである。 実施例1、比較例1における、サンプル3(急速加熱・急速冷却熱処理、酸素固着熱処理、酸素析出物の顕在化熱処理を実施後)の酸素濃度の深さ方向プロファイルである。 実施例1、比較例1における、サンプル3(急速加熱・急速冷却熱処理、酸素固着熱処理、酸素析出物の顕在化熱処理を実施後)の酸素濃度のピーク高さの酸素固着熱処理温度依存性を示すグラフである。 実施例2、比較例2における、サンプル1(急速加熱・急速冷却熱処理後)の酸素濃度の深さ方向プロファイルである。 実施例2、比較例2における、サンプル3(急速加熱・急速冷却熱処理、酸素固着熱処理、酸素析出物の顕在化熱処理を実施後)の酸素濃度の深さ方向プロファイルである。 実施例2、比較例2における、酸素内方拡散温度が1350℃の場合のサンプル3(急速加熱・急速冷却熱処理、酸素固着熱処理、酸素析出物の顕在化熱処理を実施後)の断面の選択エッチングの結果の観察図である。 実施例2、比較例2における、サンプル3(急速加熱・急速冷却熱処理、酸素固着熱処理、酸素析出物の顕在化熱処理を実施後)の深さ100μmの位置のBMD密度である。 実施例3、比較例3における、サンプル3(急速加熱・急速冷却熱処理、酸素固着熱処理、酸素析出物の顕在化熱処理を実施後)の深さ100μmの位置のBMD密度とRTA温度の関係を示すグラフである。 実施例4、5と比較例4〜6における、サンプル2(エピタキシャル層形成後)の酸素濃度のSIMSプロファイルを示すグラフである。 実施例4、5と比較例4〜6における、サンプル2(エピタキシャル層形成後)に対して追加の熱処理を行った後の酸素濃度プロファイルである。
本発明者らは、ウェーハ表面近傍に高濃度な酸素濃度ピーク領域を形成する方法について鋭意検討した。
まず、酸素含有雰囲気の急速熱処理(RTA:Rapid Thermal Anneal)によりシリコン単結晶ウェーハ内に酸素を導入し、その後様々な温度領域で熱処理を行った後、酸素濃度プロファイルとBMDの評価を実施した。
なお、酸素含有雰囲気のRTA処理により、酸素がウェーハ内に内方拡散することは既に報告されている。例えば特許文献7には、グローイン欠陥であるCOPがバルク全体に存在するシリコン単結晶ウェーハを1100〜1300℃でアニールすることによりCOPを消滅させて、表層にCOPのないDZ層を形成できるが、同時に酸素が表面から外方拡散してしまうため、表層の強度低下を招いてしまうという問題点を解決するために、酸素雰囲気でRTA処理して表層に酸素を導入することにより表層の酸素濃度を高める方法が記載されている。
また、その後の熱処理により酸素は外方拡散して、表層の酸素濃度は再び低下するため、表層20μmまでBMDが存在しないDZ層が形成されると記載されている。この点は特許文献6も同様であり、基本的に酸素は通常の拡散挙動を示している。
これらから明確なように、一般的に熱処理により酸素は外方拡散するため、表層の酸素濃度は低下し、表層にDZ層が形成されるというのが通説となっている。
これに関して本発明者らは、上記酸素濃度プロファイルとBMDの評価の結果、酸素含有雰囲気下のas RTA(RTA処理後)の酸素濃度プロファイルは深さが1μmから3μm程度にピークを持つことを確認した。しかしながら、その後ある温度以下で熱処理した場合に、as RTAの酸素濃度プロファイルより幅が狭くなって、酸素濃度プロファイルが急峻になり、ピーク酸素濃度が高くなる、すなわち見かけ上、ウェーハ内で、濃度の高いピーク位置に酸素が拡散してくるという負の拡散現象を見出し本発明を完成させた。
ここで負の拡散現象について説明する。
酸素含有雰囲気のRTA処理によって、ウェーハ表面から約2μmの深さ位置に1.28×1018/cmのピーク酸素濃度を有するシリコン単結晶ウェーハにした後、600℃で4時間熱処理したサンプルAと800℃で4時間熱処理したサンプルBを準備した。その後、両サンプルを800℃で4時間熱処理後に1000℃で16時間熱処理を実施し、その断面のBMDをエッチングして観察した。同時に、酸素濃度の深さ方向のプロファイルをSIMS(Secondary Ion Mass Spectrometer)で測定した。
その結果、サンプルAでは、深さ2μmの位置に高濃度BMD層が形成されており、しかもそのピーク酸素濃度は4×1018/cmとas RTAより高いピーク濃度を示した。さらに、ピーク酸素濃度分布の半値幅は、as RTAの2.90μmに対して、サンプルAの半値幅は1.45μmと狭くなっていることを見出した。通常の拡散現象では濃度分布がピークを有する物質を熱処理すると、熱処理とともにピーク濃度が減少し、ピークの半値幅は大きくなるが、これとは全く逆の現象である。このことはウェーハ内の酸素が濃度の高い位置(酸素濃度ピーク領域)に凝集してきたことを意味しており、見かけ上、負の拡散現象を示している。
このようにウェーハ内で酸素が濃度の高い位置に凝集するということは、逆に言えばRTA処理で形成されたピーク酸素濃度位置より表面側への酸素拡散が抑制できることを意味している。
他方サンプルBの場合は、as RTAのウェーハで見られた酸素濃度のピークは消滅しており、一般的な酸素の拡散に従った酸素濃度プロファイルとなっていた。また表面から深さ2μmの位置には、BMDは形成されていなかった。
この現象は以下のように考えられる。
600℃の温度における酸素の固溶濃度は、1.5×1014/cmである。他方as RTAのウェーハの酸素ピーク濃度は1.28×1018/cmであり、過飽和度(=ピーク濃度/固溶濃度)は約8500倍となる条件で析出熱処理が実行されたことになる。
酸素析出反応は、
Si+2O+V→SiO+ISi・・・(1)
と考えられている。ここでSi:シリコン、O:酸素、V:空孔、ISi:格子間シリコンである。
上記(1)の反応式及び古典的均一核形成から明確なように、酸素濃度が高い、すなわち過飽和度が高い場合は析出反応速度すなわち析出核形成速度が大きくなる。
析出核(あるいは析出物)が形成されると、この周辺の酸素濃度が低下するため、局所的には周辺の酸素は析出核に向かって拡散し、析出物で消費されて析出核を成長させる。同時に、熱処理中に酸素は表面から外方拡散するため表面の酸素濃度が低下し、酸素は表面に向かって拡散する。析出核の密度が小さい場合は、析出核の成長に寄与する酸素量は相対的に小さく、大部分の酸素は消費されずに、濃度の低い表面に向かって拡散し、表面から放出される。しかしながら過飽和度がある値以上になると、酸素は拡散する前に析出層へと相変化すると考えられる。その結果、高濃度酸素析出層(以下HD−BMD層という)が形成される。これにより、析出物の成長によって消費される酸素量が大きくなり、表面とバルクの外方拡散で生じる濃度差よりも、析出物の成長により生じる析出物周辺の濃度差が大きくなり、酸素は外方拡散しなくなる。あるいは外方拡散が極めて小さくなり、大部分の酸素は析出物に向かって拡散するようになって、酸素は酸素析出物に固着(消費)されるようになる。その結果、ウェーハ内の酸素は濃度のピーク位置、すなわちHD−BMD層に凝集(逆拡散)するようになると考えられる。この現象は、酸素析出のし易さに比例すると考えられる。酸素析出のし易さは、ある熱処理温度における酸素の過飽和度あるいは空孔濃度に比例するため、過飽和度が小さくても空孔濃度が高い場合は同様な効果が生じると考えられる。
以下、本発明について、実施態様の一例として、図を参照しながら詳細に説明するが、本発明はこれに限定されるものではない。
本発明は、シリコン単結晶ウェーハに対して、急速加熱・急速冷却装置を用いて、酸素含有雰囲気下、第1熱処理温度で1〜60秒保持した後1〜100℃/秒の降温速度で800℃以下まで冷却する第1熱処理を行うことによって、酸素を内方拡散させてシリコン単結晶ウェーハの表面近傍に酸素濃度ピーク領域を形成し、その後、第2熱処理を行うことによって、シリコン単結晶ウェーハ内の酸素を前記酸素濃度ピーク領域に凝集させることを特徴とするシリコン単結晶ウェーハの製造方法である。以下、各工程について詳細に説明する。
(a)出発材料
本発明で熱処理を行うシリコン単結晶ウェーハとしては、CZ法又はFZ法で育成されたシリコン単結晶インゴットから作製されたシリコン単結晶ウェーハ又は、該シリコン単結晶ウェーハ上にエピタキシャル層を形成したエピタキシャルウェーハとすることができる。
例えば、CZ法で育成したシリコン単結晶インゴットをスライスしてウェーハとした後に、面取り、ラッピング、エッチング後にウェーハの一方の表面を鏡面研磨した片面ポリッシュドウェーハ(Single Side Polishウェーハ、以下SSPウェーハという)又は、ウェーハの表裏面に対して両面研磨を行った後に一主表面を最終の鏡面研磨した両面研磨ウェーハ(Double Side Polishウェーハ、以下DSPウェーハという)を用いることができる。または、上記製作工程の両面研磨までを行って、最終の鏡面研磨工程を行っていないウェーハ(以下、最終研磨前DSPウェーハという)を用いることもできる。
このとき、本発明で第1及び第2熱処理するシリコン単結晶ウェーハの酸素濃度を、好ましくは、4×1017atoms/cm(ASTM‘79)以上、より好ましくは、8×1017atoms/cm ASTM‘79))以上とし、また、16×1017atoms/cm(ASTM‘79)以下とすることが好ましい。
このような酸素濃度のシリコン単結晶ウェーハであれば、熱処理によってより高濃度の酸素濃度ピーク領域を形成でき、また、表面への欠陥発生も効果的に防止できる。
(b)第1熱処理(酸素内方拡散熱処理工程)
上記のようなシリコン単結晶ウェーハに対して、急速加熱・急速冷却装置を用いて、酸素含有雰囲気下、第1熱処理温度で1〜60秒保持した後1〜100℃/秒の降温速度で800℃以下まで冷却する第1熱処理を行うことによって、酸素を内方拡散させてシリコン単結晶ウェーハの表面近傍に酸素濃度ピーク領域を形成する。
酸素含有雰囲気で急速昇温して1〜60秒熱処理することにより、熱処理中にウェーハ表面から、その熱処理温度における酸素固溶濃度となるように酸素が内方拡散し、表面から深さ方向に酸素の拡散定数に従った単純な減衰プロファイルを有する酸素濃度分布を形成する。その後、1℃/秒以上100℃/秒以下の降温速度で800℃以下まで急速降温させる間に、酸素は表面から外方拡散して表面側の酸素濃度は低下し、その結果、表面から1μm程度の深さ位置に酸素濃度のピークを有するプロファイル(酸素濃度ピーク領域)を形成することができる。ピーク濃度とピーク位置は、熱処理の保持温度、時間、降温速度およびウェーハの酸素濃度で制御することができる。降温速度は、生産性の面から1℃/秒以上で行い、100℃/秒を超えるとスリップが発生する可能性が生じる。
このような第1熱処理について、以下より詳細に説明する。
図1(a)に、高酸素濃度シリコン単結晶ウェーハと低酸素濃度シリコン単結晶ウェーハを用いて、酸素を含有した希ガス雰囲気中で加熱保持し、ウェーハ表面から酸素を内方拡散させた場合の概念図を示す。図1(a)において、実線および点線は、それぞれ低酸素濃度ウェーハと高酸素濃度ウェーハの酸素内方拡散熱処理前の酸素濃度分布であり、1点破線および2点破線は、それぞれ低酸素濃度ウェーハと高酸素濃度ウェーハの第1熱処理温度で保持中に内方拡散する酸素濃度分布を示す。
第1熱処理(酸素の内方拡散熱処理)は、酸素ガスあるいは酸素を含有した希ガス(例えばAr、N)中で1〜60秒保持する。この保持中に、シリコン単結晶ウェーハの表面の酸素濃度が下記(2)式で与えられる固溶濃度Cを維持した状態で、保持温度の酸素の拡散定数に従って酸素が内方拡散する(図1(a)の1点破線および2点破線)。
=9×1022×Exp(−1.52/kT)・・・(2)
ここで、k:ボルツマン定数、T:絶対温度(K)である。
高温になるほど酸素固溶限界濃度は高くなるため、バルク中に拡散する酸素の量は、熱処理温度が高温になるほど増加する。また拡散は、表面の酸素濃度(固溶濃度)とウェーハ(バルク)の酸素濃度差に比例することから、得られる酸素濃度プロファイルは熱処理温度とウェーハの酸素濃度及び熱処理時間の関数となる。
そして、一定時間加熱保持した後、1〜100℃/秒の降温速度で800℃以下まで降温すると、降温中にウェーハ中の酸素は外方拡散により一部が表面から放出される。その結果、図1(b)に示す概念図のように、酸素濃度プロファイルは表層からある深さでピークを持つ形状になる(図1(b)の1点破線および2点破線)。すなわち、酸素濃度ピーク領域が形成される。
1〜100℃/秒と速い降温速度であれば、ウェーハ表面からの酸素の外方拡散による酸素量の低下を小さくできるとともに、より多くの空孔(高濃度)をバルク中に凍結(=注入)させることができるので、酸素析出を促進できるという利点が生じる。
ここで、ピーク濃度とその位置は、第1熱処理温度(酸素内方拡散熱処理温度)、保持時間、ウェーハの酸素濃度、及び降温速度によって制御可能であり、所望のプロファイルになるように適宜、決定することができる。
このような第1熱処理温度(RTA処理温度)としては、例えば1320℃以上であれば、COPを消滅させることができると同時に、グローイン酸素析出物を完全に消滅させることができる(例えば特許文献10参照)。従って、グローイン欠陥のあるウェーハを用いても、第1熱処理によって、その表層にDZ層を形成でき、結晶のコストを下げられるという利点が生じる。
また、第1熱処理を、酸素を20%以上含有する雰囲気下、1320℃以上でシリコンの融点(約1410℃)以下の第1熱処理温度で行うことができる。
従来、酸素を20%以上含有する雰囲気下のRTA処理では、ウェーハに格子間シリコンが注入されるため、酸素析出は抑制され、HD−BMD層は形成されにくくなると考えられていた。しかしながら、本発明者らは、酸素を20%以上含有する雰囲気のRTA処理においても処理温度が1320℃以上になると、その後の酸素析出が促進されるという現象を見出した。この理由は明確ではないが、1320℃以上のRTA処理では空孔が注入されるようになるためと考えられる。このように空孔注入により、その後の析出が促進されると、HD−BMD層がより形成しやすくなり有利である。また、1320℃以上の高温でRTA処理した場合は、9×1017atoms/cm以上のピーク濃度を有する酸素濃度プロファイルを得ることができる。このため、第2熱処理において、例えば最も酸素析出核を形成しやすい400℃〜700℃の温度で熱処理を行うことで、十分な酸素の過飽和度となり、効果的にHD−BMD層を形成できる。
また、第1熱処理を、酸素を0.01%以上20%未満含有する雰囲気下、1290℃以上でシリコンの融点以下の第1熱処理温度で行うこともできる。
酸素濃度が0.01%以上20%未満の希ガス雰囲気(例えばAr)を用いると、酸素100%の場合に比べてより低温である1290℃でも、その後酸素析出が促進されるようになる。すなわち、酸素100%の雰囲気の場合よりも低温のRTA温度で効果的に空孔注入されるため、より低温のRTA温度で100%酸素で高温のRTA温度の場合と同様な酸素析出を得ることができるようになり、プロセスの低温化が実現できる。
なお、本発明で用いる急速加熱・急速冷却装置としては、枚葉式又はバッチ式のRTA装置を用いることができ、市販のRTA装置(例えばマトソン社製、Helios)を用いることができる。
(c)第2熱処理(酸素固着熱処理工程)
第1熱処理の後、第2熱処理を行うことによって、シリコン単結晶ウェーハ内の酸素を酸素濃度ピーク領域に凝集させる。
このように酸素を酸素濃度ピーク領域に凝集させて酸素析出核を形成、成長させることで、ウェーハ表面近傍に高濃度酸素析出層(HD−BMD層)が形成される。
この第2熱処理において、400〜700℃で2〜20時間の析出核形成熱処理を行うことが好ましい。
このような温度、時間で析出核形成熱処理を行うことで、表面近傍の酸素濃度ピークを消滅しないように析出核を形成して、酸素濃度ピーク領域に酸素を効果的に凝集させることができる。
さらに、上記析出核形成熱処理後、800〜1200℃で1時間以上の析出核成長熱処理を行うことが好ましい。
このように、析出核形成熱処理後に、より高温の析出核成長熱処理を行うことで、酸素濃度ピーク領域により効率的に酸素を凝集させることができるため、バルク内に形成した析出核を成長させて安定化させることができる。
この第2熱処理では、市販の縦型熱処理装置あるいは横型熱処理装置を用いて熱処理を行うことができる。雰囲気ガスとしては、O、N、Arあるいはこれらの混合ガス、あるいはHガスのいずれでも良い。
酸素析出現象は、酸素の過飽和度、点欠陥の濃度、CやNといった不純物濃度により決定される極めて複雑な現象であり、前述したHD−BMD層が形成される条件はこれら全ての因子の関数であり、その条件を一意的に決定することは不可能である。特に、点欠陥のうち、空孔は酸素析出物の形成を促進することで知られており、しかも空孔濃度は、RTA処理の雰囲気や温度で大きく異なる。
例えばNH雰囲気のRTA処理では空孔が注入され、しかも注入される空孔濃度は、RTA処理の最高温度が高いほど高くなり、また降温速度が大きいほど高くなる(例えば特許文献8)。逆にO雰囲気のRTA処理では酸素析出を抑制する格子間シリコンが注入されることが報告されている(例えば特許文献9)。
そこで、本発明において、予め、第1熱処理と第2熱処理について、酸素濃度ピーク領域の形成、当該領域への酸素の凝集が生じるような条件を以下のように予備実験で調べることが好ましい。
例えば、酸素濃度を振ったウェーハを準備し、第1熱処理条件(雰囲気ガス、温度、保持時間、降温速度)を変えて熱処理を行ったサンプル1と、サンプル1に行った第1熱処理にさらに、第2熱処理条件(温度と時間)を変えて熱処理を行ったサンプル2を準備する。この場合、第2熱処理は上記した析出核形成熱処理と析出核成長熱処理を2段階で行ってもよいし、さらに別の熱処理を行ってもよい。
また、第1熱処理と第2熱処理が充分でない場合には、酸素の拡散距離が小さすぎて差異が見出し難くなる。この場合は、サンプル2の熱処理条件で熱処理したものに、さらに、例えば800℃で4時間保持し、その後1000℃まで昇温させて1000℃で16時間保持することで酸素析出物を顕在化させる酸素析出物顕在化熱処理を行ったサンプル3を準備することが望ましい。
その後、各サンプルの深さ方向の酸素濃度プロファイルを測定し、酸素濃度プロファイルが主表面での値から増加する第一の領域と、前記第一の領域の最大値から減少する第二の領域を有し、かつ第一の領域と第二の領域の酸素濃度が最大値の1/2になる位置の間の幅(半値幅)を求める。そして、サンプル2あるいはサンプル3の半値幅が、サンプル1の半値幅より小さくなるような第1熱処理条件と第2熱処理条件の組み合わせを求め、該組み合わせ条件で第1熱処理と第2熱処理を行うことが好ましい。
または、サンプル2(第1熱処理と第2熱処理を行ったもの)を選択エッチングして、表面に欠陥が出現しないような第1熱処理条件と第2熱処理条件の組み合わせを求め、該組み合わせ条件で第1熱処理と第2熱処理を行うことが好ましい。
または、サンプルの半値幅が上記条件を満たし、かつ、表面欠陥が出現しない第1熱処理条件と第2熱処理条件の組み合わせを求め、該組み合わせ条件で第1熱処理と第2熱処理を行うことが最も好ましい。
このようにして決定した条件で第1熱処理と第2熱処理を実施すれば、表面は欠陥がなく、しかも表層から1μm程度の深さに高密度で均一なHD−BMD層が形成でき、しかもHD−BMD層より表面側にはウェーハからの酸素の外方拡散が極めて抑制されたシリコン単結晶ウェーハを製作することが可能となる。
なお、前述の予備実験において、第2熱処理条件をデバイス工程の熱処理条件として予備実験を行い、第1熱処理条件を決定してもよい。この場合、第2熱処理を割愛して、第1熱処理だけを実施して出荷することで、デバイス工程の熱処理によって、ウェーハ表層から1μm程度の深さに高密度で均一なHD−BMD層が形成できる。しかも、HD−BMD層より表面側にはウェーハからの酸素の外方拡散が極めて抑制されたものとすることができ、目的とする品質を確保できると同時に熱処理コストを大幅に抑制できるという利点がある。
(d)酸化膜除去洗浄工程
第2熱処理(第2熱処理を割愛する場合は第1熱処理)後、ウェーハ表面と裏面に形成された酸化膜を除去するため、例えば、市販されているウエット洗浄装置を用いて、5%の濃度のHF水溶液を満たした洗浄槽にウェーハを浸漬させ、酸化膜を除去する。その後、連続して所謂RCA洗浄(SC1洗浄槽、SC2洗浄槽の順にウェーハを浸漬させる)を行えばよい。
本発明は、前述のようにエピタキシャル成長後のウェーハに本発明の熱処理を行うこともできるが、上記(a)工程で本発明で熱処理を行うシリコン単結晶ウェーハとして、エピタキシャルウェーハ以外を準備して、上記(b)〜(d)の工程を行った本発明の熱処理後のウェーハの表面にエピタキシャル層を形成することもできる。これにより、エピタキシャル層への欠陥の発生が抑制され、エピタキシャル層の下1μm程度の深さに高密度で均一なHD−BMD層が形成されたエピタキシャルウェーハを製造できる。
なお、出発材料として、最終研磨前DSPウェーハを用いた場合は、必要に応じてエピタキシャル成長工程前に、一主表面を最終の鏡面研磨する工程を実施しても良い。
この場合、抵抗率が5mΩcm以下のシリコン単結晶ウェーハの表面にエピタキシャル層を形成することが好ましい。
このような抵抗率のウェーハのドーパント濃度はおよそ1×1019/cm以上と極めて高い。その上に通常抵抗率5Ωcm程度(ドーパント濃度がおよそ1×1016/cm)のエピタキシャル層を成長させる場合、例えばP(リン)のようなイオン半径がSiより大きなドーパントが高濃度に含有されたウェーハの格子定数は、エピタキシャル層の格子定数より大きくなる。このため、格子不整合によりミスフィット転位が発生しやすくなる。しかしながら、本発明のように熱処理によりHD−BMD層を表層に形成したシリコン単結晶ウェーハは、表層に高密度に存在するBMDが格子定数の差により生じる応力を緩和するため、エピタキシャル成長中に発生するミスフィット転位の発生を抑制することができる。
以上のような本発明によれば、表層に浅いDZ層を形成すると同時にDZ層直下に急峻で高密度のBMDを面内均一に、しかも2μm程度の狭い幅で形成することができる。このBMD密度はシリコン単結晶育成中に取り込まれた酸素がバルク中に形成するBMDより高密度であり、しかもバルクBMDとデバイス形成領域の中間に形成される。このため、バルクの酸素ストリエーションをテンプレートとした面内不均一な縞模様のBMD密度分布のデバイスへの影響を遮蔽することができ、面内均一な特性を有するデバイスを作製可能となる。
しかも、バルク全体に高密度のBMDを形成させた場合は、析出物が過剰となりウェーハのソリを誘発する原因になるが、本発明のように、高密度であるが形成層の幅が小さいBMD層を形成することで、ウェーハ全体に占める析出物の総量が小さくなり、析出過多によるソリの発生を抑制できるという利点もある。
また、デバイス熱処理中に、DZ層またはエピタキシャル層中にウェーハのバルクからの酸素が拡散することを抑制することができる。これにより、ウェーハの酸素がDZ層またはエピタキシャル層中に拡散し、微小酸素析出物の形成や酸素がドナー化することを抑制できるため、デバイス特性の劣化を防止することができる。
また、DZ層またはエピタキシャル層直下に形成された急峻なBMDにより、デバイスの素子分離に使われているSTI底部の応力緩和を図り、スリップ発生を抑制することができる。
以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
(実施例1,比較例1)
CZ法でp型、酸素濃度6.5×1017atoms/cm、抵抗率20Ωcmのシリコン単結晶インゴットを育成し、スライスしてウェーハ状に切り出し、面取り、ラッピング、エッチング後に、ウェーハの表裏面に対して両面研磨し、一主表面を最終の鏡面研磨した。これにより、直径が12インチ(300mm)で厚さが775μmの両面研磨ウェーハ(DSPウェーハ)を準備した。
次に、市販のRTA装置(マトソン社製Helios)を用いて、複数枚の前記DSPウェーハに対して、100%酸素雰囲気中で室温から昇温速度50℃/秒で1350℃まで昇温し、10秒保持後、800℃までの降温速度を30℃/秒で降温して急速加熱・急速冷却熱処理(RTA処理)すなわち酸素内方拡散熱処理を行い、その内1枚を抜き取り、サンプル1とした。
次に、前記RTA処理(酸素内方拡散熱処理)したウェーハに対して、市販の縦型炉(国際電気社製 VERTEX−III)を用いて、炉内を酸素濃度5%のNガス雰囲気とし、400℃、500℃、600℃、700℃、800℃と熱処理温度を振って、各2枚ずつ、それぞれ4時間保持(酸素固着熱処理)した後、取り出した。各2枚の内1枚目をサンプル2とした。2枚目は、市販の縦型炉(国際電気社製 VERTEX−III)を用いて、酸素濃度5%のNガス雰囲気、600℃に保持された炉内に投入し、5℃/分で800℃まで昇温、800℃で4時間保持、5℃/分で1000℃まで昇温した後、16時間保持する酸素析出物の顕在化熱処理を追加し、3℃/分で600℃まで降温した後、炉内から取り出し、サンプル3とした。
そして、サンプル2を選択エッチングし、表面の欠陥発生の有無を調べたが、全てのサンプルで表面欠陥は検出されなかった。
また、サンプル1はSIMSで酸素濃度の深さ方向分布を測定し、サンプル3はSIMSで酸素濃度の深さ方向分布を測定し、さらに断面の選択エッチングによりBMDの深さ方向の分布の観察を行った。
図2は、サンプル1(急速加熱・急速冷却熱処理による酸素内方拡散熱処理後)の酸素濃度の深さ方向プロファイルである。表面から1μm程度の深さにピーク濃度を有する分布を示しており、ピーク濃度は1.28×1018atoms/cmで、ピーク濃度の高さ(図中A)が1/2になる半値幅(図中のB)は2.90μmである。
図3は、サンプル3(急速加熱・急速冷却熱処理、酸素固着熱処理、酸素析出物の顕在化熱処理を実施後)の酸素濃度の深さ方向プロファイルである。酸素固着熱処理温度が400℃から700℃の場合、約2μmの深さ位置に明確な酸素濃度のピークを有する分布が得られている。ピーク酸素濃度の高さが1/2になる半値幅は400℃、500℃、600℃、700℃において、それぞれ1.1μm、1.5μm、1.0μm、1.1μmであり、いずれの場合もas RTAのサンプル1の半値幅2.90μmより狭くなっている。これから、酸素固着熱処理温度400〜700℃では、RTA処理で導入した酸素のピーク位置にウェーハ内の酸素が集まっていることが分かる。すなわち、酸素の外方拡散が抑制されていることが分かる。他方、800℃で熱処理した場合は、酸素濃度プロファイルのピークは消滅しており、所謂外方拡散に従ったプロファイルとなっている。
サンプル3のBMDの断面観察結果から、400℃、500℃、600℃、700℃で酸素固着熱処理した場合には、ウェーハ表面から2μm前後の深さ位置に幅約3μmの狭い領域に高密度で急峻なBMDが形成されているが、800℃で酸素固着熱処理を行った場合は、ウェーハ表面から約20μmより深い位置でBMDが形成されていた。
一般的にBMDは酸素濃度分布に比例し、400℃、500℃、600℃、700℃で酸素固着熱処理した場合は、酸素濃度が急峻なピーク部分を有しているのに対して、800℃で酸素固着熱処理をした場合には、深さ方向になだらかに酸素濃度は増加しており、BMD分布もなだらかな変化をしてピーク部分を有さないことが分かる。
図4は、サンプル3の酸素濃度のピーク高さの酸素固着熱処理温度依存性である。図4から明確なように、酸素固着熱処理の析出核形成ステップの温度は300℃以上750℃以下の温度であれば、酸素濃度のピークが出現することから、本発明の第2熱処理条件となることが分かる。さらに、酸素固着熱処理(第2熱処理)の析出核形成ステップの温度は、400℃以上700℃以下がより望ましいことが分かる。
(実施例2、比較例2)
CZ法で、p型、酸素濃度6.5×1017atoms/cm、抵抗率20Ωcmのシリコン単結晶インゴットを育成し、スライスしてウェーハ状に切り出し、面取り、ラッピング、エッチング後に、ウェーハの表裏面に対して両面研磨し、一主表面を最終の鏡面研磨した。これにより、直径が12インチ(300mm)で厚さが775μmの両面研磨ウェーハ(DSPウェーハ)を準備した。
次に、市販のRTA装置(マトソン社製Helios)を用いて、複数枚の前記DSPウェーハを100%酸素雰囲気中で室温から昇温速度50℃/秒でX℃まで昇温し、10秒保持後、800℃までの降温速度を30℃/秒で降温して急速加熱・急速冷却熱処理(RTA処理)、すなわち酸素内方拡散熱処理を行った。X℃としては1300℃、1320℃、1330℃、1350℃とした。各温度で酸素内方拡散熱処理を行ったウェーハの内1枚を抜き取り、サンプル1とした。
次に、前記RTA処理(酸素内方拡散熱処理)したウェーハ各2枚に対して、市販の縦型炉(国際電気社製 VERTEX−III)を用いて、炉内で、酸素濃度5%のNガス雰囲気、450℃、4時間保持(酸素固着熱処理)した後取り出した。その内の1枚目をサンプル2とした。2枚目は、市販の縦型炉(国際電気社製 VERTEX−III)を用いて、酸素濃度5%のNガス雰囲気、600℃に保持された炉内に投入し、5℃/分で800℃まで昇温、800℃で4時間保持、5℃/分で1000℃まで昇温した後、16時間保持する酸素析出物の顕在化熱処理を追加し、3℃/分で600℃まで降温した後、炉内から取り出し、サンプル3とした。
そして、サンプル2を選択エッチングし、表面の欠陥発生の有無を調べたが、全てのサンプルで表面欠陥は検出されなかった。
また、サンプル1はSIMSで酸素濃度の深さ方向分布を測定し、サンプル3はSIMSで酸素濃度の深さ方向分布を測定し、さらに断面の選択エッチングによりBMDの深さ方向の分布の観察を行った。
図5は、サンプル1(急速加熱・急速冷却熱処理後)の酸素濃度の深さ方向プロファイルである。いずれもウェーハ表面から1μm程度の深さにピーク濃度を有する分布を示している。
図6は、サンプル3(急速加熱・急速冷却熱処理、酸素固着熱処理、酸素析出物の顕在化熱処理を実施後)の酸素濃度の深さ方向プロファイルである。酸素内方拡散温度が1320℃より高い場合は、酸素濃度のピークが出現している。ピーク濃度の半値幅をサンプル1と比較すると、酸素内方拡散熱処理温度が1320℃の場合は2.2μmから0.27μm、1330℃の場合は2.4μmから0.86μm、1350℃の場合は2.9μmから1.6μmと減少していた。他方、酸素内方拡散温度が1300℃の場合はピーク濃度は消滅しており、所謂外方拡散に従ったプロファイルとなっている。
図7は、酸素内方拡散温度が1350℃の場合のサンプル3の断面の選択エッチングの結果を示している。図7から明確なように、表面から2μmの深さに幅数μmの狭い領域に高濃度のBMD層が形成されていることが分かる。同様な高密度BMD層は1320℃以上で酸素内方拡散熱処理した場合に観察されたが、1300℃では観察されなかった。
図8は、サンプル3の深さ100μmの位置のBMD密度を示す。深さ100μmのBMD密度は、RTA処理(酸素内方拡散熱処理)で表層に内方拡散させた高濃度酸素層の酸素ではなく、もともとバルクに存在していた酸素がBMDを形成したかどうかを示している。図8には、参考として、1200℃、1250℃、1280℃でRTA処理(酸素内方拡散熱処理)したサンプルのBMD密度も表示した。
図8から明確なように、100%酸素雰囲気でRTA処理(酸素内方拡散熱処理)したサンプルの場合は、処理温度が1300℃までは温度が高くなるほどBMD密度は減少しており、従来の知見が再現されている。すなわち、酸素雰囲気のRTA処理では表面から格子間シリコンが注入されることにより、酸素析出が抑制されたと考えられる。他方、1300℃を超えるとこれまでの知見とは異なり、BMDは一転して増加傾向を示した。この理由は明確ではないが、1300℃より高温では空孔注入が発生したため酸素析出がエンハンスされたと考えられる。
これらの結果より、第1熱処理を1320℃以上でのRTA処理(酸素内方拡散熱処理)とすれば、内方拡散で注入された酸素濃度が高くなり、しかも、空孔も注入された結果、その後の酸素固着熱処理(この場合450℃)で極めて高い酸素の飽和度になり、しかも空孔の影響でより析出しやすくなるという相乗効果が得られる。
(実施例3、比較例3)
CZ法で、p型、酸素濃度6.5×1017atoms/cm、抵抗率20Ωcmのシリコン単結晶インゴットを育成し、スライスしてウェーハ状に切り出し、面取り、ラッピング、エッチング後に、ウェーハの表裏面に対して両面研磨し、一主表面を最終の鏡面研磨した。これにより、直径が12インチ(300mm)で厚さが775μmの両面研磨ウェーハ(DSPウェーハ)を準備した。
次に、市販のRTA装置(マトソン社製Helios)を用いて、複数枚の前記DSPウェーハを、酸素濃度19%のArガス雰囲気中で室温から昇温速度50℃/秒でX℃まで昇温し、10秒保持後、800℃までの降温速度を30℃/秒で降温して急速加熱・急速冷却熱処理(RTA処理)、すなわち酸素内方拡散熱処理を行った。X℃としては1250℃、1270℃、1290℃、1310℃とした。酸素内方拡散熱処理をしたウェーハの内1枚を抜き取り、サンプル1とした。
次に、前記RTA処理(酸素内方拡散熱処理)したウェーハ各2枚に対して、市販の縦型炉(国際電気社製 VERTEX−III)を用いて、炉内で、酸素濃度5%のNガス雰囲気、450℃、4時間保持(酸素固着熱処理)した後、取り出した。その内の1枚目をサンプル2とし、2枚目は、市販の縦型炉(国際電気社製 VERTEX−III)を用いて、酸素濃度5%のNガス雰囲気で600℃に保持された炉内に投入し、5℃/分で800℃まで昇温、800℃で4時間保持、5℃/分で1000℃まで昇温、16時間保持する酸素析出物の顕在化熱処理を追加し、3℃/分で600℃まで降温した後、炉内から取り出し、サンプル3とした。
そして、サンプル2を選択エッチングし、表面の欠陥発生の有無を調べたが、全てのサンプルで表面欠陥は検出されなかった。
サンプル1は、SIMSで酸素濃度の深さ方向分布を測定し、サンプル3はSIMSで酸素濃度の深さ方向分布を測定し、さらに断面の選択エッチングによりBMDの深さ方向の分布の観察を行った。
表1に、サンプル1(酸素内方拡散熱処理後)の酸素濃度プロファイルから求めた半値幅と、サンプル3の酸素濃度ピークの有無および酸素濃度ピークが出現した場合は、酸素濃度プロファイルから求めた半値幅を示す。
Figure 0005621791
表1から明確なように、RTA温度(酸素内方拡散熱処理の温度)が1290℃以上の高温で、サンプル3において酸素濃度プロファイルがピークを有し、しかもサンプル1より半値幅が小さくなっており、本発明の熱処理条件に該当することが分かる。他方、1290℃未満の場合は、サンプル3において酸素濃度プロファイルでピークが消滅し、通常の酸素の外方拡散に従った酸素濃度分布となっており、本発明の熱処理条件には該当しない。
図9はサンプル3の深さ100μmの位置のBMD密度とRTA温度を示す。
図9から明確なように、酸素濃度19%のArガス雰囲気でRTA処理したサンプルの場合は、RTA温度が1270℃までは温度が高くなるほどBMD密度は減少しているため、表面から格子間シリコンが注入されることにより、酸素析出が抑制されると考えられる。他方1270℃を超えると、BMDは一転して増加傾向を示した。
100%酸素雰囲気中でRTA処理した場合は、1300℃を超えるとBMDが増加したが(図8)、酸素19%のArガス雰囲気の場合は、より低温の1270℃から酸素析出がエンハンスしている(図9)。この結果、酸素20%未満の雰囲気でRTA処理(酸素内方拡散熱処理)した場合は、酸素100%の雰囲気でRTA処理した場合よりも、低温で酸素析出が進行するため、RTA温度が1290℃以上でHD−BMD層が形成されると考えられる。
(実施例4、5、比較例4−6)
CZ法で、p型、酸素濃度6.5×1017atoms/cm、抵抗率20Ωcmのシリコン単結晶インゴットを育成し、スライスしてウェーハ状に切り出し、面取り、ラッピング、エッチング後に、ウェーハの表裏面を両面研磨し、一主表面を最終の鏡面研磨した。これにより、直径が12インチ(300mm)で厚さが775μmの両面研磨ウェーハ(DSPウェーハ)を準備した。
次に、市販のRTA装置(マトソン社製Helios)を用いて、複数枚の前記DSPウェーハに対して、100%酸素雰囲気中で、室温から昇温速度50℃/秒で1350℃まで昇温し、10秒保持後、800℃までの降温速度を30℃/秒で降温して急速加熱・急速冷却熱処理(RTA処理)、すなわち酸素内方拡散熱処理を行った。その内1枚を抜き取ってサンプル1とし、SIMSで酸素濃度プロファイルを測定した。測定した酸素濃度はピーク濃度が1.2×1018atoms/cmで、ピーク濃度の半値幅は2.90μmであった。
次に、前記RTA処理(酸素内方拡散熱処理)したウェーハ4枚と、さらに、RTA処理していないウェーハ(Ref:比較例6)を1枚準備した。
これらのウェーハに対して、市販の縦型炉(国際電気社製 VERTEX−III)を用いて、炉内を酸素濃度5%のNガス雰囲気で酸素固着熱処理(析出核形成ステップ後に連続して析出核成長ステップを実施)を実施した。表2に、実施例4、5と比較例4、5の酸素固着熱処理条件を示す。
その後、酸化膜除去洗浄を行い、市販のエピタキシャル成長装置(Applied Materials社製Centura)を用いて、厚さ8μmのエピタキシャル層を形成して、サンプル2とした。
サンプル2の酸素濃度プロファイルをSIMSを用いて測定し、選択エッチングで表面の欠陥の有無を評価した。サンプル2の酸素濃度プロファイルにおける酸素濃度ピークの有無、および、酸素濃度ピークが出現した場合は、酸素濃度プロファイルから求めた半値幅を調べた。これらの結果を表2に示す。
Figure 0005621791
図10は、実施例4、5と比較例4〜6のサンプル2の酸素濃度のSIMSプロファイルを示す。図10と表2から明確なように、実施例4には明確な酸素濃度のピークが出現してる。しかもピーク酸素濃度の半値幅は、酸素固着熱処理前のサンプル1の半値幅2.90μmより狭くなっていることから本発明の熱処理条件に該当することが分かる。さらに、実施例4では、表層欠陥も発生していない。また、実施例5についても、明確な酸素濃度のピークが出現しており、ピーク酸素濃度の半値幅は酸素固着熱処理前のサンプル1の半値幅より狭くなっているため、本発明の熱処理条件に該当する。ただし、表層欠陥が発生していることから、実施例4の条件の方がより好ましいことが分かる。
一方、比較例4〜6は酸素濃度のピークが出現していないことから本発明の熱処理条件には該当しない。
図10から明確なように、本発明の実施例4は、追加熱処理前では、比較例4や比較例6と比較して、表面から8μmまでの範囲、すなわちエピタキシャル層中の酸素濃度が高くなっている。これはRTA処理(酸素内方拡散熱処理)中にウェーハ内に内方拡散した酸素の量が、もともとウェーハ中に存在していた酸素濃度より高く、これがエピタキシャル成長中にエピタキシャル層中に熱拡散したことが原因である。
しかしながら、RTA処理で面内均一に内方拡散した酸素が、エピタキシャル層中に拡散したものであるため、エピタキシャル層中の酸素の分布は面内均一である。さらに、実施例4の場合は、酸素固着熱処理により、エピタキシャル層直下に高密度のHD−BMD層が形成されているため、その後、追加熱処理を行った場合でも、バルクから拡散してきた酸素は、このHD−BMD層で酸素析出物を成長させるために消費されてしまい、エピタキシャル層中への拡散が抑制されることになる。
図11は、実施例4、5と比較例4〜6のサンプル2(エピタキシャル層形成後)に対して、追加の熱処理として1000℃/8時間の熱処理を行った後の酸素濃度プロファイルである。上記HD−BMD層による効果の結果、図11に示したように、追加熱処理後のエピタキシャル層中の酸素濃度は比較例6よりも少なくなっている。これにより、デバイス工程における酸素のドナー化や析出物の形成が著しく抑制されるため、デバイス特性の劣化を防止することができる。
さらには、もともとバルク中に存在する酸素は、ストリーエーションとよばれる面内縞状(同心円パターン)の濃淡を形成しており、そのままエピタキシャル層中に拡散すれば、その濃淡をテンプレートにしてエピタキシャル層中に拡散した酸素も縞状の濃淡を形成する。その結果、デバイス熱処理中にエピタキシャル層に拡散した酸素がドナー化したり、析出物を形成すると、これらも縞状の分布になるため、デバイス特性も縞状の特性ムラとして出現する。しかしながら本発明のように、もともとバルク中に存在する酸素のエピタキシャル層中への拡散が抑制できれば、前述したような不具合の発生を防止することができる。しかも、実施例4,5のサンプルでは、エピタキシャル層直下の酸素濃度は、追加熱処理で著しく増加しており、この領域に当該酸素濃度分布と同一形状の急峻で高密度なBMD層が形成され、近接ゲッタリングに有効に働く。この高濃度BMD層は、RTA処理で面内均一に内方拡散した酸素で形成した面内均一な酸素析出核が成長したものであり、面内均一にBMDが形成されているため、従来のようにバルクの酸素ストリエーションによる縞状のBMD濃淡にはならない。
比較例4は、酸素固着熱処理の析出核形成ステップの熱処理温度が800℃であり、この段階でHD−BMD層が形成されておらず、この状態で析出核成長ステップとして1000℃16時間の長時間熱処理を行っている(表2)。
このため、酸素は通常の拡散に従って外方拡散して、表面の酸素濃度が著しく低下している。これにより、その後のエピタキシャル成長中およびエピタキシャル成長後の追加熱処理でも、エピタキシャル層中に拡散する酸素が少ない。しかし、エピタキシャル層直下に高密度のBMDを形成することはできず、近接ゲッタリングの効果を期待できない。さらには、エピタキシャル層から離れた位置に形成されるBMDは、もともとウェーハ中に存在した酸素がBMDとして顕在化したものであり、ストリエーションによる縞状のBMD濃淡を形成してしまうという問題点がある。さらに、エピタキシャル層中に拡散した酸素の面内分布は、やはり酸素ストリエーションによる縞状の分布になってしまうという問題点がある。
比較例5は、RTA処理(酸素内方拡散熱処理)のみ行い、酸素固着熱処理を行わずにエピタキシャル成長したウェーハである(表2)。
この場合、酸素固着熱処理を実施していないため、HD−BMD層が形成されていない。このため、エピタキシャル成長や追加熱処理の際に、酸素は通常の外方拡散で表面に向かって拡散するが、もともとウェーハに存在していた酸素とRTA処理で内方拡散した酸素の両者が外方拡散するため、AsEpi(エピタキシャル成長後)およびエピタキシャル成長後に追加熱処理したサンプルのいずれも、エピタキシャル層中に拡散した酸素量は最大になっている(図10,11)。これは、単純にウェーハの酸素濃度を高くした場合と等価な結果である。
比較例6(Ref)は、酸素内方拡散熱処理、酸素固着熱処理のいずれも実施していない通常のエピタキシャルウェーハである(表2)。
この場合、もともとウェーハ内に存在した酸素が通常の外方拡散に従って拡散しただけであり、エピタキシャル層への酸素の拡散を抑制する効果がないため、エピタキシャル成長後に追加熱処理をした後のエピタキシャル層中(図11の深さ0〜約8μm)の酸素濃度は、実施例4よりも多くなっている。
比較例4〜6では、酸素濃度プロファイルは表面からバルクに向かって緩やかに増加しており、BMDプロファイルもこれと同一分布であることから、エピタキシャル層直下に急峻で幅の狭い領域に高密度BMDを形成できない。また、比較例4〜6では、形成されたBMDとエピタキシャル層中に拡散した酸素濃度分布が、ストリエーションをテンプレートとした不均一な分布であった。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。

Claims (8)

  1. シリコン単結晶ウェーハの製造方法であって、
    シリコン単結晶ウェーハに対して、急速加熱・急速冷却装置を用いて、酸素含有雰囲気下、第1熱処理温度で1〜60秒保持した後1〜100℃/秒の降温速度で800℃以下まで冷却する第1熱処理を行うことによって、酸素を内方拡散させて前記シリコン単結晶ウェーハの表面近傍に酸素濃度ピーク領域を形成し、その後、第2熱処理を行うことによって、前記シリコン単結晶ウェーハ内の酸素を前記酸素濃度ピーク領域に凝集させ
    前記第1及び第2熱処理を行うシリコン単結晶ウェーハの酸素濃度を、4×10 17 atoms/cm (ASTM‘79)以上、16×10 17 atoms/cm (ASTM‘79)以下とし、
    前記第1及び第2熱処理の条件を、予め、前記第1熱処理後のシリコン単結晶ウェーハと、前記第1及び第2熱処理後のシリコン単結晶ウェーハあるいは前記第1及び第2熱処理後に酸素析出物顕在化熱処理を行ったシリコン単結晶ウェーハの酸素濃度プロファイルを測定し、前記第1及び第2熱処理後のシリコン単結晶ウェーハあるいは第1及び第2熱処理後に酸素析出物顕在化熱処理を行ったシリコン単結晶ウェーハの酸素濃度プロファイルの半値幅が、前記第1熱処理後のシリコン単結晶ウェーハの酸素濃度プロファイルの半値幅より小さくなる条件に決定して、該決定した条件で前記第1及び第2熱処理を行うことを特徴とするシリコン単結晶ウェーハの製造方法。
  2. 前記第1及び第2熱処理の条件を、前記第1及び第2熱処理後のシリコン単結晶ウェーハの表面に酸素析出欠陥が形成されない条件に決定して、該決定した条件で前記第1及び第2熱処理を行うことを特徴とする請求項1に記載のシリコン単結晶ウェーハの製造方法。
  3. 前記第1熱処理を、酸素を20%以上含有する雰囲気下、1320℃以上でシリコンの融点以下の第1熱処理温度で行うことを特徴とする請求項1又は請求項2に記載のシリコン単結晶ウェーハの製造方法。
  4. 前記第1熱処理を、酸素を0.01%以上20%未満含有する雰囲気下、1290℃以上でシリコンの融点以下の第1熱処理温度で行うことを特徴とする請求項1又は請求項2に記載のシリコン単結晶ウェーハの製造方法。
  5. 前記第2熱処理において、400〜700℃で2〜20時間の析出核形成熱処理を行うことを特徴とする請求項1乃至請求項のいずれか一項に記載のシリコン単結晶ウェーハの製造方法。
  6. 前記第2熱処理において、前記析出核形成熱処理後、800〜1200℃で1時間以上の析出核成長熱処理を行うことを特徴とする請求項に記載のシリコン単結晶ウェーハの製造方法。
  7. 前記第1及び第2熱処理後に、前記シリコン単結晶ウェーハの表面にエピタキシャル層を形成することを特徴とする請求項1乃至請求項のいずれか一項に記載のシリコン単結晶ウェーハの製造方法。
  8. 請求項に記載のシリコン単結晶ウェーハの製造方法で製造したシリコン単結晶ウェーハの前記エピタキシャル層表面に形成されたものであることを特徴とする電子デバイス。
JP2012003509A 2012-01-11 2012-01-11 シリコン単結晶ウェーハの製造方法及び電子デバイス Active JP5621791B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2012003509A JP5621791B2 (ja) 2012-01-11 2012-01-11 シリコン単結晶ウェーハの製造方法及び電子デバイス
DE112012005509.8T DE112012005509B4 (de) 2012-01-11 2012-12-14 Verfahren zum Herstellen von Silizium-Einkristallwafer und elektronische Vorrichtung
PCT/JP2012/008002 WO2013105179A1 (ja) 2012-01-11 2012-12-14 シリコン単結晶ウェーハの製造方法及び電子デバイス
KR1020147019083A KR101973017B1 (ko) 2012-01-11 2012-12-14 실리콘 단결정 웨이퍼의 제조방법 및 전자 디바이스
CN201280066709.0A CN104040702B (zh) 2012-01-11 2012-12-14 单晶硅晶片的制造方法及电子器件
US14/367,206 US9252025B2 (en) 2012-01-11 2012-12-14 Method for manufacturing silicon single crystal wafer and electronic device
TW102101161A TWI527121B (zh) 2012-01-11 2013-01-11 Method for manufacturing single crystal silicon wafers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012003509A JP5621791B2 (ja) 2012-01-11 2012-01-11 シリコン単結晶ウェーハの製造方法及び電子デバイス

Publications (2)

Publication Number Publication Date
JP2013143504A JP2013143504A (ja) 2013-07-22
JP5621791B2 true JP5621791B2 (ja) 2014-11-12

Family

ID=48781158

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012003509A Active JP5621791B2 (ja) 2012-01-11 2012-01-11 シリコン単結晶ウェーハの製造方法及び電子デバイス

Country Status (7)

Country Link
US (1) US9252025B2 (ja)
JP (1) JP5621791B2 (ja)
KR (1) KR101973017B1 (ja)
CN (1) CN104040702B (ja)
DE (1) DE112012005509B4 (ja)
TW (1) TWI527121B (ja)
WO (1) WO2013105179A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6268948B2 (ja) * 2013-11-07 2018-01-31 富士電機株式会社 Mos型半導体装置の製造方法
US10177008B2 (en) * 2014-01-14 2019-01-08 Sumco Corporation Silicon wafer and method for manufacturing the same
JP2015140270A (ja) * 2014-01-28 2015-08-03 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハ
JP6176593B2 (ja) * 2014-04-11 2017-08-09 信越半導体株式会社 シリコンウェーハの製造方法
JP6187689B2 (ja) * 2014-06-02 2017-08-30 株式会社Sumco シリコンウェーハの製造方法
JP5938113B1 (ja) * 2015-01-05 2016-06-22 信越化学工業株式会社 太陽電池用基板の製造方法
DE102015200890A1 (de) * 2015-01-21 2016-07-21 Siltronic Ag Epitaktisch beschichtete Halbleiterscheibe und Verfahren zur Herstellung einer epitaktisch beschichteten Halbleiterscheibe
DE102016225138A1 (de) * 2016-12-15 2018-06-21 Siltronic Ag Halbleiterscheibe aus einkristallinem Silizium und Verfahren zur Herstellung einer Halbleiterscheibe aus einkristallinem Silizium
CN110945632A (zh) * 2017-07-19 2020-03-31 环球晶圆日本股份有限公司 三维结构体的制造方法、垂直晶体管的制造方法、垂直晶体管用晶元以及垂直晶体管用基板
JP6897598B2 (ja) * 2018-02-16 2021-06-30 信越半導体株式会社 シリコン単結晶ウェーハの熱処理方法
JP6881387B2 (ja) * 2018-04-26 2021-06-02 信越半導体株式会社 Dz層の測定方法
JP7090295B2 (ja) * 2020-06-24 2022-06-24 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハ、及び、シリコンウェーハの製造方法
CN111624460B (zh) * 2020-06-28 2022-10-21 西安奕斯伟材料科技有限公司 一种单晶硅缺陷分布区域的检测方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60136218A (ja) * 1983-12-23 1985-07-19 Nec Corp 半導体装置およびその製造方法
JP2600852B2 (ja) 1987-10-12 1997-04-16 セイコーエプソン株式会社 電気光学装置の駆動方法
CA2037349C (en) 1990-03-26 2008-06-17 James G. Wetmur Branch migration of nucleotides
JPH07321120A (ja) * 1994-05-25 1995-12-08 Komatsu Electron Metals Co Ltd シリコンウェーハの熱処理方法
JP2874834B2 (ja) * 1994-07-29 1999-03-24 三菱マテリアル株式会社 シリコンウェーハのイントリンシックゲッタリング処理法
JP3085146B2 (ja) 1995-05-31 2000-09-04 住友金属工業株式会社 シリコン単結晶ウェーハおよびその製造方法
JP3763629B2 (ja) 1997-01-24 2006-04-05 株式会社Sumco エピタキシャルウェ−ハの製造方法
US6503594B2 (en) 1997-02-13 2003-01-07 Samsung Electronics Co., Ltd. Silicon wafers having controlled distribution of defects and slip
US6485807B1 (en) 1997-02-13 2002-11-26 Samsung Electronics Co., Ltd. Silicon wafers having controlled distribution of defects, and methods of preparing the same
JPH11116390A (ja) 1997-10-08 1999-04-27 Toshiba Ceramics Co Ltd Cz法シリコン単結晶引上炉及びそのヒータ
JP3711199B2 (ja) * 1998-07-07 2005-10-26 信越半導体株式会社 シリコン基板の熱処理方法
KR100378184B1 (ko) 1999-11-13 2003-03-29 삼성전자주식회사 제어된 결함 분포를 갖는 실리콘 웨이퍼, 그의 제조공정및 단결정 실리콘 잉곳의 제조를 위한 초크랄스키 풀러
US6818197B2 (en) * 2000-09-25 2004-11-16 Mitsubishi Materials Silicon Corporation Epitaxial wafer
JP4646440B2 (ja) 2001-05-28 2011-03-09 信越半導体株式会社 窒素ドープアニールウエーハの製造方法
JP4154881B2 (ja) * 2001-10-03 2008-09-24 株式会社Sumco シリコン半導体基板の熱処理方法
JP2003297839A (ja) 2002-04-03 2003-10-17 Sumitomo Mitsubishi Silicon Corp シリコンウエーハの熱処理方法
JP2004006615A (ja) * 2002-04-26 2004-01-08 Sumitomo Mitsubishi Silicon Corp 高抵抗シリコンウエーハ及びその製造方法
JP5251137B2 (ja) 2008-01-16 2013-07-31 株式会社Sumco 単結晶シリコンウェーハおよびその製造方法
WO2009151077A1 (ja) * 2008-06-10 2009-12-17 株式会社Sumco シリコン単結晶ウェーハの製造方法およびシリコン単結晶ウェーハ
JP2010040587A (ja) * 2008-07-31 2010-02-18 Covalent Materials Corp シリコンウェーハの製造方法
US8476149B2 (en) * 2008-07-31 2013-07-02 Global Wafers Japan Co., Ltd. Method of manufacturing single crystal silicon wafer from ingot grown by Czocharlski process with rapid heating/cooling process
JP5590644B2 (ja) * 2009-03-09 2014-09-17 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの熱処理方法
JP5561918B2 (ja) * 2008-07-31 2014-07-30 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの製造方法
US7977216B2 (en) 2008-09-29 2011-07-12 Magnachip Semiconductor, Ltd. Silicon wafer and fabrication method thereof
CN102396055B (zh) 2009-04-13 2014-09-03 信越半导体股份有限公司 退火晶片、退火晶片的制造方法以及器件的制造方法

Also Published As

Publication number Publication date
JP2013143504A (ja) 2013-07-22
CN104040702A (zh) 2014-09-10
US20150001680A1 (en) 2015-01-01
WO2013105179A1 (ja) 2013-07-18
TW201344795A (zh) 2013-11-01
KR20140109945A (ko) 2014-09-16
KR101973017B1 (ko) 2019-04-26
US9252025B2 (en) 2016-02-02
CN104040702B (zh) 2016-06-22
DE112012005509B4 (de) 2021-12-23
TWI527121B (zh) 2016-03-21
DE112012005509T5 (de) 2015-03-12

Similar Documents

Publication Publication Date Title
JP5621791B2 (ja) シリコン単結晶ウェーハの製造方法及び電子デバイス
TWI553173B (zh) An annealing wafer, an annealing wafer, and a method of manufacturing the device
JP5764937B2 (ja) シリコン単結晶ウェーハの製造方法
JP2008028355A (ja) シリコンウエーハの製造方法およびこれにより製造されたシリコンウエーハ
JP6044660B2 (ja) シリコンウェーハの製造方法
JP5251137B2 (ja) 単結晶シリコンウェーハおよびその製造方法
KR20140001815A (ko) 실리콘 기판의 제조 방법 및 실리콘 기판
US9390905B2 (en) Method for manufacturing silicon substrate and silicon substrate
US10141180B2 (en) Silicon wafer and method for manufacturing the same
US20230307505A1 (en) Silicon wafer and manufacturing method of the same
US10861990B2 (en) Epitaxial silicon wafer
JP2007242920A (ja) 窒素ドープアニールウェーハの製造方法及び窒素ドープアニールウェーハ
TWI741950B (zh) 矽晶圓的製造方法
WO2021166896A1 (ja) 半導体シリコンウェーハの製造方法
US20230243062A1 (en) Silicon wafer and method for producing silicon wafer
JP2023070019A (ja) シリコンウェーハおよびエピタキシャルシリコンウェーハ
JP2023070067A (ja) シリコンウェーハおよびエピタキシャルシリコンウェーハ
JP2023070066A (ja) シリコンウェーハおよびエピタキシャルシリコンウェーハ
JP2024038818A (ja) シリコンウェーハおよびエピタキシャルシリコンウェーハ
CN116072515A (zh) 硅晶片和外延硅晶片

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140408

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140516

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140826

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140908

R150 Certificate of patent or registration of utility model

Ref document number: 5621791

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250