JP2007242920A - 窒素ドープアニールウェーハの製造方法及び窒素ドープアニールウェーハ - Google Patents
窒素ドープアニールウェーハの製造方法及び窒素ドープアニールウェーハ Download PDFInfo
- Publication number
- JP2007242920A JP2007242920A JP2006063933A JP2006063933A JP2007242920A JP 2007242920 A JP2007242920 A JP 2007242920A JP 2006063933 A JP2006063933 A JP 2006063933A JP 2006063933 A JP2006063933 A JP 2006063933A JP 2007242920 A JP2007242920 A JP 2007242920A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- nitrogen
- region
- doped
- single crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
【課題】 表層が無欠陥層であり、かつバルク部には酸素析出物等のゲッタリングサイトが十分に存在し、優れたゲッタリング能力を有するとともに、表層のドーパント汚染を極めて低く抑制した窒素ドープアニールウェーハの製造方法を提供する。
【解決手段】 窒素ドープアニールウェーハの製造方法であって、少なくとも、チョクラルスキー法により窒素をドープしたシリコン単結晶を育成し、該育成されたシリコン単結晶をスライスしてシリコン単結晶ウェーハとし、該スライスされたシリコン単結晶ウェーハに、水素ガス、不活性ガスのうちいずれか1以上を含む雰囲気下で熱処理を施した後、該熱処理を施したシリコン単結晶ウェーハに鏡面研磨を施すことにより、熱処理中に前記ウェーハ表面から汚染ドーパントが拡散した領域を除去し、窒素ドープアニールウェーハを製造することを特徴とする窒素ドープアニールウェーハの製造方法。
【選択図】図1
【解決手段】 窒素ドープアニールウェーハの製造方法であって、少なくとも、チョクラルスキー法により窒素をドープしたシリコン単結晶を育成し、該育成されたシリコン単結晶をスライスしてシリコン単結晶ウェーハとし、該スライスされたシリコン単結晶ウェーハに、水素ガス、不活性ガスのうちいずれか1以上を含む雰囲気下で熱処理を施した後、該熱処理を施したシリコン単結晶ウェーハに鏡面研磨を施すことにより、熱処理中に前記ウェーハ表面から汚染ドーパントが拡散した領域を除去し、窒素ドープアニールウェーハを製造することを特徴とする窒素ドープアニールウェーハの製造方法。
【選択図】図1
Description
本発明は、窒素ドープアニールウェーハの製造方法に関し、特に、熱処理中にウェーハ表面から拡散されるドーパント汚染を効果的に除去することのできる窒素ドープアニールウェーハの製造方法に関する。
近年、デバイスプロセスの高集積化・微細化及びプロセス温度の低温化が促進されており、シリコン単結晶ウェーハに対して、表層のデバイス活性領域の完全性と、バルク中における酸素析出物(核)等からなる内部微小欠陥(BMD)の増加等による金属などの不純物を捕獲するゲッタリング能力の向上が求められている。
これらの要求に対し、様々なアプローチが試みられている。その一例が窒素ドープアニールウェーハを用いることである。
ここで、図3を参照して、窒素ドープアニールウェーハの製造方法の一例を説明する。
先ず、チョクラルスキー法により窒素をドープしたシリコン単結晶(インゴット)を育成する(F11)。このように、窒素をドープすることによって、grown−in欠陥の成長が抑制され、また酸素析出が促進されたシリコン単結晶インゴットを製造することができる。
ここで、図3を参照して、窒素ドープアニールウェーハの製造方法の一例を説明する。
先ず、チョクラルスキー法により窒素をドープしたシリコン単結晶(インゴット)を育成する(F11)。このように、窒素をドープすることによって、grown−in欠陥の成長が抑制され、また酸素析出が促進されたシリコン単結晶インゴットを製造することができる。
次に、育成されたシリコン単結晶を円筒研削し、さらに所定の長さにブロック切断する(F12)。
次に、ブロックをスライスし、シリコン単結晶ウェーハを切り出す(F13)。
次に、スライスされたシリコン単結晶ウェーハに鏡面研磨を施す。(F14)。
次に、このシリコン単結晶ウェーハ(鏡面ウェーハ)に対して、アルゴンガスや水素ガスなどを用いた高温(1100〜1350℃)で長時間の熱処理(高温アニール)や、急速加熱・急速冷却装置を用いた熱処理(RTA処理)や、これらの熱処理を組み合わせた熱処理を施す(F15)。この熱処理により、ウェーハの表層を無欠陥層(DZ層)とし、かつバルク部にはBMDを高密度で形成することができる。
その後、熱処理を施したウェーハを洗浄する(F16)。
このようにして製造した窒素ドープアニールウェーハを用いることで、表層の完全性とバルク中のBMD密度増加の両方を実現させていた(例えば、特許文献1参照)。
次に、ブロックをスライスし、シリコン単結晶ウェーハを切り出す(F13)。
次に、スライスされたシリコン単結晶ウェーハに鏡面研磨を施す。(F14)。
次に、このシリコン単結晶ウェーハ(鏡面ウェーハ)に対して、アルゴンガスや水素ガスなどを用いた高温(1100〜1350℃)で長時間の熱処理(高温アニール)や、急速加熱・急速冷却装置を用いた熱処理(RTA処理)や、これらの熱処理を組み合わせた熱処理を施す(F15)。この熱処理により、ウェーハの表層を無欠陥層(DZ層)とし、かつバルク部にはBMDを高密度で形成することができる。
その後、熱処理を施したウェーハを洗浄する(F16)。
このようにして製造した窒素ドープアニールウェーハを用いることで、表層の完全性とバルク中のBMD密度増加の両方を実現させていた(例えば、特許文献1参照)。
ここで、高集積化・微細化した半導体素子用のウェーハは、ウェーハ中のキャリア濃度の制御性が可能な限り高いことが必要とされている。特に、シリコン単結晶ウェーハの表層(デバイス活性領域)のキャリア濃度は、抵抗率等の半導体素子の特性に大きな影響を及ぼすため、その表層に含まれる添加不純物(ドーパント)濃度を所望の濃度に制御することが求められている。
尚、ここでいうドーパントとは、ウェーハ中のキャリア濃度を制御してその抵抗率を制御するために添加するものである。
尚、ここでいうドーパントとは、ウェーハ中のキャリア濃度を制御してその抵抗率を制御するために添加するものである。
一般に、シリコン単結晶ウェーハ中のキャリア濃度を制御するために、導電型がp型の場合は主にボロン(B)が、n型の場合は主にリン(p)がドーパントとして使用される。ドーパント濃度の調整は、シリコン単結晶ウェーハの材料となるシリコン単結晶を育成する際に、所望のキャリア濃度または抵抗率となるように、ドーパントの添加量を調整して行われる。ここで、抵抗率の非常に高いシリコン単結晶ウェーハを使用する際には、もともとのドーパント濃度が非常に低いので、シリコン単結晶ウェーハに微量のドーパントが混入するだけでキャリア濃度が変化して抵抗率が大きく変化してしまう。
特に、熱処理工程では、熱処理炉内の雰囲気や熱処理炉等から不必要なボロンやリン等の汚染ドーパントがウェーハ表面に付着したり、ウェーハ中に含有されているボロンやリン等のドーパントがウェーハ表面より気化すると同時にウェーハ表面に付着してウェーハ表面から内部に拡散することにより、ウェーハ表面のキャリア濃度が変化してしまう問題がある。このようなドーパント汚染は半導体素子の製造歩留りの低下、品質の低下を招くので、ウェーハ表面のドーパント汚染を極力防止する必要がある。
尚、ここでは、抵抗率調整のために単結晶育成中に添加されたものではなく、その周囲の環境等からシリコンウェーハにドーパントが混入してしまうことをドーパント汚染という。
尚、ここでは、抵抗率調整のために単結晶育成中に添加されたものではなく、その周囲の環境等からシリコンウェーハにドーパントが混入してしまうことをドーパント汚染という。
本発明は、上記問題点に鑑みてなされたものであり、表層が無欠陥層であり、かつバルク部には酸素析出物等のゲッタリングサイトが十分に存在し、優れたゲッタリング能力を有するとともに、表層のドーパント汚染を極めて低く抑制した窒素ドープアニールウェーハの製造方法を提供することを目的とする。
上記目的を達成するため、本発明は、窒素ドープアニールウェーハであって、少なくとも、チョクラルスキー法による窒素ドープシリコン単結晶ウェーハに熱処理を施して製造されたものであり、ウェーハ表面から少なくとも5μmの深さの領域は無欠陥層であり、かつ表層のキャリア濃度がバルク部のキャリア濃度の1.0〜1.1倍であることを特徴とする窒素ドープアニールウェーハを提供する(請求項1)。
このように、本発明の窒素ドープアニールウェーハは、表層、すなわち、半導体素子が形成されるデバイス活性領域が、無欠陥である。また、ドーパント汚染がほとんどなく、表層が所望の抵抗率となっている。
特に、抵抗率の非常に高いウェーハは、ドーパント汚染により抵抗率が大きく変化してしまう。このため、ドーパント汚染を受けた場合、半導体素子の製造において歩留りが低下するという問題がある。しかし、本発明の窒素ドープアニールウェーハは、ドーパント汚染がほとんどないため、これを使用することで、半導体素子の製造において歩留りの低下を防止することができる。
特に、抵抗率の非常に高いウェーハは、ドーパント汚染により抵抗率が大きく変化してしまう。このため、ドーパント汚染を受けた場合、半導体素子の製造において歩留りが低下するという問題がある。しかし、本発明の窒素ドープアニールウェーハは、ドーパント汚染がほとんどないため、これを使用することで、半導体素子の製造において歩留りの低下を防止することができる。
この場合、前記窒素ドープアニールウェーハは、ウェーハ表面から10〜25μmの深さの領域が、空孔型grown−in欠陥が存在せずかつBMDが存在する領域であるのが好ましい(請求項2)。
このように、ウェーハ表面から10〜25μmの深さの領域が、空孔型grown−in欠陥が存在せずかつBMDが存在する領域であれば、デバイス活性領域直下にBMDが形成されているので、ゲッタリング能力の極めて優れたウェーハとすることができる。
また、本発明は、窒素ドープアニールウェーハの製造方法であって、少なくとも、チョクラルスキー法により窒素をドープしたシリコン単結晶を育成し、該育成されたシリコン単結晶をスライスしてシリコン単結晶ウェーハとし、該スライスされたシリコン単結晶ウェーハに、水素ガス、不活性ガスのうちいずれか1以上を含む雰囲気下で熱処理を施した後、該熱処理を施したシリコン単結晶ウェーハに鏡面研磨を施すことにより、熱処理中に前記ウェーハ表面から汚染ドーパントが拡散した領域を除去し、窒素ドープアニールウェーハを製造することを特徴とする窒素ドープアニールウェーハの製造方法を提供する(請求項3)。
このように、スライスされたシリコン単結晶ウェーハに、水素ガス、不活性ガスのうちいずれか1以上を含む雰囲気下で熱処理を施してウエーハの表層を無欠陥層とした後、該熱処理を施したシリコン単結晶ウェーハに鏡面研磨を施すことにより、熱処理中にウェーハ表面から汚染ドーパントが拡散した領域を除去することができる。このため、ウェーハ表層が無欠陥層でありかつドーパント汚染の少ない高品質の窒素ドープアニールウェーハを効果的に製造することができる。
また、熱処理後に鏡面研磨を施すことで、熱処理中にウェーハ表面に発生したスリップを熱処理後の鏡面研磨で除去することができ、ヘイズレベルも通常の鏡面研磨ウェーハと同等のレベルにできるという効果もある。
また、熱処理後に鏡面研磨を施すことで、熱処理中にウェーハ表面に発生したスリップを熱処理後の鏡面研磨で除去することができ、ヘイズレベルも通常の鏡面研磨ウェーハと同等のレベルにできるという効果もある。
また、本発明の窒素ドープアニールウェーハの製造方法では、前記窒素ドープシリコン単結晶の育成を、酸素濃度が12〜16ppma(JEITA)となり、かつウェーハとした時に全面がV領域又はOSFリング領域を含むV領域となるようにして行うのが好ましい(請求項4)。
このような酸素濃度と欠陥領域で育成した窒素ドープシリコン単結晶からスライスされたシリコン単結晶ウェーハに熱処理を施すことで、表層を無欠陥層としつつ、無欠陥層の直下は高密度のBMDを形成した窒素ドープアニールウェーハを製造することができる。
また、本発明の窒素ドープアニールウェーハの製造方法では、前記シリコン単結晶ウェーハに施す熱処理を、熱処理温度が1200〜1300℃で、熱処理時間が20分〜1時間の熱処理とするのが好ましい(請求項5)。
このように、シリコン単結晶ウェーハに施す熱処理を、熱処理温度が1200〜1300℃で、熱処理時間が20分〜1時間の熱処理とすることで、ウェーハ表層をより確実に無欠陥層とし、該無欠陥層の直下には高いBMD密度分布を有するゲッタリング能力に極めて優れた窒素ドープアニールウェーハを製造することができる。
また、本発明の窒素ドープアニールウェーハの製造方法では、前記シリコン単結晶の育成を、窒素濃度が1×1013〜1×1015atoms/cm3となるようにして行うのが好ましい(請求項6)。
このようにして育成した窒素ドープシリコン単結晶からスライスされたシリコン単結晶ウェーハに熱処理を施すことにより、表層のデバイス活性領域を無欠陥層とし、デバイス活性領域直下の領域を空孔型grown−in欠陥が存在せずかつBMDが存在するゲッタリング能力に優れた窒素ドープアニールウェーハを製造することができる。
また、本発明の窒素ドープアニールウェーハの製造方法では、前記シリコン単結晶の育成を、炭素を1ppma以下の濃度でドープして行うのが好ましい(請求項7)。
このようにして炭素をドープして育成された窒素ドープシリコン単結晶からスライスされたシリコン単結晶ウェーハは、熱処理を施すことにより、バルク部のBMDの形成をより促進することができる一方で、空孔型grown−in欠陥の形成が抑制されている。このため、ゲッタリング能力に極めて優れた高品質の窒素ドープアニールウェーハを製造することができる。
また、本発明の窒素ドープアニールウェーハの製造方法では、前記シリコン単結晶ウェーハに施す熱処理により、鏡面研磨前のウェーハの表面から少なくとも15μmの深さの領域に無欠陥層を形成するのが好ましい(請求項8)。
このように、熱処理により、十分に深い無欠陥層を形成することにより、その後、ウェーハ表面を鏡面研磨した場合であっても、デバイス活性領域を無欠陥層として残すことが可能となる。
また、本発明の窒素ドープアニールウェーハの製造方法では、前記シリコン単結晶ウェーハに施す熱処理により、鏡面研磨前のウェーハの表面から20〜30μmの深さの領域に、空孔型grown−in欠陥が存在せずかつBMDが存在する領域を形成するのが好ましい(請求項9)
このように、熱処理により、鏡面研磨前のウェーハの表面から20〜30μmの深さの領域に、空孔型grown−in欠陥が存在せずかつBMDが存在する領域を形成することにより、製造する窒素ドープアニールウェーハのデバイス活性領域直下のゲッタリング能力を向上させることができる。
また、本発明の窒素ドープアニールウェーハの製造方法では、前記シリコン単結晶ウェーハに施す鏡面研磨により、ウェーハ表面から深さ5〜10μmまでの領域を除去することができる(請求項10)。
このように、熱処理後に、鏡面研磨により、ウェーハ表面から深さ5〜10μmまでの領域を除去することにより、熱処理炉内の雰囲気や熱処理炉等から不必要なボロンやリン等の汚染ドーパントがウェーハ表面に付着したり、ウェーハ中に含有されているボロンやリン等のドーパントがウェーハ表面より気化すると同時にウェーハ表面に付着してウェーハ表面から内部に拡散したドーパント汚染領域をより確実に除去することができる。
また、本発明の窒素ドープアニールウェーハの製造方法では、前記鏡面研磨後に、ウェーハ表面から少なくとも5μmの深さの領域が無欠陥層となり、かつ表層のキャリア濃度がバルク部のキャリア濃度の1.0〜1.1倍となるように鏡面研磨するのが好ましい(請求項11)。
このようにして製造された窒素ドープアニールウェーハは、半導体素子が形成されるデバイス活性領域が無欠陥であり所望の抵抗率を有するものであるので、抵抗率の非常に高いウェーハであっても、半導体素子の製造において歩留りの低下を防止することができる。
また、本発明の窒素ドープアニールウェーハの製造方法では、前記鏡面研磨後に、表面から10〜25μmの深さの領域が空孔型grown−in欠陥が存在せずかつBMDが存在する領域となるように鏡面研磨するのが好ましい(請求項12)。
このようにして製造された窒素ドープアニールウェーハは、デバイス活性領域直下にBMDが高密度で形成されたものであるので、ゲッタリング能力が極めて優れているものとすることができる。
以上説明したように、本発明の窒素ドープアニールウェーハの製造方法によれば、スライスされたシリコン単結晶ウェーハに、水素ガス、不活性ガスのうちいずれか1以上を含む雰囲気下で熱処理を施してウエーハの表層を無欠陥層とした後、該熱処理を施したシリコン単結晶ウェーハに鏡面研磨を施すことにより、熱処理中にウェーハ表面から汚染ドーパントが拡散した領域を除去する。このため、ウェーハ表層が無欠陥層でありかつドーパント汚染の少ない高品質の窒素ドープアニールウェーハを効果的に製造することができる。
以下、本発明について、さらに詳述する。
前述の図3に示す従来の方法で窒素ドープアニールウェーハを製造した場合、製造されたウェーハの表層のキャリア濃度(抵抗率)が所望の値にならず、半導体素子の製造歩留りの低下、品質の低下を招くという問題が生じていた。本発明者らはその原因を鋭意調査した結果、熱処理中にドーパント汚染を受けることによりウェーハ表層の抵抗率が変動することを突き止めた。
前述の図3に示す従来の方法で窒素ドープアニールウェーハを製造した場合、製造されたウェーハの表層のキャリア濃度(抵抗率)が所望の値にならず、半導体素子の製造歩留りの低下、品質の低下を招くという問題が生じていた。本発明者らはその原因を鋭意調査した結果、熱処理中にドーパント汚染を受けることによりウェーハ表層の抵抗率が変動することを突き止めた。
そこで、本発明者らは、さらに検討を重ねた結果、熱処理中にウェーハ表面にドーパント汚染を受けても、熱処理後に、鏡面研磨を施すことにより、熱処理中に前記ウェーハ表面から汚染ドーパントが拡散した領域を除去すれば、ウェーハ表層が無欠陥層でありかつドーパント汚染の少ない高品質の窒素ドープアニールウェーハを効果的に製造することができることに想到し、本発明を完成させた。
すなわち、従来表面に無欠陥層を形成するための熱処理は鏡面研磨後に行うのが常識であった。なぜならば、表面に無欠陥層を形成した後に研磨したならば、せっかく形成された無欠陥層が除去されてなくなってしまうからである。そこで、本発明では、窒素ドープウェーハを用い、これに水素ガス、不活性ガスのいずれか1以上の雰囲気下で熱処理をし、十分に厚い無欠陥層を表面に形成し、これに鏡面研磨を施して表面の無欠陥層を残すことを発想した。
図1は、本発明に係る窒素ドープアニールウェーハの製造方法の一例を示すフローチャートである。
先ず、チョクラルスキー法により所望抵抗を有する窒素をドープしたシリコン単結晶を育成する(F1)。このように、窒素をドープすることによって、grown−in欠陥の成長が抑制され、また酸素析出が促進される窒素ドープシリコン単結晶(インゴット)を製造することができる。所望の抵抗率は規格により決定されるが、原材料中にB,P,Sb,As,Gaを規定量添加することで、導電型と抵抗率を調整できる。
先ず、チョクラルスキー法により所望抵抗を有する窒素をドープしたシリコン単結晶を育成する(F1)。このように、窒素をドープすることによって、grown−in欠陥の成長が抑制され、また酸素析出が促進される窒素ドープシリコン単結晶(インゴット)を製造することができる。所望の抵抗率は規格により決定されるが、原材料中にB,P,Sb,As,Gaを規定量添加することで、導電型と抵抗率を調整できる。
この時、シリコン単結晶の育成を、窒素濃度が1×1013〜1×1015atoms/cm3となるようにして行うのが好ましい。このようにして育成した窒素ドープシリコン単結晶からスライスされたシリコン単結晶ウェーハに熱処理を施すことにより、表層のデバイス活性領域を無欠陥とし、デバイス活性領域直下の領域を空孔型grown−in欠陥が存在せずかつBMDが存在するゲッタリング能力に優れた窒素ドープアニールウェーハを製造することができる。窒素が1×1013atoms/cm3以上含有されれば、十分にgrown−in欠陥の成長が抑制され、後の熱処理で消滅し易くすることができ、窒素が1×1015atoms/cm3以下であれば、単結晶の育成にも問題が生じないし、酸素析出過多になることもない。
また、シリコン単結晶の育成を、炭素を1ppma以下の濃度でドープして行うのが好ましい。このようにして炭素をドープして育成された窒素ドープシリコン単結晶からスライスされたシリコン単結晶ウェーハは、熱処理を施すことにより、バルク部のBMDの形成をより促進することができる一方で、空孔型grown−in欠陥の形成が抑制されている。このため、ゲッタリング能力に極めて優れた高品質の窒素ドープアニールウェーハを製造することができる。このとき、炭素を、0,03ppma以上、より好ましくは、0.05ppma以上の濃度でドープすることで、炭素ドープの効果が十分に得られる。特に、窒素のみならず炭素もドープすることで、幅広い温度範囲の熱処理でバルク部にBMDを形成することができる。
また、窒素ドープシリコン単結晶の育成を、酸素濃度が12〜16ppma(JEITA)となり、かつウェーハとした時に全面がV領域又はOSFリング領域を含むV領域となるようにして行うのが好ましい。このように育成した窒素ドープシリコン単結晶からスライスされたシリコン単結晶ウェーハに熱処理を施すことで、表層部を無欠陥層としつつ、無欠陥層の直下は高密度のBMDを形成した窒素ドープアニールウェーハを製造することができる。すなわち、酸素濃度が、12〜16ppma(JEITA)であれば、濃度が高すぎないため、析出過多によるウェーハ表層部でのBMDの発生が抑えられるし、ウェーハが反るようなこともない。また、12ppma以上であれば、窒素ドープとも合いまって、十分にBMDがバルク部に形成される。また、全面がV領域又はOSFリング領域を含むV領域であれば、バルク部で析出が促進されBMDが形成され易く好ましい。
この場合、特に、WO01/057293に開示されているような成長した結晶に対する冷却効果を最大限に発揮し、結晶成長速度を高速化した単結晶引上げ装置を用いるのが好ましい。このような単結晶引上げ装置を用いて引上げられたシリコン単結晶であれば、grown−in欠陥のサイズが小さく熱処理によりウェーハ表層に深い無欠陥層を形成しやすい。
ここで、V領域、OSFリング領域について簡単に説明しておく。
シリコン単結晶において、V領域とは、点欠陥である空孔V(Vacancy)、つまりシリコン原子の不足から発生する凹部、穴のようなものが多い領域であり、I領域とは、点欠陥である格子間シリコンI(Interstitial Silicon)、つまりシリコン原子が余分に存在することにより発生する転位や余分なシリコン原子の塊が多い領域のことであり、そしてV領域とI領域の間には、原子の不足や余分が無い(少ない)ニュートラル(Neutral、以下Nと略記することがある)領域が存在していることになる。そして、grown−in欠陥(FPD、LSTD、COP等)というのは、あくまでも点欠陥であるVやIが過飽和な状態の時に発生するものであり、多少の原子の偏りがあっても、飽和濃度以下であれば、grown−in欠陥としては存在しないことが判ってきた。
シリコン単結晶において、V領域とは、点欠陥である空孔V(Vacancy)、つまりシリコン原子の不足から発生する凹部、穴のようなものが多い領域であり、I領域とは、点欠陥である格子間シリコンI(Interstitial Silicon)、つまりシリコン原子が余分に存在することにより発生する転位や余分なシリコン原子の塊が多い領域のことであり、そしてV領域とI領域の間には、原子の不足や余分が無い(少ない)ニュートラル(Neutral、以下Nと略記することがある)領域が存在していることになる。そして、grown−in欠陥(FPD、LSTD、COP等)というのは、あくまでも点欠陥であるVやIが過飽和な状態の時に発生するものであり、多少の原子の偏りがあっても、飽和濃度以下であれば、grown−in欠陥としては存在しないことが判ってきた。
この両点欠陥の濃度は、CZ法における結晶の引上げ速度(成長速度)Fと結晶中の固液界面近傍の温度勾配Gとの関係から決まり、V領域とI領域との境界近辺にはOSF(酸化誘起積層欠陥、Oxidation Indused Stacking Fault)と呼ばれる欠陥が、結晶成長軸に対する垂直方向の断面で見た時に、リング状に分布している領域(OSFリング領域)があることが確認されている。
そして、F/Gというパラメータが所定の値となるようにしてシリコン単結晶を引上げれば、ウェーハとした時に全面がV領域、OSFリング領域、OSFリング領域を含むV領域となるようにしてシリコン単結晶を育成することができる。
次に、育成されたシリコン単結晶を円筒研削し、所定の長さにブロック切断する(F2)。
次に、該ブロックにされたシリコン単結晶を、内周刃スライサー、バンドソー、ワイヤーソー等でスライスして、シリコン単結晶ウェーハとする(F3)。
次に、スライスされたシリコン単結晶ウェーハに、水素ガス、不活性ガスのうちいずれか1以上を含む雰囲気下で熱処理を施す(F4)。
この時、例えば、熱処理温度が1200〜1300℃で、熱処理時間が20分〜1時間の熱処理を施す。
熱処理に用いる熱処理炉は、熱処理条件に適合するものであれば、縦型熱処理炉、横型熱処理炉等のいずれであっても構わない。
尚、スライス後、熱処理前に、通常法に基づき、ラッピング、平面研削、エッチング等が必要に応じて行われても良い。
この時、例えば、熱処理温度が1200〜1300℃で、熱処理時間が20分〜1時間の熱処理を施す。
熱処理に用いる熱処理炉は、熱処理条件に適合するものであれば、縦型熱処理炉、横型熱処理炉等のいずれであっても構わない。
尚、スライス後、熱処理前に、通常法に基づき、ラッピング、平面研削、エッチング等が必要に応じて行われても良い。
ここで、熱処理条件を調整することにより、鏡面研磨前のウェーハの表面から極めて深い領域までの領域、例えば、ウェーハの表面から少なくとも15μm、特には15〜30μmの深さの領域に無欠陥層を形成することができる。従って、その後鏡面研磨を行っても、無欠陥層を残すことができる。また、同時に、ウェーハ表面から例えば20μmより深い領域にBMDを形成することができる。従って、無欠陥層を、ウェーハ表面から20μmより深い領域まで形成した場合、デバイス活性領域直下に、空孔型grown−in欠陥が存在せず、BMDが存在する領域を形成することができる。
特に、熱処理により、鏡面研磨前のウェーハの表面から20〜30μmの深さの領域に、空孔型grown−in欠陥が存在せずかつBMDが存在する領域を形成するのが好ましい。これにより、製造する窒素ドープアニールウェーハのデバイス活性領域直下のゲッタリング能力を向上させることができる。
尚、ここで、ウエーハ表層の無欠陥層とは、ウェーハ表面付近に、空孔型点欠陥が凝集したCOP等の空孔型grown−in欠陥が存在しないことを意味している。
特に、熱処理により、鏡面研磨前のウェーハの表面から20〜30μmの深さの領域に、空孔型grown−in欠陥が存在せずかつBMDが存在する領域を形成するのが好ましい。これにより、製造する窒素ドープアニールウェーハのデバイス活性領域直下のゲッタリング能力を向上させることができる。
尚、ここで、ウエーハ表層の無欠陥層とは、ウェーハ表面付近に、空孔型点欠陥が凝集したCOP等の空孔型grown−in欠陥が存在しないことを意味している。
一方、この熱処理によって、熱処理炉内の雰囲気や熱処理炉等から不必要なボロンやリン等の汚染ドーパントがウェーハ表面に付着したり、ウェーハ中に含有されているボロンやリン等のドーパントがウェーハ表面より気化すると同時にウェーハ表面に再付着してウェーハ表面から内部に拡散する。
この汚染ドーパントの拡散によりウェーハ表面のキャリア濃度が変化してしまう。これは、熱処理が高温、長時間になるほどウェーハ表面からより深く汚染される。
ここで、図2(A)〜(C)に、ボロンをドープしたP型10Ω・cmのシリコン単結晶ウェーハにアルゴンガス雰囲気下で1200℃/1時間(図2(A))、1250℃/1時間(図2(B))、1300℃/1時間(図2(C))の熱処理を施した場合のウェーハ表層のボロン濃度分布を示す。図2中、縦軸は、ボロン濃度であり、横軸は、ウェーハ表面からの深さである。
図2から、1300℃/1時間の熱処理におけるドーパント汚染領域が最も深く、表面より5μmの深さまでドーパント汚染を受けていることが判る。また、キャリア濃度で言えば、表層のキャリア濃度は、バルク部の濃度に対して3倍以上となっている。
このように、表面がドーパント汚染されていると、キャリア濃度が変化し、表面に形成されるデバイス特性に悪影響を与える。特に、ウェーハの抵抗規格が高いものほどその影響は大きく、20Ω・cm以上、特には50Ω・cm、さらには100Ω・cm以上の高抵抗品においては、深刻な影響がある。
ここで、図2(A)〜(C)に、ボロンをドープしたP型10Ω・cmのシリコン単結晶ウェーハにアルゴンガス雰囲気下で1200℃/1時間(図2(A))、1250℃/1時間(図2(B))、1300℃/1時間(図2(C))の熱処理を施した場合のウェーハ表層のボロン濃度分布を示す。図2中、縦軸は、ボロン濃度であり、横軸は、ウェーハ表面からの深さである。
図2から、1300℃/1時間の熱処理におけるドーパント汚染領域が最も深く、表面より5μmの深さまでドーパント汚染を受けていることが判る。また、キャリア濃度で言えば、表層のキャリア濃度は、バルク部の濃度に対して3倍以上となっている。
このように、表面がドーパント汚染されていると、キャリア濃度が変化し、表面に形成されるデバイス特性に悪影響を与える。特に、ウェーハの抵抗規格が高いものほどその影響は大きく、20Ω・cm以上、特には50Ω・cm、さらには100Ω・cm以上の高抵抗品においては、深刻な影響がある。
そこで、本発明では、熱処理を施したシリコン単結晶ウェーハに鏡面研磨を施すことにより、熱処理中に前記ウェーハ表面から汚染ドーパントが拡散した領域を除去する(F5)。
この時、鏡面研磨により、ウェーハ表面から深さ5〜10μmまでの領域を除去することができる。
図2(A)〜(C)に示すように、アルゴンガス雰囲気下で1200〜1300℃で1時間以下の熱処理を行った場合、ドーパント汚染を受ける領域は最大でもウェーハ表面から5μm程度であるので、熱処理後にウェーハ表面を5μm以上鏡面研磨すれば、熱処理中にウェーハ表面にドーパント汚染を受けた領域をより確実に除去することができる。
図2(A)〜(C)に示すように、アルゴンガス雰囲気下で1200〜1300℃で1時間以下の熱処理を行った場合、ドーパント汚染を受ける領域は最大でもウェーハ表面から5μm程度であるので、熱処理後にウェーハ表面を5μm以上鏡面研磨すれば、熱処理中にウェーハ表面にドーパント汚染を受けた領域をより確実に除去することができる。
また、熱処理後の鏡面研磨代が10μm以下であれば、デバイス活性領域となる領域を無欠陥層として残すことが十分にできる。さらに、熱処理後鏡面研磨を行うことにより、熱処理中のウェーハ表面に発生したスリップを除去することに加え、熱処理されたウェーハ表面を通常の鏡面研磨ウェーハと同等レベルの高平坦度にすることができる。このため、鏡面研磨後に熱処理を行ったウェーハと比較してヘイズレベルを改善することができるという効果も有する。
尚、鏡面研磨方法としては、一般に行われているいずれの方法でも用いることが出来、特にCMP(機械化学研磨)を用いることが好適である。
尚、鏡面研磨方法としては、一般に行われているいずれの方法でも用いることが出来、特にCMP(機械化学研磨)を用いることが好適である。
その後、熱処理を施したウェーハを洗浄する(F6)。
これにより、表層のデバイス活性層を無欠陥層でかつ所望の抵抗率とし、デバイス活性層直下には高密度のBMDを形成した窒素ドープアニールウェーハを効果的に製造することができる。
このようにして、例えば、ウェーハ表面から少なくとも5μmの深さの領域(表層)は無欠陥層(DZ層)であり、かつ表層のキャリア濃度がバルク部のキャリア濃度の1.0〜1.1倍である窒素ドープアニールウェーハを製造することができる。
このような窒素ドープアニールウェーハは、半導体素子が形成されるデバイス活性領域が無欠陥層でありかつ所望の抵抗率となっており、しかも、ゲッタリング能力に優れ、かつウェーハ表面のスリップの発生がなく、ヘイズレベルの優れた極めて高品質なものである。
特に、前述のように抵抗率の非常に高いウェーハは、ドーパント汚染により抵抗率が大きく変化してしまう。このため、ドーパント汚染を受けた場合、半導体素子の製造において歩留りが低下するという問題がある。しかし、本発明の窒素ドープアニールウェーハは、表面の無欠陥層においてドーパント汚染がほとんどないため、これを使用することで、半導体素子の製造において歩留りの低下を防止することができる。
特に、前述のように抵抗率の非常に高いウェーハは、ドーパント汚染により抵抗率が大きく変化してしまう。このため、ドーパント汚染を受けた場合、半導体素子の製造において歩留りが低下するという問題がある。しかし、本発明の窒素ドープアニールウェーハは、表面の無欠陥層においてドーパント汚染がほとんどないため、これを使用することで、半導体素子の製造において歩留りの低下を防止することができる。
さらに、窒素ドープアニールウェーハは、表面から10〜25μmの深さの領域が、空孔型grown−in欠陥が存在せずかつBMDが存在する領域であるのが好ましい。このように、デバイス活性領域直下にBMDが形成されていれば、ゲッタリング能力が極めて優れたウェーハとすることができる。
以下、実施例により本発明をさらに詳細に説明するが、本発明がこれに限定されないことは言うまでもない。
(実施例1)
酸素濃度が14.5ppma(JEITA)、炭素濃度が0.5ppma、窒素濃度が8×1013atoms/cm3となるようにして、チョクラルスキー法により窒素をドープしたシリコン単結晶を育成した。この単結晶の育成は、引上げ速度Fと固液界面近傍の温度勾配Gとの比F/Gを制御することによって、ウェーハとした時に全面がOSFリング領域を含むV領域となるようにして行った。
次に、育成されたシリコン単結晶をスライスして直径200mmのシリコン単結晶ウェーハを10枚用意した。
次に、スライスされたシリコン単結晶ウェーハに、アルゴンガス雰囲気下で1250℃、1時間の熱処理を施した。
次に、熱処理を施したシリコン単結晶ウェーハに鏡面研磨を施し、ウェーハ表面から5μmを除去し(研磨代:5μm)、窒素ドープアニールウェーハとした。
鏡面研磨後、窒素ドープアニールウェーハの表層のキャリア濃度をSIMSで測定した。また、スリップ及びヘイズをSP−1で測定した。
(実施例1)
酸素濃度が14.5ppma(JEITA)、炭素濃度が0.5ppma、窒素濃度が8×1013atoms/cm3となるようにして、チョクラルスキー法により窒素をドープしたシリコン単結晶を育成した。この単結晶の育成は、引上げ速度Fと固液界面近傍の温度勾配Gとの比F/Gを制御することによって、ウェーハとした時に全面がOSFリング領域を含むV領域となるようにして行った。
次に、育成されたシリコン単結晶をスライスして直径200mmのシリコン単結晶ウェーハを10枚用意した。
次に、スライスされたシリコン単結晶ウェーハに、アルゴンガス雰囲気下で1250℃、1時間の熱処理を施した。
次に、熱処理を施したシリコン単結晶ウェーハに鏡面研磨を施し、ウェーハ表面から5μmを除去し(研磨代:5μm)、窒素ドープアニールウェーハとした。
鏡面研磨後、窒素ドープアニールウェーハの表層のキャリア濃度をSIMSで測定した。また、スリップ及びヘイズをSP−1で測定した。
次に、ステップポリッシュにより無欠陥層(DZ層)の厚さを評価した。さらに、ウェーハ表面から20μm研磨したときのDZ層直下のバルク部のBMD密度(メーカ:SEMILAB、装置名:SIRMで測定)を測定した。また、キャリア濃度もSIMSで測定した。
その結果、鏡面研磨後の窒素ドープアニールウェーハの表面には、スリップ、ヘイズは観察されなかった。また、ステップポリッシュによる20μm研磨前と20μm研磨後のキャリア濃度比率は1.0倍、すなわち、表層のキャリア濃度がバルク部のキャリア濃度の1.0倍であることが判った。さらに、DZ層の厚さは10μmで、DZ層直下のBMD密度は6.5×108個/cm3であることが判った。
(実施例2)
鏡面研磨の研磨代を10μmとしたことを除いて、実施例1と同様にして10枚の窒素ドープアニールウェーハを作製した。その後、実施例1と同じ評価を行った。
その結果、鏡面研磨後の窒素ドープアニールウェーハの表面には、スリップ、ヘイズは観察されなかった。また、ステップポリッシュによる20μm研磨前と20μm研磨後のキャリア濃度比率は1.0倍、すなわち、表層のキャリア濃度がバルク部のキャリア濃度の1.0倍であることが判った。さらに、DZ層の厚さは5μmで、DZ層直下のBMD密度は6.5×108個/cm3であることが判った。
鏡面研磨の研磨代を10μmとしたことを除いて、実施例1と同様にして10枚の窒素ドープアニールウェーハを作製した。その後、実施例1と同じ評価を行った。
その結果、鏡面研磨後の窒素ドープアニールウェーハの表面には、スリップ、ヘイズは観察されなかった。また、ステップポリッシュによる20μm研磨前と20μm研磨後のキャリア濃度比率は1.0倍、すなわち、表層のキャリア濃度がバルク部のキャリア濃度の1.0倍であることが判った。さらに、DZ層の厚さは5μmで、DZ層直下のBMD密度は6.5×108個/cm3であることが判った。
(実施例3)
熱処理の時間を20分としたことを除いて、実施例1と同様にして10枚の窒素ドープアニールウェーハを作製した。その後、実施例1と同じ評価を行った。
その結果、鏡面研磨後の窒素ドープアニールウェーハの表面には、スリップ、ヘイズは観察されなかった。また、ステップポリッシュによる20μm研磨前と20μm研磨後のキャリア濃度比率は1.0倍、すなわち、表層のキャリア濃度がバルク部のキャリア濃度の1.0倍であることが判った。さらに、DZ層の厚さは8μmで、DZ層直下のBMD密度は6.5×108個/cm3であることが判った。
熱処理の時間を20分としたことを除いて、実施例1と同様にして10枚の窒素ドープアニールウェーハを作製した。その後、実施例1と同じ評価を行った。
その結果、鏡面研磨後の窒素ドープアニールウェーハの表面には、スリップ、ヘイズは観察されなかった。また、ステップポリッシュによる20μm研磨前と20μm研磨後のキャリア濃度比率は1.0倍、すなわち、表層のキャリア濃度がバルク部のキャリア濃度の1.0倍であることが判った。さらに、DZ層の厚さは8μmで、DZ層直下のBMD密度は6.5×108個/cm3であることが判った。
(実施例4)
熱処理の時間を20分とし、鏡面研磨の研磨代を10μmとしたことを除いて、実施例1と同様にして10枚の窒素ドープアニールウェーハを作製した。その後、実施例1と同じ評価を行った。
その結果、鏡面研磨後の窒素ドープアニールウェーハの表面には、スリップ、ヘイズは観察されなかった。また、ステップポリッシュによる20μm研磨前と20μm研磨後のキャリア濃度比率は1.0倍、すなわち、表層のキャリア濃度がバルク部のキャリア濃度の1.0倍であることが判った。さらに、DZ層の厚さは3μmで、DZ層直下のBMD密度は6.5×108個/cm3であることが判った。
熱処理の時間を20分とし、鏡面研磨の研磨代を10μmとしたことを除いて、実施例1と同様にして10枚の窒素ドープアニールウェーハを作製した。その後、実施例1と同じ評価を行った。
その結果、鏡面研磨後の窒素ドープアニールウェーハの表面には、スリップ、ヘイズは観察されなかった。また、ステップポリッシュによる20μm研磨前と20μm研磨後のキャリア濃度比率は1.0倍、すなわち、表層のキャリア濃度がバルク部のキャリア濃度の1.0倍であることが判った。さらに、DZ層の厚さは3μmで、DZ層直下のBMD密度は6.5×108個/cm3であることが判った。
(実施例5)
熱処理の時間を1時間とし、鏡面研磨の研磨代を3μmとしたことを除いて、実施例1と同様にして10枚の窒素ドープアニールウェーハを作製した。その後、実施例1と同じ評価を行った。
その結果、鏡面研磨後の窒素ドープアニールウェーハの表面には、スリップ、ヘイズは観察されなかった。また、ステップポリッシュによる20μm研磨前と20μm研磨後のキャリア濃度比率は1.1倍、すなわち、表層のキャリア濃度がバルク部のキャリア濃度の1.1倍であることが判った。さらに、DZ層の厚さは12μmで、DZ層直下のBMD密度は6.5×108個/cm3であることが判った。
熱処理の時間を1時間とし、鏡面研磨の研磨代を3μmとしたことを除いて、実施例1と同様にして10枚の窒素ドープアニールウェーハを作製した。その後、実施例1と同じ評価を行った。
その結果、鏡面研磨後の窒素ドープアニールウェーハの表面には、スリップ、ヘイズは観察されなかった。また、ステップポリッシュによる20μm研磨前と20μm研磨後のキャリア濃度比率は1.1倍、すなわち、表層のキャリア濃度がバルク部のキャリア濃度の1.1倍であることが判った。さらに、DZ層の厚さは12μmで、DZ層直下のBMD密度は6.5×108個/cm3であることが判った。
(実施例6)
熱処理の時間を1時間とし、鏡面研磨の研磨代を12μmとしたことを除いて、実施例1と同様にして10枚の窒素ドープアニールウェーハを作製した。その後、実施例1と同じ評価を行った。
その結果、鏡面研磨後の窒素ドープアニールウェーハの表面には、スリップ、ヘイズは観察されなかった。また、ステップポリッシュによる20μm研磨前と20μm研磨後のキャリア濃度比率は1.0倍、すなわち、表層のキャリア濃度がバルク部のキャリア濃度の1.0倍であることが判った。さらに、DZ層の厚さは3μmで、DZ層直下のBMD密度は6.5×108個/cm3であることが判った。
熱処理の時間を1時間とし、鏡面研磨の研磨代を12μmとしたことを除いて、実施例1と同様にして10枚の窒素ドープアニールウェーハを作製した。その後、実施例1と同じ評価を行った。
その結果、鏡面研磨後の窒素ドープアニールウェーハの表面には、スリップ、ヘイズは観察されなかった。また、ステップポリッシュによる20μm研磨前と20μm研磨後のキャリア濃度比率は1.0倍、すなわち、表層のキャリア濃度がバルク部のキャリア濃度の1.0倍であることが判った。さらに、DZ層の厚さは3μmで、DZ層直下のBMD密度は6.5×108個/cm3であることが判った。
(比較例1)
熱処理と鏡面研磨の順番を逆にし、鏡面研磨後に熱処理をしたことを除いて、実施例1と同様にして10枚の窒素ドープアニールウェーハを作製した。その後、実施例1と同じ評価を行った。
その結果、ウェーハ表面にスリップが観察された。また、ステップポリッシュによる20μm研磨前と20μm研磨後のキャリア濃度比率は5.0倍、すなわち、表層のキャリア濃度がバルク部のキャリア濃度の5.0倍であることが判った。さらに、DZ層の厚さは15μmで、DZ層直下のBMD密度は6.5×108個/cm3であることが判った。
熱処理と鏡面研磨の順番を逆にし、鏡面研磨後に熱処理をしたことを除いて、実施例1と同様にして10枚の窒素ドープアニールウェーハを作製した。その後、実施例1と同じ評価を行った。
その結果、ウェーハ表面にスリップが観察された。また、ステップポリッシュによる20μm研磨前と20μm研磨後のキャリア濃度比率は5.0倍、すなわち、表層のキャリア濃度がバルク部のキャリア濃度の5.0倍であることが判った。さらに、DZ層の厚さは15μmで、DZ層直下のBMD密度は6.5×108個/cm3であることが判った。
実施例1〜6,比較例1の結果を、以下の表1にまとめる。
表1を見ると、実施例1〜6の窒素ドープアニールウェーハは、表層のデバイス活性層が無欠陥層でかつ所望の抵抗率であり、デバイス活性層直下には高密度のBMDが形成されていることが判る。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
Claims (12)
- 窒素ドープアニールウェーハであって、少なくとも、チョクラルスキー法による窒素ドープシリコン単結晶ウェーハに熱処理を施して製造されたものであり、ウェーハ表面から少なくとも5μmの深さの領域は無欠陥層であり、かつ表層のキャリア濃度がバルク部のキャリア濃度の1.0〜1.1倍であることを特徴とする窒素ドープアニールウェーハ。
- 前記窒素ドープアニールウェーハは、ウェーハ表面から10〜25μmの深さの領域が、空孔型grown−in欠陥が存在せずかつBMDが存在する領域であることを特徴とする請求項1に記載の窒素ドープアニールウェーハ。
- 窒素ドープアニールウェーハの製造方法であって、少なくとも、チョクラルスキー法により窒素をドープしたシリコン単結晶を育成し、該育成されたシリコン単結晶をスライスしてシリコン単結晶ウェーハとし、該スライスされたシリコン単結晶ウェーハに、水素ガス、不活性ガスのうちいずれか1以上を含む雰囲気下で熱処理を施した後、該熱処理を施したシリコン単結晶ウェーハに鏡面研磨を施すことにより、熱処理中に前記ウェーハ表面から汚染ドーパントが拡散した領域を除去し、窒素ドープアニールウェーハを製造することを特徴とする窒素ドープアニールウェーハの製造方法。
- 前記窒素ドープシリコン単結晶の育成を、酸素濃度が12〜16ppma(JEITA)となり、かつウェーハとした時に全面がV領域又はOSFリング領域を含むV領域となるようにして行うことを特徴とする請求項3に記載の窒素ドープアニールウェーハの製造方法。
- 前記シリコン単結晶ウェーハに施す熱処理を、熱処理温度が1200〜1300℃で、熱処理時間が20分〜1時間の熱処理とすることを特徴とする請求項3又は請求項4に記載の窒素ドープアニールウェーハの製造方法。
- 前記シリコン単結晶の育成を、窒素濃度が1×1013〜1×1015atoms/cm3となるようにして行うことを特徴とする請求項3乃至請求項5のいずれか一項に記載の窒素ドープアニールウェーハの製造方法。
- 前記シリコン単結晶の育成を、炭素を1ppma以下の濃度でドープして行うことを特徴とする請求項3乃至請求項6のいずれか一項に記載の窒素ドープアニールウェーハの製造方法。
- 前記シリコン単結晶ウェーハに施す熱処理により、鏡面研磨前のウェーハの表面から少なくとも15μmの深さの領域に無欠陥層を形成することを特徴とする請求項3乃至請求項7のいずれか一項に記載の窒素ドープアニールウェーハの製造方法。
- 前記シリコン単結晶ウェーハに施す熱処理により、鏡面研磨前のウェーハの表面から20〜30μmの深さの領域に、空孔型grown−in欠陥が存在せずかつBMDが存在する領域を形成することを特徴とする請求項3ないし請求項8のいずれか一項に記載の窒素ドープアニールウェーハの製造方法。
- 前記シリコン単結晶ウェーハに施す鏡面研磨により、ウェーハ表面から深さ5〜10μmまでの領域を除去することを特徴とする請求項3乃至請求項9のいずれか一項に記載の窒素ドープアニールウェーハの製造方法。
- 前記鏡面研磨後に、ウェーハ表面から少なくとも5μmの深さの領域が無欠陥層となり、かつ表層のキャリア濃度がバルク部のキャリア濃度の1.0〜1.1倍となるように鏡面研磨することを特徴とする請求項3乃至請求項10のいずれか一項に記載の窒素ドープアニールウェーハの製造方法。
- 前記鏡面研磨後に、表面から10〜25μmの深さの領域が空孔型grown−in欠陥が存在せずかつBMDが存在する領域となるように鏡面研磨することを特徴とする請求項3乃至請求項11のいずれか一項に記載の窒素ドープアニールウェーハの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006063933A JP2007242920A (ja) | 2006-03-09 | 2006-03-09 | 窒素ドープアニールウェーハの製造方法及び窒素ドープアニールウェーハ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006063933A JP2007242920A (ja) | 2006-03-09 | 2006-03-09 | 窒素ドープアニールウェーハの製造方法及び窒素ドープアニールウェーハ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007242920A true JP2007242920A (ja) | 2007-09-20 |
Family
ID=38588164
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006063933A Pending JP2007242920A (ja) | 2006-03-09 | 2006-03-09 | 窒素ドープアニールウェーハの製造方法及び窒素ドープアニールウェーハ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007242920A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009272443A (ja) * | 2008-05-07 | 2009-11-19 | Sumco Corp | シリコンウェーハおよびその製造方法 |
US8426297B2 (en) | 2008-08-08 | 2013-04-23 | Sumco Techxiv Corporation | Method for manufacturing semiconductor wafer |
JP2013129564A (ja) * | 2011-12-21 | 2013-07-04 | Siltronic Ag | シリコン単結晶基板およびその製造方法 |
CN105334561A (zh) * | 2011-04-11 | 2016-02-17 | 精工爱普生株式会社 | 波长可变干涉滤波器、光模块以及电子设备 |
CN108873084A (zh) * | 2018-05-10 | 2018-11-23 | 中南大学 | 一种基于单位分解积分的直流电阻率无单元正演方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001079593A1 (fr) * | 2000-04-14 | 2001-10-25 | Shin-Etsu Handotai Co.,Ltd. | Plaquette de silicium, plaquette de silicium epitaxiale, plaquette de recuit et procede de production de ces plaquettes |
JP2003257981A (ja) * | 2002-02-27 | 2003-09-12 | Toshiba Ceramics Co Ltd | シリコンウェーハの製造方法 |
-
2006
- 2006-03-09 JP JP2006063933A patent/JP2007242920A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001079593A1 (fr) * | 2000-04-14 | 2001-10-25 | Shin-Etsu Handotai Co.,Ltd. | Plaquette de silicium, plaquette de silicium epitaxiale, plaquette de recuit et procede de production de ces plaquettes |
JP2003257981A (ja) * | 2002-02-27 | 2003-09-12 | Toshiba Ceramics Co Ltd | シリコンウェーハの製造方法 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009272443A (ja) * | 2008-05-07 | 2009-11-19 | Sumco Corp | シリコンウェーハおよびその製造方法 |
US8426297B2 (en) | 2008-08-08 | 2013-04-23 | Sumco Techxiv Corporation | Method for manufacturing semiconductor wafer |
US8853103B2 (en) | 2008-08-08 | 2014-10-07 | Sumco Techxiv Corporation | Method for manufacturing semiconductor wafer |
CN105334561A (zh) * | 2011-04-11 | 2016-02-17 | 精工爱普生株式会社 | 波长可变干涉滤波器、光模块以及电子设备 |
JP2013129564A (ja) * | 2011-12-21 | 2013-07-04 | Siltronic Ag | シリコン単結晶基板およびその製造方法 |
CN108873084A (zh) * | 2018-05-10 | 2018-11-23 | 中南大学 | 一种基于单位分解积分的直流电阻率无单元正演方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5072460B2 (ja) | 半導体用シリコンウエハ、およびその製造方法 | |
JP4805681B2 (ja) | エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法 | |
US20070095274A1 (en) | Silicon wafer and method for producing same | |
JP2006261632A (ja) | シリコンウェーハの熱処理方法 | |
JP2004304095A (ja) | シリコンウェーハおよびその製造方法 | |
JP2007176732A (ja) | アニールウエハ及びアニールウエハの製造方法 | |
KR20140001815A (ko) | 실리콘 기판의 제조 방법 및 실리콘 기판 | |
KR101847481B1 (ko) | 실리콘 에피택셜 웨이퍼, 그의 제조 방법 | |
JP2018510492A (ja) | エピタキシャルにコーティングされた半導体ウェハとエピタキシャルにコーティングされた半導体ウェハの製造方法 | |
JP4529416B2 (ja) | シリコン単結晶ウェーハの製造方法及びシリコン単結晶ウェーハ | |
JP2007235153A (ja) | 高抵抗シリコンウエーハ及びその製造方法 | |
KR20140021543A (ko) | 실리콘 기판의 제조방법 및 실리콘 기판 | |
JP2007242920A (ja) | 窒素ドープアニールウェーハの製造方法及び窒素ドープアニールウェーハ | |
JP4948354B2 (ja) | p−ドープされかつエピタキシャル被覆された、シリコンからなる半導体ウェハの製造方法 | |
JP4615161B2 (ja) | エピタキシャルウエーハの製造方法 | |
JP4710603B2 (ja) | アニールウエーハとその製造方法 | |
KR20100061360A (ko) | 실리콘 단결정 및 그 육성방법, 실리콘 웨이퍼 및 그 제조방법 | |
JP2006040980A (ja) | シリコンウェーハおよびその製造方法 | |
JP2013048137A (ja) | シリコンウェーハの製造方法 | |
JP3760889B2 (ja) | エピタキシャルウェーハの製造方法 | |
JP2013030723A (ja) | シリコンウェーハの製造方法 | |
JP5965607B2 (ja) | シリコンウェーハの製造方法 | |
JP5906006B2 (ja) | シリコンウェーハの製造方法 | |
JP4978396B2 (ja) | エピタキシャルウェーハの製造方法 | |
JP4715402B2 (ja) | 単結晶シリコンウェーハの製造方法、単結晶シリコンウェーハ及びウェーハ検査方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20080305 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Effective date: 20100706 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Effective date: 20110906 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Effective date: 20120124 Free format text: JAPANESE INTERMEDIATE CODE: A02 |