JP4948354B2 - p−ドープされかつエピタキシャル被覆された、シリコンからなる半導体ウェハの製造方法 - Google Patents

p−ドープされかつエピタキシャル被覆された、シリコンからなる半導体ウェハの製造方法 Download PDF

Info

Publication number
JP4948354B2
JP4948354B2 JP2007271686A JP2007271686A JP4948354B2 JP 4948354 B2 JP4948354 B2 JP 4948354B2 JP 2007271686 A JP2007271686 A JP 2007271686A JP 2007271686 A JP2007271686 A JP 2007271686A JP 4948354 B2 JP4948354 B2 JP 4948354B2
Authority
JP
Japan
Prior art keywords
concentration
doped
single crystal
nitrogen
semiconductor wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007271686A
Other languages
English (en)
Other versions
JP2008100906A (ja
Inventor
フォン アモン ヴィルフリート
克彦 中居
ヴェーバー マルティン
シュミット ヘルベルト
敦 碇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Publication of JP2008100906A publication Critical patent/JP2008100906A/ja
Application granted granted Critical
Publication of JP4948354B2 publication Critical patent/JP4948354B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

本発明は、エピタキシャル被覆された、シリコンからなる半導体ウェハ、いわゆるエピウェハの製造方法に関する。特に、本発明はp-ドープされかつエピタキシャル被覆された、シリコンからなる半導体ウェハの製造に関し、前記ウェハは高いゲッター能力及び僅かな数の層欠陥を特徴とし、従って大規模集積電子素子を形成するための更なる加工のために特に適している。
著しくホウ素でドープされた、p+ドープされた半導体ウェハの場合と異なり、電気的活性領域から金属不純物を遠ざける所望の能力は軽度にホウ素でドープされた、p-ドープされた半導体ウェハの場合に不十分である。一般に、このようなウェハは不十分な酸素析出物(BMD、bulk micro defects)を形成し、前記酸素析出物はこのような不純物と結合することができかつこのようにいわゆる内在性ゲッターとして機能する。軽度にホウ素でドープされた、シリコンから製造された半導体ウェハの場合には、酸素析出物のための核形成中心は、エピタキシャル被覆の間に、生じたp-ドープされたエピウェハが、少なくとも5×108cm-3の酸素析出物の密度より上で生じる十分なゲッター能力をもはや有しなくなる程度にまで消失する。
半導体ウェハが付加的に窒素及び/又は炭素出ドープされる場合に、酸素析出物のための核形成中心の形成及び最終的にゲッター能力も向上させることができることは公知である。ドーピングにより付加された窒素は、エピタキシャル被覆の間に使用される温度を含むより高い温度でより安定な核形成中心を生じさせる。他方で、しかしながら窒素は、OSFリングとして公知の半導体ウェハの領域に酸化誘起積層欠陥(OSF)の形成を促進してしまう。従って、エピタキシャル法により堆積された層の表面のこの領域にも層欠陥のレベルが増大し、この層欠陥は電子素子の機能性を著しく損ない、従ってできる限り避けるべきである。このタイプの層欠陥(LPD、light point defects)はレーザー散乱光を用いる光学的方法により可視化される。
EP 1 143 045 A1には窒素濃度を2×1013cm-3〜1×1014cm-3の低い領域に制限し、点欠陥に関して全体のウェハ表面にわたりOSFリングを有する又は有しないボイドリッチ領域(v−領域)を有するシリコンから製造された半導体ウェハだけにエピタキシャル被覆を実施することを提案している。この方法は、必要な境界条件が、単結晶の引き上げ時にモニタリング及び時間に関する費用の増加を必要とするという欠点を有する。例えば、OSF核のモルホロジーを変えるために、冷却速度を1000〜900℃の範囲内で低く保たなければならない。低い冷却速度は、一般に、単結晶を低い、つまり不経済な引き上げ速度で引き上げなければならないことを必要とする。他の特別な欠点は、この窒素濃度における偏析に関連する増大が窒素濃度を制限する努力に反することである。単結晶の長さが増加すると共にこの窒素濃度は著しく増加し、従って急速に制限された範囲外に変動してしまう。層欠陥は、酸素濃度が低いレベルに保たれる場合になお避けることができる。しかしながら、これは同様にモニタリング費用の増加を必要とし、また酸素析出物のための核形成中心十分な数を形成させるために場合により不十分な酸素しか存在できないという問題が生じる。
EP 1 143 045 A1
従って、本発明の課題は、かなり低い制限を必要とする方法を提供することであった。
本発明は、シリコン単結晶をチョクラルスキー法により引き上げ、前記引き上げの間にホウ素、水素及び窒素でドープし、かつp-ドープされた半導体ウェハに加工し、これをエピタキシャル被覆する、p-ドープされかつエピタキシャル被覆された、シリコンからなる半導体ウェハの製造方法に関する。
このようにして製造されたエピウェハは、そのゲッター能力及び低い層欠陥密度のために、大規模集積電子素子を作成するさらなるプロセスのために特に適している。
本願発明者は、水素が、酸素誘起積層欠陥の形成の促進に関して窒素の作用を明らかに弱めることを見出した。これは、酸素析出物のための核形成中心の数を窒素のドーピングにより刺激されるが、それと同時に基板ウェハ内でのOSFを形成させず、かつそれによりエピウェハ上の層欠陥を増加させないためのかなりの余地を提供する結果となる。本発明により製造されたエピウェハは、酸素析出物のための核形成中心の十分な数を有するが、それにもかかわらず層欠陥はほとんどない。v/G法則を利用する場合に、有利にケイ素の格子間原子の集合体を有していない半導体ウェハを提供する単結晶を製造することができる。このv/G法則に従って、単結晶の引き上げの間の結晶化境界部で引き上げ速度vと軸方向温度勾配Gとからの商の適当な制御が、半導体ウェハ上での点欠陥及びその集合体の半径方向の分布を制御するために十分である。
シリコンから製造されたp-ドープされた半導体ウェハ、並びに前記ウェハからエピタキシャル被覆により製造されたエピウェハは、1000℃以上の温度での特別な熱処理を必要とせず、その間に核形成中心は成長してゲッター能力を有する酸素析出物を形成する。むしろ、このプロセスは前記素子の製造の間に行われ、特に最新世代の素子を製造する場合であっても、比較的低い1000℃を下回る温度での短期間の熱処理が想定される。
本発明の場合に、シリコンから製造されたp-ドープされた半導体ウェハは、チョクラルスキー法を用いてシリコン単結晶を引き上げ、その引き上げの際にホウ素、水素及び窒素でドープすることにより製造される。水素と窒素との同時のドーピングを含むこの方法は、例えばEP 1 136 596 A1に記載されているように基本的に公知であるが、これは異なる関係にあり、この文献から本発明を導き出すことはできない。水素は、比較的高い濃度で存在する場合にシリコン中で微小気泡を形成する傾向があるため、この濃度は微小気泡を形成するために必要な濃度に達しないように保証すべきである。これは、3mbarよりも低い水素分圧で単結晶を引き上げることにより実際に達成することができる。層欠陥の形成を抑制する水素の作用に関して、単結晶の引き上げの際の水素分圧が0.2〜2.5mbarの範囲内である場合が有利である。
窒素ドーピングに関して、1×1015cm-3の窒素濃度がその上限であると考えられる。窒素濃度がこのレベルを超える場合に、もはや水素の付加的なドーピングによっても製造されたエピウェハがOSFリングの領域内に多数の層欠陥を有することは避けられない。窒素濃度の有利な範囲は、1×1014cm-3より高く、1×1015cm-3より低い。窒素濃度がこの範囲外にある場合に、それが低いために、特に十分な酸素が単結晶中に存在しない場合には、酸素析出物のための不十分な核形成中心が形成される。それとは反対に、窒素濃度が低くい場合であっても、被覆すべき半導体ウェハ中の酸素濃度が高すぎる場合には、多くの層欠陥が形成されてしまう。従って、酸素濃度を、単結晶の引き上げの間に窒素濃度の偏析による増大に対して酸素濃度の制御された減少で反応することによって考慮することが特に有利である。窒素濃度が偏析の理由で1×1015cm-3に上昇する際に、単結晶中の酸素濃度は、6×1017cm-3、有利に5.5×1017cm-3のレベルを上回らないのが有利である。チョクラルスキー法を用いた引き上げの間に、単結晶は通常では長さの増加と共に酸素は少なくなる、それというのも融液量が減少するため酸素は坩堝壁を介して融液中へあまり達しないためである。さらに、酸素濃度を制御して減少させるために、互いに任意に組み合わせることができる多様な方法が提供される。例えば、単結晶中の酸素濃度は、磁場の強度を高め、それにより融液内の対流が弱まる場合に低下する。同様の効果は、坩堝の回転数を減少させる場合、引き上げ装置中のガス圧を低下させる場合、又は引き上げ装置を通過する及び坩堝上へ導入するガスの流速を高める場合に達成される。
チョクラルスキー法を用いて製造され、かつホウ素、水素及び窒素でドープされた単結晶はウェハに切り分けられる。これは、有利にワイヤーソーを用いて行われる、それというのもこの方法により多数の半導体ウェハを1つの作業工程で作成することができるためである。有利に200mm又は300mmの直径を有するこのようなシリコン半導体ウェハは、ホウ素を1×1017cm-3〜1×1013cm-3の濃度で含有し、これはp-型のドーピングに相当する。これに引き続き、機械的損傷を除去し、平坦でかつ平行な側面及びスムーズなエッジを作成する目的で標準的処理工程を行う。この工程は、側面のラッピング及び/又はグラインディングによる機械加工、エッチャントによる処理、両面の少なくとも一方のポリシング、及びエッジの丸み付け及びポリシングを含む。シリコンの薄層を、ポリシングされた側面にエピタキシャル法により堆積させる。このエピタキシャル層の厚さは、有利に1〜5μmである。このエピタキシャル層はp型のドーパント、有利にホウ素を含有し、これはp/p-ドープされたエピウェハにも当てはめることができることを意味する。このホウ素濃度は、有利に2×1016〜1×1015cm-3である。
このエピウェハは、エピタキシャル層の下のバルク内に多数の酸素析出物を形成することができ、これは被覆前の半導体ウェハのバルクに相当し、この多数の酸素析出物がバルクに十分なゲッター能力を付与する。形成されたBMDの濃度は少なくとも5×108cm-3、有利に109〜1010cm-3である。層欠陥の数は、0.09μmより大きい欠陥に関してかつ200mmの公称直径を有するエピウェハの面積に関して有利に40個より少ない。
本発明を、次に図面及び実施例に関して記載する。
200mmの直径を有するp-ドープされたシリコン単結晶は、チョクラルスキー法を用いて製造され、p-ドープされた半導体ウェハを作成するためにさらに加工される。比較の目的で、半導体ウェハのいくつかを付加的に窒素だけでドープし、一方で他の半導体ウェハを、本発明により、付加的に窒素及び水素で約1×1016cm-3の濃度でドープした。これらの半導体ウェハをエピタキシャル被覆して、p/p-ドープエピウェハにした。
図1〜12は、p-ドープされた半導体ウェハ(図1〜4)及びp/p-ドープされたエピウェハ(図5〜12)に行われた欠陥測定の結果を示す。1000℃で16時間の酸素析出物の形成を引き起こす熱処理後のBMD密度は、MO−4レーザー光散乱測定装置(Mitsui Mining and Smelting社製)を用いて測定し、水蒸気の存在での1100℃、1hでの酸化の後のOSF密度は、光学顕微鏡を用いて測定し、層欠陥密度は粒子計数装置SP1(KLA Tencor社製)を用いて測定した。この半導体ウェハは、ASTM標準F121−83による、7.2×1017cm-3の同じ酸素濃度を有していた。
これらの図の比較は、窒素を用いた付加的ドーピングに制限した場合(図1、2、5、6、9及び10)に、窒素濃度が1.3×1015cm-3(図2、6及び10)から1.2×1014cm-3(図1、5及び9)に低下することにより層欠陥密度の明らかな低下を達成することができるが、この低下はOSFリングが形成された境界領域においては達成されない。窒素濃度が1.3×1015cm-3である場合に、OSF領域は全体のウェハ表面にわたり拡がる(図2)。BMD密度に関する要求が満たされるが(図6)、層欠陥密度に関しては満たされない。
層欠陥はエピウェハの全体の表面にわたり多数存在する(図10)。1.2×1014cm-3までの窒素濃度の低下により、OSF領域の作用は、半導体ウェハの境界領域にだけ留まる(図1)。このエピウェハはBMD密度に関する要求を満たすが(図5)、層欠陥密度に関する要求はもはや満たしていない。多数の層欠陥を有する半導体ウェハのOSF領域に対応する領域は、境界領域に留まる(図9)。
エピウェハの全体の表面にわたる層欠陥の減少は、本発明により規定されているように、水素を用いた付加的ドーピングが実施され、かつ窒素濃度が1.2×1014cm-3に低下される場合にだけ達成される(図3、7及び11)。図4、8及び12からは、窒素濃度が1.3×1015cm-3で高すぎた場合に、水素を用いた付加的ドーピングがもはや所望の効果を示さないことがわかる。窒素濃度が1.3×1015cm-3である場合に、OSF領域は全体のウェハ表面にわたり変化せずに拡がる(図4)。BMD密度に関する要求はいったん満たされるが(図8)、層欠陥密度に関する要求は満たされない。多数の層欠陥はエピウェハの全体の表面にわたり存在する(図12)。窒素濃度の1.2×1014cm-3への低下と組み合わせた水素のドーピングは、OSF領域がもはや形成されない(図3)という効果を示す。従って、30cm-2のOSF密度の検出限界だけが図3に示されている。このエピウェハはBMD密度に関する要求を満たし(図7)、層欠陥密度に関する要求も満たしている。小数の層欠陥(0.09μmより大きい欠陥が約28個)だけがエピウェハ上に見られる(図11)。
図13は、多様な酸素濃度及び窒素濃度に対して、水素を用いた付加的なドーピングがどのように窒素限界濃度をシフトさせることを示す。この窒素限界濃度を越えると、OSFリングが形成され、それにより層欠陥が増加する。所定の酸素濃度での水素のドーピングにより、窒素濃度をほぼ一桁分増加させることができ、これは安定な核形成中心の形成に有利である。小さな記号により示したデータ点に対する最良適合線を表す下側の限界線は、水素を用いた付加的なドーピングなしでの窒素限界濃度を示す。大きな記号により示したデータ点に対する最良適合線である上側の境界線は、付加的な水素ドーピングを使用する場合のOSFリングの形成に関する作用を示す。これらの境界線はそれぞれの場合に、その下側の、OSFリングが形成されず、エピ層欠陥が生成されない領域と、その上側の、OSFリングが形成され、かつエピ層欠陥が生成される領域とを区切る。
本発明の進歩は図13に示されている。これは実際にエピ層欠陥がエピプロセスの間に生成されないようにOSF欠陥の実質的な抑制を保証し、同時に受け入れられるゲッタリング能力のために十分なBMD密度(5×108cm-3より大きい)を提供する、パラメータの酸素及び窒素に対する濃度値の領域を示す。このデータは、許容される窒素濃度範囲の上限及び加減が酸素濃度の関数であり、結晶成長の間の酸素濃度及び窒素濃度の制御が極めて重要であることを示す。適当な窒素濃度と酸素濃度とのペアは、上限濃度と下限濃度とにより制限される領域に限定され、前記上限濃度は次の式により計算され
N = 2715×1014×exp(−0.91×1017×CO
かつ下限濃度は次の式により計算される
N = 235×1014×exp(−0.91×1017×CO
前記式中、CO及びCNは[1/cm3]のディメンションを有する。
前記酸素濃度は、現行のバージョンのASTMにより測定される。
図1は、p-ドープされた半導体ウェハに関して行われた欠陥測定の結果を表す。 図2は、p-ドープされた半導体ウェハに関して行われた欠陥測定の結果を表す。 図3は、p-ドープされた半導体ウェハに関して行われた欠陥測定の結果を表す。 図4は、p-ドープされた半導体ウェハに関して行われた欠陥測定の結果を表す。 図5は、p/p-ドープされたエピウェハに関して行われた欠陥測定の結果を表す。 図6は、p/p-ドープされたエピウェハに関して行われた欠陥測定の結果を表す。 図7は、p/p-ドープされたエピウェハに関して行われた欠陥測定の結果を表す。 図8は、p/p-ドープされたエピウェハに関して行われた欠陥測定の結果を表す。 図9は、p/p-ドープされたエピウェハに関して行われた欠陥測定の結果を表す。 図10は、p/p-ドープされたエピウェハに関して行われた欠陥測定の結果を表す。 図11は、p/p-ドープされたエピウェハに関して行われた欠陥測定の結果を表す。 図12は、p/p-ドープされたエピウェハに関して行われた欠陥測定の結果を表す。 図13は、多様な酸素濃度及び窒素濃度に対して、水素を用いた付加的なドーピングが窒素限界濃度をどのようにシフトさせるかを示す。

Claims (3)

  1. チョクラルスキー法を用いて、0.2〜2.5mbarの水素分圧でシリコン単結晶を引き上げ、
    前記単結晶の引き上げの間に、前記単結晶をホウ素、水素及び窒素でドーピングし、
    酸素濃度COに従って単結晶中の窒素の濃度を
    上限濃度と下限濃度とにより限定される領域内にあるように制御し、
    前記上限濃度は次の式により計算され
    N = 2715×10 14 ×exp(−0.91×10 -17 ×C O
    かつ下限濃度は次の式により計算され
    N = 235×10 14 ×exp(−0.91×10 -17 ×C O
    前記式中、C O 及びC N は[1/cm 3 ]のディメンションを有し、かつ、
    前記窒素濃度は、1×10 14 cm -3 より大きな値でかつ1×10 15 cm -3 より低い値に調整され、
    前記単結晶を加工して、p-ドープされた半導体ウェハを形成させ、
    及び前記半導体ウェハをエピタキシャル被覆すること
    を有する、p-ドープされかつエピタキシャル被覆された、シリコンからなる半導体ウェハの製造方法。
  2. 単結晶引き上げの間に前記単結晶中への酸素の包含を制御して低下させる、請求項記載の方法。
  3. p/p-ドープされたエピウェハを作成する、請求項1又は2記載方法。
JP2007271686A 2006-10-18 2007-10-18 p−ドープされかつエピタキシャル被覆された、シリコンからなる半導体ウェハの製造方法 Active JP4948354B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102006049231 2006-10-18
DE102006049231.5 2006-10-18

Publications (2)

Publication Number Publication Date
JP2008100906A JP2008100906A (ja) 2008-05-01
JP4948354B2 true JP4948354B2 (ja) 2012-06-06

Family

ID=39318449

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007271686A Active JP4948354B2 (ja) 2006-10-18 2007-10-18 p−ドープされかつエピタキシャル被覆された、シリコンからなる半導体ウェハの製造方法

Country Status (6)

Country Link
US (1) US7470323B2 (ja)
JP (1) JP4948354B2 (ja)
KR (1) KR100930022B1 (ja)
CN (1) CN101187056B (ja)
SG (1) SG142208A1 (ja)
TW (1) TWI360591B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008046617B4 (de) * 2008-09-10 2016-02-04 Siltronic Ag Halbleiterscheibe aus einkristallinem Silizium und Verfahren für deren Herstellung
EP2309038B1 (en) * 2009-10-08 2013-01-02 Siltronic AG production method of an epitaxial wafer
DE102010034002B4 (de) * 2010-08-11 2013-02-21 Siltronic Ag Siliciumscheibe und Verfahren zu deren Herstellung
US11111602B2 (en) * 2014-07-31 2021-09-07 Globalwafers Co., Ltd. Nitrogen doped and vacancy dominated silicon ingot and thermally treated wafer formed therefrom having radially uniformly distributed oxygen precipitation density and size
DE102015226399A1 (de) 2015-12-22 2017-06-22 Siltronic Ag Siliciumscheibe mit homogener radialer Sauerstoffvariation
DE102017213587A1 (de) * 2017-08-04 2019-02-07 Siltronic Ag Halbleiterscheibe aus einkristallinem Silizium und Verfahren zur Herstellung der Halbleiterscheibe

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10209055A (ja) 1997-01-24 1998-08-07 Mitsubishi Materials Shilicon Corp 薄膜エピタキシャルウェ−ハおよびその製造方法
EP0959154B1 (en) 1998-05-22 2010-04-21 Shin-Etsu Handotai Co., Ltd A method for producing an epitaxial silicon single crystal wafer and the epitaxial single crystal wafer
JP3988307B2 (ja) 1999-03-26 2007-10-10 株式会社Sumco シリコン単結晶、シリコンウェーハ及びエピタキシャルウェーハ
KR100788988B1 (ko) 1999-10-15 2007-12-28 신에쯔 한도타이 가부시키가이샤 에피텍셜 웨이퍼용 실리콘 단결정 웨이퍼, 에피텍셜웨이퍼 및 이들의 제조방법 그리고 평가방법
KR100347141B1 (ko) * 2000-01-05 2002-08-03 주식회사 하이닉스반도체 에피택셜 실리콘 웨이퍼 제조 방법
DE10014650A1 (de) 2000-03-24 2001-10-04 Wacker Siltronic Halbleitermat Halbleiterscheibe aus Silicium und Verfahren zur Herstellung der Halbleiterscheibe
JP2003002786A (ja) * 2001-06-25 2003-01-08 Shin Etsu Handotai Co Ltd シリコン単結晶基板、エピタキシャルウエーハおよびこれらの製造方法
JP4570317B2 (ja) * 2002-08-29 2010-10-27 株式会社Sumco シリコン単結晶とエピタキシャルウェーハ並びにそれらの製造方法
US7704318B2 (en) 2003-02-25 2010-04-27 Sumco Corporation Silicon wafer, SOI substrate, method for growing silicon single crystal, method for manufacturing silicon wafer, and method for manufacturing SOI substrate
US20060225639A1 (en) 2005-04-08 2006-10-12 Toshiaki Ono Method for growing silicon single crystal, and silicon wafer
US7435294B2 (en) 2005-04-08 2008-10-14 Sumco Corporation Method for manufacturing silicon single crystal, and silicon wafer
JP2007022865A (ja) * 2005-07-19 2007-02-01 Sumco Corp シリコン単結晶の製造方法

Also Published As

Publication number Publication date
JP2008100906A (ja) 2008-05-01
TW200819561A (en) 2008-05-01
TWI360591B (en) 2012-03-21
SG142208A1 (en) 2008-05-28
US20080096371A1 (en) 2008-04-24
KR100930022B1 (ko) 2009-12-07
CN101187056A (zh) 2008-05-28
KR20080035447A (ko) 2008-04-23
US7470323B2 (en) 2008-12-30
CN101187056B (zh) 2011-11-16

Similar Documents

Publication Publication Date Title
EP1143045B1 (en) Silicon single crystal wafer for epitaxial wafer, epitaxial wafer and methods for producing the same and evaluating the same
JP6289621B2 (ja) チョクラルスキ法で成長したインゴットからスライスされた高ドープシリコンウエハ中の酸素析出
TWI639736B (zh) 具有均勻徑向氧變化的矽晶圓
KR101684873B1 (ko) 실리콘 기판의 제조 방법 및 실리콘 기판
JPWO2007013189A1 (ja) シリコンウェーハおよびその製造方法
JP4948354B2 (ja) p−ドープされかつエピタキシャル被覆された、シリコンからなる半導体ウェハの製造方法
JP4699675B2 (ja) アニールウェーハの製造方法
JP2007022863A (ja) シリコン単結晶の育成方法およびシリコンウェーハの製造方法
TWI402383B (zh) 磊晶晶圓及其製備方法
JP2007045662A (ja) 半導体シリコンウェーハおよびその製造方法
JP2010222241A (ja) Igbt用シリコン単結晶ウェーハ及びigbt用シリコン単結晶ウェーハの製造方法
KR101847481B1 (ko) 실리콘 에피택셜 웨이퍼, 그의 제조 방법
JP3771737B2 (ja) シリコン単結晶ウエーハの製造方法
JP2007242920A (ja) 窒素ドープアニールウェーハの製造方法及び窒素ドープアニールウェーハ
JP2009274888A (ja) シリコン単結晶製造方法及びシリコン単結晶ウェーハ
JP4085467B2 (ja) シリコンウェーハとシリコンエピタキシャルウェーハ並びにその製造方法
CN111733455B (zh) 共含锗和氮杂质的单晶硅片、其制备方法以及包含所述硅片的集成电路
JP4715402B2 (ja) 単結晶シリコンウェーハの製造方法、単結晶シリコンウェーハ及びウェーハ検査方法
JP4089137B2 (ja) シリコン単結晶の製造方法およびエピタキシャルウェーハの製造方法
JP5906006B2 (ja) シリコンウェーハの製造方法
JP4978396B2 (ja) エピタキシャルウェーハの製造方法
JP5652232B2 (ja) シリコンエピタキシャルウェーハの製造方法
KR20230065174A (ko) 실리콘 웨이퍼 및 에피택셜 실리콘 웨이퍼
KR20230065175A (ko) 실리콘 웨이퍼 및 에피택셜 실리콘 웨이퍼
JP2005089246A (ja) 砒素ドープシリコンウェーハの製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101227

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110506

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20111024

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20111117

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20111117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120207

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120306

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150316

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4948354

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250