JPWO2007013189A1 - シリコンウェーハおよびその製造方法 - Google Patents

シリコンウェーハおよびその製造方法 Download PDF

Info

Publication number
JPWO2007013189A1
JPWO2007013189A1 JP2007526809A JP2007526809A JPWO2007013189A1 JP WO2007013189 A1 JPWO2007013189 A1 JP WO2007013189A1 JP 2007526809 A JP2007526809 A JP 2007526809A JP 2007526809 A JP2007526809 A JP 2007526809A JP WO2007013189 A1 JPWO2007013189 A1 JP WO2007013189A1
Authority
JP
Japan
Prior art keywords
heat treatment
hydrogen
wafer
temperature
crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007526809A
Other languages
English (en)
Inventor
渉 杉村
渉 杉村
小野 敏昭
敏昭 小野
宝来 正隆
正隆 宝来
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Publication of JPWO2007013189A1 publication Critical patent/JPWO2007013189A1/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02Heat treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thermal Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

水素原子含有物質の気体を含む不活性雰囲気中でCZ法によりシリコン単結晶を育成する。育成されたシリコン単結晶より得られたウェーハに、非酸化雰囲気中1000℃以上1300℃以下での高温熱処理をほどこす。その際、高温熱処理工程の前に、それより低い温度での低温熱処理をほどこす。

Description

本発明は、シリコンウェーハおよびその製造方法に係り、特に、チョクラルスキー法により製造されたシリコン単結晶インゴットをスライスしたシリコンウェーハの製造方法に関する。本発明は、スリップ転位を抑制してウェーハの強度を改善する際に用いて好適な技術に関するものである。
本願は、2005年7月27日に出願された特願2005−217647号に基づき優先権を主張し、その内容をここに援用する。
半導体デバイスなどの基板として用いられる単結晶シリコンウェーハは、シリコン単結晶インゴットをスライスして、熱処理や鏡面加工等を行うことにより製造される。シリコン単結晶インゴットの製造方法としては、例えば、チョクラルスキー法(CZ法)が挙げられる。CZ法は、大口径の単結晶インゴットを得やすいこと、欠陥の制御が比較的容易であることなどの理由から、シリコン単結晶インゴットの製造に広く用いられている。
CZ法によるシリコン単結晶の製造では、石英ルツボを使用して結晶育成を行っているため、結晶中に酸素が過飽和な状態で含有されることになり、この酸素がデバイスの回路形成プロセスの熱処理過程などにおいてサーマルドナー(TD)を形成するため、デバイス製造時にウエーハの抵抗率が不安定に変動するという大きな問題がある。
ドーパントを添加された通常の低抵抗ウエーハの場合、サーマルドナーがウエーハの抵抗率に与える影響は軽微であり、実操業上は問題にならない。ところが、ドーパントが制限された高抵抗ウエーハの場合は、n型だとサーマルドナーの増加に伴って抵抗率が激減する。p型だとサーマルドナーの増加に伴って当初は抵抗率が激増するが、さらにサーマルドナーが増加を続けるとp 型がn 型に転換して抵抗率が激減する。
通常、シリコンウェーハには、サーマルドナーによる抵抗率変動を防止するために、ドナーキラー(donor killer;DK)処理が施される。水素アニール、アルゴンアニールに供されるシリコンウェーハにも同様に、抵抗率変動を抑制するために高温アニール処理前にドナーキラー処理が施される。サーマルドナーは抵抗率を変動させる因子の他、酸素析出物形成を助長させる因子でもある。
CZ法によって引上げられたシリコン単結晶は、酸素を格子間に過飽和に取り込んでいる。過飽和酸素は、ウェーハ加工工程等のアニール処理において、BMD(Bulk Micro Defect )と称される微小欠陥を誘起する原因となる。単結晶シリコンウェーハに半導体デバイスを形成するには、デバイス形成領域に結晶欠陥がないことが求められる。回路を形成する面に結晶欠陥が存在すると、その欠陥部分から回路破壊等を引き起こす原因となる。
一方、BMDは、結晶欠陥の原因となる金属不純物などをゲッターする作用がある。そこで、DZ−IG法では、シリコンウェーハのアニールを行うことによって、シリコンウェーハの内部にBMDを誘起してIG(Intrinsic Gettering )層を形成する。IG層により不純物がゲッターされることにより、シリコンウェーハの表面に結晶欠陥の非常に少ないDZ( Denuded Zone )層が形成される。
DZ層はデバイス形成には不可欠である。しかし、DZ(Denuded Zone)層を形成したシリコンウェーハがアニールされると、DZ層に転位欠陥(Slip)が発生して伸展し、シリコンウェーハの強度が低下する。特に、ウェーハが、熱処理ポート等によって支持された状態で、アニールされると、ウェーハの裏面周辺の支持されている部分からスリップ転位が伸展することがある。シリコンウェーハの強度が低下すると、その後の工程で、ウェーハの損傷や破壊が生じやすい。そこで、DZ層を有し、強度特性に優れたシリコンウェーハが求められていた。上記の問題を回避するために、特開2002−134521号公報に示すように、ウェーハ表層を除去する技術は知られていたが、工程数の増加、スライスする厚みの増加等により製造コストの増加が避けられなかった。
酸化誘起積層欠陥(Oxidation Induced Stacking Fault、;OSF)の核となる酸素析出物の微小欠陥や、結晶に起因したパーティクル(Crystal Originated Particle;COP)や、侵入型転位(Interstitial-type Large Dislocation;LD)は、半導体デバイスを製造する際、歩留低下の原因となる。したがって、これらの欠陥の少ないウェーハを製造することが重要である。特開平11−1393号公報には、OSF、COP及びLDを有しない無欠陥のシリコンウェーハが開示されている。一方、半導体デバイス製造の際には、OSF、COP及びLDを有さず、かつゲッタリング能力を有するシリコンウェーハが必要とされる場合がある。
しかし、上記のOSF、COP及びLDを有しない、無欠陥のシリコンウェーハは、デバイス製造工程の熱処理において、必ずしもウェーハ内部に酸素析出を生じない。そのため、DZ−IG法における熱処理において、スリップが伸展し、結果的にウェーハの強度が低下する可能性は排除できなかった。
さらに、上記無欠陥のシリコンウェーハを用いない場合でも、DZ−IG法における熱処理においてスリップ転位の伸張を防止することが望まれている。
本発明は、上記の事情に鑑みてなされたもので、DZ−IG法などで行われる1000℃以上の高温熱処理に際して、スリップ伸展の抑制により、ウェーハ強度の低下が防止されたシリコンウェーハ、およびその製造方法を提供するものである。
本願発明者らは、鋭意工夫した結果、引き上げ中に水素原子含有物質の気体を含む不活性雰囲気中でCZ結晶育成を行うことにより、水素を添加しない結晶育成条件と比較し、as−grownの状態でサーマルドナー(TD)がバルク結晶中に高密度に形成されることを知見した。
(図13参照)
サーマルドナーは抵抗率を変動させる因子であり、酸素析出物形成を助長させる因子でもある。したがって、サーマルドナーが高温アニール(Ar/H アニール)によって消滅する前に、低温熱処理を施すことにより、小サイズ酸素析出核をバルク中に高密度に形成することができる。小サイズ酸素析出核は、高温熱処理中にスリップの伸展を止める役割をもつ。高密度の析出核をもつシリコンウェーハでは、高温アニールプロセスで転位線上に形成された析出物により、スリップ転位の伸展が抑制される。
上記知見にもとづく本発明のシリコンウェーハの製造方法は、
水素原子含有物質の気体を含む不活性雰囲気中でCZ法によりシリコン単結晶を育成する工程と
前記シリコン単結晶よりウェーハを切り出す工程と、
前記ウェーハに非酸化雰囲気中における1000℃以上1300℃以下での熱処理を施す高温熱処理工程と、
前記高温熱処理工程の前に、前記熱処理温度より低温で、前記ウェーハに熱処理を施す低温熱処理工程と、を有する。これにより、上記課題を解決した。
本発明のシリコンウェーハの製造方法は、水素原子含有物質の気体を含む不活性雰囲気中でCZ法によりシリコン単結晶を育成する工程と
前記シリコン単結晶よりウェーハを切り出す工程と、
前記ウェーハに抵抗率変動を防止するためのドナーキラー熱処理を施す、ドナーキラー熱処理工程と、
前記ドナーキラー熱処理工程の前に、上記熱処理温度より低い温度で、前記ウェーハに熱処理をほどこす低温熱処理工程と、を有する。これにより、上記課題を解決した。
前記低温熱処理工程での処理温度の範囲は、400℃以上650℃以下であり、昇温レートは0.2℃/min以上2.0℃/min以下であることがより好ましい。
前記シリコンウェーハーの製造方法では、前記熱処理工程に、ランピング熱処理を用いることも可能である。
前記低温熱処理工程により、前記高温熱処理工程前後における酸素濃度差を1.5×1017atoms/cm 以上(ASTM−F121 1979)とする手段を用いることもできる。
前記単結晶育成における不活性雰囲気中における水素濃度は、炉内圧力1.3〜13.3kPa(10〜100torr)に対して0.1%以上20%以下の範囲に設定されてもよい。
本発明においては、前記高温熱処理後の酸素析出物密度を1.0×1010個/cm 以上とすることが望ましい。
本発明のシリコンウェーハは上記のいずれか記載の製造方法により、製造されることができる。
本発明のシリコンウェーハの製造方法は、水素原子含有物質の気体を含む不活性雰囲気中でCZ法によりシリコン単結晶を育成する工程と、前記単結晶よりウェーハを切り出す工程と、非酸化雰囲気中における1000℃以上1300℃以下での高温熱処理工程、または、抵抗率変動を防止するためのドナーキラー熱処理工程と、前記高温熱処理工程または前記ドナーキラー熱処理の前に行われる、前記熱処理より低い温度での低温熱処理工程と、を有する。水素原子含有物質の気体を含む不活性雰囲気中でシリコン単結晶をCZ法により育成すると、as−grownの状態でサーマルドナー(TD)がバルク単結晶中に高密度で形成される。この単結晶からスライスされたウェーハに前記低温熱処理工程を施すことで、小サイズの酸素析出核をバルク中に高密度に形成し、この小サイズ高密度の酸素析出核によって、高温熱処理中またはドナーキラー熱処理中に発生するスリップ伸展を抑制することができる。
As−grownの状態で高密度に形成されたサーマルドナー(TD)は、低温でのランピング熱処理によって、酸素析出物を形成する。サーマルドナーを高密度に含んだ水素ドープウェーハに低温ランピング処理を施すことで、バルク中に小酸素析出物を高密度に形成することができる。熱処理中のスリップ伸展を抑制するには、転位が伸び始める温度(900℃以上)で、スリップが伸展する方向の転位線上に酸素析出物を析出させることが重要である。低温ランピング処理を用いると、バルク中に小サイズ・高密度に析出物を含ませることで析出が促進され、スリップ伸展を抑制することができる。
通常、シリコンウェーハには、サーマルドナーによる抵抗率変動を防止するために、ドナーキラー(donor killer;DK)処理が施される。水素アニール、アルゴンアニールに供されるシリコンウェーハも同様に、抵抗率変動を抑制するために、高温アニール処理前に600℃〜700℃で0.5〜2時間程度のドナーキラー処理が施される。このため、ランピング熱処理を実施する場合は、ドナーキラー処理前(サーマルドナーが十分に存在する状態にある)に行うことが望ましい。
高温熱処理工程中のスリップ伸展を抑制するためには小サイズの酸素析出核をバルク結晶中に高密度に形成することが必要である。本発明において、前記低温熱処理工程の処理温度が、400℃以上650℃以下の温度範囲であり、かつ、昇温レートが0.2℃/min以上2.0℃/min以下、より好ましくは0.3℃/min以上1.0℃/min以下、であることにより、好ましい酸素析出核を形成することが可能となる。
縦型炉等による処理では、高温の炉壁からの汚染物により熱処理中に汚染が生ずる可能性が大きい。前記熱処理工程をランピング熱処理により行うことにより、汚染可能性を低減し、昇温レートを正確に制御し、温度条件を厳密化することができる。これにより、酸素析出核の形成状態を正確に制御して所望の酸素析出核を有するウェーハを得ることができる。
前記低温熱処理工程を施すことで、前記高温熱処理工程の前後における酸素濃度差を1.5×1017atoms/cm 以上(ASTM−F121 1979)として酸素濃度を減少させることができる。これにより、酸素析出核の形成状態を正確に制御して所望の酸素析出核を有するウェーハを得ることが可能となる。
単結晶育成時の不活性雰囲気中における水素濃度を、炉内圧力1.3〜13.3kPa(10〜100torr)の条件下で、0.1%以上20%以下の範囲に設定してもよい。この雰囲気で育成した単結晶より切り出されたウェーハでは、上記の低温熱処理で所望の酸素析出核の状態が維持され、スリップ伸展の防止に充分な酸素析出核が形成される。不活性雰囲気中における水素濃度は、炉内圧力4.0〜9.33kPa(30〜70torr)の条件で、0.3%以上10%以下の範囲に設定されてもよい。
本発明においては、前記高温熱処理後の酸素析出物密度を1.0×1010個/cm 以上とすることで高温熱処理中のスリップの伸展を充分抑制することができる。
ここで、上記の酸素析出物の大きさは80〜200nm程度が好ましく、より好ましくは100nm程度の大きさでもよい。
ここで、図1および図2は、縦軸に酸素析出核密度、横軸にサイズを示している。図において符号BBは、900℃以上の温度で残存する臨界BMDサイズをあらわす境界線である。
低温ランピング熱処理(低温熱処理)を施さない場合、図1に示すように、高温アニール(アルゴンアニール)前のバルク中では、境界BBより右の900℃の臨界BMDサイズ以上のBMDの密度は1.0×10個/cm台である。一方、低温ランピング熱処理を施した場合、酸素析出核の形成と同時に析出核の成長が生じるので、図2に示すように、境界BBより右の900℃の臨界BMDサイズ以上のBMD密度は1.0×1010個/cm台である。
これにより1200℃以上の高温アニール(アルゴンアニール)時には、低温ランピング熱処理を施したウェーハにおいてはBMD密度が1.0×1010個/cm以上確保され、高密度のBMDによって、高温熱処理中のスリップの伸展が抑制される。
事前の実験により、アルゴンアニールプロセスのボート投入温度、ランピングレートを考慮すると、高温アニール(アルゴンアニール)を通過して生き残るBMD密度が、900℃の臨界BMDサイズ以上のBMD密度に等しいという結果が得られている。そこで、900℃に境界を設定した。
本発明のシリコンウェーハは上記いずれか記載の製造方法により製造されることができる。
本発明者らは水素含有雰囲気による結晶引き上げ技術に着目し、検討を行った結果、以下の二つの結論に到達した。
第1に、ホットゾーン構造の炉を用いて、結晶中心部での温度勾配Gcを結晶外周部での温度勾配Geと同一かこれより大きくするように制御し、引上げ速度を徐々に低下させながら単結晶を育成した場合、単結晶の縦断面におけるOSF発生領域の形状は、下方に凸で、先がフラットなU字形状を示す。結晶横断面で見ると、引上げ速度が速いとき、OSF発生領域はリング状の形状を示し、その内側には、COP(赤外線散乱体欠陥とも呼ばれる)の発生する領域がみられる。リング状のOSF発生領域は、引上げ速度の低下とともに結晶中心部に縮小する。さらに引き上げ速度を低下すると、転位クラスター発生領域があらわれる。
上記の引上げ条件において、引上げ炉内に導入する不活性ガス中に微量の水素を混入すると、欠陥フリー化のための引上げ速度範囲が拡大し、結晶縦断面の欠陥分布において、欠陥フリー領域が結晶軸方向に拡大する。この効果は、水素ノンドープの際の図3のB−Cと水素ドープの際の図4のB′−C′の対比により見ることができる。
図3におけるB−C範囲の引き上げ速度条件は、OSF発生領域が結晶中心部で消滅する臨界速度近傍の引上げ条件である。この速度条件で結晶引き上げを行うことにより、結晶径方向の全域を欠陥フリー化することが可能になる。
水素添加による、欠陥フリー化のための引上げ速度範囲の拡大は、OSF発生領域が結晶中心部に消滅する臨界速度Voの上昇と、転位クラスタが発生する臨界速度Vdの低下により実現される。図4に示される欠陥フリー化のための引上げ速度範囲B′−C′は、水素を添加しないのときの図3のB−Cに比べて高速側、即ち図3中のBの上方、および低速側、即ち図3中のCの下方へ拡大する。この現象は図5により、以下のように説明できる。
図5は引上げ速度とOSFリング径の関係に及ぼす欠陥分布の影響度を示している。図中、破線は結晶中心部での温度勾配Gcが結晶外周部での温度勾配Geより小さい場合である。このとき、引上げ速度を徐々に低下させながら成長させた単結晶の縦断面におけるOSF発生領域の形状は下に凸のV字形となる。この場合は、引上げ速度の低下につれてOSFリング径が徐々に縮小し、臨界速度Voで0に収束する。
細い実線は、水素を添加しない条件下で、結晶中心部での温度勾配Gcを結晶外周部での温度勾配Geと同一かこれより大きくした場合である。このとき、引上げ速度を徐々に低下させながら成長させた単結晶の縦断面におけるOSF発生領域の形状をU字形状化する。この場合は、OSFリング径が縮小を開始する引上げ速度が低下し、その開始速度より急激に縮小が起こり、破線の場合とほぼ同じ臨界速度Voで0に収束する。即ち、臨界速度Voが一定のままでリング径の減少勾配が急になる。これにより、臨界速度Voの近傍で、結晶径方向全域で転位クラスタ及びCOPが存在しない欠陥フリーの単結晶が育成される。しかし、臨界速度Voは上昇しないので、引上げ速度は低速に押さえなければならない。
他方、太い実線は、不活性ガス雰囲気に水素を添加した条件下で、結晶中心部での温度勾配Gcを結晶外周部での温度勾配Geと同一かこれより大きくした場合である。このとき、引上げ速度を徐々に低下させながら成長させた単結晶の縦断面におけるOSF発生領域の形状はU字形になる。この場合、細い実線と比べて、リング径の減少勾配が急勾配のままで臨界速度はVoからVo′へ上がる。細い実線を高速側へ平行移動すると、太い実線にほぼ対応する。
上記のように、Grown−inフリー欠陥結晶の育成に水素添加を組み合わせることにより、リングOSF領域が結晶中心部で消滅する臨界速度を大きくし、as−grownで結晶径方向全域に転位クラスタ及びCOPが存在しないGrown−in欠陥フリーの単結晶を従来より高速の引上げにより育成することができる。さらに、水素添加により、転位ククラスタの発生する上限の引き上げ速度VdがVd′に低下するため、欠陥フリー化のための引上げ速度範囲はB−CからB′−C′に広がる。その結果、無欠陥結晶を安定して育成することができ、Grown−in欠陥フリー結晶の製造歩留まりが著しく向上する。
水素添加を組み合わせることによりGrown−in欠陥フリー化のための引上げ速度範囲が拡大する理由、すなわちリングOSFの臨界速度Voが増大し、転位クラスタが発生する臨界速度Vdが低下する理由は以下のように考えられる。
1300〜1390℃の高温水素中でシリコンウェーハを熱処理し急冷した場合、空孔または格子間シリコンと水素が反応して空孔−水素または格子間シリコン−水素複合体が形成される(末澤正志 1999年6月3日 応用物理学会結晶工学分科会第110回研究会テキスト P11)。従って、水素を含む不活性雰囲気中でCZ結晶を育成した場合、結晶冷却過程のCOP(約1100℃)または転位クラスタ(約1000℃)等のGrown−in欠陥が形成される温度よりも高温部において、シリコン結晶中で過剰に存在する空孔または格子間シリコンと水素が反応し、空孔−水素または格子間シリコン−水素などの複合体が形成される。複合体の形成によって、空孔および格子間シリコンの濃度が低下するために、空孔や格子間シリコンの凝集は抑制され、COPおよび転位クラスタのない、またはサイズが小さいCZ結晶が育成できる。
しかし、水素を含む不活性雰囲気中でV/Gが充分大きい空孔優勢条件下でCZ結晶を育成するとき、水素濃度が高くなると水素欠陥と呼ばれる大きさ数μm〜数10μmの巨大空洞(空孔の凝集体と考えられる)ができる(E.Iino、K.Takano、M.Kimura、H.Yamagishi :Material Science and Engineering B36(1996)146−149、及びT.H.Wang、T.F.Ciszk 、and T.Schuyler :J. Cryst. Growth 109(1991)155−161)。V/Gが充分小さい格子間シリコン優勢条件下では、格子間シリコン型の水素欠陥(格子間シリコンの凝集体と考えられる転位対)ができることが知られている(Y.Sugit :Jpn. J. Appl. Phys 4(1965)p962)。
このため、引き上げ速度をリングOSF領域の発生する臨界速度以下に低下させなくても、水素を十分含む雰囲気中でCZ法で引き上げた場合、COPの生成を抑制できる。低速引き上げの場合にも、転位クラスタの生成は抑制される。
図6は、CZ結晶育成時の結晶中心部における1100℃以上の温度での、空孔および格子間シリコンの濃度CvおよびCiと引き上げ速度Vと固液界面近傍での結晶側の温度勾配Gとの比V/Gとの関係であり、水素が結晶中に存在する場合のCOPおよび転位クラスタの生成抑制効果を示している。この図を用いて、COPおよび転位クラスタの生成が抑制される理由を説明する。ここで、Vo、Vc及びVdはそれぞれリングOSF領域、COP及び転位クラスタが結晶中心部または径方向の一部に生成し始める臨界速度であり、Cv−OSF、Cv−COP及びCi−dislは、それぞれOSFリング領域、COP及び転位クラスタが生成する臨界点欠陥濃度を示す。
Grown−in欠陥フリー結晶が育成できるように結晶径方向にV/Gが、Gc≧Geの関係を満たすように設計されたホットゾーンからなるCZ炉を用いて、結晶を育成する場合、引き上げ速度をVcより大きくすると(図6の〔H2〕=0の場合)、空孔が優勢な点欠陥種であるCOPが通常発生する。しかし、水素原子含有物質の気体を含む雰囲気中でCZ結晶を育成する場合(図6のH1、H2の場合)、空孔と水素が複合体を形成するため、自由な空孔の濃度は低下する。この自由空孔の濃度の低下は結晶中の水素濃度に依存し、水素濃度が増大するほど空孔濃度の低下は大きくなる。このため、水素が存在する場合、OSFリングが生成するための引き上げ速度VoはVo′、Vo″のように高速側にシフトし、COPが生成するための引き上げ速度VcもVc′、Vc″のように高速側にシフトする。
一方、引き上げ速度をVdよりも小さくすると(図6の〔H2〕=0の場合)、格子間シリコンが優勢な点欠陥種となり、格子間シリコンの濃度はCi>Ci−dislとなり、格子間シリコンの2次欠陥として転位クラスタが通常発生する。しかし、水素原子含有物質の気体を含む雰囲気中で育成する場合(図6の〔H2〕=H1またはH2場合)には、格子間シリコンと水素が複合体を形成するために、自由な格子間シリコンの濃度が低下する。従って、転位クラスタを生成するための引き上げ速度Vdは、臨界濃度Ci−dislと一致するように、より低速側のVd′又はVd″にシフトする。
図6の〔H2〕=H1とH2に見られるように、水素濃度が相対的に低い場合、V/Gが充分大きくなると、空孔濃度がCOPを生成するための臨界濃度Cv−COPよりも高くなるために、COPの生成は完全には抑制されない。しかし、水素が存在しない場合よりも空孔濃度が低下するため、COPのサイズは小さくなる。
OSFリング発生の臨界速度Vo′またはVo″以下、および転位クラスタ発生の臨界速度Vd′またはVd″以上の引き上げ速度の範囲では、空孔および格子間シリコンの濃度は十分低いので、COPおよび転位クラスタは発生せず、さらに巨大空洞である空孔型の水素欠陥、または転位対である格子間シリコン型の水素欠陥も発生しない。さらに、水素を添加しない場合よりも、Grown−in欠陥フリーとなる引き上げ速度の範囲(マージン)が顕著に拡大するので、無欠陥結晶をより安定に高歩留まりで育成することができる。
OSFリングが閉じる臨界V/G条件よりもV/Gが大きいが、臨界条件に比較的近い場合には、リングOSFは結晶中心部で閉じずCOPがその内側領域に発生するが、そのサイズは水素添加によって空孔濃度が低下するために小さくなる。また、この場合にも、空孔濃度が充分に低いために巨大空洞を発生することはない。
前記不活性雰囲気中における水素濃度は、炉内圧力1.3〜13.3kPa(10〜100torr)の条件下で、0.1%以上20%以下の範囲、より好ましくは3%以上10%以下に設定できる。炉内圧力は、1.3kPa(10torr)以上、好ましくは1.3〜13.3kPa(10〜100torr)、さらに、好ましくは、4.0〜9.33kPa(30〜70torr)が望ましい。水素の分圧が低くなると、メルトおよび結晶中の水素濃度が低くなる。これらを防止するために、炉内圧力の下限が規定される。Ar流速が低下すると、カーボンヒーターやカーボンパーツから脱ガスした炭素や、融液から蒸発したSiO等の反応物ガスが排気しにくくなる。これにより、炭素濃度が上昇し、SiOが炉内の融液上部の1100℃程度またはより低温の部分に凝集することで、ダストが発生し、融液に落下して結晶の有転位化を引き起こす。これらを防止するため、炉内圧力の上限が規定される。
水素を含む不活性雰囲気中で育成時のシリコン単結晶中の水素濃度は、雰囲気中の水素分圧によって制御できる。雰囲気中の水素はシリコン融液に溶解して定常(平衡)状態となり、結晶凝固時に濃度偏析によって液相と固相中の濃度が分配される。その結果、水素の結晶への導入が行われる。
融液中の水素濃度は、ヘンリーの法則から気相中の水素分圧に依存して決まり、
H2=kCLH2と、表される。ここで、PH2は雰囲気中の水素分圧、CLH2 はシリコン融液中の水素濃度、kは両者の間の係数である。
一方、結晶中の水素濃度は、融液中の水素濃度と偏析の関係で決まり、
SH2 =k′CLH2 =(k′/k)PH2と、表される。ここで、CSH2 は結晶中の水素濃度、k′は水素のシリコン融液−結晶間の偏析係数である。
上記の式に示されるように、雰囲気中の水素分圧を制御することにより、凝固直後の結晶中水素濃度を結晶の軸方向に一定に、所望する濃度で制御できる。
本発明のシリコンウェーハでは、結晶を水素原子含有物質の気体を含む不活性雰囲気中で育成し、ウェーハ全域を格子間シリコン優勢領域(PI領域)のみからなるものとすることもできる。この場合、ウェーハはPV領域を含まないため、ウェーハにおける均一性を維持することが可能となる。
ここで、ウェーハの均一性とは、酸素析出物の密度とサイズおよびDZ幅等の均一性をいう。このとき、酸素濃度と熱処理時の温度と時間等をパラメータとして、それぞれ、酸素濃度はASTM−F121 1979で測定して10〜20×1017atoms/cm、より好ましくは、12〜18×1017atoms/cm、熱処理温度:450℃〜1400℃、より好ましくは、1100℃〜1250℃、時間:0秒以上の範囲になるように設定してもよい。これにより、酸素析出物の密度とサイズおよびDZ幅がウェーハの面内で著しく均一になるという優れたウェーハを得ることができる。
この際、単結晶中における酸素濃度(Oi)を10〜20×1017atoms/cm(ASTM−F121 1979)の高い範囲に設定して、RTA処理をおこなってもよいい。この場合、DZ層形成における酸素外方拡散のための高温で長時間の熱処理を行うことなく、ゲッタリング能を充分に確保できる酸素析出物の密度、サイズ、および、デバイス活性領域が完全に無欠陥とできる充分なDZ幅が均一に確保された優れたウェーハを得ることができる。また、単結晶中における酸素濃度(Oi)を10×1017atoms/cm以下(ASTM−F121 1979)の低い範囲に設定してもよい。この場合、デバイスでの熱処理を行ってもデバイス活性領域での酸素析出物の発生を抑えてこれを低減または消滅させることが可能となり、デバイスの特性が劣化しない優れたウェーハを得ることができる。
本発明では、シリコン単結晶育成方法として水素原子含有物質の気体を含む不活性雰囲気中でシリコン単結晶を引き上げることにより、結晶径方向全域にCOPおよび転位クラスタを含まず、かつ、格子間シリコン優勢領域(PI領域)よりなる単結晶を引き上げ可能なPI領域引き上げ速度の範囲を拡大することができる。そのため、単結晶直胴部を転位クラスタを含まない格子間シリコン優勢領域(PI領域)とすることが可能となる。従来、Grown−in欠陥フリー単結晶を引き上げる際、PI領域引き上げ速度は非常に狭い範囲に設定しなくてはならなかった。本発明で、PI領域引き上げ速度の範囲を拡大することにより、極めて容易に、かつ従来よりもはやい引き上げ速度でGrown−in欠陥フリー単結晶を育成することができる。
ここで、PI領域引き上げ速度範囲を水素雰囲気中と水素のない不活性雰囲気中とで比較する際には、上述した凝固直後の結晶内の軸方向温度勾配Gの値が一定で変化しない状態で比較するものとする。
具体的には、水素雰囲気で単結晶引上げを行った場合、格子間シリコン型のGrown−in欠陥フリー領域(PI領域)からなるGrown−in欠陥フリー単結晶を引き上げ可能なPI領域引き上げ速度範囲は、水素のない条件での単結晶引上げに比べ、4倍以上、さらには、図7に示すように、4.5倍のマージンに拡大できる。
このとき、OSFリングの発生領域を小さくすることもできる。なお、PV領域(空孔型のGrown−in欠陥フリー領域)の大きさは水素添加によって変化しない。
本発明では、上記育成方法におけるPI領域引き上げ速度範囲のように、Grown−in欠陥フリーシリコン単結晶を引き上げるのに必要な引き上げ速度範囲を大きくすることができる。このため、複数の単結晶の引き上げ時に同一の引き上げ条件として引き上げることができ、引き上げ速度の設定をより容易におこなってGrown−in欠陥フリー単結晶を引き上げることができる。すなわち、同一実機で複数回、または、同時に複数の実機でGrown−in欠陥フリー単結晶を引き上げる際に、従来よりも引き上げ条件設定を簡略化しても、Grown−in欠陥フリー単結晶の引き上げ可能な引き上げ速度範囲とすることができ、所望の品質を有する単結晶の引き上げをおこなうことができる。この簡略化により、作業効率は向上し、シリコン単結晶、あるいはこのシリコン単結晶から製造するシリコンウェーハの製造コストは大幅に削減される。
本発明で使用する水素原子含有物質は、シリコン融液中に溶け込んだ際に熱分解されて、シリコン融液中に水素原子を供給できる物質である。この水素原子含有物質を不活性ガス雰囲気中に導入することにより、シリコン融液中の水素濃度を高くすることができる。水素原子含有物質としては、例えば、水素ガス、HO、HCl等の水素原子を含む無機化合物や、シランガス、CH、Cなどの炭化水素、アルコール、カルボン酸等の水素原子を含む各種物質を用いることができる。好ましくは、水素原子含有物質としては水素ガスを使用できる。不活性ガスとしては、安価なArガスが好ましい。Ar以外でも、He、Ne、Kr、Xeなどの各種希ガス単体、あるいはこれらの混合ガスを用いることができる。
本発明では、水素含有雰囲気中における水素含有物質の濃度を、水素ガス換算濃度で表している。ここで、水素ガス換算濃度としたのは、水素含有物質が熱分解等して得られる水素原子の量が、水素含有物質に元来含まれる水素原子の数量等によって左右されるためである。例えば、HOの1モルには1モル分のHが含まれるが、HClの1モルには0.5モル分のHしか含まれない。従って本発明において、水素ガスが所定の濃度で不活性ガス中に導入された水素含有雰囲気を基準とし、この基準となる雰囲気と同等の雰囲気が得られるように、水素含有物質の濃度を決めることが望ましく、このときの好ましい水素含有物質の濃度を水素ガス換算濃度として表している。
即ち、水素含有物質がシリコン融液に溶解し高温のシリコン融液中で熱分解して水素原子に変換されると仮定した上で、変換後の雰囲気中の水素ガス換算濃度が所定の範囲になるように水素含有物質の添加量を調整すればよい。
本発明の製造方法においては、水素含有物質が不活性ガス中に含まれる水素含有雰囲気においてシリコン単結晶を形成する。水素含有物質に由来する水素原子は、シリコン融液に溶け込み、更にこの水素原子が、シリコンが凝固する際にシリコンの格子間に取り込まれる。
水素ガス添加量が、不足すると臨界速度を上げる効果が不十分となる。水素ガス添加量が多いと、炉内に空気がリークしたときに、燃焼、更には爆ごうを生じる危険性が生じる。このため水素ガス添加量の下限は0.1体積%以上が好ましく、3体積%以上が特に好ましい。0.1%未満では水素の効果がほとんどない。水素ガス換算濃度が50%(水素分圧にして6.75kPa)を超えると、CZ炉内に酸素リークを生じた場合に爆発などの危険性が増大するので安全上好ましくない。水素ガス換算濃度が20%(水素分圧にして2.7kPa)を超えると、爆発しないまでも燃焼の危険が増大するので好ましくない。水素濃度が20%以下であれば、酸素リークなどを生じた場合に、例え炉内で燃焼が発生したとしても、燃焼した際の圧力変動が1気圧を超えることがないので、安全上の問題はない。これにより、水素ガス添加量の上限が規定される。好ましい水素含有物質(水素ガス)の濃度は0.1%以上20%以下の範囲であり、特に好ましい濃度は3%〜10%の範囲である。
不活性雰囲気中に酸素ガス(O)が存在する場合、気体の水素分子換算での濃度と酸素ガスの濃度の2倍との濃度差は3体積%以上の濃度に規定される。水素原子含有ガスの水素分子換算での濃度と酸素ガスの濃度の2倍の濃度差が3体積%未満であると、シリコン結晶中に取り込まれた水素原子によるCOPおよび転位クラスター等のGrown−in欠陥の生成を抑制する効果は得られない。
不活性ガス中の不純物としての窒素が高濃度になると、シリコン結晶が有転位化する恐れがある。通常の炉内圧1.3〜13.3kPa(10〜100Torr)の範囲では、窒素濃度を20%以下にすることが好ましい。
CZ炉内への水素ガスの供給は、市販の水素ガスボンベ、水素ガス貯蔵タンク、水素吸蔵済みの水素吸蔵合金を充填したタンク等から、専用の配管を通じて引き上げ炉内に供給してもよい。
結晶中心部での温度勾配Gcが外周部での温度勾配Geより小であり、引上げ速度を徐々に低下させながら成長させた単結晶の縦断面におけるリングOSF発生領域が、下方に尖ったV字形状になる通常のホットゾーン構造を用いて、臨界速度近傍で引上げを行う場合、つまり、Ge>Gcの場合に、水素添加を組み合わせると、水素の効果によって、リングOSF発生領域およびCOPが結晶中心部で発生し始める臨界速度Vo、Vcは増大し、転位クラスタが結晶の一部に発生しはじめる臨界速度Vdは低下する。従って、Ge>Gcであっても両者が比較的近い場合、COPや転位クラスタの無い完全Grown−in欠陥フリー結晶が得られる場合もあるが、引き上げ速度のマージンは、Ge≦Gcを満たす場合に比較すると、安定してGrown−in欠陥フリーの結晶を製造できない。また、Ge>GcでGeとGcの差が大きい場合には、たとえ水素を添加してもGrown−in欠陥フリーとなる速度マージンは得られない。
本発明はかかる知見を基礎にして完成されたものである。本発明のシリコンウェーハは、水素原子含有物質の気体を含む不活性雰囲気中でCZ法により育成されたシリコン単結晶のウェーハに、上述のような低温熱処理工程と高温熱処理工程で熱処理を施したものである。
高温熱処理工程としては、例えばRTA(Rapid Thermal Annealing)を用いることができる。RTA条件の一例としては、1100℃から1350℃で、0秒以上、ArまたはHe、またはNHを含むArまたはHe雰囲気中という条件を用いることができる。この際、DZ層形成における酸素外方拡散のための高温で長時間の熱処理を行うことなく、ゲッタリング能を充分に確保できる酸素析出物の密度、サイズ、および、デバイス活性領域が完全に無欠陥とできる充分なDZ幅が均一に確保できるウェーハを得ることができる。
この際、PVおよびPI、またはリングOSF領域が混在した従来のGrown−in欠陥フリーウェーハで、上記と同様のRTA処理を行うと、結晶育成時に空孔優勢なPVおよびリングOSF領域では、酸素析出物の密度とサイズがPI領域と比較して大きくなり、また、DZ幅が狭くなる、更には、デバイスでの酸化処理によって、リングOSF領域でOSFが発生すると言った欠陥分布の不均一な発生の問題があった。本発明によるPI領域のみのウェーハ面内で均一なGrown−in欠陥フリーウェーハでは、このような問題は解消される。
本発明によれば、シリコン単結晶インゴットを水素原子含有物質の気体を含む不活性ガス雰囲気中で育成することにより、サーマルドナーを高密度に含んだシリコン単結晶インゴットを得ることができ、このシリコン単結晶インゴットから得たシリコンウェーハに低温ランピング熱処理を実施することで、バルク中に小酸素析出物を高密度に形成することができる。このようにバルク中に小サイズ・高密度に析出物を含ませることで高温熱処理における析出が促進され、熱処理中のスリップ転位が伸び始める温度(900℃以上)に、スリップが伸展する方向の転位線上に充分な酸素析出物を析出させることで、スリップ伸展を抑制することができる。
高温アニール前のバルク中における酸素析出核の密度とサイズ分布を示す図である。 高温アニール前に、低温ランピング熱処理を施した時の、バルク中における酸素析出核の密度とサイズ分布を示す図である。 引上げ速度を徐々に低下させながら成長させた単結晶の縦断面における欠陥分布図であり、結晶中心部での温度勾配Gcが結晶外周部での温度勾配Geと同一かこれより大きい場合を示している。 引上げ速度を徐々に低下させながら成長させた単結晶の縦断面における欠陥分布図であり、結晶中心部での温度勾配Gcが結晶外周部での温度勾配Geと同一かこれより大きい場合で、且つ水素添加の場合を示している。 引上げ速度とOSFリング径の関係に及ぼす欠陥分布の影響度を示す図である。 図6は、CZ結晶育成時の結晶中心部における1100℃以上の温度での、空孔および格子間シリコンの濃度CvおよびCiと引き上げ速度Vと固液界面近傍での結晶側の温度勾配Gとの比V/Gとの関係である。 水素添加による引き上げ速度領域の変化を示す模式図である。 本実施形態におけるシリコン単結晶製造方法を実施するのに適したCZ炉の縦断面図である。 各種欠陥の発生領域をV/Gと水素濃度の関係により示す図表であって、水素添加による欠陥発生のためのV/G領域の拡大を示す。 結晶位置とGrown−in欠陥フリー領域の得られる引き上げ速度範囲(マ―ジン)との関係を示す図表である。 低温熱処理工程をおこなうための枚葉式のランピング熱処理装置を示す模式図である。 図12A,B,Cは水素添加による各結晶領域の変化を検証するためのV字引き上げ評価の結晶断面写真である。 水素ドープして引上げた結晶と、ノンドープで引上げた結晶の各部位におけるサーマルドナーの密度(不純物濃度)を示すグラフである。
符号の説明
1 坩堝
1a 石英坩堝
1b 黒鉛坩堝
2 ヒータ
3 原料融液
4 引上げ軸
5 シードチャック
6 単結晶
7 熱遮蔽体
以下、本発明に係る一実施形態を、図面に基づいて説明する。
図8は、本実施形態におけるシリコン単結晶製造方法を実施するのに適したCZ炉の縦断面図である。
まず、CZ炉の構造について説明する。
CZ炉は、図8に示すように、チャンバー内の中心部に配置された坩堝1と、坩堝1の外側に配置されたヒータ2とを備えている。坩堝1は、内側に原料融液3を収容する石英坩堝1aを外側の黒鉛坩堝1bで保持する二重構造であり、ペディスタルと呼ばれる支持軸により回転および昇降駆動される。坩堝1の上方には、円筒形状の熱遮蔽体7が設けられている。熱遮蔽体7は、黒鉛で外殻を作り、内部に黒鉛フェルトを充填した構造である。熱遮蔽体7の内面は、上端部から下端部にかけて内径が漸減するテーパー面になっている。熱遮蔽体7の上部外面は内面に対応するテーパー面であり、下部外面は、熱遮蔽体7の厚みを下方に向かって漸増させるようにほぼストレート面に形成されている。
このCZ炉は、例えば、目標直径が210mm、ボディ長が例えば1200mmの200mmの単結晶育成が可能なものでもよい。熱遮蔽体7により、結晶中心部での温度勾配Gcが結晶外周部での温度勾配Geと同一かこれより大きくなるホットゾーン構造が構成される。
その際、熱遮蔽体7の仕様例を挙げると次のとおりである。るつぼに入る部分の外径は例えば470mm、最下端における最小内径Sは例えば270mm、半径方向の幅Wは例えば100mm、逆円錐台面である内面の垂直方向に対する傾きは例えば21°とする。また、るつぼ1の内径は例えば550mmであり、熱遮蔽体7の下端の融液面からの高さHは例えば60mmである。
上記断面構造の単結晶育成装置を用いて引き上げを行う場合、融点から1370℃までの軸方向温度勾配は、単結晶中心部(Gc)で3.0〜3.2℃/mmであり、周辺部(Ge)では2.3〜2.5℃/mmで、Gc/Geは約1.3となる。この状態は、引き上げ速度を変えてもほとんど変わらない。
次に、シリコン単結晶を育成するための操業条件の設定方法について説明する。
まず水素濃度と無欠陥結晶が得られる引き上げ速度の許容範囲を把握するため、水素濃度をたとえば0、0.1、3、5、8、10体積%の混合比率とし、それぞれの条件で目標直径、例えば210mmの単結晶を育成する。
即ち、るつぼ内に高純度シリコンの多結晶を例えば130kg装入し、単結晶の電気抵抗率を所望の値、例えば10Ωcmになるようにp型(B,Al,Ga等)またはn型(P,As,Sb等)のドーパントを添加する。装置内をアルゴン雰囲気で、減圧の1.33〜13.3kPa(10〜100torr)とし、水素ガスをアルゴンに対して10体積%以下の上記の所定混合比率となるように設定して炉内に流入させる。
次いでヒータ2により加熱してシリコンを溶融させ、融液3とする。次に、シードチャック5に取り付けた種結晶を融液3に浸漬し、るつぼ1および引き上げ軸4を回転させつつ結晶引き上げをおこなう。結晶方位は{100}、{111}または{110}のいずれかとし、結晶無転位化のためのシード絞りをおこなった後、ショルダー部を形成させ、肩変えして目標ボディ径の結晶を育成する。
結晶ボディ長さが例えば300mmに達した時点で、引き上げ速度を臨界速度よりも充分大きな、例えば1.0mm/minに調整する。その後引き上げ長さに応じてほぼ直線的に引き上げ速度を低下させ、ボディ長さが例えば600mmに達したときに臨界速度よりも小さい例えば0.3mm/minとなるようにする。その後はこの引き上げ速度で例えば1200mmまでボディー部を育成し、通常条件でテイル絞りを行った後、結晶成長を終了する。
異なる水素濃度で育成された単結晶を引き上げ軸に沿って縦割りし、引き上げ軸近傍を含む板状試片を作製し、Grown−in欠陥の分布を観察するために、Cuデコレーションを行う。まず、それぞれの試片を硫酸銅水溶液に浸漬した後自然乾燥し、窒素雰囲気中で900℃で、20分程度の熱処理を施す。その後、試片表層のCuシリサイド層を除去するため、HF/HNO混合溶液中に浸漬し、表層数十ミクロンをエッチング除去する。その後、X線トポグラフ法により試片におけるOSFリングの位置や各欠陥領域の分布を調査する。また、このスライス片のCOPの密度を、例えばOPP法、転位クラスタの密度を例えばSeccoエッチング法にてそれぞれ調査する。
このように、Gc/Ge≧1を満たす単結晶引き上げ装置を用いて育成された結晶の欠陥分布は、図3に示すようにリング状OSFがU字の状態に発生する。水素濃度が大きくなると無欠陥となる部位が図4のB′−C′のように拡大し、無欠陥結晶となる引き上げ速度の範囲(マージン)の拡大が起こる。
つまり、図4のE′−C′で示すように、空孔型のGrown−in欠陥フリー領域(PV領域)である酸素析出促進領域と、格子間シリコン型のGrown−in欠陥フリー領域(PI領域)とからなるGrown−in欠陥フリー単結晶のうち、本実施形態では、図4のF′−C′で示すPI領域のみからなるGrown−in欠陥フリー単結晶を引き上げるための格子間シリコン優勢領域引き上げ速度範囲を拡大する。具体的には、図7に示すように水素なしの場合に比べて、4倍以上PI領域のマージンは拡大する。
上記のような引き上げ実験によって、COP領域、OSFリング領域、V型Grown−in欠陥フリー領域(PV領域)およびI型Grown−in欠陥フリー領域(PI領域)、転位クラスタ領域等の各欠陥領域のV/Gと水素濃度との関係(図9)が得られる。
また、引き上げ速度を変化させる位置を、300mmから600mm、500mmから800mmおよび700mmから1000mmように異なる部位で数箇所実施することで、Grown−in欠陥フリー化のための引き上げ速度範囲(マージン)と結晶軸方向位置との関係(図10)が求められる。この図10から、Grown−in欠陥フリー単結晶を得るための操業条件の設定が可能となる。
本実施形態において、チョクラルスキー法によって水素原子含有物質の気体を含む不活性雰囲気中でシリコン単結晶を育成する場合、融液に磁場が印加されているか否かは問われない。磁場を印加するMCZ法を用いることも可能である。
このように、水素原子含有物質の気体を含む不活性雰囲気中でシリコン単結晶を引き上げることにより、結晶径方向全域にCOPおよび転位クラスタを含まず、格子間シリコン優勢領域(PI領域)の単結晶を引き上げ可能なPI領域引き上げ速度の範囲を4倍以上に拡大して引き上げを行うことができる。そのため、単結晶直胴部全体を格子間シリコン優勢領域(PI領域)とすることができる。従来、いわゆるGrown−in欠陥フリー単結晶を引き上げる際には、PI領域引き上げ速度は非常に狭い範囲に設定しなくてはならなかった。PI領域速度をひろげることにより、極めて容易に、かつ従来よりもはやい引き上げ速度でGrown−in欠陥フリー単結晶を育成することができる。
次に、各種ウェーハの製造方法について説明する。
図10中の実線で示す速度範囲内で引き上げ速度を対応する結晶位置で設定することによって、トップからボトムまでの全体にわたって、Grown−in欠陥フリーの結晶の育成が可能となる。
そして、水素をドープすることによってGrown−in欠陥フリーとなる引き上げ速度の範囲(マージン)が図10に示すように、従来の水素添加なしの点線の範囲から実線に示すように顕著に拡大し、Grown−in欠陥フリー結晶の製造歩留まりは飛躍的に増大する。
また、図10の実線で示された上限値以上で、上限値の1.7倍程度以内の速度に引き上げ速度を設定した場合、Grown−in欠陥は完全にはフリーにならないが、含まれるCOPのサイズが0.1μm以下である結晶の育成が可能となる。このような結晶を用いると、水素またはアルゴン等の雰囲気中でのアニールによって、すくなくとも1μm以上の深さの表層近傍領域をGrown−in欠陥フリーとすることができる。しかも、欠陥のサイズが0.1μm以下であるために、1110℃/2hr程度のアニールで表層から1μm程度の深さの領域で完全にCOPを消滅させることができる。
このように、CZ法により所望濃度の水素と酸素を含有する、シリコン単結晶棒を得たのち、これを通常の加工方法にしたがい、IDソーまたはワイヤソー等の切断装置でスライスした後、面取り、ラッピング、エッチング、研磨等の工程を経てシリコン単結晶ウェーハに加工する。なお、これらの工程の他にも洗浄等種々の工程があり、工程順の変更、省略等目的に応じ適宜工程は変更可能である。
本実施形態のシリコンウェーハの製造方法は、サーマルドナーへの熱処理として、非酸化雰囲気中における1000℃以上1300℃以下での水素アニール、アルゴンアニール等の高温熱処理工程と、前記高温熱処理工程前に行われる抵抗率変動を抑制するために650℃×1hr程度のドナーキラー処理よりも前に、サーマルドナーが十分に存在する状態においておこなわれる低温熱処理工程とを有する。
この低温熱処理工程は、400℃以上650℃以下の温度、かつ、昇温レートが0.2℃/min以上2.0℃/min以下とされ、かつ、ランピング熱処理によるものとされる。また、低温熱処理工程において、より好ましくは、温度範囲が500℃以上600℃以下、および/または、昇温レートが0.3℃/min以上1.0℃/min以下とすることができる。この低温熱処理工程は、前記高温熱処理工程前後における酸素濃度差が1.5×1017atoms/cm 以上 (ASTM−F121 1979)、かつ、前記高温熱処理後の酸素析出物密度が1.0×1010個/cm 以上となるようにおこなわれる。
図11は、低温熱処理工程をおこなうための枚葉式のランピング熱処理装置を示すものである。
前記熱処理装置は、図に示すように、シリコンウェーハWを載置可能な円環状のサセプタ11と、前記サセプタ11を内部に収納した反応室12とを備えている。なお、反応室12の外部には、シリコンウェーハWを加熱するハロゲンランプ13が配置されている。
サセプタ11は、シリコンカーバイト等で形成されており、内周側に段部11aが設けられ、前記段部11a上にシリコンウェーハWの周縁部を載置する。反応室12には、シリコンウェーハWの表面に雰囲気ガスGを供給する供給口12a及び供給された雰囲気ガスGを排出する排出口12bとが設けられている。また、供給口12aは、雰囲気ガスGの供給源14に接続されている。
この熱処理装置によりシリコンウェーハWに低温越処理を施すには、サセプタ11にシリコンウェーハWを載置した後、供給口12aから雰囲気ガスGをシリコンウェーハWの表面に供給した状態で、ランプ13を点灯し、上記の範囲の温度条件・昇温速度で、熱処理を行う。この低温熱処理により、シリコンウェーハW内に酸素析出核を形成する。
水素原子含有物質の気体を含む不活性雰囲気中でシリコン単結晶をCZ法により育成することで、この単結晶中に、as−grownの状態でサーマルドナー(TD)をバルク中に高密度で形成する。この単結晶からスライスされたウェーハに前記低温熱処理工程を施すことで、小サイズの酸素析出核をバルク中に高密度に形成し、この小サイズ高密度の酸素析出核によって、高温熱処理中に発生するスリップ伸展を抑制する。
前記低温熱処理工程では、サーマルドナーを高密度に含んだ水素ドープウェーハに低温ランピング処理を実施するので、高温熱処理工程中のスリップ伸展を抑制するために必要な小サイズの酸素析出核をバルク中に高密度に形成することが可能となる。
ここで、高温熱処理工程中のスリップ伸展を抑制するには、転位が伸び始める温度(900℃以上)で、スリップが伸展する方向の転位線上にいかに酸素析出物を析出させるかが重要である。したがって、低温熱処理工程において、上記の温度範囲より高い温度まで温度範囲を設定すると高温熱処理工程においてスリップが伸展する可能性があるため好ましくなく、上記の温度範囲より低い温度に設定すると必要な酸素析出核形成が促進されない可能性があるため好ましくない。
高温熱処理としては、DZ−IZによる水素アニール、アルゴンアニールの他、1300℃以上の高温で実施するSIMOXアニールなどがあげられる。
また、msecオーダーで急速昇降温可能なRTA(Rapid Thermal Annealing)処理やレーザー照射による熱処理を採用することができる。
本実施形態においては、水素原子含有物質の気体を含む不活性雰囲気中でシリコン単結晶を引き上げてサーマルドナーが充分に存在するシリコンウェーハに上記のような低温ランピング熱処理を施すことにより、アルゴンアニール等の後にも残存し、スリップ伸展を防止可能なSiOをウェーハ中に形成することが可能である。
このようなウェーハはこのまま通常のPW(ポリッシュウェーハ、鏡面ウェーハ)としてデバイス製造に用いることができるし、SOI用の基板としても有用である。
ここで、シリコン単結晶引き上げ装置によるV字引き上げ評価をおこなった結果を説明する。
引き上げ速度を最大引き上げ速度の0.7→0.35→0.7の比になるように変化させて、このとき、引き上げ時の水素濃度と炉内圧力をそれぞれ、(a)0%、30torr(b)6%、30torr(c)6%、70torrとして、それぞれを引き上げ、結晶軸方向における表面を観察した。
図12A、B、Cに示すのは、上記の結晶の切断表面に、以下の処理を施し、観察した結果をまとめたものである。
このようにして、異なる水素濃度で育成された単結晶を引き上げ軸に沿って縦割りし、引き上げ軸近傍を含む板状試片を作製し、Grown−in欠陥の分布を観察するために、Cuデコレーションを行う。まず、それぞれの試片を硫酸銅水溶液に浸漬した後自然乾燥し、窒素雰囲気中で900℃で、20分程度の熱処理を施す。その後、試片表層のCuシリサイド層を除去するため、HF/HNO 混合溶液中に浸漬し、表層数十ミクロンをエッチング除去した後、X線トポグラフ法によりOSFリングの位置や各欠陥領域の分布を調査する。
また、このときの、図9に対応する各領域と引き上げ速度が水素添加によって、どの程度変化したかの結果を図7および表1に示す。尚、表1の各欠陥領域における引き上げ速度マージンは、結晶中心部での結晶軸方向に見た各欠陥領域の幅を測定して算出した。
図7と表1に示す結果から、水素を添加することにより、PV領域およびリングOSF領域の引き上げ速度マージンは大きく変化しなかったが、PI領域の引き上げ速度マージンは、炉内圧が30torrの場合には水素を添加しない場合に比べて約4.4倍に、また70torrの場合には約7倍に拡大している。このことから、水素分圧に依存してPI領域の幅が顕著に拡大することがわかる。
以下、本発明にかかる実施例を説明する。
[実施例1]
高温熱処理中の耐スリップ特性を調査するため、引き上げ速度0.7mm/min一定、水素濃度6%雰囲気中で引き上げたシリコン単結晶からスライスしたシリコンウェーハに対して、表2に示す3種類の熱処理プロセスを施し、これらのシリコンウェーハのXRT(X-ray Topograph )評価を実施し、得られた写真をもとにウェーハ支持ボート傷からのスリップ長を比較した。ウェーハ強度の熱処理プロセス依存性結果を表2に示す。
なお熱処理雰囲気はすべてAr雰囲気で実施した。
表2中で示す“ランピング熱処理1”とは500℃から650℃のランピングレートが2.5℃/minの熱処理であり、“ランピング熱処理2”とは、500℃から650℃のランピングレートが0.3℃/minの熱処理である。
“ランピング熱処理2”を実施することで、ボート傷からのスリップはほぼ抑制されることが判明した。
さらに高温アニール済のウェーハ(水準1〜3)を、酸素雰囲気中で1000℃×16hrの追加熱処理後、エッチング処理でBMDを顕在化させ、BMD個数をカウントを実施した結果と熱処理前後の酸素濃度差(ΔOi)を、ウェーハ強度のBMD密度/ΔOi依存性として表3に示す。
上記結果から、熱処理中のスリップを抑制するには少なくとも1.0×1010個/cm 以上のBMD密度と熱処理前後のΔOiが1.5×1017atoms/cm 以上必要であることが確認される。
また、引き上げ速度0.7mm/min一定、水素濃度6%雰囲気中で引き上げた全長800mmの水素ドープ結晶からウェーハを切り出し、四探針法により各部位の比抵抗を測定した。その後、サーマルドナーを消失させるDK(ドナーキラー)処理として、650℃×30minの熱処理を実施した後、再度ウェーハの比抵抗を測定した。
図13に各部位でのDK処理前後の比抵抗値の変化から換算した不純物濃度(サーマルドナーの密度)を記す。REF(ノンドープ)として水素を供給しない時の不純物濃度をあわせて記す。
図の結果から、水素添加を行うことにより、不純物濃度(サーマルドナーの密度)を大きくすることができることがかわる。これにより、表2に示したように、低温熱処理によって、1200℃×1hrアニールにおけるスリップ伸展を抑制することが可能になることがわかった。
[実施例2]
次に、不活性ガス雰囲気中の水素濃度(体積%)による耐スリップ特性を調査するため、引き上げ速度0.7mm/min一定とし、不活性ガス雰囲気中の水素濃度(体積%)を0.1%、3%、6%、10%、20%、0%の6水準に変化させたシリコン単結晶インゴットを育成し、当前記インゴットから切り出したシリコンウェーハを用意した。各シリコンウェーハについて500℃から650℃のランピングレートが0.3℃/minの低温ランピング熱処理を施した後、650℃×30minのDK処理および1200℃×1hrの高温熱処理を施す。これらのシリコンウェーハのXRT(X-ray Topograph)評価を実施し、得られた写真をもとにウェーハ支持ボート傷からのスリップ長を比較した。その結果を表4に示す。なお熱処理雰囲気はすべてAr雰囲気で実施した。
表4から明らかなように、本発明例(水準1〜5)のシリコンウェーハは、比較例(水準6)のシリコンウェーハに比べて、格段にスリップ伸展を抑制することができる。特に、不活性ガス雰囲気中の水素濃度が3%以上であれば、目視レベルではスリップ伸展を検出できないまでに抑制できることがわかる。
本発明によれば、シリコン単結晶インゴットを水素原子含有物質の気体を含む不活性ガス雰囲気中で育成することにより、as−grownの状態でサーマルドナーを高密度に含んだシリコン単結晶インゴットを得ることができる。このような結晶からウェーハを切り出し、低温熱処理を施すことで、小酸素析出物を高密度に形成することができ、DZ−IG法などで行われる1000℃以上の高温熱処理に際して、析出物によるスリップの伸展の抑制により強度の低下が防止される。本発明によって、デバイス形成に不可欠なDZ層を有し、かつ強度のすぐれたシリコンウェーハを得ることができる。
本発明のシリコンウェーハでは、ウェーハ全域を格子間シリコン優勢領域のみからなるものとし、酸素析出物の密度とサイズおよびDZ幅がウェーハの面内で著しく均一な優れたウェーハを得ることができる。
また、本発明によれば、Grown−inフリー欠陥結晶の育成に水素添加を組み合わせることにより、欠陥フリー化のための引上げ速度範囲を拡大し、無欠陥結晶を安定して育成することができ、Grown−in欠陥フリー結晶の製造歩留まりが著しく向上する。

Claims (8)

  1. シリコン単結晶ウェーハの製造方法であって、
    水素原子含有物質の気体を含む不活性雰囲気中でCZ法によりシリコン単結晶を育成す工程と、
    前記シリコン単結晶からウェーハを切り出す工程と、
    前記ウェーハに非酸化雰囲気中における1000℃以上1300℃以下での熱処理を施す高温熱処理工程と、
    前記高温熱処理工程の前に、前記処理温度より低い温度で前記ウェーハに熱処理を施す低温熱処理工程と、を有するシリコンウェーハの製造方法。
  2. シリコンウェーハの製造方法であって、
    水素原子含有物質の気体を含む不活性雰囲気中でCZ法によりシリコン単結晶を育成する工程と、
    前記単結晶よりウェーハを切り出す工程と
    前記ウェーハに抵抗率変動を防止するためのドナーキラー熱処理を施すドナーキラー熱処理工程と、
    前記ドナーキラー熱処理工程の前のそれより低い温度で、前記ウェーハに熱処理を施す低温熱処理工程と、を有する、シリコンウェーハの製造方法。
  3. 前記低温熱処理工程の温度範囲が、400℃以上650℃以下であり、昇温レートが0.2℃/min以上2.0℃/min以下である請求項1または2記載のシリコンウェーハの製造方法。
  4. 前記熱処理工程が、ランピング熱処理により行われる請求項3記載のシリコンウェーハの製造方法。
  5. 前記低温熱処理工程により、前記高温熱処理工程前後における酸素濃度差をASTM−F121 1979で測定して1.5×1017atoms/cm 以上とする請求項1記載のシリコンウェーハの製造方法。
  6. 前記不活性雰囲気中における水素濃度が、炉内圧力1.3〜13.3kPaの条件で、0.1%以上20%以下の範囲に設定される請求項1記載のシリコンウェーハの製造方法。
  7. 前記高温熱処理後の酸素析出物密度を1.0×1010個/cm 以上とすることを特徴とする請求項1または2記載のシリコンウェーハの製造方法。
  8. 請求項1または2いずれか記載の製造方法により製造されるシリコンウェーハ。
JP2007526809A 2005-07-27 2005-11-09 シリコンウェーハおよびその製造方法 Withdrawn JPWO2007013189A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005217647 2005-07-27
JP2005217647 2005-07-27
PCT/JP2005/020548 WO2007013189A1 (ja) 2005-07-27 2005-11-09 シリコンウェーハおよびその製造方法

Publications (1)

Publication Number Publication Date
JPWO2007013189A1 true JPWO2007013189A1 (ja) 2009-02-05

Family

ID=37683097

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007526809A Withdrawn JPWO2007013189A1 (ja) 2005-07-27 2005-11-09 シリコンウェーハおよびその製造方法

Country Status (8)

Country Link
US (1) US20070095274A1 (ja)
EP (1) EP1909315A4 (ja)
JP (1) JPWO2007013189A1 (ja)
KR (1) KR100939299B1 (ja)
CN (1) CN100565820C (ja)
DE (1) DE05806093T1 (ja)
TW (1) TWI310794B (ja)
WO (1) WO2007013189A1 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4432458B2 (ja) * 2003-10-30 2010-03-17 信越半導体株式会社 単結晶の製造方法
US20080292523A1 (en) * 2007-05-23 2008-11-27 Sumco Corporation Silicon single crystal wafer and the production method
JP5217245B2 (ja) * 2007-05-23 2013-06-19 株式会社Sumco シリコン単結晶ウェーハ及びその製造方法
US8916425B2 (en) * 2010-07-26 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Method for forming microcrystalline semiconductor film and method for manufacturing semiconductor device
CN101942701A (zh) * 2010-09-03 2011-01-12 浙江碧晶科技有限公司 一种太阳能级硅晶体的热处理方法
CN102286784A (zh) * 2011-08-19 2011-12-21 江西旭阳雷迪高科技股份有限公司 一种电阻率异常太阳能多晶硅片的处理方法
CN102304764A (zh) * 2011-09-19 2012-01-04 江西旭阳雷迪高科技股份有限公司 一种单晶硅片降低电阻值的处理方法
JP2013163598A (ja) * 2012-01-10 2013-08-22 Globalwafers Japan Co Ltd シリコンウェーハの製造方法
CN102634850A (zh) * 2012-03-31 2012-08-15 江苏鑫和泰光电科技有限公司 一种蓝宝石晶片的退火方法
US9945048B2 (en) * 2012-06-15 2018-04-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method
JP6260100B2 (ja) * 2013-04-03 2018-01-17 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
KR101472349B1 (ko) * 2013-05-21 2014-12-12 주식회사 엘지실트론 반도체용 실리콘 단결정 잉곳 및 웨이퍼
US20150294868A1 (en) * 2014-04-15 2015-10-15 Infineon Technologies Ag Method of Manufacturing Semiconductor Devices Containing Chalcogen Atoms
CN105543951B (zh) * 2016-01-21 2019-01-01 浙江金瑞泓科技股份有限公司 一种在高COP硅单晶衬底上制备200mm-300mm低缺陷外延片的方法
DE112017003436T5 (de) * 2016-07-06 2019-03-21 Tokuyama Corporation Einkristalliner, plattenförmiger Siliziumkörper und Verfahren zu dessen Herstellung
JP6699620B2 (ja) * 2017-05-26 2020-05-27 株式会社Sumco シリコン単結晶の製造方法
EP3623801B1 (en) * 2018-09-14 2022-11-02 Commissariat à l'Energie Atomique et aux Energies Alternatives Method for determining the thermal donor concentration of a semiconductor sample
JP7230746B2 (ja) * 2019-09-02 2023-03-01 株式会社Sumco 単結晶シリコンの酸素濃度又は炭素濃度の測定方法
JP7359241B2 (ja) * 2022-03-15 2023-10-11 株式会社Sumco シリコン単結晶の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4437922A (en) * 1982-03-26 1984-03-20 International Business Machines Corporation Method for tailoring oxygen precipitate particle density and distribution silicon wafers
JPS61178495A (ja) * 1985-01-31 1986-08-11 Fujitsu Ltd 単結晶の成長方法
JPH04298042A (ja) * 1991-03-27 1992-10-21 Komatsu Electron Metals Co Ltd 半導体の熱処理方法
US6045610A (en) * 1997-02-13 2000-04-04 Samsung Electronics Co., Ltd. Methods of manufacturing monocrystalline silicon ingots and wafers by controlling pull rate profiles in a hot zone furnance
JP4460671B2 (ja) * 1999-03-26 2010-05-12 シルトロニック・ジャパン株式会社 シリコン半導体基板及びその製造方法
JP3861524B2 (ja) * 1999-09-06 2006-12-20 信越半導体株式会社 シリコンウエーハ及びその製造方法
DE10014650A1 (de) * 2000-03-24 2001-10-04 Wacker Siltronic Halbleitermat Halbleiterscheibe aus Silicium und Verfahren zur Herstellung der Halbleiterscheibe
US6835245B2 (en) * 2000-06-22 2004-12-28 Sumitomo Mitsubishi Silicon Corporation Method of manufacturing epitaxial wafer and method of producing single crystal as material therefor
JP4718668B2 (ja) * 2000-06-26 2011-07-06 株式会社Sumco エピタキシャルウェーハの製造方法
JP2004111722A (ja) * 2002-09-19 2004-04-08 Toshiba Corp 半導体装置
JP4699675B2 (ja) * 2002-10-08 2011-06-15 信越半導体株式会社 アニールウェーハの製造方法

Also Published As

Publication number Publication date
US20070095274A1 (en) 2007-05-03
TW200704834A (en) 2007-02-01
WO2007013189A1 (ja) 2007-02-01
EP1909315A4 (en) 2008-11-26
CN100565820C (zh) 2009-12-02
DE05806093T1 (de) 2008-08-21
EP1909315A1 (en) 2008-04-09
KR20080003937A (ko) 2008-01-08
TWI310794B (en) 2009-06-11
KR100939299B1 (ko) 2010-01-28
CN101238557A (zh) 2008-08-06

Similar Documents

Publication Publication Date Title
JPWO2007013189A1 (ja) シリコンウェーハおよびその製造方法
JP4604889B2 (ja) シリコンウェーハの製造方法、並びにシリコン単結晶育成方法
JP5023451B2 (ja) シリコンウェーハの製造方法、シリコン単結晶育成方法
US7320731B2 (en) Process for growing silicon single crystal and process for producing silicon wafer
JP5246163B2 (ja) Igbt用のシリコン単結晶ウェーハ及びigbt用のシリコン単結晶ウェーハの製造方法
JPWO2004083496A1 (ja) シリコンウェーハ及びその製造方法、並びにシリコン単結晶育成方法
JP2007254274A (ja) Igbt用のシリコン単結晶ウェーハ及びigbt用のシリコン単結晶ウェーハの製造方法
WO2009151077A1 (ja) シリコン単結晶ウェーハの製造方法およびシリコン単結晶ウェーハ
JPWO2009025340A1 (ja) Igbt用のシリコン単結晶ウェーハ及びigbt用のシリコン単結晶ウェーハの製造方法
US20080292523A1 (en) Silicon single crystal wafer and the production method
JP5387408B2 (ja) Igbt用シリコン単結晶ウェーハの製造方法
JP2010126401A (ja) シリコン単結晶およびその育成方法、シリコンウェーハおよびその製造方法
JPWO2009028658A1 (ja) Igbt用のシリコン単結晶ウェーハ及びigbt用のシリコン単結晶ウェーハの製造方法、igbt用シリコン単結晶ウェーハの抵抗率保証方法
EP1591566B1 (en) Method of producing p-doped silicon single crystal and p-doped n-type silicon single crystal wafe
JP5262021B2 (ja) シリコンウェーハ及びその製造方法
JP2007045682A (ja) シリコン単結晶の育成方法およびシリコンウェーハ
JP4273793B2 (ja) 単結晶の製造方法
JP2010155748A (ja) アニ―ルウェハの製造方法
JP2016222520A (ja) 太陽電池用シリコン単結晶インゴット、およびその製造方法

Legal Events

Date Code Title Description
A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20110422