JP5262021B2 - シリコンウェーハ及びその製造方法 - Google Patents

シリコンウェーハ及びその製造方法 Download PDF

Info

Publication number
JP5262021B2
JP5262021B2 JP2007215518A JP2007215518A JP5262021B2 JP 5262021 B2 JP5262021 B2 JP 5262021B2 JP 2007215518 A JP2007215518 A JP 2007215518A JP 2007215518 A JP2007215518 A JP 2007215518A JP 5262021 B2 JP5262021 B2 JP 5262021B2
Authority
JP
Japan
Prior art keywords
defect
silicon wafer
wafer
silicon
heat treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007215518A
Other languages
English (en)
Other versions
JP2009049256A (ja
Inventor
敏昭 小野
誉之 木原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2007215518A priority Critical patent/JP5262021B2/ja
Priority to US12/113,576 priority patent/US20080292523A1/en
Priority to KR1020080042402A priority patent/KR101020436B1/ko
Priority to DE102008022747.1A priority patent/DE102008022747B4/de
Priority to TW097117827A priority patent/TWI390091B/zh
Publication of JP2009049256A publication Critical patent/JP2009049256A/ja
Application granted granted Critical
Publication of JP5262021B2 publication Critical patent/JP5262021B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、特に薄膜デバイスに適したシリコンウェーハ及びそれを製造する方法に関する。
半導体集積回路(デバイス)は、シリコンなどからなるインゴット状の単結晶から切り出したウェーハを基板とし、これに回路形成のための多数のプロセスを施し、製品化される。そのプロセスには多くの物理的処理、化学的処理、さらには熱的処理が含まれ、中には1000℃を超える過酷な条件での処理も含まれる。このため、単結晶の育成時にその原因が形成され、デバイスの製造過程で顕在化してその性能に大きく影響してくる微細欠陥、すなわち“Grown−in欠陥”の問題が浮上してくる。なお、ここでのGrown−in欠陥は、例えばチョクラルスキー法(CZ法)によるシリコン単結晶を例にとると、赤外線散乱体欠陥またはCOP(Crystal Originated Particle)などと呼ばれる大きさが0.1〜0.2μm程度の空孔欠陥や、転位クラスターと呼ばれる大きさが10μm程度の微小転位からなる欠陥のことである。
近年、こうしたGrown−in欠陥の問題を解決する技術が幾つか提案されている。例えば特許文献1では、素材となる単結晶引き上げの凝固直後の冷却部分であるホットゾーン構造を改良したCZ法による単結晶引き上げ装置(育成装置)を用い、この装置内の雰囲気を水素を含む不活性ガス雰囲気とし、しかも雰囲気中の水素分圧を所定範囲(40〜400Pa)に保持しつつ種結晶の引き上げを行い、単結晶を成長させる方法が開示してある。この方法によると、得られる単結晶の直胴部をGrown−in欠陥が存在しない無欠陥領域として育成させることができる。こうして育成されたシリコンインゴットから切り出すことにより、Grown−in欠陥が存在しないシリコンウェーハを得ることができる。
ところで、近年、ゲッタリング能力が優れたシリコンウェーハを製造するための技術が提案されている。例えば特許文献2では、シリコンインゴットから切り出されたウェーハを、非酸化性雰囲気中で1100℃以上の温度で熱処理することにより、アニールウェーハ表層近くのCOPを消滅させる技術が開示してある。
しかしながら、この方法によると、酸素の外方拡散も同時に起こるため、この方法により得られるウェーハは、ゲッタリング作用を有する酸素析出物(BMD。Bulk Micro Defect)と呼ばれる欠陥が存在しない領域がウェーハの表層から10μm以上も形成されることになり、十分なゲッタリング能力を備えているとは言えなかった。
近年、半導体デバイス自体の薄膜化が進み、これに伴ってゲッタリング作用を有するBMDがよりデバイス活性層に近い領域に存在するウェーハが求められている。
Grown−in欠陥が存在しないシリコンウェーハでは、優勢点欠陥種とその濃度にて酸素析出挙動が大きく異なることが知られている。無欠陥領域は空孔優勢領域と格子間シリコン優勢領域からなる。ゲッタリング作用を有するBMDは空孔優勢領域で形成されるが、800℃で4時間と1000℃で16時間の熱処理を施すと、BMDはウェーハの表層から10μm以上深い領域に形成され、ウェーハの表層への形成は期待できない。また、格子間シリコン優勢領域では、そもそもBMDの形成は抑制される。
特開2006−312575号公報 特開平10−144698号公報
本発明が解決しようとする課題は、結晶育成時にGrown−in欠陥が存在しない無欠陥条件にて育成された結晶から切り出しても、表層から例えば10μm以内までの浅い領域にBMDが高密度で存在するが、デバイス活性層として機能する極表層には欠陥が存在せず、薄膜デバイスに対してもゲッタリング効果を有効に発揮しうるウェーハの製造方法を提供することである。
本発明は、Grown−in欠陥のない直胴部を持ち、格子間酸素濃度[Oi]が1.4×1018atoms/cm 以上のシリコンインゴットから切り出したウェーハに、アルゴンガス、窒素ガス、水素ガスまたはこれらの混合ガスの雰囲気中において、1000℃以上、シリコン融点以下の熱処理温度で、10秒以下の急速昇降温熱処理を施し、前記シリコンウェーハの表面から0.4μm〜2.4μmの深さに無欠陥層を形成することを特徴とする。
本発明は、結晶育成時にGrown−in欠陥が存在しない無欠陥条件にて育成された結晶から切り出したウェーハであっても、そのウェーハに対してアルゴンガス、窒素ガス、水素ガスまたはこれらの混合ガスの雰囲気中において、1000℃以上、シリコン融点以下の熱処理温度で、10秒以下の急速昇降温熱処理を施し、前記シリコンウェーハの表面から0.4μm〜2.4μmの深さに無欠陥層を形成するので、表層領域ではあるがCOP及び酸素析出核が消滅し、この領域において高い酸化膜耐圧を示すことになる。また、格子間酸素濃度が高濃度のウェーハを用いるので、ウェーハは表面から10μm程度の領域では酸素安定析出核が存在することになる。
したがって、ウェーハの表層は結晶欠陥が消滅する一方で、デバイス活性領域の直下にゲッタリング源となる安定な酸素析出核が存在するシリコンウェーハを得ることができる。
以下、本発明の実施形態を、図面を参照して説明する。
本実施形態では、まず、Grown−in欠陥のない直胴部を持つシリコンインゴット(以下、単結晶とも言うことがある)を製造可能な単結晶引き上げ装置の構成を簡単に説明する。
本実施形態では、例えば図1に示す単結晶引き上げ装置2を用いる。図1に示す引き上げ装置2は、気密性が保持された装置本体の内部に、るつぼ4を有する。るつぼ4は、るつぼ支持軸6に支持されたるつぼ保持容器8の内部に配置してある。るつぼ4の上方には、ホットゾーン構造を形成するための熱遮蔽体10が配置してある。熱遮蔽体10は、本実施形態では、外殻を黒鉛で構成し、内部を黒鉛フェルトで充填した構造としてある。
熱遮蔽体10の開口部には、回転させながら上方に引き上げ自在な引き上げ軸12が挿入してある。引き上げ軸12の下端には、シードチャック14が装着してある。シードチャック14には、種結晶(図示省略)が取り付けてあり、引き上げ軸12の上端には、動力源(図示省略)が連結される。
るつぼ保持容器8の外周には、ヒータ16が配置してあり、このヒータ16を作動させることによりるつぼ4が加熱され、その結果、るつぼ4中の融液42は所定温度に維持される。
本実施形態の単結晶引き上げ装置2は、シリコンの融点(1410℃)から1250℃近傍までの温度域において、引き上げ軸12方向の結晶内温度勾配が、結晶中心部(Gc)よりも結晶周辺部(Ge)の方が小さくなる(Gc>Ge)ように、凝固直後のシリコン単結晶18の周囲を取り囲む熱遮蔽体10の部材、寸法、位置などホットゾーン構造を改良してある。これにより、引き上げ中単結晶の融液42から立ち上がる部分近傍において、表面部はるつぼ4の壁面や融液42面からの熱輻射により保温するようにし、単結晶の上部を熱遮蔽体10や冷却部材等を用いてより強く冷却することにより、結晶中心部(Gc)は熱伝達で冷却し、中心部の方を相対的に温度勾配が大きくなるようにすることができる。
以上の構成の引き上げ装置2を用いて、常法、例えばCZ法によりシリコンインゴットを製造する。
(1)まず、高純度シリコンの多結晶を、単結晶引き上げ装置2のるつぼ4内に収容した後、減圧雰囲気下で、るつぼ支持軸6によりるつぼ4を回転させると共に、ヒータ16を作動させて前記高純度シリコンの多結晶を融解させて融液42とする。
(2)次に、結晶引き上げ軸12を下方に移動させることにより、その下端のシードチャック14に取り付けてある種結晶(図示省略)をるつぼ4中の融液42に接触させる。
(3)次に、この種結晶を引き上げ軸12を回転させながら上方に引き上げることにより、種結晶に付着してくる融液42を凝固させつつ結晶成長させ、シリコンインゴット18を育成する(シリコン単結晶の引き上げ。図2参照)。本実施形態では、引き上げの際に、結晶無転位化のためのシード絞りを行った後、ショルダー部を形成させ、肩変えして直胴部を形成する。
《シリコンインゴットの育成》
本実施形態では、第1に、シリコンインゴット18の育成を、格子間酸素濃度[Oi]の値が大きく(高酸素濃度)なる条件で行う。具体的には、1.4×1018atoms/cm以上となる条件で行う。育成後のシリコンインゴット18の酸素濃度が1.4×1018atoms/cm未満であると、薄膜デバイス活性層の直下に、ゲッタリング源となる安定な酸素析出物が有効数、存在しないからである。
第2に、シリコンインゴット18の育成を、その直胴部がGrown−in欠陥を有しない無欠陥領域となる条件で行う。例えば、水素原子含有物質を不活性ガスに含ませて、これを雰囲気ガスとして装置2内に導入した状態で、種結晶の引き上げを行う。
不活性ガスとしては、安価なArガスが好ましく、これ以外にもHe、Ne、Kr、Xeなどの各種希ガス単体、あるいはこれらの混合ガスを用いることができる。
水素原子含有物質は、融液42に溶け込んだ際に熱分解されて、融液42中に水素原子を供給できる物質をいい、この水素原子含有物質を不活性ガスに含ませて、これを雰囲気ガスとして装置2内に導入することにより、融液42中の水素濃度を向上させることができる。水素原子含有物質としては、水素ガス、HO、HClなどの水素原子を含む無機化合物や、シランガス、CH、Cなどの炭化水素、アルコール、カルボン酸などの水素原子を含む各種物質が挙げられる。中でも、水素ガスを用いることが好ましい。
本実施形態では、装置2内の雰囲気を、水素分圧が40Pa以上160Pa以下の不活性ガス雰囲気下に制御する。装置2内雰囲気の水素分圧をこの範囲で制御し、引き上げ速度を例えば0.4〜0.6mm/分、好ましくは0.43〜0.56mm/分の範囲内で選定することで、切り出し後のウェーハ全面をP領域(酸素析出促進領域あるいは空孔優勢無欠陥領域)としたシリコンインゴットを容易に育成させることができる。水素分圧を40Pa以上とすることで、空孔優勢無欠陥領域を得るための引き上げ速度範囲が狭くなることを防止できる。一方、水素分圧を160Pa以下とすることで、切り出し後のウェーハに対してP領域(酸素析出抑制領域あるいは格子間シリコン優勢無欠陥領域)が混在することを効果的に防止できる。P領域のウェーハではBMDを形成しやすく、例えば、表面にいわゆるDZ(Denuded Zone)層形成処理を施したとき、内部にゲッタリング作用を有するBMDを容易に形成する。P領域では、BMDの形成が困難である。
装置2内の雰囲気ガスの圧力は、水素分圧が上記所定範囲であれば特に限定されず、通常適用される条件であればよい。
本実施形態では、不活性雰囲気中に酸素ガス(O)が存在する場合には、気体の水素分子換算での濃度と、酸素ガスの濃度の2倍との、濃度差が3体積%以上となるように雰囲気を制御することが好ましい。水素原子含有ガスの水素分子換算での濃度と酸素ガスの濃度の2倍の濃度差を3体積%以上に制御することで、シリコンインゴット中に取り込まれた水素原子により、インゴットに対して、COPおよび転位クラスターなどのGrown−in欠陥の生成を抑制する効果が得られる。
本実施形態では、通常の炉内圧が1.3〜13.3kPa(10〜100Torr)の範囲にあっては、不活性雰囲気中の窒素濃度を20体積%以下に制御することが好ましい。雰囲気中での窒素濃度を20体積%以下に制御することで、シリコン単結晶の有転位化を防止できる。
水素原子含有物質の気体として水素ガスを添加する場合には、市販の水素ガスボンベ、水素ガス貯蔵タンク、水素吸蔵合金を充填したタンクなどから、専用の配管を通じて装置2内の不活性雰囲気に供給することができる。
なお、水素原子含有物質を含有させた不活性ガスを装置2内の雰囲気に導入するのは、本実施形態では、少なくとも、単結晶の所要径となっている直胴部を引き上げる間、不活性ガスに水素原子含有物質を含有させて、これを装置2に導入すればよい。水素は短時間で容易に融液42に溶け込む性質を有するので、直胴部を引き上げる間だけ雰囲気に含有させれば、その効果が十分に得られるからである。また、水素の取り扱いの安全確保の観点からも、必要以上に使用しない方が好ましい。したがって、るつぼ4内の多結晶融解、脱ガス、種結晶浸漬、ネッキング、ショルダー部形成の段階では、装置2に導入する不活性ガス中に、必ずしも水素原子含有物質を含有させる必要はない。また育成が終了し、径を小さくしてコーンを形成させ、融液42から引き離す段階でも同様である。
以上の工程を経て育成されるシリコンインゴット18には、Grown−in欠陥が存在せず、しかも格子間酸素濃度[Oi]が1.4×1018atoms/cm以上の高濃度である。ここでの[Oi]の値は、ASTM F−121(1979)に規格されたフーリエ変換赤外分光光度法による測定値を意味する。
本実施形態では、装置2内の雰囲気を特定雰囲気にして単結晶の引き上げを行うので、得られるインゴット中の酸素濃度が高くなっても、切り出し後のウェーハ中のデバイス活性領域での酸素析出を抑制でき、回路の特性を劣化させることがない。ただし、酸素濃度が高くなりすぎると、この析出抑制効果はなくなるので、酸素濃度は、多くても1.6×1018atoms/cmまでに制御することが望ましい。
(4)次に、育成したシリコンインゴット18からウェーハを切り出す(ウェーハ加工。図2参照)。このウェーハへの切り出し加工は、特に限定されず、一般的な切り出し加工法を採用することができる。ここでのウェーハは、Grown−in欠陥が存在しないシリコンインゴット18から切り出されるので、Grown−in欠陥は生成しない。
なお、単結晶引き上げの際の装置2内雰囲気に、水素原子含有物質を不活性ガスに含ませて、これを雰囲気ガスとして導入することなく、あるいはこれとともに、育成されたシリコンインゴット18をウェーハに切り出す前に、そのインゴットに対して、結晶内に、窒素を1×1012〜5×1014atoms/cmの濃度範囲で、および/または、炭素を5×1015〜2×1017atoms/cmの濃度範囲でドープさせてもよい。こうすることによっても、BMDが多く発生する無欠陥領域、すなわちP領域を拡大することができる。
ここでの窒素及び炭素のドープ濃度の値は、ASTM F−123(1981)に準じて測定された値を意味する。
(5)次に、切り出したウェーハに、1000℃以上で10秒以下の急速昇降温熱処理を施す(急速昇降温熱処理。図2参照)。
ウェーハに1000℃以上で10秒以下の急速昇降温熱処理を施すことで、ウェーハ表面に無欠陥層が形成されると同時に、デバイス活性層の直下(ウェーハ表面から10〜20μm)にゲッタリング源となる酸素析出物が存在するウェーハを得ることができる。
本実施形態では、急速昇降温熱処理は、1000℃以上、シリコンの融点(1410℃)以下の温度で行うことが好ましい。1000℃以上とすることで、ウェーハ表面に無欠陥層を形成することができる。
本実施形態では、急速昇降温熱処理は、非酸化性雰囲気、例えばアルゴンガス、窒素ガス、水素ガスまたはこれらの混合ガスの雰囲気中で行うことが好ましい。
本実施形態では、急速昇降温熱処理は、ハロゲンランプを熱源としたハロゲンランプ熱処理炉、キセノンランプを熱源としたフラッシュランプ熱処理炉またはレーザを熱源としたレーザ熱処理炉などを用いて行うことができる。熱処理時間は、ハロゲンランプ熱処理炉を用いる場合は0.1〜10秒とすることが好ましい。フラッシュランプ熱処理炉を用いる場合は0.1秒以下とすることが好ましい。レーザ熱処理炉を用いる場合は0.1秒以下とすることが好ましい。
(6)なお、本実施形態では、急速昇降温熱処理後のウェーハの表面に、シリコンエピタキシャル層を成長させることもできる(エピタキシャル成長。図2参照)。急速昇降温熱処理を施したウェーハ表面は無欠陥層が形成されているので、ここにエピタキシャル層を形成することで無欠陥層をさらに拡大または無欠陥層の厚さを調整することができる。
本実施形態では、急速昇降温熱処理後のウェーハを、非酸化性雰囲気、例えばアルゴンガス、窒素ガス、水素ガスまたはこれらの混合ガスの雰囲気中で、追加熱処理してもよい(追加熱処理。図2参照)。急速昇降温熱処理後のウェーハに追加熱処理を施すことで、デバイス活性層の直下に存在する酸素析出物のサイズを増大させることができ、また無欠陥層の厚さも調整することができる。
この場合の追加熱処理の温度は、1000〜1300℃程度であり、熱処理時間は、30〜60分程度である。
(7)以上の工程を経て、本実施形態のシリコンウェーハは製造される。こうして得られるシリコンウェーハは、ウェーハ表面付近のデバイス活性領域にはGrown−in欠陥が存在しない。すなわち無欠陥である。また、本実施形態で得られるシリコンウェーハは、格子間酸素濃度[Oi]が1.4×1018atoms/cm以上のシリコンインゴット18から切り出されるので、前記デバイス活性領域の直下には5×10個/cm以上のBMDを有する。すなわち、本実施形態の工程を経て製造されるシリコンウェーハは、BMDが必要な無欠陥ウェーハに対応する。
以上、本発明の実施形態について説明してきたが、本発明はこうした実施形態に何等限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々なる態様で実施し得ることは勿論である。
次に、本発明の実施の形態をより具体化した実施例を挙げ、本発明をさらに詳細に説明する。但し、本発明は、これらの実施例のみに限定されるものではない。
図1に示す単結晶引き上げ装置2を準備した。熱遮蔽体10としては、外殻を黒鉛で構成し、内部を黒鉛フェルトで充填した構造のものを用いた。
こうした単結晶引き上げ装置2を用い、まず、高純度シリコンの多結晶を、単結晶引き上げ装置2のるつぼ4内に収容した後、減圧雰囲気下で、るつぼ支持軸6によりるつぼ4を回転させると共に、ヒータ16を作動させて前記高純度シリコンの多結晶を融解させて融液42とした。
次に、結晶引き上げ軸12を下方に移動させることにより、その下端のシードチャック14に取り付けてある種結晶(図示省略)をるつぼ4中の融液42に接触させた。
次に、この種結晶を引き上げ軸12を回転させながら上方に引き上げ、結晶無転位化のためのシード絞りを行った後、ショルダー部を形成させ、肩変えして直胴部(シリコンインゴット18)を形成した。
本実施例では、直胴部の目標直径(Dc。図1参照)を200mmとし、育成中単結晶内部の軸方向温度勾配を融点から1370℃までの範囲で、結晶中心部(Gc)は3.0〜3.2℃/mm、結晶周辺部(Ge)は2.3〜2.5℃/mmとした。また、装置2内の雰囲気の圧力を4000Paとし、引き上げ速度を0.52mm/分として単結晶を育成した。その場合に、装置2内の雰囲気の水素分圧を250Paに制御し、シリコン単結晶の育成を行った。
その結果、表1に示す格子間酸素濃度[Oi]の値で、Grown−in欠陥のない直胴部(約200mm)を持つシリコンインゴット(比抵抗が10〜20Ωcm,窒素ドープなし)が得られた。なお、ここでの[Oi]の値は、ASTM F−121(1979)に規格されたフーリエ変換赤外分光光度法による測定値を意味する。
次に、得られたシリコンインゴットからウェーハを切り出し、これに鏡面加工を施した。
次に、得られた複数のシリコンウェーハに、表1に示す熱源を用いて、アルゴンガスの雰囲気中で、表1に示す温度と時間で、急速昇降温熱処理を施し、ウェーハ試料(試料1〜11)を得た。また、別の試料1〜3及び11の各ウェーハを準備し、これらに堆積温度が1150℃の条件で、シリコンエピタキシャル層を成長させて、シリコンエピタキシャルウェーハ試料(試料12〜15)を得た。
得られたウェーハ試料(試料1〜15)について、欠陥フリー深さと、酸素析出物(BMD)密度を評価した。
「欠陥フリー深さ」は、次のようにして求めた。まず、上述した急速昇降温熱処理後のウェーハ試料(試料1〜11)またはエピタキシャル成長後のウェーハ試料(試料12〜15)に対して、800℃で4時間と1000℃で16時間の熱処理を施し、この熱処理後の複数のウェーハのそれぞれを、0.2μm程度ずつ再研磨し、表面からの再研磨量が異なるウェーハを複数枚準備した。次に、これら表面からの再研磨量が異なるウェーハに膜厚が25nmの酸化膜と、面積が8mmの測定電極(リンをドープしたポリシリコン電極)としたMOSキャパシタを形成し、11MV/cmの判定電界の条件(電流値が10−3Aを超えるとブレイクダウンとみなす。)で酸化膜耐圧特性(TZDB法)を測定し、判定電界をクリアしたMOSキャパシタを良品とした。良品率が90%以上となった最大の再研磨量を求め、これを欠陥フリー深さ(μm)とした。
「BMD密度」は、次のようにして求めた。まず、上述した急速昇降温熱処理後のウェーハ試料(試料1〜11)またはエピタキシャル成長後のウェーハ試料(試料12〜15)に対して、800℃で4時間と1000℃で16時間の熱処理を施し、この熱処理後の複数のウェーハのそれぞれを劈開し、2μmのライトエッチング(wright etching)を実施した。次に、このウェーハ表面から3〜10μmの位置に存在するエッチングピットを光学顕微鏡で測定し、BMD密度(×10個/cm)を算出した。
これら欠陥フリー深さとBMD密度の結果を、格子間酸素濃度[Oi]及び急速昇降温熱処理条件とともに表1に示す。
Figure 0005262021
表1から以下のことが理解される。
(1)Grown−in欠陥のない直胴部を持ち、格子間酸素濃度[Oi]が1.4×1018atoms/cm以上のシリコンインゴットから切り出したウェーハ試料(試料1〜6)では、第1に、2μm以下の欠陥フリー深さ(無欠陥層)が形成されていることが分かる。これは急速昇降温熱処理で、極めて表層領域のみではあるがCZ引き上げ時に形成した酸素析出核が消滅し、この領域では高い酸化膜耐圧を示したものと推測される。なお、試料1〜6のウェーハ試料は、COPや転位クラスターが存在しない無欠陥ウェーハなので、結晶育成後に存在する欠陥は酸素析出核のみである。
第2に、ウェーハ表面から3μmから深い位置では、BMD密度が高いことが分かる。これは結晶育成時に高酸素であったために成長した酸素安定析出核が急速昇降温処理で消滅せず存在しており、800℃で4時間と1000℃で16時間の熱処理で顕在化したものと推測される。
このように、試料1〜6によれば、デバイス活性領域に相当する2μm以下の領域は欠陥フリーであり、デバイス活性層直下には不純物ゲッタリングに有効な酸素析出物(ゲッタリング源)が高密度で存在するウェーハを製造可能であることが確認できた。
(2)これに対し、Grown−in欠陥のない直胴部を持っていても、格子間酸素濃度[Oi]が1.4×1018atoms/cm未満の低酸素濃度のシリコンインゴットから切り出したウェーハ試料(試料7,8)では、5μm以上の欠陥フリー深さ(無欠陥層)が形成されていることが分かる。しかしながら、結晶育成時に形成された酸素析出物の熱安定性が低く、ウェーハ表面から3μmから深い位置では、BMD密度が低いことが分かる。
(3)Grown−in欠陥のない直胴部を持ち、格子間酸素濃度[Oi]が1.4×1018atoms/cm以上のシリコンインゴットから切り出したものであっても、急速昇降温熱処理を施さないウェーハ試料(試料9)では、結晶育成時に形成した酸素析出核が存在している影響で欠陥フリー幅が得られないことが分かる。
(4)Grown−in欠陥のない直胴部を持ち、格子間酸素濃度[Oi]が1.4×1018atoms/cm以上のシリコンインゴットから切り出し、しかも急速昇降温熱処理を施したものであっても、この急速昇降温熱処理の処理時間が長いウェーハ試料(試料10)では、5μm以上の欠陥フリー深さ(無欠陥層)が形成されており、ウェーハ表面から3μmから深い位置ではBMD密度が低くなる傾向があり、処理温度が比較的低いウェーハ試料(試料11)では、欠陥フリー幅が得られにくい傾向があることが分かる。なお、ここでの処理温度がシリコンの融点(1410℃)を超える場合には、ウェーハは溶融する。
(5)Grown−in欠陥のない直胴部を持ち、格子間酸素濃度[Oi]が1.4×1018atoms/cm以上のシリコンインゴットから切り出したウェーハ試料(試料12〜15)では、急速昇降温熱処理後にエピタキシャル層を成長させても、得られたウェーハには約6μm以下の欠陥フリー深さ(無欠陥層)が形成されており、しかもウェーハ表面から7〜15μm深い位置では、BMD密度が高いことが分かる。すなわち、このようにエピタキシャル成長を組み合わせることで、任意の無欠陥層幅を持つウェーハが作製できることが確認できた。
なお、急速昇降温熱処理の処理温度が比較的低いウェーハ試料(試料15)では、試料12〜14のウェーハと比較して、よりウェーハ表面付近へ欠陥フリー深さ(無欠陥層)が形成され、しかもそのデバイス活性層直下に十分な密度のBMDが存在することが確認できた。
図1は本発明の一実施形態に係るシリコンウェーハの製造方法を実現するために用いる単結晶引き上げ装置の一例を示す概略断面図である。 図2は本発明の一実施形態に係るシリコンウェーハの製造方法を示す工程図である。
符号の説明
2… 単結晶引き上げ装置
4… るつぼ
42… 融液
6… るつぼ支持軸
8… るつぼ保持容器
10… 熱遮蔽体
12… 引き上げ軸
14… シードチャック
16… ヒータ
18… シリコンインゴット(シリコン単結晶)

Claims (7)

  1. Grown−in欠陥のない直胴部を持ち、格子間酸素濃度[Oi]が1.4×1018atoms/cm 以上のシリコンインゴットから切り出したウェーハに、
    アルゴンガス、窒素ガス、水素ガスまたはこれらの混合ガスの雰囲気中において、1000℃以上、シリコン融点以下の熱処理温度で、10秒以下の急速昇降温熱処理を施し、前記シリコンウェーハの表面から0.4μm〜2.4μmの深さに無欠陥層を形成することを特徴とするシリコンウェーハの製造方法。
  2. 前記シリコンウェーハの格子間酸素濃度が19.7×10 17 〜20.8×10 17 atoms/cc(ASTM F−121,1979)であることを特徴とする請求項1に記載のシリコンウェーハの製造方法。
  3. 前記急速昇降温熱処理を、熱源としてのハロゲンランプを用いた急速昇降温炉にて、0.1〜10秒で行う請求項1又は2記載のシリコンウェーハの製造方法。
  4. 前記急速昇降温熱処理を、熱源としてのキセノンランプを用いたフラッシュランプアニール炉にて、0.1秒以下で行う請求項1又は2記載のシリコンウェーハの製造方法。
  5. 前記急速昇降温熱処理を、熱源としてのレーザーを用いたレーザースパイクアニール炉にて、0.1秒以下で行う請求項1又は2記載のシリコンウェーハの製造方法。
  6. 前記急速昇降温熱処理後にエピタキシャル成長させる請求項1〜5の何れかに記載のシリコンウェーハの製造方法。
  7. 請求項1〜6の何れかに記載の方法により製造されたシリコンウェーハであって、
    ウェーハ表面付近のデバイス活性領域には欠陥がなく、
    前記デバイス活性領域の直下には5×10 個/cm 以上の酸素析出物を有するシリコンウェーハ。
JP2007215518A 2007-05-23 2007-08-22 シリコンウェーハ及びその製造方法 Active JP5262021B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2007215518A JP5262021B2 (ja) 2007-08-22 2007-08-22 シリコンウェーハ及びその製造方法
US12/113,576 US20080292523A1 (en) 2007-05-23 2008-05-01 Silicon single crystal wafer and the production method
KR1020080042402A KR101020436B1 (ko) 2007-05-23 2008-05-07 실리콘 단결정 웨이퍼 및 그 제조 방법
DE102008022747.1A DE102008022747B4 (de) 2007-05-23 2008-05-08 Silicium-Einkristall-Wafer und Verfahren zur Herstellung
TW097117827A TWI390091B (zh) 2007-05-23 2008-05-15 Silicon single crystal wafer and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007215518A JP5262021B2 (ja) 2007-08-22 2007-08-22 シリコンウェーハ及びその製造方法

Publications (2)

Publication Number Publication Date
JP2009049256A JP2009049256A (ja) 2009-03-05
JP5262021B2 true JP5262021B2 (ja) 2013-08-14

Family

ID=40501197

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007215518A Active JP5262021B2 (ja) 2007-05-23 2007-08-22 シリコンウェーハ及びその製造方法

Country Status (1)

Country Link
JP (1) JP5262021B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2412849B1 (en) 2009-03-25 2016-03-23 SUMCO Corporation Silicon wafer and method for manufacturing same
KR101081652B1 (ko) * 2009-05-07 2011-11-09 주식회사 엘지실트론 저온 급속 열처리를 통해 bmd농도를 제어하는 실리콘 웨이퍼 제조 방법
JP5636168B2 (ja) * 2009-05-18 2014-12-03 株式会社Sumco シリコン単結晶の育成方法
JP5660237B2 (ja) * 2014-03-18 2015-01-28 株式会社Sumco シリコンウェーハの製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57136334A (en) * 1981-02-18 1982-08-23 Matsushita Electric Ind Co Ltd Manufacture of semiconductor device
JPH03253027A (ja) * 1990-03-01 1991-11-12 Nec Corp 半導体装置の製造方法
JP3614019B2 (ja) * 1998-03-09 2005-01-26 信越半導体株式会社 シリコン単結晶ウエーハの製造方法およびシリコン単結晶ウエーハ
JP4106862B2 (ja) * 2000-10-25 2008-06-25 信越半導体株式会社 シリコンウェーハの製造方法
JP3791446B2 (ja) * 2002-04-23 2006-06-28 株式会社Sumco エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ
JP4794137B2 (ja) * 2004-04-23 2011-10-19 Sumco Techxiv株式会社 シリコン半導体基板の熱処理方法
JP4742711B2 (ja) * 2005-04-08 2011-08-10 株式会社Sumco シリコン単結晶育成方法
JP2007045662A (ja) * 2005-08-10 2007-02-22 Sumco Corp 半導体シリコンウェーハおよびその製造方法
JP4183093B2 (ja) * 2005-09-12 2008-11-19 コバレントマテリアル株式会社 シリコンウエハの製造方法
JP2007194232A (ja) * 2006-01-17 2007-08-02 Shin Etsu Handotai Co Ltd シリコン単結晶ウエーハの製造方法

Also Published As

Publication number Publication date
JP2009049256A (ja) 2009-03-05

Similar Documents

Publication Publication Date Title
KR100939299B1 (ko) 실리콘 웨이퍼 및 그 제조 방법
EP1881093B1 (en) Silicon single crystal wafer for IGBT and method for manufacturing silicon single crystal wafer for IGBT
KR100913635B1 (ko) 실리콘 단결정의 제조 방법 및 실리콘 웨이퍼
KR101020436B1 (ko) 실리콘 단결정 웨이퍼 및 그 제조 방법
JP5515406B2 (ja) シリコンウェーハおよびその製造方法
JP4742711B2 (ja) シリコン単結晶育成方法
JP2006261632A (ja) シリコンウェーハの熱処理方法
JPWO2004083496A1 (ja) シリコンウェーハ及びその製造方法、並びにシリコン単結晶育成方法
TWI548785B (zh) 矽晶圓及其製造方法
KR20100014191A (ko) 실리콘 웨이퍼, 실리콘 웨이퍼의 제조방법, 및 실리콘 웨이퍼의 열처리 방법
JP2007022863A (ja) シリコン単結晶の育成方法およびシリコンウェーハの製造方法
JP2010040587A (ja) シリコンウェーハの製造方法
JP2002187794A (ja) シリコンウェーハおよびこれに用いるシリコン単結晶の製造方法
JP2007045662A (ja) 半導体シリコンウェーハおよびその製造方法
JP5217245B2 (ja) シリコン単結晶ウェーハ及びその製造方法
JPWO2009025336A1 (ja) Igbt用のシリコン単結晶ウェーハ及びigbt用のシリコン単結晶ウェーハの製造方法
KR20050052478A (ko) 어닐 웨이퍼 및 어닐 웨이퍼의 제조방법
JP5542383B2 (ja) シリコンウェーハの熱処理方法
TW201245516A (en) Method of manufacturing silicon substrate and silicon substrate
JP5262021B2 (ja) シリコンウェーハ及びその製造方法
KR20100061360A (ko) 실리콘 단결정 및 그 육성방법, 실리콘 웨이퍼 및 그 제조방법
JP5590644B2 (ja) シリコンウェーハの熱処理方法
JP5427636B2 (ja) シリコンウェーハの熱処理方法
JP2010040588A (ja) シリコンウェーハ
CN106048732A (zh) 硅晶片的制造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100709

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130402

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130415

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5262021

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250