KR20050052478A - 어닐 웨이퍼 및 어닐 웨이퍼의 제조방법 - Google Patents

어닐 웨이퍼 및 어닐 웨이퍼의 제조방법 Download PDF

Info

Publication number
KR20050052478A
KR20050052478A KR1020057002874A KR20057002874A KR20050052478A KR 20050052478 A KR20050052478 A KR 20050052478A KR 1020057002874 A KR1020057002874 A KR 1020057002874A KR 20057002874 A KR20057002874 A KR 20057002874A KR 20050052478 A KR20050052478 A KR 20050052478A
Authority
KR
South Korea
Prior art keywords
wafer
temperature
grown
single crystal
silicon
Prior art date
Application number
KR1020057002874A
Other languages
English (en)
Other versions
KR101012350B1 (ko
Inventor
히로시 타케노
마사히로 사쿠라다
타케시 고바야시
Original Assignee
신에쯔 한도타이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쯔 한도타이 가부시키가이샤 filed Critical 신에쯔 한도타이 가부시키가이샤
Publication of KR20050052478A publication Critical patent/KR20050052478A/ko
Application granted granted Critical
Publication of KR101012350B1 publication Critical patent/KR101012350B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Thermal Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명은, 디바이스 제작영역인 웨이퍼 표층의 산화막 내압특성이 우수하고, 또, 벌크층에 디바이스 프로세스 투입 전의 단계에서 산소 석출물이 고밀도로 존재하고, 우수한 IG능력을 가지는 어닐 웨이퍼 및 어닐 웨이퍼의 제조방법을 제공한다. 본 발명은, 쵸크랄스키법에 의하여 육성되는 실리콘 단결정으로부터 제조되는 실리콘 웨이퍼에 열처리를 행한 어닐 웨이퍼이고, 웨이퍼 표면으로부터 적어도 깊이 5㎛까지의 영역에 있어서 산화막 내압 특성의 양품률이 95% 이상이고, 또한, 디바이스 프로세스 투입 전의 단계에서, 웨이퍼 내부에서 검출되는 게터링능력을 가지는 사이즈 이상의 산소 석출물의 밀도가 1×109/㎤ 이상인 것이다.
[선택도]
도 1

Description

어닐 웨이퍼 및 어닐 웨이퍼의 제조방법{ANNEALED WAFER AND ANNEALED WAFER MANUFACTURING METHOD}
본 발명은, 우수한 산화막 내압 특성을 가지는 웨이퍼 표층과 우수한 게터링 능력을 가지는 벌크층을 겸비한 어닐 웨이퍼 및 어닐 웨이퍼의 제조방법에 관한 것이다.
근래에는, 반도체회로의 고집적화에 수반하는 소자의 미세화에 수반하고, 그 기판이 되는 쵸크랄스키법(이하, CZ법으로 약기한다)으로 제작된 실리콘 단결정에 대한 품질요구가 높아지고 있다. 특히, FPD, LSTD, COP등의 그로운-인(Grown-in)결함으로 불리는 산화막 내압 특성이나 디바이스의 특성을 악화시키는 단결정 성장 기인결함이 존재하여 그 밀도와 사이즈의 저감이 중요시되고 있다.
이러한 결함을 설명하는 데 있어서, 우선, 실리콘 단결정에 포함된 베이컨시(Vancancy, 이하 V라 한 경우도 있다)라고 불리는 공공형(空孔型)의 점 결함과, 인터스티셜 실리콘(Interstitial-Si, 이하 I라고 약기한 곳이 있다)이라고 불리는 격자간형(格子間型) 실리콘 점 결함이 각각 취입되는 농도를 결정하는 인자에 관해서, 일반적으로 알려져 있는 것을 설명한다.
실리콘 단결정에 있어서, V영역이란, 베이컨시, 즉 실리콘 원자의 부족으로 발생하는 오목부, 구멍과 같은 것이 많은 영역이고, I영역이란, 실리콘 원자가 여분으로 존재하므로써 발생하는 전위나 여분의 실리콘 원자 덩어리가 많은 영역으로, 그리고 V영역과 I영역 사이에는, 원자의 부족이나 여분이 없는(적지 않다) 뉴트럴(Neutral, 이하 N이라고 약기한 곳이 있다)영역이 존재하고 있다. 그리고, 상기 그로운-인 결함(FPD, LSTD, COP 등)이란, 어디까지나 V나 I가 과포화인 상태시에 발생하는 것이고, 다소 원자의 편차가 있더라도, 포화 이하라면, 결함으로서는 존재하지 않는 것이 판명되었다.
이 양 점 결함의 농도는, CZ법에 있어서 결정의 인상 속도(성장 속도)와 결정 중 고액계면 부근의 온도 기울기 G와의 관계로 결정되고, V영역과 I영역과의 경계 근처에는 OSF(산화 유발 적층 결함, Oxidation Induced Stackimg Fault)라고 불리는 결함이, 결정성장축에 대하여 수직방향의 단면에서 볼 때, 링(ring)상으로 분포(이하, OSF링이라고 한다)하고 있는 것이 확인되고 있다.
이들 결정 성장 기인 결함은, 통상의 결정 중 고액계면 부근의 온도 기울기 G가 큰 로(爐)내구조(핫 존: HZ라고 한다)를 사용한 CZ인상기로 결정축방향으로 성장속도를 고속에서 저속으로 변화시킨 경우, 도 9에 나타낸 것 같은 결함분포도로서 얻어질 수 있다.
그리고 이들 결정 성장 기인 결함을 분류하면, 예를 들면, 성장속도가 0.6mm/min 전후 이상과 비교적 고속의 경우에는, 공공타입의 점 결함이 집합한 보이드(void)기인으로 되어 있는 FPD, LSTD, COP 등의 그로운-인 결함이 결정 지름 방향 전역에 고밀도로 존재하고, 이들 결함이 존재하는 영역은 V영역이라고 불린다(도 9의 라인(A)).
또, 성장속도가 0.6mm/min 이하의 경우에는, 성장 속도의 저하에 수반하여, OSF링이 결정의 주변으로 발생하고, 이 링의 외측에 전위 루우프(loop)기인으로 생각되는 L/D(Large Dixlocation: 격자간 형 전위 루우프의 약호, LSEPD, LFPD등) 결함이 저밀도로 존재하고, 이들 결함이 존재하는 영역은 I영역(L/D영역이라고 한다)으로 불린다. 또, 성장속도를 0.4mm/min 전후 이하와 저속으로 한다면, OSF링이 웨이퍼의 중심에 응집되어 소멸하고, 전면이 I영역이 된다(도 9의 라인(C)).
또, 근래 V영역과 I영역의 중간에서 OSF링의 외측에, N영역이라고 불리는, 공공 기인의 FPD, LSTD, COP도, 전위루우프 기인의 LSEPD, LFPD도 존재하지 않는 영역의 존재가 발견되고 있다. 그 영역은 OSF링의 외측에 있고, 그리고, 산소 석출 열처리를 가하고, X선 관찰 등으로 석출의 콘트라스트를 확인한 경우에, 산소 석출이 거의 없으면서도, LSEPD, LFPD가 형성될 정도 리치는 아닌 I영역측에 있다고 보고되고 있다.
이러한 N영역은, 통상의 방법에서는, 성장 속도를 낮춘 때에 성장축 방향에 대하여 비스듬하게 존재하기 때문에, 웨이퍼면내에서는 일부분 밖에 존재하지 않았다(도 9의 라인(B)). 이 N영역에 관해서, 보론코프이론(V.V.Voronkov; Journal of Crystal Growth, 59(1982) 625~643)에서는, 인상 속도 F와 결정 고액계면 축방향 온도 기울기(G)의 비인 F/G라고 하는 패러미터가 점 결함의 전체 농도를 결정한다고 주장하고 있다. 이 주장에 근거하면, 면내에서 인상 속도는 일정할 것이므로, 면내에서 G가 분포를 유지하기 위해서, 예컨대, 어떤 인상 속도에서는 중심이 V영역이고 N영역을 사이에 두고 주변이 I영역이 되는 결정밖에 얻을 수 없었다.
그래서 최근, 면내의 G의 분포를 개량하여, 상기와 같이 비스듬하게만 존재하던 N영역을, 예를 들어, 인상 속도(F)를 서서히 낮추면서 인상한 때에, 어떤 인상 속도에서 N영역이 가로 전면으로 확대된 결정을 제조할 수 있게 되었다. 또, 이 전면 N영역의 결정을 길이방향으로 확대하려면, 상기 N영역이 가로로 확대된 때의 인상 속도를 유지하여 인상하면 어느 정도 달성할 수 있다. 또, 결정이 성장함에 따라서 G가 변화하는 것을 고려하여 G를 보정해서, 끝까지 F/G가 일정하게 되도록 인상 속도를 조절하면, 그런대로 성장방향으로도 전면(全面) N영역이 되는 결정을 확대할 수 있게 되었다(예를 들면, 특개평8-330316호공보).
이 N영역을 더 분류하면, OSF링의 외측에 인접한 Nv영역(공공이 많은 영역)과 I영역에 인접한 Ni영역(격자간 실리콘이 많은 영역)이 있고, Nv영역에서는 열산화 처리한 때에 산소 석출량이 많고, Ni영역에서는 산소 석출이 거의 없는 것으로 알려져 있다(예를 들면, 특개2001-139369호공보).
그런데, 상기와 같이, 전면이 N영역이고, 열산화 처리한 때에 OSF링을 발생하지 않고, 또한 전면에 FPD, L/D가 존재하지 않는 단결정으로 있음에도 불구하고 산화막 결함이 현저하게 발생하는 경우가 밝혀졌다. 그리고, 이것이 산화막 내압 특성같은 전기특성을 떨어지게 하는 원인으로 되고 있고, 종래의 전면이 N영역이라는 것만으로는 불충분하여 개선이 요구되고 있다.
그래서, 본 발명자들의 일부는, Cu디포지션법에 의해 N영역에 관해서 더 상세하게 조사한 결과, OSF영역의 외측의 N영역으로서, 석출 열처리후 산소 석출이 발생하기 쉬운 Nv영역의 일부에 Cu디포지션 처리로 검출되는 결함이 현저하게 발생하는 영역 Dn이 있는 것을 발견하고(도 10), 그리고, 이것이 산화막 내압 특성과 같은 전기특성을 떨어뜨리게 하는 원인으로 되어 있는 것을 밝혀내고, 이미 교시하고 있다(특개2002-201093호공보).
그래서, 이 OSF의 외측의 N영역으로서, Cu디포지션에 의하여 검출되는 결함 영역 Dn이 없는 영역을 웨이퍼 전면에 확대할 수 있으면, 상기 여러 가지의 그로운-인 결함이 없는 것과 동시에, 확실하게 산화막 내압 특성 등을 향상할 수 있는 웨이퍼를 얻을 수 있게 된다.
Cu디포지션법은, 반도체 웨이퍼의 결함의 위치를 정확하게 측정하고, 반도체 웨이퍼의 결함에 대응하는 검출 한도를 향상시키고, 보다 미세한 결함에 대해서도 정확하게 측정하고 분석할 수 있는 웨이퍼의 평가법이다.
구체적인 웨이퍼의 평가법은, 웨이퍼 표면상에 소정의 두께의 절연막을 형성시키고, 상기 웨이퍼의 표면 근처에 형성된 결함 부위상의 절연막을 파괴해서 결함 부위에 Cu 등의 전해물질을 석출(적층)하는 것이다. 즉, Cu디포지션법은, Cu 이온이 용존하는 액체내에서, 웨이퍼 표면에 형성된 산화막에 전위를 인가하면, 산화막이 열화되어 있는 부위에 전류가 흐르고, 구리 이온이 구리로 되어 석출되는 것을 이용한 평가법이다. 산화막이 열화되기 쉬운 부분에는 COP 등의 결함이 존재하는 것으로 알려져 있다.
Cu디포지션된 웨이퍼의 결함 부위는, 집광등 아래나 직접적으로 육안으로 분석해서 그 분포나 밀도를 평가하는 것이 가능하고, 또한, 현미경관찰, 투과전자현미경(TEM) 또는 주사전자현미경(SEM) 등으로도 확인할 수 있다.
이하, 각 용어에 관해서 설명한다.
1) FPD(Flow Pattern Defect)란, 성장 후의 실리콘 단결정체로부터 웨이퍼를 절출(切出)하고, 표면 왜곡층을 불산과 질산의 혼합액으로 에칭하여 제거한 후, K2Cr2O7과 불산과 물의 혼합액에서 표면을 에칭(Secco 에칭)하는 것에 의하여 피트 및 잔물결모양(흐름 모양: Flow Pattern)이 생긴다. 이 물결모양을 FPD라고 칭하고, 웨이퍼 내면의 FPD밀도가 높을수록 산화막 내압의 불량이 늘어난다(특개평 4-192345호 공보참조).
2) SEPD(Secco Etch Pit Defect)란, FPD와 동일한 Secco에칭을 행한 경우에, 흐름모양을 수반한 것을 FPD라고 칭하고, 흐름모양을 수반하지 않는 것을 SEPD라고 부른다. 이 중에서 10㎛이상의 큰 SEPD(LSEPD)는 전위 클러스터에 기인한다고 생각되고, 디바이스에 전위 클러스터가 존재하는 경우, 이 전위를 통하여 전류가 누전(leak)되고, P-N교차점(junction)으로서의 기능을 다하지 않게 된다.
3) LSTD(Laser Scattering Tomography Defect)란, 성장 후의 실리콘 단결정봉으로부터 웨이퍼를 절출하고, 표면 왜곡층을 불산과 질산의 혼합액으로 에칭하여 제거한 후, 웨이퍼를 벽개한다. 이 벽개면(또는 웨이퍼 표면)으로 적외광선을 입사시키고, 웨이퍼 표면(또는 벽개면)으로부터 나오는 빛을 검출하는 것으로 웨이퍼내에 존재하는 결함에 의한 산란광을 검출할 수 있다. 여기서 관찰된 산란체에 관해서는 학회 등에서 보고가 있었고, 산소 석출물로 간주되고 있다(Japanese Journal of Applied Physics 32권, 3679쪽, 1993년 참조). 또, 최근 연구에서는, 팔면체의 보이드(구멍)로 존재한다는 결과도 보고되고 있다.
4) COP(Crystal Originated Particle)란, 웨이퍼의 중심부의 산화막 내압을 열화시키는 원인이 되는 결함으로, Secco에칭에서는 FPD로 되는 결함이지만, SC-1세정(NH4OH : H2O2 : H2O = 1 : 1 : 10의 혼합액에 의한 세정)에서는 선택 에칭액으로서 작용하여 COP로 된다. 이 피트의 직경은 1㎛이하에서 광산란법으로 조사한다.
5) L/D(Large Disclocation : 격자간형 전위 루우프의 약호)에는, LSEPD, LFPD 등이 있고, 전위 루우프 기인으로 생각되는 결함이다. LSEPD는, 상기한 것처럼, SEPD중에서도 10㎛이상의 큰 것을 말한다. 또, LFPD는, 상기한 FPD중에서도 선단 피트의 크기가 10㎛이상의 큰 것을 말하고, 이것도 전위 루우프에 기인한다고 생각되고 있다.
한편, CZ법에 의하여 육성되는 실리콘 단결정 중에는, 대략 1018atoms/㎤의 농도로 격자간 산소가 불순물로서 함유되어 있다. 이 격자간 산소는, 결정 육성 공정 중에 고화되고 실온으로 냉각될 때까지의 열이력(이하, 결정 열이력이라고 칭한다)이나 반도체 소자의 제작 공정에 있는 열처리 공정에 있어서 과포화상태로 되기 때문에 석출해서, 실리콘 산화물의 석출물(이하, 산소 석출물 또는 단순히 석출물이라고 칭한 적이 있다)이 형성된다.
그 산소석출물은, 디바이스 프로세스에 있어서 혼입하는 중금속 불순물을 포획하는 사이트로써 유효하게 작용하고(Internal Gettering: IG), 디바이스 특성이나 수득률을 향상시킨다. 이 때문에, 실리콘 웨이퍼의 품질의 하나로서, IG능력이 중요시되고 있다.
산소 석출의 과정은, 석출핵 형성과 그 성장 과정으로 이루어진다. 통상의 As-그로운 웨이퍼의 경우, 결정 열이력에 있어서 핵형성이 진행되고, 그 후 디바이스 프로세스 등의 열처리에 의하여 크게 성장하고, 산소 석출물로서 검출되게 된다. 따라서, 디바이스 프로세스 투입 전의 단계에서 존재하고 있는 산소 석출물은 극히 작고, IG능력을 가지고 있지 않다. 그러나, 디바이스 프로세스를 거치는 것에 의하여, 큰 산소 석출물로 성장하고 IG능력을 가지게 된다.
한편, 근래의 디바이스 프로세스는 사용하는 웨이퍼의 대구경화에 수반해서, 저온화 및 단시간화가 진행되고 있고, 예를 들면, 일련의 디바이스 프로세스가 전부 1000℃이하에서 행해지거나, 수십초 정도의 열처리 시간밖에 필요로 하지 않는 RPT(Rapid Thermal Processing)가 빈번하게 사용되고 있다. 이와 같은 디바이스 프로세스는, 열처리 전부를 토탈해도 1000℃, 2시간 정도의 열처리로 밖에 상당하지 않는 경우가 많기 때문에, 종래와 같이, 디바이스 프로세스 중에서의 산소 석출물의 성장을 기대할 수 없다. 그렇기 때문에, 저온화 및 단시간화된 디바이스 프로세스에 대해서는, 디바이스 프로세스 투입 전의 단계에서 우수한 IG능력을 가져야 할 필요가 있다. 즉, 디바이스 프로세스 투입 전의 단계에서 검출 가능한 큰 산소 석출물이 고밀도로 성장되어 있는 것이 바람직하다.
한편, 산소 석출물이 웨이퍼 표면 부근의 디바이스 제작 영역에 존재한다면, 디바이스 특성을 열화시킨다. 그 때문에, 웨이퍼 표면 부근에는 산소 석출물이 존재하지 않는 것이 바람직하다.
또, 일반적인 CZ웨이퍼에서는, 결정 인상시의 열이력에 의하여 도입되는, 소위 그로운-인 결함으로서, 그로운-인 산소 석출핵의 다른 곳에, 원자 공공(空孔)의 응집에 의하여 형성된 보이드(공동) 결함이 존재한다. 이 보이드가 경면 연마되는 웨이퍼의 표면에 노출된 경우에는, COP라고 불리는 표면 피트가 된다. 이 COP 및 보이드도 디바이스 제작 영역에 존재하면, 디바이스 특성을 열화시킨다. 특히, 중요한 특성인 산화막 내압 특성을 열화시키는 것으로 알려져 있다. 그 때문에, 웨이퍼 표층의 디바이스 제작 영역(통상은 표면으로부터 수㎛ 정도)에서는, 산소 석출물과 마찬가지로, COP 및 보이드도 존재하지 않는 것이 바람직하다.
웨이퍼 표면의 COP 및 보이드를 소멸시키기 위하여, 수소 또는 아르곤 등의 불활성 분위기하에서 1200℃ 정도의 고온 열처리를 행하는 경우가 있다. 또, 이런 경우에도 IG능력이 부가되는 것이 바람직하다. 그래서, COP 및 표면 부근의 보이드를 소멸시키는 것과, 내부에 산소 석출물을 형성하는 것을 동시에 실현하는 방법으로서, 결정 육성시에 질소를 첨가하는 방법이 있다(예를 들면, 특개평 11-322490호 공보, 특개평 11-322491호 공보, 특개 2000-211995호 공보 등).
질소가 첨가된 웨이퍼에서는, 보이드의 사이즈가 작아짐에 따라 웨이퍼 표면 부근에서는 고온 열처리에 의하여 소멸시키기 쉽게 되고, 또 결정 열이력으로 형성된 그로운-인 석출핵이 커짐에 따라 벌크 중에서는 고온 열처리에 있어서도 소멸하지 않고 성장해서 산소 석출물이 형성되고, IG능력이 부가된다.
그러나, 질소가 첨가된 웨이퍼를 사용한 경우에도, 표층의 보이드를 소멸시키기 위해서는, 1200℃ 정도의 고온의 열처리가 필요하고, 경우에 따라서는, 검출할 수 없는 정도의 작은 보이드가 잔존할 우려가 있다. 또, 큰 그로운-인 석출핵은 열적으로 안정하므로 웨이퍼 표층에서도 소멸되기 어렵고, 표층에 잔류할 우려가 있다. 이러한 결함이 표층에 잔류하면, 디바이스 특성이 떨어지는 문제가 생긴다.
또한, 결정 육성시에 질소를 첨가하는 경우는 결정 제조 공정이 복잡해지는 것과 동시에, 질소 농도의 관리 등에 시간이 들게 된다.
도 1은, 본 발명의 실리콘 웨이퍼의 제조방법의 제1의 태양의 공정순서의 일례를 나타내는 플로우차트이다.
도 2는, 도 1의 공정순서의 주요부를 모식적으로 나타내는 설명도이다.
도 3은, 본 발명의 실리콘 웨이퍼의 제조 방법의 제2의 태양의 일례를 공정순서로 나타내는 플로우차트이다.
도 4는, 도 3의 공정순서의 주요부를 모식적으로 나타내는 설명도이다.
도 5는, 본 발명 방법에 있어서 단결정 인상 공정에 있어서 이용되는 단결정 인상 장치의 1예를 나타내는 개략 설명도이다.
도 6은, 본 발명 방법에 있어서 단결정 인상 공정에 있어서 이용되는 단결정 인상 장치의 다른 예를 나타내는 개략 설명도이다.
도 7은, 실시예 1에 있어서 어닐 웨이퍼의 표면으로부터의 깊이와 TZDB 양품률의 관계를 나타내는 그래프이다.
도 8은, 비교예 1에 있어서 어닐 웨이퍼의 표면으로부터의 깊이와 TZDB 양품률의 관계를 나타내는 그래프이다.
도 9는, 단결정 성장 속도와 결정 결함 분포의 관계의 1예를 표현하는 설명도이다.
도 10은, 단결정 성장 속도와 결정 결함 분포의 관계의 다른 예를 표현하는 설명도이다.
본 발명은, 상기한 종래기술의 문제점을 감안해서 디바이스 제작 영역인 웨이퍼 표층의 산화막 내압 특성이 우수하고, 또한, 벌크층에 디바이스 프로세스 투입 전의 단계에서 산소 석출물이 고밀도로 존재하고, 우수한 IG능력을 가지는 어닐 웨이퍼 및 어닐 웨이퍼의 제조방법을 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위하여, 본 발명의 어닐 웨이퍼는, 쵸크랄스키법에 의하여 육성된 실리콘 단결정으로부터 제조된 실리콘 웨이퍼에 열처리를 가한 어닐 웨이퍼로서, 웨이퍼 표면으로부터 적어도 깊이 5㎛까지의 영역에 있어서 산화막 내압 특성의 양품률이 95%이상이고, 또한 디바이스 프로세스 투입 전의 단계에서 웨이퍼 내부에 있어서 검출되는 게터링능력을 가지는 사이즈 이상의 산소 석출물의 밀도가 1×109/㎤ 이상인 것을 특징으로 한다.
여기서, 본 발명에 있어서 산화막 내압 특성이란, TZDB(Time Zero Dielectric Breakdown) 특성에 관한 것으로서, 그 양품률이란 판정 전류치를 1㎃/㎠로서, 절연 파괴 전계가 8MV/cm 이상이 되는 것의 비율이다.
이처럼, 웨이퍼 표면 뿐만아니라, 웨이퍼 표면으부터 적어도 깊이 5㎛까지의 깊은 영역까지 산화막 내압 특성이 우수한 무결함층이 형성되어 있기 때문에, 깊은 영역까지 사용하는 디바이스에 있어서도 그 특성이 열화되는 일이 없다.
웨이퍼 표층의 결함을 검출하는 간편한 방법으로서, 파티클 카운터(particle counter)나 선택 에칭법이 있다. 그러나, 이러한 방법에 의하여 검출되지 않는 경우에도, 검출 하한 이하의 작은 사이즈의 결함이 존재해서, 산화막 내압 특성을 떨어뜨리는 경우가 있다. 이 때문에, 산화막 내압 특성이 우수하다는 특징을 가지는 것은 극히 중요하다. 양품률로서는 100%인 것이 바람직한 것은 물론이다.
또, 디바이스 프로세스 투입 전의 단계에서, 상기 무결함층을 제외한 웨이퍼 내부에 있어서 검출된 산소 석출물의 밀도가 1×109/㎤이상이면, 근래의 저온화 및 단시간화된 디바이스 프로세스에 있어서도, 산소 석출물이 디바이스 프로세스의 초기 단계부터 게터링사이트로써 작용하고, 충분한 게터링능력을 발휘할 수 있다. 웨이퍼의 기계적 강도를 고려하면 산소 석출물의 밀도는 1×1013/㎤이하인 것이 바람직하다.
여기서, IG능력을 가진 산소 석출물의 사이즈는, 실험적으로 검출 가능한 산소 석출물의 사이즈(직경 30~40nm정도)를 기준으로 하고 있다. 일반적으로는, 실험적으로 검출할 수 없는 사이즈의 산소 석출물도 IG능력을 가진다고 생각되고 있기 때문에, 실험적으로 검출가능한 사이즈라면 충분한 IG능력을 가진다고 판단할 수 있다. 따라서, 게터링능력을 가진 사이즈로서는 직경 약 40nm이상인 것이 바람직하다. 그러한 산소 석출물은, 예를 들면, 광산란법의 하나인 적외산란토모그라프법에 의하여 검출할 수 있다.
또한, 본 발명의 어닐 웨이퍼의 원료로써 열처리가 가해지는 실리콘 웨이퍼는, 그 실리콘 웨이퍼를 제조하기 위한 실리콘 단결정을 육성하는 때에, 웨이퍼 전면이 열산화처리를 한 때에 링상에 발생하는 OSF의 외측의 N영역이고, Cu디포지션에 의하여 검출된 결함 영역이 존재하지 않는 조건에서 육성된 실리콘 단결정으로부터 제조되는 실리콘 웨이퍼로 하는 것이 바람직하다.
Cu디포지션에서는, COP나 보이드를 고밀도로 검출할 수 있다. 따라서, Cu디포지션에 의하여 검출되는 결함 영역이 존재하지 않는 실리콘 웨이퍼에서는, 보이드가 존재하지 않는 것으로 판단하는 것이 바람직하다. 그러한 Cu디포지션에 의하여 검출되는 결함 영역이 존재하지 않는 실리콘 웨이퍼에 열처리를 행한 어닐 웨이퍼에서는, Cu디포지션에 의하여 검출되는 결함이 존재하지 않는데다가 어닐이 더해져 있기 때문에, 웨이퍼 표층의 산화막 내압 특성이 보다 우수하다.
또한, 본 발명의 어닐 웨이퍼의 원료로써 열처리가 가해지는 실리콘 웨이퍼는, 그 실리콘 웨이퍼를 제조하기 위한 실리콘 단결정을 육성하는 때에, 질소를 첨가하지 않고 육성한 실리콘 단결정으로부터 제조되는 웨이퍼가 적합하게 사용된다.
질소가 첨가되어 있지 않는 것에 의하여, 열적으로 안정된 큰 그로운-인 석출핵(예를 들면, 직경 40nm이상)이 존재하지 않기 때문에, 열처리(어닐)후에 있어서 상기 그로운-인 석출핵이 표층에 잔존할 우려가 없게 되었다. 또, 질소를 첨가할 필요가 없기 때문에, 결정 육성 공정이 복잡하게 되지 않고, 관리 등도 용이해지는 이점이 있다.
또한, 본 발명의 어닐 웨이퍼의 원료로써 열처리가 가해지는 실리콘 웨이퍼로서는, 실리콘 단결정 육성시에 보이드 결함의 발생을 억제한 조건으로 인상되는 실리콘 단결정으로부터 제작되었던, COP 및 보이드가 거의 존재하지 않는 저결함 웨이퍼를 이용할 수도 있다.
그리고, 상기 저결함 웨이퍼는, 예를 들면, 특개평 11-147786호 공보 및 특개평 11-157996호 공보 등에 기재되어 있는 것처럼, 결정의 인상속도 F와 인상 중의 고액계면 부근의 온도 기울기 G와의 비 F/G를 제어해서 인상하는 공지기술을 이용해서 얻는 것이 가능하고, 전면 N영역으로 되는 실리콘 웨이퍼이다.
본 발명의 어닐 웨이퍼의 제조방법의 제1의 태양은, 쵸크랄스키법에 의하여 실리콘 단결정을 육성하는 경우에 있어서, 인상 중의 실리콘 단결정의 성장 속도를 점감한 경우, OSF링 소멸 후에 잔존하는 Cu디포지션에 의하여 검출되는 검출 영역이 소멸하는 경계의 성장 속도와, 또한 성장속도를 점감한 경우에 격자간형 전위 루우프가 발생하는 경계의 성장 속도와의 사이의 성장속도로 제어해서 결정을 육성하는 것에 의하여 얻어진 실리콘 단결정을 실리콘 웨이퍼에 가공하고, 그 실리콘 단결정의 육성 공정에서 형성된 그로운-인 석출핵을 가진 실리콘 웨이퍼에 대하여, 500℃~700℃의 범위내의 온도 T4℃에서 소정시간(t1) 유지하고, 계속하여 5℃/분 이하의 승온 속도로 1000℃~1230℃의 범위내의 온도 T5℃까지 승온하고, 이 온도 T5℃에서 소정시간(t2) 유지하는 것에 의하여, 전기 그로운-인 석출핵을 게터링능력을 가지는 사이즈 이상의 산소 석출물로 성장시키는 것과 동시에, 상기 실리콘 웨이퍼 표면 부근의 산소를 바깥쪽으로 확산시키는 것을 특징으로 한다.
이처럼, 저온(T4℃)으로부터 고온(T5℃)까지 5℃/분 이하의 승온 속도로 천천히 승온해서 고온에서 소정시간 유지하는 것에 의하여, 벌크 중의 그로운-인 석출핵을 소멸시키는 것 없이 효율적으로 게터링능력을 가지는 사이즈 이상으로 성장시키는 것이 가능하다. 또, 그것과 동시에 웨이퍼 표면 부근의 산소를 바깥쪽으로 확산시키는 것에 의하여, 산소 석출핵을 소멸시키는 것이 가능하기 때문에, 웨이퍼 표면 부근에는 산소 석출물이 없는 DZ층이 형성된다. 게다가, Cu디포지션법에 의하여 검출되는 결함도 존재하지 않는 고품질의 DZ층이 된다. 즉, 본 발명의 어닐 웨이퍼의 제조방법의 제1의 태양에 의하면, 간편한 1스텝의 열처리만으로 극히 고품질의 DZ-IG 구조를 형성하는 것이 가능하다.
그리고, 전술한 대로 IG능력을 가지는 산소 석출물의 사이즈는, 실험적으로 검출 가능한 산소 석출물의 사이즈(직경 30nm~40nm정도)를 기준으로 하고 있다. 따라서, 게터링능력을 가지는 사이즈로서는, 직경 약 40nm이상으로 하는 것이 바람직하다. 또, 산소 석출물 사이즈의 상한은 특별한 제한은 없지만, 크게 성장시키기에는 열처리시간이 길게 걸리기 때문에 직경 100nm이하로 하는 것이 바람직하다.
상기 온도 T5℃가 약 1000℃ 보다도 낮아진다면, 큰 산소 석출물로 성장시키기 위한 시간이 길어지고, 전체의 공정시간이 길어져버린다. T5℃가 높을수록 큰 산소 석출물로 성장시키기 위한 시간이 짧아져서 전체의 공정시간을 짧게 하는 것이 가능하지만, 약 1230℃를 초과하는 고온에서는 열처리로(爐)로부터 금속오염이 현저해지기 때문에, 1230℃이하로 하는 것이 바람직하다.
상기 온도 T4℃는 낮을수록 석출물 밀도가 높아지지만, 공정시간이 길어지기 때문에, 약 500℃ 이상으로 하는 것이 바람직하다. 또한, 약 700℃를 초과하는 온도는 석출물 밀도가 충분하게 얻어지지 않는 경우가 있다. 마찬가지로, 승온 속도 R℃/분이 저속일수록 석출물 밀도가 높아지지만, 너무 저속으로 하면 공정시간이 길어지기 때문에, 약 1℃/분 이상으로 하는 것이 바람직하다. 승온 속도 R℃/분이 약 5℃/분을 초과하는 고속으로 되면 그로운-인 석출핵이 성장할 수 없어 소멸해버릴 비율이 높아지고, 석출물 밀도가 충분하게 얻어지지 않는 경우가 있다.
상기 온도 T4℃로부터 T5℃로의 승온 속도 R℃/분을 5℃/분 이하로 하므로써, 그로운-인 석출핵을 적극 소멸시키는 일없이 효율적으로 성장시키는 것이 가능하다. 즉, 결정 육성 공정으로 형성되는 기존의 그로운-인 석출핵을 성장시키기 때문에, 산소 석출핵을 새롭게 형성하기 위한 열처리 공정이 없어도 석출물 밀도를 충분히 높게 할 수 있고, 게다가, 전체의 공정시간을 단축할 수 있다.
또, 본 발명의 어닐 웨이퍼의 제조방법의 제1의 태양에 있어서, 상기 T4℃로부터 T5℃까지 승온하기 전에, T4℃에 있어서 유지시간 t1은 0분이라도 관계없지만, 15분 이상으로 하는 것이 보다 바람직하다. 이것에 의하여, 그로운-인 석출핵이 더 소멸시키기 어려워지고, 또한 그로운-인 석출핵에 더해서 새로운 산소 석출핵을 발생시키는 것이 가능하며, 보다 고밀도의 산소 석출핵을 형성하는 것이 가능하다. 또한, 유지시간 t1을 길게 하면 공정시간이 길어져 버리므로 약 60분 이하로 하는 것이 바람직하다.
또, 상기 온도 T4℃가 낮을수록, 또 T4℃에서의 유지시간 t1이 길수록, 또 승온속도가 지연될수록, 승온 공정 중에 새로운 석출핵이 형성되고 석출물 밀도가 높아진다.
상기 온도 T5℃에서의 유지시간 t2는, 그로운-인 석출핵을 게터링능력을 가지는 사이즈로 확실하게 성장시키기 위해서 또, 충분한 폭을 가진 DZ층을 형성하기 위하여 약 30분으로 하는 것이 바람직하다. 유지시간 t2가 길수록 벌크 중의 산소 석출물의 사이즈가 커지고, 표면 부근의 DZ폭를 넓힐 수 있지만, 공정시간이 길어져 버리기 때문에, 약 4시간이하로 하는 것이 바람직하고, 약 2시간이하로 하는 것이 보다 바람직하다. 한편, 유지시간 t2가 약 30분 보다 짧아진다면, 시간의 경과에 따른 영향을 받지 않게 되어 원하는 사이즈의 산소 석출물이나 DZ폭을 얻을 수 없게 될 가능성이 생긴다.
본 발명의 어닐 웨이퍼의 제조방법의 제1의 태양의 효과를 충분하게 얻기 위해서는, 열처리된 실리콘 웨이퍼의 산소 농도가 약 14ppma 이상인 것이 바람직하다. 산소 농도가 높으면 석출물 밀도가 높아지고, 보다 우수한 IG능력을 부가할 수 있다. 또, 산소 농도가 높을수록 석출물의 성장 속도가 빨라지기 때문에, 전체 공정시간이 짧아진다. 단, 산소 농도가 낮을 경우에도, 예를 들면 승온 공정의 승온 개시 온도 T4℃를 낮게 하거나, T5℃에서 유지시간을 길게 하는 것에 의하여, 본 발명의 어닐 웨이퍼 제조방법의 제1의 태양의 효과가 얻어진다. 따라서, 본 발명의 어닐 웨이퍼 제조방법의 제1의 태양에 있어서 산소 농도의 상한은 특별한 제한은 없지만, 실리콘 단결정 제조의 용이성을 고려하면 약 23ppma이하가 바람직하다. 적합한 산소 농도의 범위는 14~17ppma이다.
또, 본 발명의 어닐 웨이퍼의 제조방법의 제1의 태양에 의하면, 디바이스 프로세스 중의 열응력에 의한 슬립 전위의 발생을 억제하는 효과가 얻어진다. 슬립을 구성하고 있는 전위는 산소 석출물에 의하여 핀닝되는 것이 알려져 있다. 따라서, 본 발명의 어닐 웨이퍼의 제조방법의 제1의 태양에 의하여, 어느 정도의 큰 사이즈를 가지는 산소 석출물이 고밀도로 형성되면, 전위가 핀닝되는 확률이 높아지고 슬립 전위의 발생이 억제된다. 즉, 본 발명의 어닐 웨이퍼의 제조방법의 제1의 태양은, 열처리에 의하여 슬립 전위가 발생하기 쉬운 직경 300mm이상의 대구경 웨이퍼에 특별히 적합하게 이용될 수 있다. 슬립 전위의 발생을 억제하기 위해서는 상기 온도 T5℃를 1200℃이하로 하는 것이 바람직하고, 약 1150℃이하로 하는 것이 보다 바람직하다.
또한, 본 발명의 어닐 웨이퍼의 제조방법의 제1의 태양에 의하면, 1200℃정도의 고온 열처리를 행하지 않고, 산소 석출물만으로 된 COP 및 보이드가 거의 존재하지 않는 극히 고품질의 DZ-IG 구조를 형성할 수 있다. 이것은, 슬립의 발생을 억제한다는 관점으로부터, 향후의 주류가 되는 300mm 웨이퍼에 있어서 특히 유효하다.
본 발명의 어닐 웨이퍼의 제조방법의 제2의 태양은, 쵸크랄스키법에 의하여 실리콘 단결정을 육성하는 경우에 있어서, 인상 중의 실리콘 단결정의 성장 속도를 점감한 경우, OSF링 소멸 후에 잔존하는 Cu디포지션에 의하여 검출되는 결함 영역이 소멸하는 경계의 성장 속도와, 또한 성장 속도를 점감한 경우에 격자간형 전위 루우프가 발생하는 경계의 성장 속도와의 사이의 성장속도로 제어해서 결정을 육성하는 것에 의해 얻어진 실리콘 단결정을 실리콘 웨이퍼에 가공하고, 그 실리콘 단결정의 육성 공정에서 형성된 그로운-인 석출핵을 가지는 실리콘 웨이퍼에 게터링능력을 부가하기 위해 해당 실리콘 웨이퍼에 열처리를 행하는 어닐 웨이퍼의 제조방법으로, 상기 그로운-인 석출핵을 성장시키는 승온 공정 A1과, 보다 고온의 유지온도까지 승온하는 승온 공정 B1과, 상기 그로운-인 석출핵을 게터링능력을 가지는 사이즈 이상의 산소 석출물로 성장시키는 것과 동시에, 상기 실리콘 웨이퍼 표면 부근의 산소를 바깥쪽으로 확산시키는 등온 유지 공정 C1의 적어도 3개의 공정을 가지는 것을 특징으로 한다. 상기 승온 공정 A1과 승온 공정 B1과 등온 유지 공정 C1을 공정순서대로 연속해서 행하는 것이 바람직하다.
본 발명의 어닐 웨이퍼의 제조방법의 제2의 태양에 있어서, 상기 승온 공정 A1은 T6℃부터 T7℃까지 R3℃/분의 속도로 승온하는 공정으로, T6℃가 700℃이하이고, T7℃가 800℃~ 1000℃이고, R3℃/분이 3℃/분 이하인 것이 적합하다.
T6℃는 낮을수록 성장 가능한 그로운-인 석출핵의 밀도가 높아지므로 석출물 밀도가 높아지지만, 그로운-인 석출핵을 성장시키는데 필요한 공정시간이 길어져 버리기 때문에, 500℃이상으로 하는 것이 바람직하다. 또한, 700℃를 초과하는 온도라면 석출물 밀도가 충분하게 얻어지지 않는 경우가 있다.
T7℃가 800℃미만이면 상기 승온 공정 A1에 있어서 그로운-인 석출핵이 충분하게 성장할 수 없고, 그 후의 승온 공정 B1에서 소멸하는 비율이 높아지고, 석출물 밀도가 충분하게 얻어지지 않는 경우가 있다. T7℃가 1000℃를 초과하는 온도라면, 표면 부근의 그로운-인 석출핵도 크게 성장해 버리고, 그 후의 승온 공정 B1 및 등온 유지 공정 C1을 거쳐서도 표면 부근에 잔존해서, DZ폭 중의 석출물 밀도가 증가해 버리는 경우가 있다.
또, R3℃/분이 저속일수록 그로운-인 석출핵이 소멸하지 않고 성장하는 비율이 높아짐에 따라서 석출물 밀도가 높아지기 때문에, 충분한 석출물 밀도를 얻기 위해서는 3℃/분 이하가 바람직하지만, 지나치게 저속으로 하면 공정시간이 길어져 버려 효율적이지 않기 때문에, 0.5℃/분 이상으로 하는 것이 바람직하다.
이 승온 공정 A1에 의하여, 그로운-인 석출핵을 적극적으로 소멸시키지 않고 효율적으로 성장시킬 수 있다. 즉, 결정 육성 공정에서 형성된 기존의 그로운-인 석출핵을 성장시키기 때문에, 산소 석출핵을 새롭게 형성하기 위한 열처리 공정이 없어도 석출물 밀도를 충분하게 높게 할 수 있고, 게다가, 전체의 공정시간을 단축할 수 있다.
또, 상기 승온 공정 A1의 T6℃부터 T7℃까지 승온하기 전에, T6℃에 있어서 유지시간 t3는 0분이라도 상관없지만, 30분 이상으로 하는 것이 보다 바람직하다. 이에 따라, 그로운-인 석출핵을 보다 소멸시키기 어렵게 되고, 또 그로운-인 석출핵에 더해서 새로운 산소 석출핵을 발생시킬 수 있고, 보다 고밀도의 산소 석출핵을 형성할 수 있다. 또, 유지시간 t3를 길게 하면 공정시간이 길어져 버리므로, 약 4시간 이하로 하는 것이 바람직하다.
상기 승온 공정 B1은 T7℃부터 T8℃까지 R4℃/분의 속도로 승온하는 공정으로, T7℃가 800℃~1000℃이고, T8℃가 1050℃~1230℃이고, R4℃/분이 5℃/분 이상인 것이 적합하다. 이 승온 공정 B1에 있어서, 단시간으로 고온까지 승온하는 것에 의하여 표면 부근에 있는 산소 석출물의 성장을 억제할 수 있고, 그 후의 등온 유지 공정 C1에 있어서 표면 부근의 산소 석출물을 소멸시키기 쉽게 할 수 있다.
T8℃를 1050℃이상으로 하는 것에 의하여, 효율적으로 벌크 중의 산소 석출물을 충분한 크기로 성장시키는 것과 동시에, 표면 부근의 산소를 바깥 방향으로 확산시키는 것에 의하여 표면 부근의 산소 석출물을 소멸시킬 수 있다. 또, T8℃가 높을 수록 벌크 중의 석출물이 커지고, 또 DZ폭이 넓어지지만, 약 1230℃를 넘는 고온에서는 열처리로로부터의 금속오염이 현저해지기 때문에 1230℃ 이하로 하는 것이 바람직하다.
R4℃/분이 5℃/분 미만이면 표면 부근의 산소 석출물이 크게 성장해 버리고, 그 후의 등온 유지 공정 C1에서 소멸하기 어렵게 된다. 그러나, R4℃/분이 너무 고속이면 벌크 중의 산소 석출물도 소멸하는 비율이 높아져 석출물 밀도가 저하해 버리기 때문에, 10℃/분 이하인 것이 바람직하다.
상기 등온 유지 공정 C1은 T8℃에서 t4시간 유지하는 공정으로, T8℃가 1050℃~1230℃이고, t4시간이 30분 이상인 것이 바람직하다. 이 등온 유지 공정 C1에 의하여, 그 전의 승온공정 A1 및 승온 공정 B1에 있어서 성장한 미소한 산소 석출물을, 벌크 중에서 IG능력을 가지는 큰 산소 석출물로 성장시킬 수 있고, 표면 부근에서는 소멸시킬 수 있다. 또, 원료 웨이퍼에는 Cu디포지션법에 의하여 검출되는 결함은 존재하지 않기 때문에, 열처리 후에도 당연히 결함이 존재하지 않는다. 따라서, 무결함 DZ층과 우수한 IG능력을 가지는 IG층을 겸비한 고품질의 DZ-IG 구조를 형성할 수 있다.
상기 T8℃에서 t4가 길수록 벌크 중의 산소 석출물의 사이즈가 커지고, 또 DZ폭이 넓어지지만, 공정시간이 길어져 버리기 때문에, 약 4시간 이하로 하는 것이 바람직하다. 한편, 유지시간 t4가 약 30분보다 짧으면, 시간의 경과에 따른 영향을 받지 않으므로써 원하는 사이즈의 산소 석출물이나 DZ폭을 얻을 수 없게 될 가능성이 생기게 된다.
또, 유지온도 T8℃나 유지시간 t4를 변경하는 것에 의하여, 산소 석출물의 사이즈나 DZ폭을 용이하게 바꿀 수 있다. 산소 석출물의 사이즈가 커질수록 IG능력이 높아진다고 생각되지만, 공정시간이 길어진다. 따라서, 필요한 산소 석출물의 사이즈나 DZ폭을 효율적으로 얻기 위해, 산소 석출물의 사이즈나 DZ폭을 용이하게 바꿀 수 있는 효과도 중요하다.
승온 공정 A1과 승온 공정 B1과 등온 유지 공정 C1의 사이에 있어서 웨이퍼를 로밖으로 꺼내는 것도 할 수 있지만, 상기 3개의 공정을 연속해서 행하는 것에 의하여 전체의 공정시간을 단축할 수 있다.
상기 등온 유지 공정 C1 후, 웨이퍼를 열처리로밖으로 꺼낼 때의 열처리로내 온도나 그 온도까지의 강온 속도는 특별한 제한은 없지만, 열응력에 의한 슬립이 발생하지 않도록 결정하는 것이 바람직하다. 예를 들면, 열처리로내 온도를 T8℃부터 700℃까지 3℃/분으로 강온한 후, 웨이퍼를 열처리로밖으로 꺼낼 수 있다.
본 발명의 어닐 웨이퍼의 제조방법의 제2의 태양의 효과를 충분하게 얻기 위해서는, 열처리한 실리콘 웨이퍼의 산소 농도가 약 14ppma~17ppma인 것이 바람직하다. 산소 농도가 높으면 석출물 밀도가 높아지고, 보다 우수한 IG능력을 부가할 수 있지만, 산소 농도가 너무 높으면 표면 부근의 석출물이 소멸하기 어렵게 되어 버린다. 또, 산소 농도가 낮아지면, 실리콘 단결정의 육성 공정으로 형성된 그로운-인 석출핵의 밀도가 낮아지고, 석출물 밀도가 낮아져 버린다. 단, 산소 농도가 낮은 경우에도, 예를 들면 승온 공정 A1의 승온 개시 온도 T6℃를 낮게 하거나, R3℃/분을 저속으로 하는 것에 의하여, 본 발명의 어닐 웨이퍼의 제조방법의 제2의 태양의 효과가 얻어진다.
또, 본 발명의 어닐 웨이퍼의 제조방법의 제2의 태양에 의하면, 디바이스 프로세스 중의 열응력에 의한 슬립 전위의 발생을 억제하는 효과가 얻어진다. 슬립을 구성하고 있는 전위는 산소 석출물에 의하여 핀닝되는 것이 알려져 있다. 따라서, 본 발명의 어닐 웨이퍼의 제조방법의 제2의 태양에 의하여, 큰 사이즈를 가지는 산소 석출물이 고밀도로 형성되면, 전위가 핀닝되는 확률이 높아지고 슬립 전위의 발생이 억제된다. 즉, 본 발명의 어닐 웨이퍼의 제조방법의 제2의 태양은, 열처리에 의하여 슬립 전위의 발생이 쉬운 직경 300mm이상의 대구경 웨이퍼에 특히 적합하게 이용될 수 있다.
슬립 전위의 발생을 억제하기 위해서는 상기 온도 T8℃을 1200℃ 이하로 하는 것이 바람직하지만, 약 1150℃ 이하로 하는 것이 보다 바람직하다.
또한, 본 발명의 어닐 웨이퍼의 제조방법의 제2의 태양에 의하면, 산소 석출물뿐만 아니라 COP 및 보이드가 거의 존재하지 않는 극히 고품질의 DZ-IG 구조를 형성할 수 있다. 이것은, 슬립의 발생을 억제한다는 관점으로부터, 향후의 주류가 되는 300mm 웨이퍼에 있어서 특히 유효하다.
이와 같은 열처리를 행하는 것에 의하여, 충분한 깊이의 무결함층(보이드결함 없으면서 산소 석출물이 없음)을 얻을 수 있는 것과 동시에, Nv 영역은 물론, 산소 석출을 하기 어렵다고 하는 Ni 영역에 있어서도, 상기 열처리 후에 특별한 열처리를 추가하는 것 없이(즉, 디바이스 프로세스 투입 전의 단계에서), 웨이퍼 내부에 있어서 검출되는 게터링능력을 가지는 사이즈 이상의 산소 석출물을 충분히 얻을 수 있다.
본 발명 방법에 있어서 이용되는 실리콘 웨이퍼는, 상기한 특개 2002-201093호 공보에 개시된 단결정 육성방법 중의 하나의 방법, 즉 쵸크랄스키법에 의하여 실리콘 단결정을 육성하는 경우에 있어서, 인상 중의 실리콘 단결정의 성장 속도를 점감한 경우, OSF링 소멸후에 잔존하는 Cu디포지션에 의하여 검출되는 결함 영역이 소멸하는 경계의 성장 속도와, 또 성장 속도를 점감한 경우에 격자간형 전위 루우프가 발생하는 경계의 성장 속도와의 사이의 성장속도로 제어해서 결정을 육성하는 것에 의하여 얻어진 실리콘 단결정을 실리콘 웨이퍼로 가공하는 것에 의하여 얻을 수도 있다.
이 방법에 의하여 육성된 단결정봉으로부터 절출되는 웨이퍼는, 웨이퍼 전면이 열산화처리를 행한 때에 링상에 발생하는 OSF의 외측의 N영역이고, Cu디포지션에 의하여 검출되는 결함 영역이 전혀 존재하지 않는 무결함 실리콘 단결정 웨이퍼가 된다.
이하에서 본 발명의 실시의 형태를 도면에 기초하여 상세하게 설명하지만, 도시예는 예시적으로 나타내는 것으로, 본 발명의 기술사상으로부터 벗어나지 않는 한 여러 가지의 변형이 가능한 것은 말할 것도 없다.
본 발명의 어닐 웨이퍼는, 쵸크랄스키법에 의하여 육성되는 실리콘 단결정으로부터 제조된 실리콘 웨이퍼에 열처리를 행한 어닐 웨이퍼이고, 웨이퍼 표면으부터 적어도 깊이 5㎛까지의 영역에 있어서 산화막 내압 특성의 양품률이 95% 이상이고, 또한, 디바이스 프로세스 투입 전의 단계에서, 웨이퍼 표면에 있어서 검출되는 게터링능력을 가지는 사이즈 이상의 산소 석출물의 밀도가 1×109/㎤이상인 것이다.
상기 실리콘 웨이퍼로서는, 상기 실리콘 단결정을 육성하는 때에, 웨이퍼 전면이 열산화 처리를 한 때에 링상에 발생하는 OSF의 외측의 N영역이고, Cu디포지션에 의하여 검출되는 결함 영역이 존재하지 않는 조건에서 육성되는 실리콘 단결정으로부터 제조된 것이 적합하게 사용된다. 이 실리콘 웨이퍼는 후술하는 본 발명 방법에 있어서 사용되는 단결정 육성 방법에 의하여 제조할 수 있다.
또, 상기 실리콘 웨이퍼로서는, 실리콘 단결정을 육성할 때에 보이드의 발생을 억제하는 조건에서 인상되는 실리콘 단결정으로부터 제작됐던, COP 및 보이드가 거의 존재하지 않는 저결함 웨이퍼(즉, 전면이 N영역으로 되는 웨이퍼)를 이용할 수도 있다. 이 저결함 웨이퍼는, 예를 들면, 특개평 11-147786호 공보 및 특개평 11-157996호 공보 등에 기재된 것처럼, 결정의 인상 속도 F와 인상 결정 중의 고액계면 부근의 온도 기울기 G와의 비 F/G를 제어해서 인상되는 공지기술을 이용하여 얻을 수 있다.
다음으로, 본 발명의 어닐 웨이퍼의 제조방법에 관해서 설명한다. 도 1은 본 발명의 어닐 웨이퍼의 제조방법의 제1의 태양의 공정순서의 일례를 나타낸 플로우차트이고, 도 2는 도 1의 공정순서의 주요부를 모식적으로 나타내는 설명도이다. 도 1에 나타낸 것처럼, 먼저 열처리를 행하는 대상이 되는 그로운-인 석출핵을 가지는 웨이퍼를 준비한다(스텝 200).
상기 웨이퍼는, 웨이퍼 전면이 열산화 처리를 한 때에 OSF가 링상에 발생하는 영역의 외측의 N영역이고, Cu디포지션에 의하여 검출되는 결함 영역이 존재하지 않는 웨이퍼인 것이 적합하다. 즉, 쵸크랄스키법에 의하여 실리콘 단결정을 육성하는 경우에 있어서, 인상 중의 실리콘 단결정의 성장 속도를 점감한 경우, OSF링 소멸 후에 잔존하는 Cu디포지션에 의하여 검출되는 결함 영역이 소멸하는 경계의 성장속도와, 또 성장속도를 점감한 경우에 격자간 전위 루우프가 발생하는 경계의 성장속도와의 사이의 성장속도로 제어해서 결정을 육성하는 것에 의하여 얻어지는 실리콘 단결정을 실리콘 웨이퍼로 가공한 것이 사용된다.
상기한 실리콘 단결정을 인상하기 위한 장치의 구성예를 도 5 및 도 6에 의하여 설명한다. 도 5에 나타낸 것처럼, 이 단결정 인상 장치(30)는, 인상실(31)과, 인상실(31) 중에 설치된 도가니(32)와, 도가니(32)의 주위에 배치된 히터(34)와, 도가니(32)를 회전시키는 도가니유지축(33) 및 그의 회전기구(도시되지 않음)와, 실리콘의 종결정을 지지하는 시드 척(seed chuck)(6)과, 시드척(6)을 인상하는 와이어(7)와, 와이어(7)를 회전 또는 권취하는 권취도구(도시되지 않음)을 구비하여 구성되어 있다. 도가니(32)는, 그 내측의 실리콘 융액(탕)(2)을 수용하는 측에는 석영 도가니가 설치되고, 그 외측에는 흑연 도가니가 설치되어 있다. 또, 히터(34)의 외측 주위에는 단열재(35)가 배치되어 있다.
또, 상기 단결정 육성 방법에 관한 육성조건을 설정하기 위해, 환상의 흑연통(차열판)(9)을 설치하고 있다. 또, 도 6에 도시한 것은. 결정의 고액계면(4)의 외주에 환상의 외측 단열재(10)를 설치하고 있다. 그 외측 단열재(10)는, 그의 하단과 실리콘 융액(2)의 탕면(3)과의 사이에 2~20cm의 간격을 가지게 설치되어 있다. 또한, 냉각가스를 세게 불거나, 복사열을 차단해서 단결정을 냉각하는 통형상의 냉각장치를 설치한 것도 있다. 특별히, 최근에는 인상실(31)의 수평방향의 외측에, 도시되지 않은 자석을 설치하고, 실리콘 융액(2)에 수평방향 또는 수직방향 등의 자장을 인가하는 것에 의하여, 융액의 대류를 억제하고, 단결정의 안정성장을 꾀하는, 소위 MCZ법이 사용되는 일도 많다. 또, 도 5 및 도 6에 있어서, 4는 실리콘 단결정과 실리콘 융액의 경계를 나타내는 고액계면이다.
다음으로, 상기의 단결정 인상장치(30)에 의한 단결정 육성방법에 관해서 설명한다. 우선, 도가니(32)내에서 실리콘의 고순도 다결정 원료를 융점(약 1420℃) 이상으로 가열해서 융해한다. 다음에, 와이어(7)를 권출하는 것에 의하여 융액(2)의 표면 대략 중심부에 종(種)결정의 선단을 접촉 또는 침지시킨다. 그 후, 도가니 유지축(33)을 알맞은 방향으로 회전시키는 것과 동시에, 와이어(7)를 회전시키면서 권취한 종결정을 인상하는 것에 의하여, 단결정육성이 개시된다. 이후, 인상 속도와 온도를 적절하게 조절하는 것에 의하여 대략 원주형상의 단결정봉(1)을 얻을 수 있다.
이 경우, 특히 중요한 것은, 도 5 또는 도 6에 도시한 것처럼, 인상실(31)의 탕면상의 단결정봉(1) 중의 액상부분의 외주공간에 있어서, 탕면 부근의 결정의 융점으로부터 1400℃까지의 온도 영역을 제어할 수 있도록 환상의 흑연통(차열판)(9)이나 외측 단열재(10)을 설치한 것이다.
즉, 이 로내 온도를 제어하기 위하여, 예를 들면 도6에 도시한 것처럼, 인상실(31)내에 외측단열재(10)를 설치하고, 이 하단과 융액표면과의 간격을 2~20cm로 설정하면 좋다. 이렇게 하면, 결정 중심 부분의 온도 기울기 Gc[℃/cm]와 결정 주변부분의 온도 기울기 Ge와의 차이가 작아지고, 예를 들면, 결정주변의 온도 기울기 쪽이 결정중심보다 낮아지도록 로내온도를 제어할 수 있다. 이 외측 단열재(10)는 흑연통(12)의 외측에 있고, 흑연통(12)의 내측에도 단열통(11)을 설치하고 있다. 또, 흑연통(12)의 위는 금속통(13)에 연결되고, 그 위에는 냉각통(14)이 있고 냉각매체를 흘려서 강제냉각하고 있다.
이처럼 해서 얻어진 실리콘 단결정을 슬라이스해서 얻어지는 실리콘 단결정 웨이퍼는 웨이퍼에 열산화 처리를 한 때에 링상에 발생하는 OSF의 외측의 N영역이고, Cu디포지션에 의하여 검출되는 결함 영역이 존재하지 않는 무결함 웨이퍼이다. 그러한 웨이퍼라면, 열처리 후 웨이퍼 표층의 산화막 내압 특성이 보다 양호해진다.
또, 상기 웨이퍼는, 결정 육성 공정에 있어서 질소가 첨가되지 않는 것이 바람직하다. 그 때문에, 열처리 후 웨이퍼 표층에 산소 석출물이 잔존할 가능성이 낮아지고, 또, 질소를 첨가할 필요가 없기 때문에, 결정 제조 공정이 복잡해지지 않고, 관리 등도 용이해진다.
상술한 방법에 의하여 제조된 웨이퍼를 열처리로로 삽입한다(스텝 202). 이 열처리로를 T4℃(500℃~700℃)로 유지시키고, 다음 승온 공정을 행하기 전에, 삽입한 웨이퍼를 T4℃에서 소정시간(t1시간), 바람직하게는 15분 이상 유지시킨다(승온 전 유지 공정: 스텝 204).
다음으로, 도 2에 잘 나타난 것처럼, 로내온도를 T4℃부터 1000℃~1230℃ 사이로 설정한 T5℃까지 5℃/분 이하의 승온 속도 R℃/분으로 승온한다(승온 공정: 스텝 206). 이 승온 공정(스텝 206)에 있어서, 고밀도의 그로운-인 석출핵을 소멸시키지 않고 효율적으로 성장시킬 수 있다.
디바이스 프로세스의 오염의 정도에 맞추어서 산소 석출물의 밀도를 변경한 경우는, 예를 들면, T5℃를 약 1100℃로 하고, 승온속도 R℃/분을 약 3℃/분으로 고정하고, T4℃를 바꾸는 것에 의하여 밀도를 용이하게 바꿀 수 있다.
다음으로, T5℃에서 소정시간(t2 시간) 유지한다(승온 후 유지 공정: 스텝 208). 이 때, 유지시간은 약 30분 이상으로 하는 것이 적합하다. 이 승온 후 유지 공정(스텝 208)에 있어서, 그 전의 승온 공정(스텝 206)에서 성장한 벌크 중의 미소한 산소 석출물을 원하는 사이즈인 직경 30nm~40nm 정도, 바람직하게는 약 50nm 이상의 사이즈를 가지는 산소 석출물로 성장시키는 것과 동시에, 표면 부근의 산소를 바깥방향으로 확산시키는 것에 의하여 산소 석출핵을 소멸시키고, 산소 석출물이 없는 DZ층을 형성할 수 있다.
이처럼 T5℃에서의 승온 후 유지 공정(스텝 208)은 승온 공정(스텝 206)에서 성장한 벌크 중의 산소 석출물을 더 성장시킨 것 및 표면 부근의 산소를 바깥 방향으로 확산시키는 것을 목적으로 하고 있다. 따라서, 그 목적을 달성할 수 있는 것이면, 일정온도에서 유지하는 것만으로 제한되지 않고, 약간의 온도변화(승온, 강온 등)를 수반하는 공정으로 변형하는 것도 가능하다. 또한, 승온 후 유지 공정(스텝 208)에 있어서 T5℃ 및 유지시간 t2를 변경하는 것에 의하여, 산소 석출물의 사이즈를 용이하게 바꿀 수 있다.
상기 열처리 후, 예를 들면, 열처리로내 온도를 T5℃로부터 700℃까지 2℃/분으로 강온한(강온 공정: 스텝 210) 후, 웨이퍼를 열처리로밖으로 꺼낸다(스텝 212). 또한, 상기 강온 공정 및 강온 후 도달 온도에 관해서는 특별한 한정은 없다.
상기 열처리의 분위기는 특별한 제한은 없다. 예를 들면, 산소 분위기, 산소와 질소의 혼합 분위기, 아르곤 분위기, 수소분위기 등이다. 아르곤이나 수소의 비산화성 분위기의 경우는, 웨이퍼 표면에 산화막이 형성되지 않기 때문에, 산화성 분위기의 경우와 비교하면 산소의 바깥방향 확산이 촉진되고, 보다 바람직한 경우이다.
본 발명의 열처리 방법의 효과를 충분히 얻기 위해서는, 열처리된 실리콘 웨이퍼의 산소 농도가 약 14~17ppma인 것이 바람직하다. 산소 농도가 높을수록 석출물 밀도가 높아지고, 보다 우수한 IG능력을 부가할 수 있다. 또, 산소 농도가 높을수록 석출물의 성장속도가 빨라지기 때문에, 전체의 공정시간이 단축된다.
도 3은 본 발명의 어닐 웨이퍼의 제조 방법의 제2의 태양의 공정순서의 일례를 나타내는 플로우차트 및 도 4는 도3의 공정순서의 주요부를 모식적으로 나타내는 설명도이다. 본 발명의 어닐 웨이퍼의 제조 방법의 제2의 태양은, 도 3 및 도 4에 도시한 것처럼, 실리콘 단결정의 육성 공정으로 형성된 그로운-인 석출핵을 성장시키는 승온 공정 A1(스텝 304)과, 보다 고온의 유지온도까지 효율적으로 승온하는 승온 공정 B1(스텝 306)과, 전기 그로운-인 석출핵을 게터링능력을 가지는 사이즈 이상의 산소 석출물로 성장시키는 것과 동시에, 상기 실리콘 웨이퍼 표면 부근의 산소를 바깥방향으로 확산시키는 등온 유지 공정 C1(스텝 308)의 3개의 공정을 필수의 공정으로 하는 것이다. 또, 도 3 및 도 4에는 바람직한 예로서, 승온 공정 A1(스텝 304)과 승온 공정 B1(스텝 306)과 등온 유지 공정 C1(스텝 308)을 연속해서 행하는 경우가 도시되어 있다.
도 3에 나타낸 것처럼, 우선 열처리를 행하는 대상으로 되는 그로운-인 석출핵을 가지는 웨이퍼를 준비한다(스텝 300). 이 웨이퍼로서는, 전술한 본 발명의 어닐 웨이퍼의 제조방법의 제1의 태양에 있어서 사용되는 실리콘 웨이퍼가 마찬가지로 사용된다. 그 웨이퍼를 T6℃로 유지되는 열처리로내에 삽입한다(스텝 302). 여기서, T6℃를 700℃ 이하로 하는 것이 바람직하다.
다음으로, 도 4에 바람직하게 도시한 것처럼, 로내 온도를 T6℃로부터 T7℃까지 R3℃/분의 속도로 승온한다(승온 공정 A1: 스텝 304). 여기서, T7℃를 800℃~1000℃로 하고, R3℃/분을 3℃/분 이하로 하는 것이 바람직하다. 또한, 승온 공정 A1(스텝 304)의 T6℃로부터 T7℃까지 승온하기 전에, T6℃에 있어서 유지시간 t3는 0분이라도 상관없지만, 30분 이상으로 하는 것이 바람직하다. 이 승온 공정 A1(스텝 304)에 있어서, 고밀도의 그로운-인 석출핵을 소멸시키지 않고 효율적으로 성장시킬 수 있다.
다음으로, 열처리로내 온도를 T7℃로부터 T8℃까지 R4℃/분의 속도로 승온한다(승온 공정 B1: 스텝 306). 여기서, T8℃를 1050℃~1230℃로 하고, R4℃/분을 5℃/분 이상으로 하는 것이 바람직하다. 이 승온 공정 B1(스텝 306)에 있어서, 보다 고온의 유지온도까지 단시간에 승온시키는 것에 의하여, 필요이상으로 석출물이 성장하는 것을 피하여 표면 부근의 석출물을 소멸시키기 쉽게 할 수 있다.
다음으로, T8℃에 있어서 t4시간 유지한다(등온 유지 공정 C1: 스텝 308). 여기서, T8℃을 1050℃~1230℃로 하고, t4시간을 약 30분 이상으로 하는 것이 적합하다. 이 등온 유지 공정 C1 (스텝 308)에 있어서, 그 전의 승온 공정(스텝 304 및 306)에서 성장한 벌크 중의 미소한 산소 석출물을 원하는 사이즈인 직경 약 40nm 이상, 바람직하게는 50nm 이상의 사이즈를 가지는 산소 석출물로 성장시키는 것과 동시에, 표면 부근의 산소를 바깥 방향으로 확산시키는 것에 의하여 산소 석출물을 소멸시키고, 산소 석출물이 없는 DZ층을 형성할 수 있다.
이 경우, 표면 부근의 산소 석출물을 보다 완전하게 소멸시킬 수 있기 때문에, 극히 고품질의 DZ층을 효율적으로 얻을 수 있다.
이와 같이 T8℃에서의 등온 유지 공정 C1(스텝 308)은 승온 공정(스텝 304 및 306)에서 성장한 벌크 중의 산소 석출물을 더욱 성장시키는 것 및 표면 부근의 산소의 바깥 방향 확산을 목적으로 하고 있다. 따라서, 그 목적이 달성될 수 있다면, 일정 온도로 유지하는 것만으로 제한되지 않고, 약간의 온도 변화(승온, 강온 등)를 수반하는 공정으로 변형하는 것도 가능하다. 또한, 등온 유지 공정 C1(스텝 308)에 있어서 T8℃ 및 유지시간 t4를 바꾸는 것에 의하여, 산소 석출물의 사이즈나 DZ폭을 용이하게 바꿀 수 있다.
상기 열처리 후, 예를 들면, 열처리로내 온도를 T8℃로부터 700℃까지 3℃/분으로 강온한(강온 공정 D1: 스텝 310) 후, 웨이퍼를 열처리로 밖으로 꺼낸다(스텝 312). 또, 상기 강온 속도 및 강온 후 도달 온도에 관해서는 특별한 제한은 없다.
상기 열처리의 분위기는 특별한 제한은 없다. 예를 들면, 산소 분위기, 산소와 질소의 혼합분위기, 아르곤 분위기, 수소 분위기 등이다. 아르곤이나 수소의 비산화성 분위기의 경우는, 웨이퍼 표면에 산화막이 형성되지 않기 때문에, 산화성 분위기의 경우와 비교하면 산소의 바깥쪽 확산이 촉진되고, 보다 바람직한 경우가 있다.
본 발명의 어닐 웨이퍼의 제조방법의 제2의 태양의 효과를 충분히 얻기 위해서는, 열처리된 실리콘 웨이퍼의 산소 농도가 약 14ppma~17ppma인 것이 바람직하다. 산소 농도가 높을수록 석출물 밀도가 높아지고, 보다 우수한 IG능력을 부가할 수 있지만, 산소 농도가 낮아지면 실리콘 단결정의 육성 공정에서 변형되는 그로운-인 석출핵의 밀도가 낮아지고, 석출물의 밀도가 낮아져 버린다. 단, 산소 농도가 낮은 경우에도, 예를 들면 승온 공정 A1의 승온 개시 온도 T6℃를 낮게 하거나, R3℃/분을 저속으로 하는 것에 의하여, 본 발명의 어닐 웨이퍼의 제조방법의 제2의 태양의 효과가 얻어진다.
(실시예)
이하에서 실시예를 들어서 본 발명을 더욱 구체적으로 설명하지만, 이러한 실시예는 예시적으로 나타낸 것으로서 당연히 한정적으로 해석되지 않는다는 것은 말할 것도 없다.
(실시예 1)
쵸크랄스키법에 의하여, 도 10(특개 2002-201093호 공보)의 (Nv-Dn) +Ni 영역(인상 중의 실리콘 단결정의 성장속도를 점감한 경우, OSF링 소멸 후에 잔존하는 Cu디포지션에 의하여 검출되는 결함 영역(Dn)이 소멸하는 경계의 성장 속도와, 또한 성장 속도를 점감하는 경우에 격자간 전위 루우프가 발생하는 경계(N영역과 I영역과의 경계)의 성장 속도와의 사이의 성장 속도로 제어하는 조건)에서 인상하는 것에 의하여, 보이드의 발생을 억제하는 조건으로 인상된 실리콘 단결정으로부터 제작된 경면 연마 실리콘 웨이퍼를 준비했다.
결정을 육성할 때 질소는 첨가하지 않았다. 직경은 8인치, 결정방위는 <100>, 저항률은 약 10Ω·cm(보이드 첨가)이다. 산소 농도가 다른 2종류의 웨이퍼를 준비하고, 그 산소 농도는 약 15 및 17ppma(JEIDA 스케일)이다. 그리고, JEIDA 스케일은 일본전자공업진흥협회(현재는, JEITA: 일본전자정보기술산업협회로 개칭했다)의 약칭이다. 그 웨이퍼를 Cu디포지션에 의하여 평가한 결과, 결함은 검출되지 않았다.
다음으로, 그 웨이퍼에 대하여, 아르곤 분위기하에서 열처리를 행했다. 즉, 웨이퍼를 700℃의 열처리로내에 삽입하고, 30분간 유지한 후, 900℃까지 3℃/분의 속도로 승온하고, 또 1150℃까지 5℃/분의 속도로 승온하고, 1150℃에서 4시간 유지했다. 유지 후는, 열처리로내 온도를 700℃까지 3℃/분의 속도로 강온해서 웨이퍼를 열처리로밖으로 꺼냈다.
열처리 후의 웨이퍼(어닐 웨이퍼)에 있어서, 기계적 및 화학적 연마에 의하여 표면으로부터 약 3~13㎛의 깊이까지 연마가공하고, 각각의 깊이에 있어서 산화막 내압 특성[TZDB(Time Zero Dielectric Breakdown) 양품률]을 측정했다. TZDB양품률의 측정에 있어서는, 웨이퍼 표면에 막두께 약 25nm의 열산화막을 형성하고, 그 위에 인 첨가 폴리실리콘전극(전극면적: 8㎟)를 제작했다. 그리고, 판정 전류치를 1㎃/㎠로서, 절연파괴전계가 8MV/cm 이상인 것이 양품으로서, 웨이퍼 면내 100점을 측정하는 것에 의하여, 양품률을 산정했다. 그 결과를 도 7에 나타냈다.
도 7로부터 알 수 있듯이, 어느 쪽의 산소 농도의 경우도, 적어도 깊이 약 5㎛까지의 양품률은 거의 100%에 가깝고, 깊이 약 6~7㎛까지의 영역에 있어서도 95% 이상이었다.
또, 열처리 후의 웨이퍼에 있어서, 다른 열처리를 추가하지 않고 웨이퍼 내부의 산소 석출물 밀도를 적외산란토모그라프법에 의하여 측정하였다. 이 적외산란토모그라프법에 의하면, 직경 40nm이상의 사이즈를 가지는 산소 석출물을 검출할 수 있다. 그 결과, 산소 농도가 약 15ppma의 경우에 약 5×109/㎤, 약 17ppma의 경우에 약 9×109/㎤으로 되고, 디바이스 프로세스를 거치지 않고도 고밀도의 산소 석출물이 검출된 것이 밟혀졌다.
(실시예 2)
실시예 1과 동일한 조건에서 제작된 실리콘 경면 웨이퍼에 대하여, 아르곤 분위기하에서 다음의 열처리를 행했다. 즉, 700℃까지 1시간 유지하고, 이어서 900℃까지 3℃/분의 속도로 승온하고, 900℃로부터 1200℃까지 5℃/분의 속도로 승온하고, 1200℃에서 1시간 유지했다. 유지 후는, 열처리로내 온도를 700℃까지 3℃/분의 속도로 강온해서 웨이퍼를 열처리로밖으로 꺼냈다.
열처리 후의 웨이퍼(어닐 웨이퍼)에 대하여, 실시예1과 동일 조건으로 TZDB의 양품률 및 산소 석출물 밀도를 측정했다. 그 결과, 어느 쪽의 산소 농도의 경우도 실시예 1과 마찬가지로, 적어도 깊이 약 5㎛까지의 양품률은 거의 100%에 가깝고, 깊이 약 6~7㎛까지의 영역에 있어서도 95% 이상이었다. 또한, 산소 석출물 밀도에 관해서도, 산소 농도가 약 15ppma의 경우에 약 4×109/㎤, 약 17ppma의 경우에 약 8×109/㎤으로 되고, 디바이스 프로세스를 거치지 않고도 고밀도의 산소 석출물이 검출된 것이 밟혀졌다.
(비교예 1)
실시예 1의 경우보다도 조금 빠른 속도로 인상한 실리콘 단결정으로부터 제작된 경면연마 실리콘을 준비했다. 결정 육성할 때, 질소는 첨가하지 않았다. 직경은 8인치, 결정방위는 <100>, 저항률은 약 10Ω·cm(보이드 첨가)이다. 산소 농도는 약 15ppma이다. 그 웨이퍼를 Cu디포지션에 의하여 평가한 결과, 결함이 검출되었다
다음으로, 그 웨이퍼에 대하여, 실시예 1과 동일한 조건에서 열처리를 하고, 동일한 평가를 행했다. 도 8에 TZDB양품률을 나타냈다. 그 결과로부터, 깊이 약 6㎛까지의 양품률은 90% 이상으로 높은 레벨에는 있지만, 실시예 1의 경우(도 7)와 비교하면 뒤떨어지는 것이 밝혀진다. 웨이퍼 내부의 산소 석출물 밀도는 약 5×109/㎤이고, 실시예 1의 경우와 동일 레벨이었다.
이상과 같이, Cu디포지션에 의하여 검출되는 결함 영역이 존재하지 않는 실리콘 웨이퍼에 열처리를 행한 경우에는, 웨이퍼 표면으로부터 적어도 깊이 5㎛까지의 영역에 있어서 산화막 내압 특성의 양품률이 95% 이상이고, 또, 디바이스 프로세스 투입 전의 단계에서, 웨이퍼 내부에 있어서 검출되는 결함 밀도가 1×109/㎤ 이상이 된다. 즉, 우수한 산화막 내압 특성을 가지는 웨이퍼 표층과, 우수한 게터링능력을 가지는 벌크층을 겸비한 어닐 웨이퍼가 된다.
[산업상의 이용가능성]
이상 설명한 바와 같이, 본 발명에 의하면, 디바이스 제작 영역인 웨이퍼 표층의 산화막 내압 특성이 우수하고, 또, 벌크층에 디바이스 프로세스 투입 전의 단계에서 산소 석출물이 고밀도로 존재하고, 우수한 IG능력을 가지는 어닐 웨이퍼 및 그 제조방법을 제공할 수 있다.

Claims (11)

  1. 쵸크랄스키법에 의하여 육성되는 실리콘 단결정으로부터 제조되는 실리콘 웨이퍼에 열처리를 행한 어닐 웨이퍼로서, 웨이퍼 표면으로부터 적어도 깊이 5㎛까지의 영역에 있어서 산화막 내압 특성의 양품률이 95% 이상이고, 또 디바이스 프로세스 투입 전의 단계에서, 웨이퍼 내부에 있어서 검출되는 게터링 능력을 가지는 사이즈 이상의 산소 석출물의 밀도가 1×109/㎤ 이상인 것을 특징으로 하는 어닐 웨이퍼.
  2. 제 1항에 있어서, 상기 실리콘 웨이퍼는, 상기 실리콘 단결정을 육성하는 때에 웨이퍼 전면(全面)이 열산화 처리를 한 경우 링상에 발생하는 OSF 외측의 N영역이고 Cu디포지션에 의하여 검출되는 결함 영역이 존재하지 않는 조건에서 육성된 실리콘 단결정으로부터 제조되는 것을 특징으로 하는 어닐 웨이퍼.
  3. 제1항 또는 제2항에 있어서, 상기 실리콘 웨이퍼는, 상기 실리콘 단결정을 육성하는 때에, 질소를 첨가하지 않고 육성된 실리콘 단결정으로부터 제조된 것을 특징으로 하는 어닐 웨이퍼.
  4. 쵸크랄스키법에 의하여 실리콘 단결정을 육성하는 경우에 있어서, 인상 중의 실리콘 단결정의 성장 속도를 점감한 경우, OSF링 소멸후에 잔존하는 Cu디포지션에 의하여 검출되는 결함 영역이 소멸하는 경계의 성장 속도와, 또 성장 속도를 점감한 경우에 격자간 전위 루우프가 발생하는 경계의 성장 속도와의 사이의 성장 속도로 제어해서 결정을 육성하는 것에 의하여 얻어지는 실리콘 단결정을 실리콘 웨이퍼에 가공하고, 그 실리콘 단결정의 육성 공정에서 형성된 그로운-인 석출핵을 가지는 실리콘 웨이퍼에 대하여, 500℃~700℃의 범위내의 온도 T4℃에서 소정시간 t1 유지하고, 계속하여 5℃/분 이하의 승온 속도로 1000℃~1230℃의 범위내의 온도 T5℃까지 승온하고, 이 온도 T5℃에서 소정시간 t2 유지하는 것에 의하여, 상기 그로운-인 석출핵을 게터링 능력을 가지는 사이즈 이상의 산소석출물로 성장시키는 것과 동시에, 상기 실리콘 웨이퍼 표면 부근의 산소를 바깥쪽으로 확산시키는 것을 특징으로 하는 어닐 웨이퍼의 제조방법.
  5. 제 4항에 있어서, 상기 T4℃에서 유지시간 t1이 15분 이상인 것을 특징으로 하는 어닐 웨이퍼의 제조방법.
  6. 제 4항 또는 제 5항에 있어서, 상기 T5℃에서의 유지시간 t2가 30분 이상인 것을 특징으로 하는 어닐 웨이퍼의 제조방법.
  7. 쵸크랄스키법에 의하여 실리콘 단결정을 육성하는 경우에 있어서, 인상 중의 실리콘 단결정의 성장속도를 점감한 경우, OSF링 소멸 후에 잔존하는 Cu디포지션에 의하여 검출되는 결함 영역이 소멸하는 경계의 성장 속도와, 또 성장 속도를 점감한 경우에 격자간형 전위 루우프가 발생하는 경계의 성장 속도와의 사이의 성장 속도로 제어해서 결정을 육성하는 것에 의하여 얻어지는 실리콘 단결정을 실리콘 웨이퍼로 가공하고, 그 실리콘 단결정의 육성 공정에서 형성되는 그로운-인 석출핵을 가지는 실리콘 웨이퍼에 게터링능력을 부가하기 위해 그 실리콘 웨이퍼에 열처리를 행하는 어닐 웨이퍼의 제조방법으로서, 상기 그로운-인 석출핵을 성장시키는 승온 공정 A1과, 보다 고온의 유지온도까지 승온하는 승온 공정 B1과, 상기 그로운-인 석출핵을 게터링능력을 가지는 사이즈 이상의 산소 석출물로 성장시키는 것과 동시에, 상기 실리콘 웨이퍼 표면 부근의 산소를 바깥쪽으로 확산시키는 등온 유지 공정 C1의 적어도 3개의 공정을 가지는 것을 특징으로 하는 어닐 웨이퍼의 제조방법.
  8. 제 7항에 있어서, 상기 승온 공정 A1과 승온 공정 B1과 등온 유지 공정 C1을 연속해서 행하는 것을 특징으로 하는 어닐 웨이퍼의 제조방법.
  9. 제 7항 또는 제 8항에 있어서, 상기 승온 공정 A1은 T6℃로부터 T7℃까지 R3℃/분의 속도로 승온하는 공정으로, T6℃가 700℃ 이하이고, T7℃가 800℃~1000℃이고, R3℃/분이 3℃/분 이하인 것을 특징으로 하는 어닐 웨이퍼의 제조방법.
  10. 제 7항 내지 제9항의 어느 하나의 항에 있어서, 상기 승온 공정 A1의 T6℃로부터 T7℃까지 승온하기 전에, T6℃에서 30분 이상 유지하는 것을 특징으로 하는 어닐 웨이퍼의 제조방법.
  11. 제 7항 내지 제10항에 있어서, 상기 승온 공정 B1은 T7℃으로부터 T8℃까지 R4℃/분의 속도로 승온하는 공정으로, T7℃가 800℃~1000℃이고, T8℃가 1050℃~1230℃이고, R4℃/분이 5℃/분 이상인 것을 특징으로 하는 어닐 웨이퍼의 제조방법.
KR1020057002874A 2002-10-08 2003-09-29 어닐 웨이퍼 및 어닐 웨이퍼의 제조방법 KR101012350B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002294713A JP4699675B2 (ja) 2002-10-08 2002-10-08 アニールウェーハの製造方法
JPJP-P-2002-00294713 2002-10-08

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020097025629A Division KR100971163B1 (ko) 2002-10-08 2003-09-29 어닐 웨이퍼 및 어닐 웨이퍼의 제조방법

Publications (2)

Publication Number Publication Date
KR20050052478A true KR20050052478A (ko) 2005-06-02
KR101012350B1 KR101012350B1 (ko) 2011-02-09

Family

ID=32089188

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020057002874A KR101012350B1 (ko) 2002-10-08 2003-09-29 어닐 웨이퍼 및 어닐 웨이퍼의 제조방법
KR1020097025629A KR100971163B1 (ko) 2002-10-08 2003-09-29 어닐 웨이퍼 및 어닐 웨이퍼의 제조방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020097025629A KR100971163B1 (ko) 2002-10-08 2003-09-29 어닐 웨이퍼 및 어닐 웨이퍼의 제조방법

Country Status (6)

Country Link
US (1) US7311888B2 (ko)
EP (1) EP1551058B1 (ko)
JP (1) JP4699675B2 (ko)
KR (2) KR101012350B1 (ko)
CN (1) CN100342503C (ko)
WO (1) WO2004034457A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100939299B1 (ko) * 2005-07-27 2010-01-28 가부시키가이샤 사무코 실리콘 웨이퍼 및 그 제조 방법

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200428637A (en) * 2003-01-23 2004-12-16 Shinetsu Handotai Kk SOI wafer and production method thereof
CN101914760B (zh) * 2003-09-19 2012-08-29 株式会社日立国际电气 半导体装置的制造方法及衬底处理装置
JP4661204B2 (ja) * 2004-12-16 2011-03-30 信越半導体株式会社 単結晶の製造方法およびアニールウェーハの製造方法ならびにアニールウェーハ
JP5160023B2 (ja) * 2005-03-25 2013-03-13 株式会社Ｓｕｍｃｏ シリコンウェーハ及びシリコンウェーハの製造方法
JP2007142063A (ja) * 2005-11-17 2007-06-07 Shin Etsu Handotai Co Ltd シリコン単結晶ウエーハ、これを用いたデバイスの製造方法、並びにそのシリコン単結晶ウエーハの製造方法及び評価方法
JP5121139B2 (ja) * 2005-12-27 2013-01-16 ジルトロニック アクチエンゲゼルシャフト アニールウエハの製造方法
JP4805681B2 (ja) * 2006-01-12 2011-11-02 ジルトロニック アクチエンゲゼルシャフト エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法
JP2008053521A (ja) * 2006-08-25 2008-03-06 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 シリコンウェーハの熱処理方法
DE102007027111B4 (de) * 2006-10-04 2011-12-08 Siltronic Ag Siliciumscheibe mit guter intrinsischer Getterfähigkeit und Verfahren zu ihrer Herstellung
KR101313326B1 (ko) * 2006-12-29 2013-09-27 에스케이하이닉스 주식회사 후속 열처리에 의해 산소 침전물로 되는 유핵의 분포가제어된 실리콘 웨이퍼 및 그 제조방법
JP5227586B2 (ja) * 2007-12-28 2013-07-03 ジルトロニック アクチエンゲゼルシャフト アニールシリコンウエハの製造方法
SG183670A1 (en) * 2009-04-22 2012-09-27 Semiconductor Energy Lab Method of manufacturing soi substrate
US20130192303A1 (en) * 2012-01-27 2013-08-01 Memc Qualitative crystal defect evaluation method
EP2894671B1 (en) * 2012-09-07 2022-06-08 Kyocera Corporation Composite substrate and method for producing same
CN103835000A (zh) * 2012-11-20 2014-06-04 上海华虹宏力半导体制造有限公司 一种高温改善多晶硅表面粗糙度的方法
JP6052189B2 (ja) * 2014-01-16 2016-12-27 信越半導体株式会社 シリコン単結晶ウェーハの熱処理方法
JP6044660B2 (ja) * 2015-02-19 2016-12-14 信越半導体株式会社 シリコンウェーハの製造方法
CN105316767B (zh) * 2015-06-04 2019-09-24 上海超硅半导体有限公司 超大规模集成电路用硅片及其制造方法、应用
KR101759876B1 (ko) * 2015-07-01 2017-07-31 주식회사 엘지실트론 웨이퍼 및 웨이퍼 결함 분석 방법
KR102466888B1 (ko) 2017-12-21 2022-11-11 글로벌웨이퍼스 씨오., 엘티디. Lls 링/코어 패턴을 개선하기 위해 단결정 실리콘 잉곳을 처리하는 방법

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4437922A (en) * 1982-03-26 1984-03-20 International Business Machines Corporation Method for tailoring oxygen precipitate particle density and distribution silicon wafers
JP2582491B2 (ja) 1991-09-04 1997-02-19 富士通株式会社 半導体結晶の熱処理方法
US5286658A (en) * 1991-03-05 1994-02-15 Fujitsu Limited Process for producing semiconductor device
JP2725087B2 (ja) 1991-03-13 1998-03-09 富士通株式会社 半導体装置の製造方法
JP2539296B2 (ja) * 1991-03-05 1996-10-02 富士通株式会社 半導体装置の製造方法
JPH1179889A (ja) * 1997-07-09 1999-03-23 Shin Etsu Handotai Co Ltd 結晶欠陥が少ないシリコン単結晶の製造方法、製造装置並びにこの方法、装置で製造されたシリコン単結晶とシリコンウエーハ
JP4158237B2 (ja) 1998-08-24 2008-10-01 株式会社Ｓｕｍｃｏ 高品質シリコン単結晶の育成方法
JP2000016897A (ja) 1998-07-03 2000-01-18 Sumitomo Metal Ind Ltd 高品質シリコン単結晶の製造方法
JP3724535B2 (ja) * 1997-08-26 2005-12-07 株式会社Ｓｕｍｃｏ 高品質シリコン単結晶
WO1999010570A1 (fr) 1997-08-26 1999-03-04 Sumitomo Metal Industries, Ltd. Cristal unique de silicium de grande qualite et procede de fabrication
JP2998731B2 (ja) 1998-01-28 2000-01-11 住友金属工業株式会社 高品質シリコン単結晶ウェーハ
JPH11236293A (ja) 1998-02-24 1999-08-31 Sumitomo Metal Ind Ltd 高品質シリコン単結晶ウェーハ
JP2002134517A (ja) * 2000-10-27 2002-05-10 Mitsubishi Materials Silicon Corp シリコンウェーハの熱処理方法
JP3994665B2 (ja) * 2000-12-28 2007-10-24 信越半導体株式会社 シリコン単結晶ウエーハおよびシリコン単結晶の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100939299B1 (ko) * 2005-07-27 2010-01-28 가부시키가이샤 사무코 실리콘 웨이퍼 및 그 제조 방법

Also Published As

Publication number Publication date
CN1689148A (zh) 2005-10-26
KR101012350B1 (ko) 2011-02-09
EP1551058A1 (en) 2005-07-06
CN100342503C (zh) 2007-10-10
EP1551058B1 (en) 2011-11-02
US7311888B2 (en) 2007-12-25
JP4699675B2 (ja) 2011-06-15
US20060075957A1 (en) 2006-04-13
JP2004134439A (ja) 2004-04-30
EP1551058A4 (en) 2008-06-25
KR100971163B1 (ko) 2010-07-20
WO2004034457A1 (ja) 2004-04-22
KR20100021439A (ko) 2010-02-24

Similar Documents

Publication Publication Date Title
KR100971163B1 (ko) 어닐 웨이퍼 및 어닐 웨이퍼의 제조방법
KR100765343B1 (ko) 실리콘 단결정 웨이퍼 및 그 제조방법, 그리고 ｓｏｉ웨이퍼
KR100871626B1 (ko) 에피택시얼 웨이퍼 및 에피택시얼 웨이퍼의 제조 방법
KR100573473B1 (ko) 실리콘 웨이퍼 및 그 제조방법
JP3994665B2 (ja) シリコン単結晶ウエーハおよびシリコン単結晶の製造方法
TWI399464B (zh) 半導體矽晶圓及其製造方法
JP5578172B2 (ja) アニールウエーハの製造方法およびデバイスの製造方法
JP4670224B2 (ja) シリコンウェーハの製造方法
KR100788988B1 (ko) 에피텍셜 웨이퍼용 실리콘 단결정 웨이퍼, 에피텍셜웨이퍼 및 이들의 제조방법 그리고 평가방법
KR100461893B1 (ko) 실리콘 웨이퍼 및 이것에 사용되는 실리콘 단결정의제조방법
JP3692812B2 (ja) 窒素ドープした低欠陥シリコン単結晶ウエーハおよびその製造方法
KR101684873B1 (ko) 실리콘 기판의 제조 방법 및 실리콘 기판
TWI428481B (zh) 矽晶圓及其製造方法
JP2007176732A (ja) アニールウエハ及びアニールウエハの製造方法
KR100582241B1 (ko) 질소 도프된 저결함 실리콘 단결정의 제조방법
KR20170117418A (ko) 실리콘 웨이퍼의 제조방법
JP6044277B2 (ja) シリコン単結晶ウェーハの製造方法
JP2008066357A (ja) シリコン単結晶ウエーハおよびシリコン単結晶ウエーハの製造方法
KR100932742B1 (ko) 실리콘 단결정 웨이퍼와 에피텍셜 웨이퍼 및 실리콘 단결정의 제조방법
JP4857517B2 (ja) アニールウエーハ及びアニールウエーハの製造方法
JP4218080B2 (ja) シリコン単結晶ウエーハ及びその製造方法
JP4715402B2 (ja) 単結晶シリコンウェーハの製造方法、単結晶シリコンウェーハ及びウェーハ検査方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140107

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150105

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160105

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170103

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180119

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190117

Year of fee payment: 9