KR100765343B1

KR100765343B1 - 실리콘 단결정 웨이퍼 및 그 제조방법, 그리고 ｓｏｉ웨이퍼

Info

Publication number: KR100765343B1
Application number: KR1020017007829A
Authority: KR
Inventors: 이이다마코토; 키무라마사노리
Original assignee: 신에쯔 한도타이 가부시키가이샤
Priority date: 1999-11-12
Filing date: 2000-11-07
Publication date: 2007-10-10
Also published as: EP1170405A1; TWI247058B; JP3994602B2; JP2001146498A; EP1170405A4; WO2001036719A1; US6843847B1; KR20010081090A

Abstract

쵸크랄스키법에 의해 육성된 실리콘 단결정 웨이퍼에 있어서,

질소가 도프되고 전면(全面) N-영역으로 되고, 또한 격자간 산소농도가 8ppma 이하, 혹은 질소가 도프되고 전면에서 적어도 보이드형 결함과 전위 클러스터가 배제되어 있고, 또한 격자간 산소농도가 8ppma 이하인 실리콘 단결정 웨이퍼 및 그 제조방법. 그것에 의해 제어폭이 넓고, 제어가 용이하고 안정한 제조조건하에서, 보이드형 결함이나 전위 클러스터를 배제한 전면 N-영역으로 되는 CZ법에 의한 무결함 실리콘 단결정 웨이퍼 및 그 제조방법이 제공된다.

Description

실리콘 단결정 웨이퍼 및 그 제조방법, 그리고 ＳＯＩ웨이퍼{SILICON SINGLE CRYSTAL WAFER AND PRODUCTION METHOD THEREOF AND SOI WARER}

본 발명은 질소가 도프되고 결정결함이 거의 없는 무결함 실리콘 단결정 웨이퍼 및 그 제조방법에 관한 것이다.

최근, DRAM 등 반도체 회로의 고집적화에 따른 소자의 미세화에 따라, 그 기판으로 되는 쵸크랄스키법(이하, CZ법이라고 약기하는 것임)으로 제조된 실리콘 단결정에 대한 품질요구가 높아지고 있다. 특히, FPD, LSTD, COP 등의 그로운 인(Grown-in) 결함으로 불리고, 산화막 내압특성이나 디바이스의 특성을 악화시키는 단결정성장기인 결함이 존재하여, 그 밀도의 저감과 싸이즈의 축소가 중요시되고 있다.

이들 결함을 설명하기에 앞서, 실리콘 단결정에 취입되는 베이컨시(Vacancy, 이하 V라 약기하는 것임)로 불리는 공공형 점결함과, 인터스티샬 실리콘(Interstitial-Si, 이하 I라 약기하는 것임)이라 불리는 격자간형 실리콘 점결함 각각에 취입되는 농도를 결정하는 인자에 대해 일반적으로 알려져 있는 것을 설명한다.

실리콘 단결정에 있어서 V-영역이란 Vacancy, 즉 실리콘 원자의 부족으로부 터 발생하는 오목한 부분, 구멍같은 것이 많은 영역이고, I-영역이란 실리콘 원자가 여분으로 존재함으로써 발생하는 전위나 여분의 실리콘 원자 덩어리가 많은 영역이며, V-영역과 I-영역 사이에는 원자의 부족이나 여분이 없는(적은) 뉴트럴 영역(Neutral영역, 이하 N-영역이라 약기하는 것임)이 존재하고 있는 것으로 된다. 그리고, 전기 그로운 인 결함(FPD, LSTD, COP 등)이라는 것은, 어디까지나 V나 I가 과포화 상태인 때에 발생하는 것으로, 다소 원자의 치우침이 있어도 과포화 이하이면 결함으로는 존재하지 않는 것이 판명되어 왔다.

이 양 점결함의 농도는 CZ법에 있어서 결정의 인상속도(성장속도) F와 결정중 고액계면 근방의 온도구배 G와의 관계로부터 결정되는 것이 알려져 있다. 또, V-영역과 I-영역 사이의 N-영역에는, OSF(산화유기적층결함, Oxidation Indused Stacking Fault)라 불리는 링 형태로 발생하는 결함의 존재가 확인되고 있다. OSF는, 단결정을 슬라이스하여 웨이퍼로 한 때에 웨이퍼 면내에 동심원상으로 발생하는 것으로부터 OSF링이라 불리고 있다.

이들 결정성장기인 결함을 분류하면, 예를 들면 성장속도가 0.6mm/min 전후이상으로 비교적 고속인 경우에는, 공공 타입의 점결함이 집합한 보이드기인으로 되고 있는 FPD, LSTD, COP 등의 보이드형 결함이 결정 직경방향 전역에 고밀도로 존재하고, 이들 결함이 존재하는 영역은 V-리치 영역(과포화의 공공이 보이드 결함을 형성한 영역)이라 불리고 있다. 또한, 성장속도가 0.6mm/min 이하인 경우는, 성장속도의 저하에 따라 상기한 OSF링이 결정의 주변에서 발생하고, 이 링의 외측에 전위루프기인으로 간주되고 있는 L/D(Large Dislocation: 격자간 전위루프의 약호, LSEPD, LFPD 등) 결함이 저밀도로 존재하며, 이들 결함이 존재하는 영역은 I-리치 영역(과포화 격자간 실리콘이 전위루프 결함을 형성한 영역)이라 불리고 있다. 또한, 성장속도를 0.4mm/min 전후 이하로 저속화하면, OSF링이 웨이퍼의 중심에 응집해 소멸하여 전면이 I-리치 영역으로 된다.

또한, 최근 V-리치 영역과 I-리치 영역의 중간에서 OSF링의 외측에 공공기인의 FPD, LSTD, COP와, 전위루프 기인의 LSEPD, LFPD와, 나아가서는 OSF도 존재하지 않는 N-영역의 존재가 발견되고 있다. 이 영역은 OSF링의 외측에 있고, 그리고 산소석출 열처리를 실시하여 X-ray 관찰 등으로 석출 콘트레스트를 확인한 경우에 산소석출이 거의 없고, 또한 LSEPD, LFPD가 형성될수록 리치하지 않은 I-리치 영역측이다.

또한, OSF링 내측에도 공공기인의 보이드형 결함과, 전위루프 기인의 결함이 존재하지 않고, OSF도 존재하지 않는 N-영역의 존재가 확인되고 있다.

이들 N-영역은, 통상의 방법에서는 성장속도를 낮춘 때에 성장축 방향에 대해 비스듬하게 존재하기 때문에, 웨이퍼 면내에서는 일부분에서 밖에 존재하지 않았다.

이 N-영역에 대해, 보론코브 이론(V.V.Voronkov; Journal of Crystal Growth, 59(1982)625~643)에서는, 인상속도(F)와 결정고액계면 축방향 온도구배(G)의 비인 F/G라는 파라미터가 점결함의 토탈 농도를 결정한다고 하고 있다. 이 사실로부터 고려하면, 면내에서 인상속도는 일정할 것이므로 면내에서 G가 분포를 갖기 때문에, 예를 들면 어떤 인상속도에서는 중심이 V-리치 영역에서 N-영역을 끼고 주 변에 I-리치 영역으로 되는 것 같은 그러한 결정밖에 얻을 수 없었다.

이에 최근, 면내 G분포를 개량하여 비스듬하게 밖에 존재하지 않던 N-영역을, 예를 들면, 인상속도 F를 서서히 낮추면서 인상한 때에, 어떠한 인상속도에서 N-영역이 횡전면에 걸쳐있는 결정이 제조할 수 있도록 되었다. 또한, 이 전면 N-영역인 결정을 길이 방향으로 확대하기 위해서는, 이 N-영역이 횡으로 확대된 때의 인상속도를 유지하여 인상하면 어느 정도 달성할 수 있다. 또한, 결정이 성장함에 따라 G가 변화하는 것을 고려해 그것을 보정하여, 철저하게 F/G가 일정하게 되도록 인상속도를 조절하면, 그런대로 성장방향에도 전면 N-영역으로 되는 결정이 확대가능하도록 되었다.

즉, CZ결정 인상시 F/G를 제어하고 전면 N-영역으로 인상하는 것에 의해 보이드형 결함 및 전위 클러스터를 저감하는 것이 가능하게 되었지만, F/G 제어폭의 마진(margin)이 매우 좁은 문제가 있었다.

한편, 종래부터 질소를 도프한 실리콘 단결정이 FZ실리콘 중의 결함을 감소시키는 것이 알려져 있는데, 이 방법은, 질소의 특이한 산소석출특성 등을 이용하면서 CZ법에도 응용되고 있다.

이에, 본 발명자들은, 특원평11-022919호에서 질소를 도프하는 것에 의해 N-영역이 확대하는 것을 이용하여 전면 N-영역인 웨이퍼의 수율 및 생산성을 향상시키는 제조조건을 제안하였다.

그러나, 질소를 도프한 경우, 보이드형 결함이 없고 I-리치 영역에서 보여지 는 것과 같은 전위 클러스터가 없는 N-영역이 크게 확대하는 것은 분명하지만, 그 대부분은 OSF영역을 포함한 N-영역이고, 무결함 웨이퍼로서 실제 사용하는 것이 가능한 OSF영역을 함유하지 않는 N-영역의 확대는 비교적 적었다.

또한, 질소를 도프한 경우 OSF영역은 질소 논도프 OSF영역에 비해 OSF핵의 밀도가 수배 높고, 더욱이 그 OSF핵이 기인으로 되어 발생하는 전위루프가 존재하여, 디바이스에 악영향을 미치는 문제도 있었다.

이에, 본 발명은 이와 같은 문제점에 감안하여 행해진 것으로, 질소를 도프한 경우 OSF영역을 포함하는 N-영역으로 인상한 결정을 무결함 웨이퍼로서 사용하기 위해서는 OSF영역을 불활성화할 필요가 있어, 그를 위한 결정인상조건을 탐색하여 제어폭이 넓고 제어가 용이한 안정한 제조조건하에서, 보이드형 결함이나 전위클러스터를 배제한 전면 N-영역으로 되는 CZ법에 의한 실리콘 단결정 웨이퍼를 고생산성, 고수율을 유지하면서 제조하는 것을 목적으로 한다.

본 발명은, 전기 목적을 달성하기 위해 행해진 것으로, 본 발명의 실리콘 단결정 웨이퍼는, 쵸크랄스키법에 의해 육성된 실리콘 단결정 웨이퍼에 있어서, 질소가 도프되고 전면 N-영역으로 되며, 또한 격자간 산소농도가 8ppma 이하인 것을 특징으로 하는 실리콘 단결정 웨이퍼이다.

이와 같이, 실리콘 웨이퍼의 격자간 산소농도를 8ppma 이하로 한 것에 의해, N-영역 중에 OSF영역이 포함되어 있다 해도 그 OSF영역으로부터 OSF가 발생하는 일은 없고, 세코 에칭에 의해 전위루프가 관찰되는 일도 없고, 디바이스특성에 영향 을 미치는 결함이 존재하지 않는 실질적인 무결함 웨이퍼로 된다.

그리고, 본 발명의 실리콘 단결정 웨이퍼는, 쵸크랄스키법에 의해 육성된 실리콘 단결정 웨이퍼에 있어서, 질소가 도프되고 전면(全面)에 적어도 보이드형 결함과 전위 클러스터가 배제되어 있고, 또한 격자간 산소농도가 8ppma 이하인 것을 특징으로 하는 실리콘 단결정 웨이퍼이다.

이와 같이, 결정전면에서 적어도 보이드형 결함과 전위 클러스터가 배제되어 있고 산소농도가 8ppma 이하이기 때문에, 상기와 같이 실질적인 무결함 웨이퍼로 된다.

이들의 경우, 격자간 산소농도를 5ppma 이하로 하는 것이 가능하다.

이와 같이, 산소농도가 5ppma 이하이면, 거의 완전히 무결함 실리콘 단결정 웨이퍼로 하는 것이 가능하기 때문에, 이 웨이퍼를 이용해 산화막내압(TZDB(Time Zero Dielectric Breakdown))을 측정한 경우, 거의 100%의 양품률이 얻어진다.

또한, 이들의 경우, 도프된 질소농도를 1×10¹⁴/㎤ 이상으로 하는 것이 가능하다.

이와 같이, 질소농도가 1×10¹⁴/㎤ 이상이면, 질소의 산소석출 촉진효과에 의해 저산소이면서 벌크부에서 어느정도 산소석출이 얻어지기 때문에, IG(Intrinsic Gettering, 내부 게터링)효과를 기대할 수 있다.

더욱이, 본 발명의 실리콘 단결정 웨이퍼는, 도프된 질소농도가 5×10¹⁴/㎤ 이상인 것이 바람직하다.

이와 같이, 질소농도가 5×10¹⁴/㎤ 이상이면 보다 산소석출 촉진효과가 향상하고 IG효과가 높은 것으로 된다.

그리고, 본 발명에서는 전기 실리콘 단결정 웨이퍼의 일 주면에 EG처리가 실시되어 있는 실리콘 단결정 웨이퍼가 제공된다.

이와 같이, 질소농도를 높이는 것에 의해 어느 정도의 IG효과를 기대할 수 있지만, 그것만으로는 불충분한 경우도 있기 때문에, 디바이스가 제작되는 주면과는 반대측 주면에, 예를 들면 PBS(폴리 백 시일(등록상표))나 BSD(백 사이드 데미지) 등의 EG(Extrinsic Gettering, 외부 게터링)처리를 실시하는 것이 바람직하다.

나아가 본 발명에서는, 전기 실리콘 단결정 웨이퍼를 SOI층으로서 이용한 SOI 웨이퍼도 제공된다.

이와 같은 실질적으로 무결함 웨이퍼를 SOI(Silicon On Insulator)층으로서 사용하면, 보이드형 결함이 SOI층을 관통하기 때문에 생기는 절연불량이 발생하지 않고, 또한 CZ웨이퍼이기 때문에 대구경화가 가능하고, 또한 비교적 값싸게 얻어지기 때문에, 고품질 SOI웨이퍼의 제조비용의 저감을 도모하는 것이 가능하다.

다음으로 본 발명의 제조방법은, 쵸크랄스키법에 의해 실리콘 단결정을 육성할 때, 질소를 도프하면서 결정전면이 N-영역으로 되고, 또한 격자간 산소농도가 8ppma 이하로 되는 조건으로 인상한 단결정으로부터 제조하는 실리콘 단결정 웨이퍼의 제조방법이다.

이와 같이, 실질적인 무결함 웨이퍼는, 격자간 산소농도를 8ppma 이하로 제어하면서, 질소를 도프하는 것에 의해 확대된 N-영역을 사용하여 인상하는 것이 가능하다. 이것에 따라, 인상속도 F와 F/G값의 N-영역 마진을 급격히 증가하는 것이 가능하고, 종래에 비해 고생산성, 고수율을 실현할 수 있다. 인상된 결정으로부터 웨이퍼로 가공하는 것은 공지의 방법으로 행하면 좋다.

이 경우, 이 무결함 웨이퍼는, 도프하는 질소농도를 1×10¹⁴/㎤ 이상으로 하고, 또한 결정전면이 N-영역으로 되는 조건으로서, F/G(F: 인상속도, G: 결정 고액계면의 온도구배)값이 결정면내 전체 위치에서 0.14~0.22㎟/K·min의 범위내로 육성한 단결정으로부터 제조하는 것이 가능하다.

이와 같이, 인상조건으로서 구체적으로 질소농도가 1×10¹⁴/㎤ 이상이면, F/G를 0.14~0.22㎟/K·min의 범위내로 제어하면 좋고, 용이하게 제어하는 것이 가능하다.

더욱이 이 경우, 도프하는 질소농도를 5×10¹⁴/㎤ 이상으로 하고, 또한 결정전면이 N-영역으로 되는 조건으로서, F/G값이 결정면내 전체 위치에서 0.12~0.24㎟/K·min의 범위내로 육성한 단결정으로부터 제조하는 것이 바람직하다.

이와 같이, 도프하는 질소농도가 5×10¹⁴/㎤ 이상인 경우에는, F/G값은 0.12~0.24㎟/K·min의 범위에서 좋기 때문에, 제어폭이 넓고 매우 제어가 용이하다.

본 발명의 실리콘 단결정 웨이퍼의 제조방법에서는, 전기 제조방법으로 제조된 실리콘 단결정 웨이퍼에 열처리를 실시하는 것이 바람직하다.

이와 같이, 본 발명의 제조방법에 따라 제조된 실리콘 단결정 웨이퍼는, 그 산소농도가 8ppma 이하이기 때문에 OSF가 발생하는 일은 없지만, 존재하고 있는 미소한 산소석출핵이 표면에 나오면 약간 내압특성을 열화시키는 경우가 있다. 이에, 표면에 열처리를 실시하여 그 미소한 산소석출물을 용해시키는 것에 의해, 보다 확실히 고품질 웨이퍼를 얻는 것이 가능하다.

이 경우, 열처리를 급속가열·급속냉각장치(RTA장치, Rapid Thermal Annealer)를 이용해 행하는 것이 바람직하다. 이 장치는, 매엽식 자동연속 열처리장치에 있어서, 열처리전후의 가열, 냉각을 수초~수백초로 행하기 때문에, 폐해가 많은 장시간의 열이력을 웨이퍼에 부여하는 일이 없고 수초~수백초의 단시간의 효과적인 열처리를 실시하는 것이 가능하다.

또한, 표면에 노출한 미소한 산소석출물은, 고온단시간의 RTA 프로세스의 아르곤, 수소 등에 의한 아닐로 간단히 소멸시키는 것이 가능하다. 더욱이, 보다 강력하게 IG능력을 부가하고 싶은 경우에는, 질소분위기에서의 RTA 프로세스 등에 의해 IG능력을 증가시키는 것도 가능하다.

이상 설명한 바와 같이 본 발명에 의하면, 질소도프 CZ결정의 인상 결정중에 함유되는 산소농도를 5ppma 이하의 극저산소로 하는 것에 의해 N영역중 OSF영역의 유무에 관계없이 확대한 N영역을 유효하게 이용할 수 있도록 되어, 종래법에 비해 매우 고생산성, 고수율, 저비용으로 보이드형 결함도 OSF도 전위 클러스터도 없는 무결함 실리콘 단결정 웨이퍼를 제조하는 것이 가능하게 된다. 이 경우, 게터링능력을 부가하고 싶으면, PBS 등의 방법을 추가하면 좋다.

또한, 산소농도를 5~8ppma로 하고 질소도프에 의해 확대하는 OSF영역을 이용하면, OSF를 발생하지 않고 OSF핵 기인의 전위루프 발생이 없는 결정으로부터 무결함 웨이퍼를 개발하였다. 더욱이 미소산소석출물이 존재하기 때문에 IG능력을 갖는 것으로 된다. 이 경우, 미소산소석출물로 내압특성이 약간 열화하는 일이 있기 때문에, RTA장치 등으로 열처리가 가해지면 내압특성을 향상시키는 것이 가능하다. 더욱이, 이와 같은 실질적으로 무결함 웨이퍼를 SOI층으로서 사용하면, 보이드형 결함이 SOI층을 관통하기 때문에 생기는 불량이 발생하지 않고, 또한 CZ 웨이퍼이기 때문에 대구경화가 가능하고, 나아가 비교적 값싸게 얻어지기 때문에, 고품질 SOI웨이퍼의 제조 비용 저감을 도모하는 것이 가능하다.

도 1은, 본 발명에서 사용한 CZ법에 의한 단결정 인상장치의 개략설명도이다.

도 2는, 본 발명에서 사용한 급속가열·급속냉각장치의 일례를 나타내는 개략설명도이다.

이하, 본 발명에 대해 상세히 설명하지만, 본 발명은 이들에 한정되는 것은 아니다. 설명에 앞서 각 용어에 대해 미리 설명해 둔다.

1) FPD(Flow Pattern Defect)란, 성장후 실리콘 단결정봉으로부터 웨이퍼를 절출하고, 표면의 왜층을 불산과 초산의 혼합액으로 에칭하여 제거한 후, K₂Cr₂O₇과 불산과 물의 혼합액으로 표면을 무교반으로 에칭(Secco에칭)하는 것에 의해 피트 및 잔물결파 모양이 생긴다. 이 잔물결파 모양을 FPD라 칭하고, 웨이퍼 면내의 FPD밀도가 높을수록 산화막 내압의 불량이 증가한다(특개평4-192345호 공보 참조).

2) SEPD(Secco Etch Pit Defect)란, FPD와 동일한 Secco에칭을 실시한 때, 흐름 모양(flow pattern)을 수반하는 것을 FPD라 부르며, 흐름모양을 수반하지 않는 것을 SEPD라 부른다. 이 중에서 10㎛ 이상의 큰 SEPD(LSEPD)는 전위 클러스터에 기인하는 것으로 생각되며, 디바이스에 전위 클러스터가 존재하는 경우, 이 전위를 통해 전류가 새고 P-N접합으로서의 기능을 달성하지 못하게 된다.

3) LSTD(Laser Scattering Tomography Defect)란, 성장후 실리콘 단결정봉으로부터 웨이퍼를 절출하고, 표면의 왜층을 불산과 초산의 혼합액으로 에칭하여 제거한 후 웨이퍼를 벽개한다. 이 벽개면으로부터 적외광을 입사하고, 웨이퍼 표면으로부터 나온 광을 검촐하는 것으로 웨이퍼내에 존재하는 결함에 의한 산란광을 검출하는 것이 가능하다. 여기서 관찰되는 산란체에 대해서는 학회 등에 이미 보고가 있고, 산소석출물로 간주되고 있다(J. J. A. P. Vol. 32, P3679, 1993참고). 또한, 최근 연구에서는, 팔면체의 보이드(구멍)라는 결과도 보고되고 있다.

4) COP(Crystal Originated Particle)란, 웨이퍼 중심부의 산화막내압을 열화시키는 원인이 되는 결함으로, Secco에치에서는 FPD로 되는 결함이 SC-1세정(NH₄OH : H₂O₂ : H₂O = 1: 1: 10의 혼합액에 의한 세정)에서는 선택에칭액으로서 작용하여 COP로 된다. 이 피트의 직경은 1㎛ 이하로 광산란법으로 조사한다.

5) L/D(Large Dislocation : 격자간 전위 루프의 약호)에는, LSEPD, LFPD 등이 있고, 전위 루프기인으로 간주되고 있는 결함이다. LSEPD는, 상기한 바와 같이 SEPD중에서도 10㎛ 이상의 큰 것을 말한다. 또한, LFPD는, 상기한 FPD중에서도 선단 피트의 크기가 10㎛ 이상의 큰 것을 말하고, 이들도 전위루프기인으로 간주되고 있다.

종래 방법에 의해 F/G를 제어하여 제작되는 무결함 결정은, N-영역으로 되는 인상속도가 저속이고 또한 F/G의 마진도 적기 때문에, 생산성, 수율도 함께 낮았다.

이것에 대해, 본 발명자들이 앞서 특원평11-022919호에서 제안한 바와 같이, 질소를 도프하여 F/G를 제어한 경우, N-영역, 즉, 보이드형 결함(FPD, COP 등)이 존재하지 않고 I-리치 영역에서 보이여지는 것과 같은 전위 클러스터도 존재하지 않는 영역은 크게 확대하지만, 그것의 대부분은 OSF영역을 함유하는 영역의 확대이고, 무결함 웨이퍼로서 실제로 사용하는 것이 가능한 OSF영역을 함유하지 않는 N-영역의 확대는 비교적 적기 때문에, 그 부분의 인상속도는 종래방법에 비해 거의 향상하지 않는다. 결국, F/G의 마진이 어느정도 확대하는 것에 의해, 무결함 결정의 제조수율의 향상은 기대할 수 있지만, 생산성은 거의 변화하지 않는 것으로 된다.

또한, 이 질소를 도프한 경우의 OSF영역은, 질소 논도프 OSF영역에 비해 OSF핵의 밀도가 수배 높고, 나아가 그 OSF핵이 기인으로 되어 발생하는 전위 루프가 존재하여 디바이스에 악영향을 미치기 때문에, 실제로는 사용하는 것이 곤란한 것이었다.

이에 본 발명자들은 먼저, 무결함 결정의 생산성을 향상하여 제조비용을 낮추기 위해, 질소도프에 의해 확대한 OSF영역을 유효하게 이용하는 방법을 생각하였다. 즉, 이 영역에는 보이드형 결함이 존재하지 않고 I-리치 영역에서 발견되는 것과 같은 전위 클러스터도 존재하지 않고, 게다가 비교적 고속으로 육성가능하고, 또한 F/G의 마진이 넓기 때문이다.

이와 같이 OSF영역을 함유하는 N-영역으로 인상한 결정도 무결함 웨이퍼로서 사용하는 것이 가능한가 어떤가를 검토한 결과, 인상결정중에 함유되는 산소농도를 극저산소로 하면, OSF를 불활성으로 하는 것이 가능한(디바이스 특성에 영향을 미치지 않음) 것을 발견하였다. 즉, OSF가 불활성이면 확대 N-영역을 유효하게 이용할 수 있기 때문에, 종래에 비해 매우 고생산성, 고수율로 무결함 웨이퍼를 제조하는 것이 가능하게 된다.

그래서, 이 질소도프에 의한 확대 OSF영역과 산소농도의 관계에 주목하고, 상세한 실험 및 조사를 행하였다.

그 결과, 산소농도가 높은 경우(18ppma(일본 전자공업 진흥협회(JEIDA)규격)이상)에는, 1150℃/100분, 웨트 O₂분위기하의 OSF테스트에 의해 OSF가 발생하였다. 또한, 세코 에칭(Secco Etching)에 의해 전위 루프가 고밀도로 관찰되었지만, 산소농도가 10ppma 이하로 되면 OSF 및 전위루프의 밀도는 감소하고, 더욱이 8ppma 이 하로 되면 OSF나 전위루프는 전혀 발생하지 않게 되었다. 즉, 이 질소도프에 의해 확대한 OSF영역을 사용해도, 산소농도를 8ppma 이하로 하는 것에 의해 OSF를 불활성으로 할 수 있는 것으로 되어, 보이드형 결함, 전위클러스터, OSF, 및 OSF 형태의 전위루프 등이 없는 무결함 실리콘 단결정이 고생산성 및 고수율로 제조가능한 것을 판명하였다.

다음으로 이들 결정의 산화막 내압특성에 대해 조사하였다. 그 결과, 산소농도가 저하할수록, 양호한 내압특성을 나타내는 결과로 되었다. 이것은, OSF핵으로 될 수 있는 산소석출물의 싸이즈에 의존하고 있는 것으로 생각된다. 즉, 산소농도의 저하에 따른 산소석출물의 싸이즈가 작아지고, 산화막 내압특성에 영향을 미치기 어렵게 된 것으로 간주된다. 그리고, 산소농도가 5ppma 이하로 되면, 내압특성(TZDB)은 양품률이 거의 100%로 되었다.

단, 5ppma 이하의 산소농도인 웨이퍼에서는 석출물도 없고 저산소이기 때문에 게터링능력이 거의 없게 된다. 그 때문에, 적당하게 게터링능력(IG능력)도 필요한 경우 산소농도는 5~8ppma까지의 선택으로 된다.

실제 인상방법에 있어서는, OSF영역의 발생은 질소농도에 의해 변화한다. 예를 들면 질소농도가 1×10¹⁴/㎤ 이상인 때는, F/G값을 인상결정의 면내 전체 위치에서 0.14~0.22㎟/K·min의 범위내로 결정을 육성하고, 산소농도를 8ppma 이하로 조정하면 전면이 잠재적으로 OSF핵을 갖고 있는 영역(잠재 OSF영역 : 산소농도가 8ppma를 초과하면 OSF가 발생하는 영역)으로 된다.

여기서, 산소농도의 제어방법은 종래부터 관용되고 있는 바와 같이, 도가니 회전속도나 자장인가, 그리고 가스흐름의 제어 등에 의해 콘트롤하는 것이 가능하다.

또한, 질소농도가 높게 되면 이 잠재 OSF영역도 보다 확대하고, 예를 들면 질소를 5×10¹⁴/㎤ 이상 도프한 경우는 F/G값을 인상결정의 면내 전체 위치에서, 0.12~0.22㎟/K·min의 범위내로 결정을 육성하면 좋다.

이와 같은 방법에 의하면, 단결정의 육성이 고속성장 또한 넓은 마진에서 가능하게 된다. 이어서 이것을 통상의 방법에 따라, 슬라이스, 챔퍼링, 연삭, 에칭, 경면마무리연마 등의 공정을 거쳐 웨이퍼로 가공하면 보이드도 OSF도 전위 클러스터도, 나아가서는 OSF 형태의 전위루프도 존재하지 않는 무결함 실리콘 단결정 웨이퍼를 제조하는 것이 가능하다.

여기서 웨이퍼의 기능을 보다 높이기 위해, 디바이스의 제작이 예정되는 주면(主面)의 반대측 주표면에 PBS, BSD 등의 EG처리를 실시해도 좋다. 특히, 5ppma 이하의 저산소인 경우는, 다양한 결함이 완전히 프리로 되는 결정이기 때문에 결함이나 전기특성은 매우 양호하지만, 벌크의 결함도 존재하지 않기 때문에 게터링능력이 결여된다. 그 때문에, 디바이스 제조 라인에 의해 게터링 능력이 필요하게 되는 경우에는, PBS, BSD 등의 EG처리를 행하여 게터링능력을 부가해도 좋다.

또한, 산소농도가 8~5ppma인 경우에는 OSF는 발생하지 않지만, 미소한 석출물이 존재하고 있다. 그 때문에 게터링능력은 상기 웨이퍼보다 있지만 미소석출물 이 표면에 나오면 약간 내압특성을 열화시키는 경우가 있다. 따라서, 이 경우는, 어떠한 열처리를 실시하는 것에 의해 표면만 그 미소한 산소석출물을 용해시켜 버리면 좋고, 예를 들면, RTA 프로세스에 있어서, 아르곤, 수소, 질소 등의 분위기하에서의 아닐로 간단히 소멸시키는 것이 가능하다. 이 경우, 이 석출물은 매우 작기 때문에, RTA 장치의 고온단시간 프로세스로도 충분히 소멸시키는 것이 가능하다.

여기서, RTA프로세스란, 열처리를 RTA장치(Rapid Thermal Annealer, 급속가열·급속냉각장치)를 이용하여 행하는 공정에 있어서, 이 장치는 매엽식 자동연속 열처리장치이고, 열처리전후의 가열, 냉각을 수초~수백초로 행하기 때문에, 폐해가 많은 장시간의 열이력을 웨이퍼에 부여하는 일이 없고, 수초~수백초의 단시간의 효과적인 열처리를 실시하는 것이 가능한 것이다.

더욱이, 어느 웨이퍼에 대해서도, 보다 강력하게 게터링능력을 부가하고 싶은 경우에는, 이미 잘 알려져 있는 질소분위기하에서의 RTA 프로세스 등에 의해 게터링능력을 증가시켜도 좋다.

더하여, 이와 같은 실질적으로 무결함인 실리콘 단결정 웨이퍼를 SOI층으로서 사용하면, 보이드형 결함이 SOI층을 관통하기 때문에 생기는 불량이 발생하는 일은 없다. 즉, 예를 들면 2매의 실리콘 웨이퍼를 산화막을 사이에 두어 접합한 후, 디바이스 제작측 기판을 박막화하여 SOI층을 제작할 때, 접합하는 실리콘 웨이퍼 내, 적어도 SOI층으로 되는 디바이스제작측 기판을 본 발명의 실리콘 웨이퍼로 하면, 박막화 후의 SOI층에도 결함은 존재하지 않아서 매우 양호한 특성을 갖는 것으로 된다.

또한, CZ웨이퍼이기 때문에 대구경화가 가능하고, 또한 비교적 값싸게 얻어지기 때문에, 고품질 SOI웨이퍼의 제조비용의 저감을 도모하는 것이 가능하다.

다음으로, 본 발명에서 사용하는 CZ법에 의한 단결정 인상장치의 구성례를 도 1에 의해 설명한다. 도 1에 나타난 바와 같이, 이 단결정 인상장치(30)은, 인상실(31)과 인상실(31)중에 설치된 도가니(32)와, 도가니(32) 주위에 배치된 히터(34)와, 도가니(32)를 회전시키는 도가니 보지축(33) 및 그 회전기구(도시하지 않음)와, 실리콘의 종결정(5)를 보지하는 시드척(6)과, 시드척(6)을 인상하는 와이어(7)과, 와이어(7)을 회전 또는 권취하는 권취기구(도시하지 않음)를 구비하여 구성되어 있다. 도가니(32)는, 그 내측의 실리콘 융액(탕)(2)를 수용하는 측에는 석영도가니가 설치되고, 그 외측에서는 흑연도가니가 설치되어 있다.

또한, 히터(34)의 외측주위에는 단열재(35)가 배치되어 있다.

또한, 본 발명의 제조방법에 관련되는 제조조건을 설정하기 위해, 결정(1)의 고액계면(4) 외주에 환상의 고액계면 단열재(8)을 설치하고, 그 위에 상부 위요 단열재(9)가 배치되어 있다. 이 고액계면 단열재(8)는, 그 하단과 실리콘 융액(2)의 탕면(3)과의 사이에 3~5cm 간격(10)을 두어 배치되고 있다. 상부 위요 단열재(9)는 조건에 따라서는 사용하지 않는 것도 있다. 더욱이, 냉각가스를 취부하거나 복사열을 차단하여 단결정을 냉각하는 부도시의 통 형태의 냉각장치를 설치해도 좋다.

별도로, 최근에는 인상실(31)의 수평방향의 외측에 도시하지 않은 자석을 설치하여, 실리콘 융액(2)에 수평방향 또는 수직방향등의 자장을 인가하는 것에 의하여 융액의 대류를 억제하고 단결정의 안정성장을 꾀하는, 이른바 MCZ법이 이용되는 경우도 많다.

다음으로, 상기 단결정 인상장치(30)에 의한 질소도프 단결정육성방법에 대해 설명한다.

먼저, 도가니(32)내에서 실리콘의 고순도 다결정 원료를 융점(약 1420℃) 이상으로 가열하여 융해한다. 이 때, 질소를 도프하기 위해, 예를 들면 질화막 부착 실리콘 웨이퍼를 투입해 둔다. 다음으로, 와이어(7)을 풀어내어 융액(2)의 표면 대략 중심부에 종결정(5)의 선단을 접촉 또는 침지시킨다. 그 후, 도가니 보지축(33)을 적절한 방향을 회전시킴과 동시에, 와이어(7)을 회전시키면서 권취하여 종결정(5)를 인상하는 것에 의해, 단결정육성이 개시된다. 이후, 인상속도와 온도를 적절히 조절하는 것에 의해 대략 원주형상의 질소를 도프한 단결정봉(1)을 얻는 것이 가능하다.

이 경우, 본 발명에서는 결정내 온도구배를 제어하기 위해, 도 1에 나타난 바와 같이, 전기 고액계면 단열재(8)의 하단과 실리콘 융액(2)의 탕면(3)과의 간격(10)을 조정함과 동시에, 인상실(31) 탕면상의 단결정봉(1) 중 액상부분의 외주공간에 있어서, 탕면근방의 결정의 온도가 예를 들면 1420℃에서 1400℃까지인 온도역에 환상의 고액계면 단열재(8)을 설치하고, 거기에 상부 위요 단열재(9)를 배치하도록 하고 있다. 나아가, 필요에 따라 이 단열재의 상부에 결정을 냉각하는 장치를 설치하고, 이것에 상부로부터 냉각가스를 불어 넣어 결정을 냉각할 수 있는 것으로 하고, 통 하부에 복사열 반사판을 부착하여 제어하도록 해도 좋다.

인상중에 도가니 회전수, 결정회전수, 도입가스 유량, 분위기압력, 인가자장의 강도나 방향을 제어하는 것에 의해, 결정중 산소농도를 8ppma 이하로 되도록 하는 것이 가능하다. 예를 들면, 도가니 회전수를 낮게, 가스유량을 많게, 압력을 낮게, 자장을 강하게 하는 것에 의해, 산소를 소망값 이하로 저감화시키는 것이 가능하다.

다음으로, 얻어진 질소함유 실리콘 단결정봉을 예를 들면, 슬라이스 챔퍼링, 연삭, 에칭, 경면마무리 연마하는 것에 의해, 본 발명의 웨이퍼로 가공하는 것이 가능하다. 물론, 웨이퍼가공방법은 이것에 한정되는 것은 아니고, 통상 이용되고 있는 방법이면 어느 방법에 있어서도 좋다.

이어서 얻어진 웨이퍼에 열처리를 가하여 웨이퍼 표면에 잔존하고 있는 미소한 산소석출물을 용해, 소멸시키도록 해도 좋다. 본 발명에서는 이 열처리에 급속가열·급속냉각할 수 있는 장치를 사용하는 것으로 하였다. 이 RTA장치로는, 열방사에 의한 램프가열기와 같은 장치를 들 수 있다. 또한, 그 외 시판되고 있는 것으로서, 예를 들면 스티그(STEAG)사제, SHS-2800과 같은 장치를 들 수 있는데, 이들은 특별복잡하고 고가인 것은 아니다.

여기서, 본 발명에서 이용한 실리콘 단결정 웨이퍼의 급속가열·급속냉각장치(RTA장치)의 일례를 나타낸다. 도 2는, RTA장치의 개략도이다.

도 2의 열처리장치(20)은, 석영으로 되는 챔버(21)을 갖고, 이 챔버(21) 내에서 웨이퍼를 열처리하도록 되어 있다. 가열은, 챔버(21)를 상하좌우에서 둘러싸도록 배치되는 가열램프(22)에 의해 행한다. 이 램프는 각각 독립으로 공급되는 전력을 제어할 수 있도록 되어 있다.

가스의 공급측은, 부도시의 수소가스 공급원, 아르곤 공급원 및 질소가스 공급원이 접속되어 있고, 임의의 혼합비로 이들을 혼합하여 챔버(21)내에 공급하는 것이 가능하도록 되어 있다.

가스의 배기측은, 오토 셔터(23)이 장비되어 외부 대기를 봉쇄하고 있다. 오토셔터(23)은, 게이트 밸브에 의해 개폐가능하게 구성되는 부도시의 웨이퍼 주입구가 설치되어 있다. 또한, 오토 셔터(23)에는 가스 배기구가 설치되어 있어, 로내 분위기압력을 조정할 수 있도록 되어 있다.

그리고, 웨이퍼(28)은 석영 트레이(24)에 형성된 3점 지지부(25) 위에 배치된다. 트레이(24)의 가스 도입구 측에는, 석영제 버퍼(26)이 설치되어 있어, 도입가스가 웨이퍼(28)에 직접 닿는 것을 방지하는 것이 가능하다.

또한, 챔버(21)에는 부도시의 온도측정용 특수창이 설치되어 있고, 챔버(21) 외부에 설치된 파이로메터(27)에 의해, 그 특수창을 통해 웨이퍼(28)의 온도를 측정하는 것이 가능하다.

이상과 같은 열처리장치(20)에 의해, 웨이퍼를 급속가열·급속냉각하는 처리는 다음과 같이 행해진다.

먼저, 열처리장치(20)에 인접하여 배치되는 부도시의 웨이퍼 핸들링장치에 의해 웨이퍼(28)을 주입구로부터 챔버(21) 내에 넣고, 트레이(24) 상에 배치한 후 오토셔터(23)을 닫는다. 챔버(21)내는 소정의 수소를 함유하는 환원성 분위기로 채워진다.

그리고, 가열램프(22)에 전력을 공급하고, 웨이퍼(28)을 예를 들면 1100~실리콘의 융점, 특히 1300℃ 이하의 소정의 온도로 승온한다. 이 때, 목적의 온도로 될 때까지 요하는 시간은 예를 들면 20초 정도이다.

다음으로 그 온도에서 소정시간 보지하는 것에 의해, 웨이퍼(28)에 고온열처리를 가하는 것이 가능하다.

소정시간 경과하여 고온열처리가 종료하면, 램프(22)의 출력을 낮춰 웨이퍼(28)의 온도를 낮춘다. 본 발명의 열처리방법은, 열처리에 있어서 최고온도로부터 700℃까지의 강온속도를 20℃/sec 이하로 하는 방법이지만, 이 방법을 실시할 때에는, 파이로메터(27)로 웨이퍼(28)의 온도를 측정하면서 종래 20~40초간 정도의 시간을 걸어 강온속도30~60℃/sec로 강온했던 것을, 램프(22)의 출력을 적당히 조정하여 강온속도를 20℃/sec 이하로 낮추는 것 만으로 좋다. 따라서, 종래부터 사용되고 있는 RTA장치에 거의 개조를 가하지 않고, 본 발명의 방법을 실시하는 것이 가능하다. 마지막으로, 웨이퍼의 강온이 종료하면 웨이퍼 핸들링 장치에 의해 웨이퍼를 꺼내는 것에 의해, 열처리를 완료한다.

강온시간을 단축하고 싶은 때는, 파이로메터(27)로 측정한 웨이퍼(28)의 온도가 700℃ 미만으로 되면, 예를 들면 램프(22)의 출력을 OFF로 하여 웨이퍼(28)을 냉각하도록 하면 좋다. 또는, 웨이퍼 핸들링 장치에 의해 웨이퍼(28)를 꺼내어 실온의 공간으로 이동시키는 것에 의해서도, 700℃ 미만의 강온속도를 빠르게 하여 강온시간을 단축하는 것이 가능하다.

이하, 본 발명의 구체적인 실시예를 들어 설명하지만, 본 발명은 이들에 한정되는 것은 아니다.

(실시예 1)

도 1에 나타난 인상장치(30)에서, 18인치 석영 도가니에 원료다결정 실리콘을 챠지하고, 직경 6인치, 방위<100>, 도전형 P형 실리콘 단결정봉을 인상하였다. 실리콘 융액에는 3000가우스의 수평자장을 인가하고 대류를 억제하였다. 인상속도를 0.49~0.77mm/min의 범위로 변화시켜 결정을 육성하였다.

또한, 탕면으로부터 환상의 고액계면 단열재의 하단까지는 4cm의 공간으로 하고, 그 위에 10cm 높이의 환상 고액계면 단열재를 배치하고, 탕면으로부터 인상실 천정까지의 높이를 도가니 보지축을 조정하여 30cm로 설정하고, 상부위요 단열재를 배치하였다.

질소도프는, 질화막 부착 웨이퍼의 투입량을 조정하여 행하고, 산소농도는 4ppma(JEIDA)으로 되도록 제어하였다. 그리고, 결정중심부에서의 F/G값을 0.14~0.22㎟/K·min의 범위내에서 인상하였다.

여기서 얻어진 단결정봉의 질소농도가 계산상 2×10¹⁴/㎤로 되는 부분에서 웨이퍼를 절출하고, 경면가공을 실시하여 실리콘 단결정의 경면 웨이퍼를 제작하고, 보이드형 결함(FPD, LSPD, COP)이나 전위 클러스터의 측정을 행하였다. 또한, 열산화처리를 실시하여 OSF링 발생의 유무를 확인하였다.

그 결과, 결정전체 길이에서 상기 그로운 인 결함도 OSF도 관찰되지 않았다.

다음으로, 이 웨이퍼의 산화막 내압특성에 대해 평가하였다. 먼저, TZDB의 C모드 수율을 구했다. 웨이퍼의 표면에 인 도프 폴리실리콘 전극(산화막 두께 25nm, 전극면적 8㎟)을 제작하고, 판정전류값 1mA/㎠로 평가한 절연파괴전계 8MV/cm 이상의 양품률로 평가하였다.

또한, TDDB의 γ모드 수율에 대해서도 측정을 행하였다. 이것은 상기 인 도프 폴리실리콘 전극에 스트레스 전류 0.01nA/㎠을 계속적으로 흘리고, 전하량 25C/㎠ 이상에서 절연파괴가 발생하는 것을 양품으로 하여, 그 양품률로 평가하였다.

측정결과, TZDB는 100%이고, TDDB는 평균 94%로 높은 양품율을 나타내었다. 따라서, 본 발명의 실리콘 웨이퍼는 산화막 내압특성이 우수하고, 이 웨이퍼를 디바이스 제작에 이용한 경우, 디바이스특성의 향상과 수율의 향상을 기대할 수 있다.

(비교예 1)

비교예로서 질소도프를 행하지 않고, 인상속도를 0.42~0.84mm/min로 하여 인상한 이외는 실시예 1과 전부 같은 조건으로 실리콘 단결정봉의 인상을 행하고, 실리콘 웨이퍼를 제작하였다. 그리고, 실시예와 같이 그로운 인 결함의 측정과 OSF의 유무를 측정하였다.

그 결과, 웨이퍼가 절출된 단결정봉의 부위에 따라서는, 그로운 인 결함이나 OSF링이 관찰되었다. 이것은, 질소를 도프하지 않은 경우는, OSF가 없는 N-영역은 매우 좁은 범위이고, 안정하게 전면 N-영역 웨이퍼를 제조하는 것은 어려운 것을 의미하고 있다.

(실시예 2)

원료에 투입하는 질소막 부착 웨이퍼를 증가시키고, 산소농도를 7ppma(JEIDA)로 제어하고, 결정중심부에서의 F/G값을 0.12~0.24㎟/K·min의 범위내로 인상한 이외는 실시예 1과 같이 하여, 질소가 도프된 실리콘 단결정봉을 인상하였다.

다음으로, 얻어진 단결정봉의 질소농도가 계산상 6×10¹⁴/㎤로 되는 부분에서 웨이퍼를 절출하고, 이 웨이퍼에 800℃×4시간 + 1000℃×16시간의 열처리를 실시하였다. 그리고, 열처리후 웨이퍼의 내부결함밀도를 측정하였다.

내부결함밀도의 측정은, OPP(Optical Precipitate Profiler, 바이오 래드사제)를 이용하여 측정하였다.

측정결과는 5×10⁸~1×10⁹개/㎤로 되어, 극저산소이지만 내부결함밀도는 그다지 낮지 않은 것을 알았다. 이 사실은, 이 웨이퍼의 게터링효과가 높은 것을 나타내는 것이다.

(비교예 2)

비교로서 질소도프를 행하지 않고, 실시예 2와 같이 산소농도를 7ppma(JEIDA)로 하여 실리콘 단결정봉을 인상하였다. 실시예 2와 같이, 얻어진 단결정봉으로부터 웨이퍼를 절출하고, 이 웨이퍼에 800℃×4시간 + 1000℃×16시간의 열처리를 실시하였다. 그리고, 열처리후 웨이퍼의 내부결함밀도를 실시예 2와 같이 OPP를 이용해 측정하였다.

측정결과는 1×10⁶~1×10⁷개/㎤로 낮은 수치에 멈추었다. 이것은, 질소를 도프하지 않은 경우는 산소석출이 촉진되지 않기 때문인 것으로 생각된다.

본 발명은, 상기 실시형태에 한정되는 것은 아니다. 상기 실시형태는 예시이고, 본 발명의 특허청구범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 갖고, 유사한 작용효과를 제공하는 것은, 어느 것에 있어서도 본 발명의 기술적 범위에 포함된다.

예를 들면, 상기 실시형태에서는, 직경 6인치의 실리콘 단결정을 육성하는 경우에 대한 예를 들어 설명했지만, 본 발명은 이것에는 한정되지 않고, 질소를 도프하면서 저산소농도로 결정전면이 N-영역으로 되도록 제어하면, 직경 8~16인치 또는 그 이상의 실리콘 단결정에도 적용할 수 있다.

또한, 본 발명의 CZ법에는, CZ법에 의해 질소를 도프한 실리콘 단결정봉을 육성할 때 융액에 자장을 인가하는 이른바 MCZ법도 포함되는 것은 말할나위 없다.

Claims

쵸크랄스키법에 의해 육성된 실리콘 단결정 웨이퍼에 있어서,

질소가 도프되고 전면(全面) N-영역으로 되고, 또한 격자간 산소농도가 5∼8ppma(JEIDA)인 것을 특징으로 하는 실리콘 단결정 웨이퍼
쵸크랄스키법에 의해 육성된 실리콘 단결정 웨이퍼에 있어서,

질소가 도프되고 전면에서 적어도 보이드형 결함과 전위 클러스터가 배제되어 있고, 또한 격자간 산소농도가 5∼8ppma(JEIDA)인 것을 특징으로 하는 실리콘 단결정 웨이퍼
쵸크랄스키법에 의해 육성된 실리콘 단결정 웨이퍼에 있어서, 질소가 도프되고, 전면 N-영역으로 이루어지고, 또한 격자간 산소농도가 5ppma(JEIDA)이하(5ppma는 제외함)임과 동시에, 이 실리콘 단결정 웨이퍼의 일 주면(一主面)에 EG처리가 실시되어 있는 것을 특징으로 하는 실리콘 단결정 웨이퍼
쵸크랄스키법에 의해 육성된 실리콘 단결정 웨이퍼에 있어서, 질소가 도프되고, 전면에서 적어도 보이드형 결함과 전위 클러스터가 배제되어 있고, 또한 격자간 산소농도가 5ppma(JEIDA)이하(5ppma는 제외함)임과 동시에, 이 실리콘 단결정 웨이퍼의 일 주면(一主面)에 EG처리가 실시되어 있는 것을 특징으로 하는 실리콘 단결정 웨이퍼
제 1항 또는 제 2항에 있어서, 상기 도프된 질소농도가 1×10¹⁴/㎤ 이상인 것을 특징으로 하는 실리콘 단결정 웨이퍼
제 1항 또는 제2항에 있어서, 상기 도프된 질소농도가 5×10¹⁴/㎤ 이상인 것을 특징으로 하는 실리콘 단결정 웨이퍼
제 1항 또는 제2항에 기재된 실리콘 단결정 웨이퍼의 일 주면(主面)에, EG처리가 실시되어 있는 것을 특징으로 하는 실리콘 단결정 웨이퍼
제 1항 또는 제2항에 기재된 실리콘 단결정 웨이퍼를 SOI층으로서 이용한 것을 특징으로 하는 SOI 웨이퍼
쵸크랄스키법에 의해 실리콘 단결정을 육성할 때, 질소를 도프하면서 결정전면이 N-영역으로 되고, 또한 격자간 산소농도가 5∼8ppma(JEIDA)로 되는 조건으로 인상한 단결정으로부터 제조하는 것을 특징으로 하는 실리콘 단결정 웨이퍼의 제조방법
제 9항에 있어서, 상기 도프하는 질소농도를 1×10¹⁴/㎤ 이상으로 하고, 또한 결정전면이 N-영역으로 되는 조건으로서, F/G(F: 인상속도, G: 결정 고액계면의 온도구배)값이 결정면내 전체 위치에서, 0.14~0.22㎟/K·min의 범위내로 육성한 단결정으로부터 제조하는 것을 특징으로 하는 실리콘 단결정 웨이퍼의 제조방법
제 9항에 있어서, 상기 도프하는 질소농도를 5×10¹⁴/㎤ 이상으로 하고, 또한 결정전면이 N-영역으로 되는 조건으로서, F/G값이 결정면내 전체의 위치에서 0.12~0.24㎟/K·min의 범위내로 육성한 단결정으로부터 제조하는 것을 특징으로 하는 실리콘 단결정 웨이퍼의 제조방법
제 9항 내지 제 11항 중 어느 한 항에 기재한 방법에 의해 제조된 실리콘 단결정 웨이퍼에 열처리를 실시하는 것을 특징으로 하는 실리콘 단결정 웨이퍼의 제조방법
제 12항에 있어서, 상기 열처리를 급속가열·급속냉각장치에 의해 행하는 것을 특징으로 하는 실리콘 단결정 웨이퍼의 제조방법