JP5993550B2 - シリコン単結晶ウェーハの製造方法 - Google Patents
シリコン単結晶ウェーハの製造方法 Download PDFInfo
- Publication number
- JP5993550B2 JP5993550B2 JP2011050394A JP2011050394A JP5993550B2 JP 5993550 B2 JP5993550 B2 JP 5993550B2 JP 2011050394 A JP2011050394 A JP 2011050394A JP 2011050394 A JP2011050394 A JP 2011050394A JP 5993550 B2 JP5993550 B2 JP 5993550B2
- Authority
- JP
- Japan
- Prior art keywords
- defect
- single crystal
- silicon single
- detected
- oxygen concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/17—Systems in which incident light is modified in accordance with the properties of the material investigated
- G01N21/47—Scattering, i.e. diffuse reflection
-
- C—CHEMISTRY; METALLURGY
- C01—INORGANIC CHEMISTRY
- C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
- C01B33/00—Silicon; Compounds thereof
- C01B33/02—Silicon
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
- C30B15/20—Controlling or regulating
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
- C30B15/20—Controlling or regulating
- C30B15/203—Controlling or regulating the relationship of pull rate (v) to axial thermal gradient (G)
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
- C30B15/20—Controlling or regulating
- C30B15/206—Controlling or regulating the thermal history of growing the ingot
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
- C30B33/08—Etching
- C30B33/10—Etching in solutions or melts
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/84—Systems specially adapted for particular applications
- G01N21/88—Investigating the presence of flaws or contamination
- G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
- G01N21/9501—Semiconductor wafers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/84—Systems specially adapted for particular applications
- G01N21/88—Investigating the presence of flaws or contamination
- G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
- G01N21/956—Inspecting patterns on the surface of objects
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
- H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/17—Systems in which incident light is modified in accordance with the properties of the material investigated
- G01N21/47—Scattering, i.e. diffuse reflection
- G01N2021/4735—Solid samples, e.g. paper, glass
Description
しかし、エピタキシャルウェーハは高価であり、FZ結晶は更なる大口径化が困難であるなど、それぞれに問題がある。そこで、比較的コストが安く、大口径化が比較的容易なCZ法(Czochralski Method:チョクラルスキー法)により育成された結晶から作製されるウェーハが用いられる。
シリコン単結晶に含有された酸素は、デバイス作製等に行う熱処理によって移動凝集してBMDを形成する。先に述べた様に、BMDが形成されるとリークや耐圧の問題が発生する可能性がある。BMDは、酸素濃度を低下させると発生を抑えることができるので、低酸素濃度であることも品質として要求される。結晶の低酸素濃度化技術としては、特許文献1にMCZ法(磁場印加チョクラルスキー法)で結晶回転やルツボ回転を低速化させることで、2×1017(atoms/cm3)といったかなりの低酸素濃度を達成できることが開示されている。
Void欠陥は、Vacancyが集まってできた空洞状の欠陥であり、内部の壁に内壁酸化膜と呼ばれる酸化膜が形成されていることが知られている。この欠陥は、検出される方法によっていくつかの呼称が存在する。レーザー光線をウェーハ表面に照射し、その反射光・散乱光などを検出するパーティクルカウンターによって観察された場合は、COP(Crystal Originated Particle)と呼ばれる。選択エッチング液内でサンプルを揺動させないで比較的長時間放置した後に、流れ模様として観察された場合は、FPD(Flow Pattern Defect)と呼ばれる。赤外レーザー光線をウェーハの表面から入射し、その散乱光を検出する赤外散乱トモグラフ(LST: Laser Scattering Tomography)によって観察された場合には、LSTD(Laser Scattering Tomography Defect)と呼ばれる。これらは検出方法が異なっているが、全てVoid欠陥であると考えられている。
結晶成長速度Vは、基本的には結晶の半径方向で変化することは無いので、ウェーハ面内全域で無欠陥領域を得るためには、結晶半径方向のGのバラツキを低減することが重要である。これらは、予め計算機によるシミュレーションを行って求めることが多い。ただし、計算する際にはベースとなる実験データが必要である。そのベースデータは、実験によって結晶半径方向のG分布を調べることによって得られている。
まず、成長速度を長さ方向(縦方向)で故意に変化させた結晶を育成する。育成した結晶を、成長軸と同じ縦方向に切り出して、サンプルを用意する。そのサンプルに酸素析出熱処理を施して、欠陥分布を把握する。図16に実際に無欠陥結晶を狙った条件で成長速度を変化させて育成した結晶を縦方向に切り出したサンプルを、酸素析出熱処理して、X線トポグラフで観察したものを示す。図16に示すように、酸素析出の多寡が濃淡となって結晶欠陥領域を明瞭に判別できる。この欠陥分布が、結晶中心部と周辺部とで同じ分布になるように、シミュレーションによる計算と合わせて結晶育成条件を調整する。このような方法によって、ウェーハ面内全域で無欠陥となる結晶を得ることができる。
従って、低酸素濃度結晶の製造において、無欠陥結晶を育成する条件を見つけ出すことは、非常に困難である。
特許文献4に開示された技術は、結晶の急冷によって結晶欠陥を成長させないことと、さらに、無欠陥領域より成長速度が速いVacancyリッチな領域に存在するVacancy過飽和度が低い領域を用いることで、結晶欠陥サイズを非常に小さく押さえ込む技術である。しかし、当該方法で製造した結晶でも、少なくとも通常酸素濃度領域においてはFPD欠陥は検出され、デバイスを作製した場合に耐圧の劣化が発生する場合があった。
特許文献5では、欠陥サイズ100nm以下で欠陥密度3×106(/cm 3 )以下の領域が規定されている。低酸素濃度結晶においては、先に述べたような欠陥分布の把握が難しい理由から、結晶育成条件を上記領域に限定しようと試みたが、実際には非常に困難である。さらに、この技術では、結晶欠陥サイズを小さく保った上でアニール処理して、ウェーハ内部まで欠陥を消去することが主旨であり、熱処理が必要な分だけ製造コストが高くなってしまうという問題も含んでいる。
このような欠陥領域であれば、デバイスに影響のある欠陥を含まないウェーハをより生産性良く製造することができ、より低コストで高品質のウェーハとなる。
このような酸素濃度であれば、本発明の欠陥領域とするためのマージンがより拡大し、さらに、熱処理において酸素ドナーの発生量が抵抗率に影響しない程度になるため、より低コストで、高品質のウェーハとなる。
このような濃度で窒素と酸素を含むものであれば、抵抗率に影響せず、本発明の欠陥領域とするためのマージンが拡大するため、より低コストで高品質のウェーハとなる。
まず、Interstitial Siが優勢な領域において、図16で示される無欠陥領域より遅い成長速度で酸素濃度を振った各条件で結晶を育成し、これらの結晶からウェーハ状のサンプルを切り出してLEPを評価した。
LEP評価は、ウェーハ状サンプルを平面研削・洗浄・混酸によるミラーエッチングを行った後、フッ酸・硝酸・酢酸・水からなる選択性のあるエッチング液にサンプルを揺動せず放置し、エッチングによる取り代が両側で25±3μmになるまで放置した後、光学顕微鏡によってカウントした。その結果、観察したLEPの個数に酸素濃度依存性はみられなかった。
実験2として、Vacancyが優勢な領域で育成した結晶のFPDとLSTDの観察を行った。観察した結晶の領域は、図16に示す欠陥図の成長速度が速くOSF核が結晶外周に張り付いていると思われる欠陥領域とし、酸素濃度を振った各条件で結晶を育成した。これらの結晶からウェーハ状のサンプルを切り出して、FPD評価を行った。
FPD評価は、実験1のLEP評価と同じ条件で実施した。この評価によって検出されたFPD欠陥密度を、図1に示す。図1に示すように、FPD欠陥密度は酸素濃度依存性が明確に見られ、酸素濃度8×1017atoms/cm3(ASTM ’79)を境に、酸素濃度の低下に伴ってFPD密度が急激に減少している。
FPD密度が酸素濃度の低下に伴って急激に低下したのに比較して、LSTD密度は酸素濃度に全く影響されていないことが判る。
しかし、赤外散乱法では、散乱強度が欠陥サイズを反映することが知られており、低酸素濃度化した際にこの散乱強度が極端に低下するという傾向は見られず、欠陥サイズが小さくなったことだけが原因とは考えにくい。
次に、図16の欠陥分布図で無欠陥領域やOSF領域よりやや速い成長速度にあたる領域において、酸素濃度8×1017atoms/cm3(ASTM ’79)と、さらに低い酸素濃度の結晶を育成し、FPD及びLSTDの評価を行った。
その結果、FPDは全く検出されず、かつ、LSTDのみが検出される領域があることを見出した。図3に各酸素濃度での結晶の欠陥領域を模式的に示す。LSTDのみが検出される領域は、図3(b)に示すように、酸素濃度8×1017atoms/cm3(ASTM ’79)の結晶から発生し始め、酸素濃度の低下に伴って広がっていた。
以上より、酸素濃度8×1017atoms/cm3(ASTM ’79)以下で、上記のような領域を含むウェーハであれば、低酸素濃度であってデバイス不良が生じず、生産性良く製造できるためコストを低減できることを見出して、本発明を完成させた。
従って、実際にウェーハを作製する際には、LSTDのみが検出される領域のみからなるウェーハよりも、ウェーハ外周部から内側に向かってある程度の無欠陥領域が存在するウェーハの方が製造が容易であり、生産性もよい。しかも、当該無欠陥領域も耐圧・リーク特性は問題なかった。
次に、結晶中の酸素濃度と熱処理時の酸素ドナー発生量の関係を調べた。
デバイスではウェーハに各種不純物を導入して抵抗率を制御し、PN接合等を形成する。この際にウェーハの抵抗率が不安定であれば、デバイス動作に問題が起こる可能性がある。酸素が入ったCZ結晶から切り出されたウェーハでは、低温の熱処理によって酸素ドナーが生成し、ウェーハの抵抗率が変化してしまう。従来、EPW(エピタキシャルウェーハ)やFZ−PW(ポリッシュドウェーハ)など、酸素を含まないウェーハを用いてきたデバイスにおいては、このような酸素ドナーが悪影響を及ぼす可能性がある。
従って、酸素濃度が5×1017atoms/cm3(ASTM ’79)以下であれば発生する酸素ドナーは少なく、ほとんど抵抗率が変化しないといえる。実際のデバイス工程であれば450℃相当の熱環境が15時間かけられることはほとんどなく、2時間程度の方が現実に近いことを考えると、キャリア発生量は更に一桁小さい1.5×1012atoms/cm3程度となり、全く抵抗率変化を起こさないと考えられる。
以上より、先に述べた本発明の欠陥領域であって、酸素濃度が8×1017atoms/cm3(ASTM ’79)以下、特には5×1017atoms/cm3(ASTM ’79)以下であるシリコン単結晶インゴットから切り出されたウェーハがより好ましいことを見出した。
次に、結晶にドープする窒素濃度と酸素濃度の関係を調べた。
結晶に窒素をドープすることで、Void欠陥が小さくなる。これは、窒素とVacancyがペアリングし、実効のVacancy濃度が低下して過飽和度が下がり、また、Void欠陥形成温度が低温化するためである。FPDは検出されないがLSTDのみが検出される領域についても、窒素ドープによって拡大する傾向が見られた。ただし、窒素をドープすることで、窒素と酸素が結びついたNOドナーが発生する。NOドナーは900℃程度以上の熱処理で消滅するが、近年のデバイス工程の低温化によって消え残る可能性があり、過剰に窒素をドープすることは好ましくない。
まず通常の酸素ドナーキラー処理を行った後に、サンプルの抵抗率を測定した。次に、NOドナーが確実に消滅するように1000℃16時間の熱処理を施した後、再度抵抗率を測定して、NOドナー起因のキャリアの発生量を求めた。その結果、NOドナー起因のキャリア発生量は酸素と窒素の両者の濃度に依存しており、フィッティングの結果、窒素濃度の一乗と酸素濃度の三乗の積に依存する図5のような関係が得られた。図5は、窒素濃度の一乗と酸素濃度の三乗の積と、NOドナー起因のキャリア発生量の関係を示すグラフである。酸素ドナーと同様に、1×1013atoms/cm3以下を許容範囲として、窒素濃度[N]及び酸素濃度[Oi]が[N]×[Oi]3≦3.5×1067を満たすように窒素と酸素を含むシリコン単結晶ウェーハとすることが好ましいことを見出した。
本発明の製造方法では、まず、例えば図6に示すシリコン単結晶引き上げ装置を用いて、チョクラルスキー法によりシリコン単結晶インゴットを育成する。図6は、シリコン単結晶引き上げ装置の概略図である。
図6の単結晶引き上げ装置12は、メインチャンバー1と、メインチャンバー1中で原料融液4を収容する石英ルツボ5及び黒鉛ルツボ6と、石英ルツボ5及び黒鉛ルツボ6の周囲に配置されたヒータ7と、ヒータ7の外側周囲の断熱部材8と、メインチャンバー1の上部に取り付けられた引き上げチャンバー2とを備えて構成されている。引き上げチャンバー2には炉内を循環させるガスを導入するガス導入口10が設けられ、メインチャンバー1の底部には炉内を循環したガスを排出するガス流出口9が設けられている。
本発明では、これらの装置の各部は、例えば従来と同様のものを用いることができる。
まず、石英ルツボ5内で、シリコンの高純度多結晶原料を融点(約1420℃)以上に加熱して融解し、原料融液4とする。次に、ワイヤを巻き出すことにより、原料融液4の表面略中心部に種結晶の先端を接触または浸漬させる。その後、石英ルツボ5、黒鉛ルツボ6を適宜の方向に回転させるとともに、ワイヤを回転させながら巻き取り、種結晶を引き上げることにより、シリコン単結晶インゴット3の育成を開始する。
以後、引き上げ速度と温度を、本発明の欠陥領域となるように適切に調整し、略円柱形状のシリコン単結晶インゴット3を得る。石英ルツボ5及び黒鉛ルツボ6は結晶成長軸方向に昇降可能であり、結晶成長中に結晶化して減少した原料融液4の液面の下降分を補うように、石英ルツボ5及び黒鉛ルツボ6を上昇させる。これにより、原料融液4表面の高さはほぼ一定の所望高さに制御されている。
この場合、Vacancyリッチ領域は、選択エッチングによりFPDが検出される領域とし、Interstitial Siリッチ領域は、LEPが検出される領域として求めることができる。そして、本発明の欠陥領域は、選択エッチングによりFPD欠陥及びLEP欠陥が検出されず、かつ、赤外散乱法によりLSTDが検出される欠陥領域(LSTDのみが検出される領域)である。また、いずれの方法でも欠陥が検出されない領域は無欠陥領域である。従って、予備試験で引き上げた結晶について、赤外散乱法及び選択エッチングを用いて、図3(b)(c)に示すような欠陥分布を求めて、引き上げ条件を設定することができる。
図3(c)の範囲Rより高速側だとFPDが切り出されるウェーハの中央部に生じ、低速側だとLEPが切り出されるウェーハの外周に生じるため、当該FPDやLEPが発生する部分でのデバイス不良が生じる可能性がある。このため、無欠陥領域と、本発明の欠陥領域とからなるシリコン単結晶インゴットを育成することで、切り出されるウェーハのいずれの部分でもデバイス不良が発生せず、歩留まりをより向上できるウェーハとなる。
このような酸素濃度であれば、選択エッチングによりFPD欠陥及びLEP欠陥が検出されず、かつ、赤外散乱法によりLSTDが検出される欠陥領域が生じて、本発明のシリコン単結晶ウェーハを製造することができる。また、このような低酸素濃度であれば酸素が析出しにくいため、BMD等の欠陥も生じず、デバイス不良が発生しないウェーハとなる。
上記実験4でも示すように、酸素濃度が5×1017atoms/cm3(ASTM ’79)以下であれば、デバイス熱処理等で発生する酸素ドナーは十分に少なく、ほとんど抵抗率が変化しないため好ましい。また、低酸素濃度であるほど選択エッチングによりFPD欠陥及びLEP欠陥が検出されず、かつ、赤外散乱法によりLSTDが検出される欠陥領域が広がるため、製造するためのマージンが拡大してコストを低減できる。
このように、窒素をドープすることで、欠陥が小さくなり、本発明の欠陥領域がより拡大するため、生産性をより向上できる。さらに、実験5、図5に示すように、窒素濃度と酸素濃度が上記関係を満たすものであれば、デバイス熱処理時のNOドナーの発生が十分に少なくなり、ウェーハの抵抗率変動をデバイスに影響が無い程度まで抑制できる。
以上のようなシリコン単結晶ウェーハであれば、作製したデバイスの耐圧不良やリーク不良を生じさせず、パワーデバイスに好適な高品質で低コストのウェーハとなる。
(実施例1)
図6に示すような単結晶引き上げ装置を用いて、炉内に直径26インチ(66cm)のルツボを装備して、磁場印加チョクラルスキー法(MCZ法)により、シリコン単結晶インゴットを育成した。
育成した結晶からウェーハ状のサンプルを切り出し、実験1,2で示したような選択エッチングを用いる方法でFPD・LEPを観察したところ、これらの欠陥は検出されなかった。また、同位置から切り出したウェーハ状サンプルを平面研削・洗浄・混酸にてミラーエッチングした後、ウェット酸化雰囲気で1150℃100分熱処理した。次に、フッ酸・硝酸・酢酸・水などからなる選択性のあるエッチング液にて揺動しながら両面7±3μmの取り代でエッチングしたサンプルを光学顕微鏡で観察し、積層欠陥(SF)が発生していないことを確認した。
さらに、赤外散乱トモグラフ(MO441)で赤外線を表面から入射し、散乱光をへき開面から観察してLSTD密度を求めた。その結果、LSTD面内分布は図8に示すようにウェーハ全面に渡り1×107/cm3程度の密度であった。
この評価したサンプルに隣接する部分から切り出したウェーハを、面取り・ラップ・研磨等、通常のウェーハ加工処理を行ってポリッシュドウェーハ(PW)に仕上げた。このPWを基板としてパワーデバイスを作製したところ、耐圧不良・リーク不良等が発生せず、正常なデバイス動作となった。
育成するシリコン単結晶インゴットの狙いの酸素濃度を3×1017atoms/cm3に下げたことと成長速度をわずかに調整したこと以外は、実施例1と同様に結晶を育成した。
実施例1と同様の評価を行ったところ、FPD・LEP・OSFは検出されなかった。また、酸素濃度及びLSTDの面内分布は、図9、10に示すように、酸素濃度は2.8−3.2×1017atoms/cm3(ASTM ’79)の範囲で、LSTD密度は最も高いところで1.2×107/cm3であり、周辺部では検出されなかった。
この評価したサンプルに隣接する部分からPWを作製し、その上にパワーデバイスを作製したところ、耐圧不良・リーク不良等が発生せず、またドナー起因の抵抗率シフトも無く、正常なデバイス動作を示した。
実施例2と酸素濃度の狙いは同様であるが、成長速度は実施例2より十分速くして、FPDが検出される領域を狙って結晶を育成した。
実施例1と同様の評価を行ったところ、LEP・OSFは検出されなかったが、FPDは図11に示すように100−200(個/cm2)検出された。酸素濃度及びLSTDの面内分布は図12,13に示すように、酸素濃度は3.2−3.5×1017atoms/cm3(ASTM ’79)、LSTD密度は5−9×106/cm3の範囲で面内ほぼ均一に分布していた。
ウェーハ状サンプルを切り出した位置での結晶中の窒素濃度が6×1013/cm3となるように窒素をドープしたこと以外は、比較例と全く同じ条件で結晶を育成した。
実施例1と同様の評価を行ったところ、FPD・LEP・OSFは検出されなかった。酸素濃度の面内分布は図14に示すように、2.8−3.3×1017atoms/cm3(ASTM ’79)であり、酸素濃度と窒素濃度の関係は、[N]×[Oi]3≦2.2×1066であった。また、LSTD密度の面内分布は、図15に示すように、7×107/cm3程度とかなりの高密度を示した。
3…シリコン単結晶インゴット、 4…原料融液、 5…石英ルツボ、
6…黒鉛ルツボ、 7…ヒータ、 8…断熱部材、 9…ガス流出口、
10…ガス導入口、 11…ガス整流筒、 12…単結晶引き上げ装置。
Claims (3)
- チョクラルスキー法により育成されたシリコン単結晶インゴットからシリコン単結晶ウェーハを切り出して製造するシリコン単結晶ウェーハの製造方法であって、
前記シリコン単結晶インゴットを育成するとき、予め、育成条件と、選択エッチングによりFPD欠陥及びLEP欠陥が検出されず、かつ、赤外散乱法によりLSTDが1×10 5 /cm 3 よりも大きい密度で検出される欠陥領域との関係を求めておき、
該求めた関係に基づいて、
酸素濃度8×1017atoms/cm3(ASTM ’79)以下で、
選択エッチングによりFPD欠陥及びLEP欠陥が検出されず、かつ、赤外散乱法によりLSTDが1×105/cm3よりも大きい密度で検出される欠陥領域のみからなるか、または、
選択エッチングによりFPD欠陥及びLEP欠陥が検出されず、かつ、赤外散乱法によりLSTDが1×10 5 /cm 3 よりも大きい密度で検出される欠陥領域と、赤外散乱法によりLSTDが検出されない無欠陥領域とからなる育成条件でシリコン単結晶インゴットを育成し、
該育成したシリコン単結晶インゴットからシリコン単結晶ウェーハを切り出して製造することを特徴とするシリコン単結晶ウェーハの製造方法。 - 前記シリコン単結晶ウェーハを、酸素濃度5×1017atoms/cm3(ASTM ’79)以下のシリコン単結晶インゴットから切り出したものとすることを特徴とする請求項1に記載のシリコン単結晶ウェーハの製造方法。
- 前記シリコン単結晶インゴットを、窒素濃度[N]及び酸素濃度[Oi]が[N]×[Oi]3≦3.5×1067を満たすように窒素と酸素を含むものとすることを特徴とする請求項1または請求項2に記載のシリコン単結晶ウェーハの製造方法。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011050394A JP5993550B2 (ja) | 2011-03-08 | 2011-03-08 | シリコン単結晶ウェーハの製造方法 |
CN201610807979.2A CN106192000A (zh) | 2011-03-08 | 2012-02-15 | 单晶硅晶片 |
US13/985,756 US20130323153A1 (en) | 2011-03-08 | 2012-02-15 | Silicon single crystal wafer |
KR1020137023674A KR101715645B1 (ko) | 2011-03-08 | 2012-02-15 | 실리콘 단결정 웨이퍼 |
CN2012800123180A CN103429798A (zh) | 2011-03-08 | 2012-02-15 | 单晶硅晶片 |
DE112012000777T DE112012000777T5 (de) | 2011-03-08 | 2012-02-15 | Silizium-Einkristall-Wafer |
PCT/JP2012/000977 WO2012120789A1 (ja) | 2011-03-08 | 2012-02-15 | シリコン単結晶ウェーハ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011050394A JP5993550B2 (ja) | 2011-03-08 | 2011-03-08 | シリコン単結晶ウェーハの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012188293A JP2012188293A (ja) | 2012-10-04 |
JP5993550B2 true JP5993550B2 (ja) | 2016-09-14 |
Family
ID=46797766
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011050394A Active JP5993550B2 (ja) | 2011-03-08 | 2011-03-08 | シリコン単結晶ウェーハの製造方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US20130323153A1 (ja) |
JP (1) | JP5993550B2 (ja) |
KR (1) | KR101715645B1 (ja) |
CN (2) | CN106192000A (ja) |
DE (1) | DE112012000777T5 (ja) |
WO (1) | WO2012120789A1 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5678846B2 (ja) * | 2011-09-08 | 2015-03-04 | 信越半導体株式会社 | シリコン単結晶中窒素濃度算出方法および抵抗シフト量算出方法 |
JP6044277B2 (ja) * | 2012-11-08 | 2016-12-14 | 信越半導体株式会社 | シリコン単結晶ウェーハの製造方法 |
US10141413B2 (en) * | 2013-03-13 | 2018-11-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Wafer strength by control of uniformity of edge bulk micro defects |
JP6052189B2 (ja) * | 2014-01-16 | 2016-12-27 | 信越半導体株式会社 | シリコン単結晶ウェーハの熱処理方法 |
JP6447439B2 (ja) | 2015-09-28 | 2019-01-09 | 信越半導体株式会社 | 貼り合わせsoiウェーハの製造方法 |
DE102016209008B4 (de) * | 2016-05-24 | 2019-10-02 | Siltronic Ag | Verfahren zur Herstellung einer Halbleiterscheibe aus einkristallinem Silizium, Vorrichtung zur Herstellung einer Halbleiterscheibe aus einkristallinem Silizium und Halbleiterscheibe aus einkristallinem Silizium |
CN116314384A (zh) | 2016-06-08 | 2023-06-23 | 环球晶圆股份有限公司 | 具有经改进的机械强度的高电阻率单晶硅锭及晶片 |
JP6627800B2 (ja) * | 2017-02-21 | 2020-01-08 | 信越半導体株式会社 | シリコン単結晶ウエハの欠陥領域判定方法 |
KR102450776B1 (ko) | 2017-10-27 | 2022-10-05 | 삼성전자주식회사 | 레이저 가공 방법, 기판 다이싱 방법 및 이를 수행하기 위한 기판 가공 장치 |
JP6806098B2 (ja) | 2018-01-18 | 2021-01-06 | 株式会社Sumco | 半導体ウェーハの評価方法および半導体ウェーハの製造方法 |
JP6844561B2 (ja) * | 2018-03-09 | 2021-03-17 | 信越半導体株式会社 | 酸素濃度評価方法 |
CN110389108A (zh) * | 2019-08-16 | 2019-10-29 | 西安奕斯伟硅片技术有限公司 | 一种单晶硅缺陷区域的检测方法及装置 |
JP7247879B2 (ja) * | 2019-12-20 | 2023-03-29 | 株式会社Sumco | 単結晶シリコンウェーハの酸化膜耐圧の評価方法 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2688137B2 (ja) | 1991-12-04 | 1997-12-08 | 信越半導体株式会社 | シリコン単結晶の引上げ方法 |
JP4020987B2 (ja) * | 1996-01-19 | 2007-12-12 | 信越半導体株式会社 | ウエーハ周辺部に結晶欠陥がないシリコン単結晶およびその製造方法 |
JP3460551B2 (ja) | 1997-11-11 | 2003-10-27 | 信越半導体株式会社 | 結晶欠陥の少ないシリコン単結晶ウエーハ及びその製造方法 |
JP3955375B2 (ja) * | 1998-01-19 | 2007-08-08 | 信越半導体株式会社 | シリコン単結晶の製造方法およびシリコン単結晶ウエーハ |
US6077343A (en) * | 1998-06-04 | 2000-06-20 | Shin-Etsu Handotai Co., Ltd. | Silicon single crystal wafer having few defects wherein nitrogen is doped and a method for producing it |
JP3943717B2 (ja) * | 1998-06-11 | 2007-07-11 | 信越半導体株式会社 | シリコン単結晶ウエーハ及びその製造方法 |
JP3994602B2 (ja) | 1999-11-12 | 2007-10-24 | 信越半導体株式会社 | シリコン単結晶ウエーハおよびその製造方法並びにsoiウエーハ |
JP2001217251A (ja) * | 1999-11-26 | 2001-08-10 | Mitsubishi Materials Silicon Corp | シリコンウェーハの熱処理方法 |
JP2001278692A (ja) | 2000-03-29 | 2001-10-10 | Shin Etsu Handotai Co Ltd | シリコンウエーハおよびシリコン単結晶の製造方法 |
EP1229155A4 (en) * | 2000-04-14 | 2009-04-29 | Shinetsu Handotai Kk | SILICON WAFER, EPITAXIAL SILICON WAFER, ANNEALING WAFER, AND METHOD OF PRODUCING SAME |
KR100801672B1 (ko) * | 2000-06-30 | 2008-02-11 | 신에쯔 한도타이 가부시키가이샤 | 실리콘 단결정 웨이퍼 및 그 제조방법 |
JP2002029891A (ja) * | 2000-07-14 | 2002-01-29 | Wacker Nsce Corp | シリコン半導体基板とその製造方法 |
JP3994665B2 (ja) * | 2000-12-28 | 2007-10-24 | 信越半導体株式会社 | シリコン単結晶ウエーハおよびシリコン単結晶の製造方法 |
JP4092946B2 (ja) * | 2002-05-09 | 2008-05-28 | 信越半導体株式会社 | シリコン単結晶ウエーハ及びエピタキシャルウエーハ並びにシリコン単結晶の製造方法 |
JP2010202414A (ja) | 2009-02-27 | 2010-09-16 | Sumco Corp | シリコン単結晶の育成方法及びシリコンウェーハの製造方法 |
-
2011
- 2011-03-08 JP JP2011050394A patent/JP5993550B2/ja active Active
-
2012
- 2012-02-15 CN CN201610807979.2A patent/CN106192000A/zh active Pending
- 2012-02-15 KR KR1020137023674A patent/KR101715645B1/ko active IP Right Grant
- 2012-02-15 US US13/985,756 patent/US20130323153A1/en not_active Abandoned
- 2012-02-15 DE DE112012000777T patent/DE112012000777T5/de not_active Withdrawn
- 2012-02-15 WO PCT/JP2012/000977 patent/WO2012120789A1/ja active Application Filing
- 2012-02-15 CN CN2012800123180A patent/CN103429798A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
CN103429798A (zh) | 2013-12-04 |
JP2012188293A (ja) | 2012-10-04 |
WO2012120789A1 (ja) | 2012-09-13 |
US20130323153A1 (en) | 2013-12-05 |
CN106192000A (zh) | 2016-12-07 |
KR20140044792A (ko) | 2014-04-15 |
KR101715645B1 (ko) | 2017-03-13 |
DE112012000777T5 (de) | 2013-12-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5993550B2 (ja) | シリコン単結晶ウェーハの製造方法 | |
KR100765343B1 (ko) | 실리콘 단결정 웨이퍼 및 그 제조방법, 그리고 soi웨이퍼 | |
US6077343A (en) | Silicon single crystal wafer having few defects wherein nitrogen is doped and a method for producing it | |
JP5578172B2 (ja) | アニールウエーハの製造方法およびデバイスの製造方法 | |
JP3901092B2 (ja) | シリコン単結晶の製造方法 | |
US6348180B1 (en) | Silicon single crystal wafer having few crystal defects | |
JP5733245B2 (ja) | シリコン単結晶ウェーハの製造方法 | |
US20010000093A1 (en) | Silicon single crystal wafer and a method for producing it | |
JP4224966B2 (ja) | シリコン単結晶ウエーハの製造方法、エピタキシャルウエーハの製造方法、シリコン単結晶ウエーハの評価方法 | |
JP3692812B2 (ja) | 窒素ドープした低欠陥シリコン単結晶ウエーハおよびその製造方法 | |
JPH11147786A (ja) | 結晶欠陥の少ないシリコン単結晶ウエーハ及びその製造方法 | |
JP3255114B2 (ja) | 窒素ドープした低欠陥シリコン単結晶の製造方法 | |
JP6044277B2 (ja) | シリコン単結晶ウェーハの製造方法 | |
JP2008066357A (ja) | シリコン単結晶ウエーハおよびシリコン単結晶ウエーハの製造方法 | |
KR20140001815A (ko) | 실리콘 기판의 제조 방법 및 실리콘 기판 | |
JP2000154093A (ja) | 結晶欠陥の少ないシリコン単結晶ウエーハ及びその製造方法 | |
JP3634133B2 (ja) | 結晶欠陥の少ないシリコン単結晶の製造方法及びシリコン単結晶ウエーハ | |
JP4196602B2 (ja) | エピタキシャル成長用シリコンウエーハ及びエピタキシャルウエーハ並びにその製造方法 | |
WO2009122648A1 (ja) | シリコン単結晶ウエーハおよびシリコン単結晶の製造方法またはシリコン単結晶ウエーハの製造方法ならびに半導体デバイス | |
JP6052189B2 (ja) | シリコン単結晶ウェーハの熱処理方法 | |
JP4089137B2 (ja) | シリコン単結晶の製造方法およびエピタキシャルウェーハの製造方法 | |
JP6052188B2 (ja) | シリコン単結晶ウェーハの熱処理方法 | |
JPH11349394A (ja) | 窒素ドープした低欠陥シリコン単結晶ウエーハおよびその製造方法 | |
WO2003091484A1 (fr) | Procede de production d'un cristal unique de silicium et plaquette de cristal unique de silicium | |
JP2001118801A (ja) | エピタキシャルウェーハ用基板およびこれを用いた半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140701 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140807 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150224 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160620 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160822 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5993550 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |