JP4020987B2 - ウエーハ周辺部に結晶欠陥がないシリコン単結晶およびその製造方法 - Google Patents
ウエーハ周辺部に結晶欠陥がないシリコン単結晶およびその製造方法 Download PDFInfo
- Publication number
- JP4020987B2 JP4020987B2 JP02592896A JP2592896A JP4020987B2 JP 4020987 B2 JP4020987 B2 JP 4020987B2 JP 02592896 A JP02592896 A JP 02592896A JP 2592896 A JP2592896 A JP 2592896A JP 4020987 B2 JP4020987 B2 JP 4020987B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- single crystal
- silicon single
- defect
- pulling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/913—Active solid-state devices, e.g. transistors, solid-state diodes with means to absorb or localize unwanted impurities or defects from semiconductors, e.g. heavy metal gettering
Description
【０００１】
【発明の属する技術分野】
本発明は、ウエーハ周辺部で酸化膜耐圧を改善したチョクラルスキー法によるシリコン単結晶を、簡単にかつ生産性を極端に低下させることなく得る技術に関する。
【０００２】
【従来の技術】
近年は、半導体回路の高集積化に伴う素子の微細化により、ＭＯＳ−ＬＳＩのゲート電極部の絶縁酸化膜はより薄膜化されており、このような薄い絶縁酸化膜においてもデバイス素子動作時に絶縁耐圧が高いこと、リーク電流が小さいことすなわち、酸化膜の信頼性が高いことが要求されている。
【０００３】
この点、チョクラルスキー法（Ｃｚｏｃｈｒａｌｓｋｉ法、以下ＣＺ法という。）によるシリコン単結晶より製造されたシリコンウェーハの酸化膜耐圧は、浮遊帯溶融法（Ｆｌｏａｔｉｎｇ Ｚｏｎｅ法、ＦＺ法という。）によるシリコン単結晶より製造されたウェーハや、ＣＺ法によるウェーハ上にシリコン単結晶薄膜を成長させたエピタキシャルウェーハの酸化膜耐圧に比べて著しく低いことが知られている（「サブミクロンデバイスＩＩ、３ゲート酸化膜の信頼性」、小柳光正、丸善（株）、Ｐ７０）。
【０００４】
このＣＺ法において酸化膜耐圧を劣化させる主な原因は、シリコン単結晶育成時に導入される結晶欠陥によることが判明しており、結晶成長速度を極端に低下（例えば 0.4mm/min以下）させることで、ＣＺ法によるシリコン単結晶の酸化膜耐圧を著しく改善できることも知られている（例えば、特開平2-267195号公報参照）。
しかし、酸化膜耐圧を改善するために、単に結晶成長速度を従来の１mm/min以上から、 0.4mm/min以下に低下させたのでは、酸化膜耐圧は改善できるものの、単結晶の生産性が半分以下となり、著しいコストの上昇をもたらしてしまう。
【０００５】
この点、従来のＣＺ法によるシリコン単結晶の製造では、単結晶の生産性を極限まで追求するために、個々の引上装置に固有の限界引上速度もしくはその近傍の速度で単結晶を育成していた。このようにして育成された単結晶棒より作製されたウエーハは、その面内の欠陥分布は中心部から周辺部まで比較的均一な密度分布を有している。従って、１枚のウエーハから例えば１００個程度のデバイスチップを作製する場合の歩留は、ウエーハ中心部と周辺部とで変わりはなく、その不良率はウエーハ面内でほぼ均一であった。
【０００６】
ところが、ウエーハ全面にわたり酸化膜耐圧を改善するためには、前述のように極端な引上速度の低速化が必要であるが、１枚のウエーハにおける面積の割合は、相対的に周辺部の方が高いのであり、デバイス歩留に大きく影響を与えるのは、その周辺部での収率如何である。
従って、１枚のシリコン単結晶ウエーハから取れるデバイスチップ歩留を向上させるためには、まずウエーハ周辺部での酸化膜耐圧を改善する必要がある。
【０００７】
【発明が解決しようとする課題】
本発明は、このような問題点に鑑みなされたもので、特にウエーハ周辺部で酸化膜耐圧を改善したチョクラルスキー法によるシリコン単結晶を、簡単にかつ生産性を極端に低下させることなく提供し、１枚のシリコンウエーハから作製されるデバイスチップの歩留を向上させることを目的とする。
【０００８】
【課題を解決するための手段】
上記課題を解決するため、本発明に記載した発明は、６インチ以上の大口径シリコン単結晶ウエーハにおいて、ウエーハ外周から面積比５０％までの領域、特には外周から３０ｍｍまでが酸化膜耐圧不良のない無欠陥領域であることを特徴とする。
このように、デバイスチップ歩留に大きく影響する、ウエーハ外周から面積比５０％までの領域、特には外周から３０ｍｍまでを無欠陥領域とすることによって、この領域の酸化膜耐圧を改善し、１枚のシリコンウエーハから作製されるデバイスチップ歩留を向上させることができる。
【０００９】
また、本発明に記載した発明は、６インチ以上の大口径シリコン単結晶ウエーハにおいて、ウエーハ外周から面積比５０％までの領域、特には外周から３０ｍｍまでが無欠陥領域であり、かつ含有酸素濃度が１７ｐｐｍａ以下であることを特徴とする。
このように、デバイスチップ歩留に大きく影響する、ウエーハ外周から面積比５０％までの領域、特には外周から３０ｍｍまでを無欠陥領域とすることによって、この領域の酸化膜耐圧を改善するとともに、含有酸素濃度を１７ｐｐｍａ以下とすることによって、ＯＳＦ（酸化誘起積層欠陥）の発生を抑制し、１枚のシリコンウエーハから作製されるデバイスチップ歩留を一層向上させることができる。
【００１０】
さらに、本発明に記載した発明は、チョクラルスキー法によるシリコン単結晶の引き上げにおいて、引上装置固有の限界引上速度に対し、８０〜６０％の引上速度で単結晶を育成することを特徴とするシリコン単結晶の製造方法である。
このような方法によってはじめて、ウエーハ外周から面積比５０％までの領域、特には外周から３０ｍｍまでを無欠陥領域とすることができ、前記に記載した酸化膜耐圧を改善したシリコン単結晶ウエーハを作製することができる。
【００１１】
以下、本発明を更に詳細に説明するが、説明に先立ち各用語につき予め解説しておく。
１） ＦＰＤ（Ｆｌｏｗ Ｐａｔｔｅｒｎ Ｄｅｆｅｃｔ）とは、成長後のシリコン単結晶棒からウェーハを切り出し、表面の歪み層を沸酸と硝酸の混合液でエッチングして取り除いた後、K2Cr2O7 と弗酸と水の混合液で表面をエッチングすることによりピットおよびさざ波模様が生じる。このさざ波模様をＦＰＤと称し、ウェーハ面内のＦＰＤ密度が高いほど酸化膜耐圧の不良が増える（特開平４−１９２３４５号公報参照）。
２） ＬＳＴＤ（Ｌａｓｅｒ Ｓｃａｔｔｅｒｉｎｇ Ｔｏｍｏｇｒａｐｈｙ Ｄｅｆｅｃｔ）とは、成長後のシリコン単結晶棒からウエーハを切り出し、表面の歪み層を弗酸と硝酸の混合液でエッチングして取り除いた後、ウエーハを劈開する。この劈開面より赤外光を入射し、ウエーハ表面から出た光を検出することでウエーハ内に存在する欠陥による散乱光を検出することができる。ここで観察される散乱体については学会等ですでに報告があり、酸素析出物とみなされている（Ｊ．Ｊ．Ａ．Ｐ． Ｖｏｌ．３２，Ｐ３６７９，１９９３参照）。
【００１２】
これらＦＰＤ、ＬＳＴＤの欠陥密度は酸化膜耐圧の不良率と強い相関があることから、共に酸化膜耐圧劣化因子と考えられている。本発明者らは、これらの欠陥のウエーハ面内分布を調査したところ、限界引上速度近傍で引き上げる従来法におけるウエーハの面内分布は、外周から約５ｍｍ程度まではほぼ無欠陥となるが、それ以外ではほぼ均一に分布しており、従って酸化膜耐圧特性もウエーハ面内でほぼ均一な特性分布をしていることが確認された。
【００１３】
ところが、１枚のウエーハにおいて、その面積を占める割合は、周辺部の方が高いのであり、例えば、ウエーハ外周から３０ｍｍまでの面積は、図１（Ａ）、（Ｂ）に６インチと８インチの場合につき示したように、ウエーハ全体の面積に対して、６インチで６０％以上、８インチでも５０％以上を占める。従って、この領域がデバイスチップ歩留に影響する割合が非常に高いのであり、デバイスチップ歩留を向上させるためには、まずこの面積比５０％までの領域の酸化膜耐圧を改善する必要がある。本発明者らは、このような点を考慮して、いかにしてウエーハ外周から面積比５０％までの領域、特には外周から３０ｍｍまでの酸化膜耐圧を改善するか、すなわちウエーハ外周から面積比５０％までの領域、特には外周から３０ｍｍまでの前記ＦＰＤ、ＬＳＴＤ欠陥の改善を図るかを調査検討した結果、本発明を完成させたものである。
【００１４】
すなわち、本発明者らは同一の引上装置の同一の炉内構造で、単結晶を種々の引上速度（単結晶成長速度）で成長させた場合に、引上速度を引上装置固有の限界引上速度の８０％以下にまで低下させると、単結晶の外周から面積比５０％以上まで、特には外周から３０ｍｍ以上まで無欠陥領域が形成されることを確認したのである。
【００１５】
尚、ここでいう限界引上速度とは、単結晶の平均引上速度（単結晶の平均成長速度）であって、それ以上速度を上げると成長結晶棒が変形し円柱状の形状を維持できなくなる速度を意味している。この限界引上速度は引上装置およびその炉内構造に固有のもので、個々の引上装置によって、また同一の引上装置でもその炉内構造により変化するものである。
【００１６】
この限界引上速度に対し、８０％以下の引上速度で単結晶を育成すると、単結晶の外周から面積比５０％以上まで、特には外周から３０ｍｍ以上までＦＰＤ、ＬＳＴＤ欠陥がない無欠陥領域となる。そして、更に引上速度を下げればより無欠陥領域は広がるものの、その分単結晶の生産性が下落し著しくコスト高となるため、限界引上速度に対し８０〜６０％の引上速度とするのが望ましい。
【００１７】
これは６０％まで引上速度を下げれば、単結晶の外周から面積比５０％以上、特には外周から３０ｍｍ以上は無欠陥領域となり、前述のようにこの領域は１枚のウエーハの全面積の半分あるいはそれ以上を占めるため、デバイスチップの歩留改善には大きな効果があるし、その上、本発明者らの実験では限界引上速度の８０〜６０％の引上速度で単結晶を引き上げると、外周から面積比５０％までの領域、特には外周から３０ｍｍの領域が無欠陥領域となるだけでなく、その内側の領域でも欠陥密度が大幅に減少し、内側の領域でも酸化膜耐圧が大幅に改善され、ウエーハ全体で著しいデバイスチップ歩留の向上が図れるからである。
【００１８】
但し、限界引上速度に対し引上速度を８０％以下に下げ、かつ単結晶中の含有酸素濃度が１７ｐｐｍａ ＪＥＩＤＡ（Ｊａｐａｎ Ｅｌｅｃｔｒｏｎｉｃ Ｉｎｄｕｓｔｒｙ Ｄｅｖｅｌｏｐｍｅｎｔ ａｎｄ Ａｓｓｏｃｉａｔｉｏｎ）を越えると、例え単結晶の周辺部にＦＰＤ、ＬＳＴＤ欠陥が存在しなくても、酸化性雰囲気下、高温の熱処理後にリング状のＯＳＦが発生することがある。このようなＯＳＦはデバイス製造工程で種々の電気特性の劣化の原因となるため、本発明のウエーハ周辺部で結晶欠陥がないシリコン単結晶の製造にあっては、含有酸素濃度を１７ｐｐｍａ ＪＥＩＤＡ以下となるようにすることが好ましい。
【００１９】
尚、シリコン単結晶の含有酸素濃度を１７ｐｐｍａ以下とするには、ＣＺ法において一般に行われている方法で行えば良い。例えば、ルツボ回転を低速にしたり、炉内の温度分布を調整したり、あるいは融液に磁場を印加するいわゆるＭＣＺ法を用いる等の種々の方法で容易に達成することが可能である。
【００２０】
上記のウエーハ周辺部が無欠陥領域となる理論の詳細は必ずしも明らかではないが、ＦＰＤ、ＬＳＴＤ欠陥がシリコン単結晶のいわゆるＤ領域に存在する欠陥であり、これらはリング状のＯＳＦの内側にしか存在しないという従来からの知見から考察すると（「シリコン結晶成長とウエーハ加工」、阿部孝夫、ｐ２５１〜参照）、引上速度を低下させることでリング状のＯＳＦの潜在核がウエーハ周辺部に存在し、これがためにウエーハ外周から面積比５０％以上までの領域、特には外周から３０ｍｍ以上にはＦＰＤ、ＬＳＴＤ欠陥が観察されなくなるものと思われる。そして、ウエーハ中の含有酸素濃度が１７ｐｐｍａ ＪＥＩＤＡを越えるようになると、前記ＯＳＦの潜在核は酸化性雰囲気下の高温熱処理によって、リング状に顕在化するようになることがあるのである。
【００２１】
つまり、本発明によりリング状のＯＳＦの潜在核が単結晶の外周から面積比５０％までの領域、特には外周から３０ｍｍまでに形成されるため、いわゆるＤ欠陥であるＦＰＤ、ＬＳＴＤといった酸化膜耐圧を劣化させる結晶欠陥は、この領域には形成されなくなる。そして、このＯＳＦの潜在核はシリコン単結晶中の含有酸素濃度が１７ｐｐｍａ以下では顕在化することはなく、デバイス動作に対しては問題とはならず、結果としてウエーハ周辺部で結晶欠陥が存在しないシリコン単結晶ウエーハの作製が可能となるのである。
【００２２】
【発明の実施の形態】
以下、本発明の実施形態について、図面を参照しながら詳細に説明する。
まず、従来のＣＺ法による単結晶引上装置の構成の一例を図２（Ａ）により説明する。図に示すように、この単結晶引上装置１００は、チャンバ１０１と、チャンバ１０１中に設けられたルツボ１０２と、ルツボ１０２の周囲に配置されたヒータ１０５と、ルツボ１０２を回転させるルツボ保持軸１０７及び回転機構１０８と、シリコンの種子結晶Ｓを保持するシードチャック２２と、シードチャック２２を引き上げるケーブル１と、ケーブル１を回転又は巻き取る巻取機構１０９を備えて構成されている。ルツボ１０２の内側の融液Ｌを収容する側には石英ルツボ１０３が設けられ、石英ルツボ１０３の外側には黒鉛ルツボ１０４が設けられている。また、ヒータ１０５の外側周囲には断熱材１０６が配置されている。更に、炉内のガスの流れを整え、発生するＳｉＯ等の反応ガスを有効に排出するため成長単結晶Ｃを囲繞するように整流筒（図示せず）を設ける場合がある。また、最近ではチャンバ１０１の水平方向の外側に、図示しない磁石を設置し、シリコン融液Ｌに水平方向の磁場を印加することによって、融液Ｌの対流を抑制し、単結晶の安定成長をはかる、いわゆるＭＣＺ法が用いられることも多い。
【００２３】
次に、上記の単結晶引上装置１００による単結晶育成方法について説明する。
まず、ルツボ１０２内でシリコンの高純度多結晶原料を融点（約１４００°Ｃ）以上に加熱して融解する。次に、ケーブル１を巻き出すことにより融液Ｌの表面略中心部に種子結晶Ｓの先端を接触又は浸漬させる。その後、ルツボ保持軸１０７を適宜の方向に回転させるとともに、ケーブル１を回転させながら巻き取り種子結晶Ｓを引き上げることにより、単結晶育成が開始される。以後、引上速度と温度を適切に調節することにより略円柱形状の単結晶棒Ｃを得ることができる。
【００２４】
この場合、本発明のように限界引上速度に対し８０〜６０％に引上速度を下げるには、ヒータ１０５に供給する電力を増大させ、融液Ｌおよび成長結晶Ｃの温度を高めにすればよい。融液および結晶の温度を高めに設定すれば、単結晶Ｃは設定直径を保つことができなくなるため、従前より引上速度を低下させることで、単位時間当たりの結晶化潜熱量をさげ、設定直径を保つことができることとなる。こうして引上速度と温度を適当に調整することによって、本発明のように限界引上速度に対し８０〜６０％の範囲に平均引上速度を調整することができる。
【００２５】
限界引上速度は、例えば図２（Ａ）のごとき引上装置および炉内構造で、１８インチ石英ルツボから直径６インチのシリコン単結晶を育成する場合は、その他炉内部材等の他の種々のファクターにもよるが、約１．０〜１．６ｍｍ／ｍｉｎの範囲である。この場合、図２（Ａ）の断熱材１０６を図２（Ｂ）のように上部に延長し、成長単結晶Ｃが冷却されにくくすると、その限界引上速度は、約０．６〜１．２ｍｍ／ｍｉｎに下落する。
【００２６】
【実施例】
以下、本発明の実施例を示す。
（実施例）
図２（Ａ）に示した引上装置および炉内構造で、１８インチ石英ルツボに原料多結晶シリコンを５０Ｋｇチャージし、直径６インチ、方位＜１００＞のシリコン単結晶棒を種々の平均引上速度で育成した。
まず、引上速度をできるだけ高めに設定し、結晶が変形し始める速度を確認することによって、この炉内構造をもつこの引上装置に固有の限界引上速度を調べたところ、平均１．２ｍｍ／ｍｉｎであった（単結晶棒の直胴長さ約８０ｃｍ）。
次に、この限界引上速度に対し平均引上速度を、１００％，９０％，８０％，７０％としたシリコン単結晶棒をそれぞれ育成した。
これらの単結晶棒から、ウエーハを切り出し、鏡面加工を施すことによって、シリコン単結晶の鏡面ウエーハを作製した。
【００２７】
こうして出来たシリコン単結晶の鏡面ウエーハにつき、前記ＦＰＤ、ＬＳＴＤ欠陥の測定を行った。その測定結果を図３（ＦＰＤ）、図４（ＬＳＴＤ）にグラフで示した。
図３および図４から明らかなように、引上速度を限界引上速度に対し低下させていくと、徐々にウエーハ周辺部に無欠陥領域が広がり、特に８０％以下とすると、外周から３０ｍｍまでは完全に無欠陥となることがわかる。
更には、引上速度を低下させると、周辺部の無欠陥領域が拡大すると共に、ウエーハ中心部の欠陥も減少することがわかる。特に、引上速度を限界引上速度に対し８０％以下とすると、従来の結晶たる限界引上速度もしくはその近傍で引き上げたものの欠陥密度の約半分程度以下となり、著しい改善が見られる。
よって、このようなシリコン単結晶ウエーハを用いてデバイスを作製すれば、周辺部ではほぼ１００％、中央部においても従来に比し格段の歩留の向上を図ることが出来る。
【００２８】
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
例えば、上記実施形態においては、直径６インチもしくは８インチのシリコン単結晶を得る場合につき例を挙げて説明したが、本発明はこれには限定されず、同様の作用効果は、直径１０〜１６インチあるいはそれ以上のシリコン単結晶にもあてはまる。
【００２９】
【発明の効果】
以上説明したように、本発明により、ウエーハ外周から面積比５０％までの領域、特には外周から３０ｍｍまでの領域における、ＦＰＤ、ＬＳＴＤといった酸化膜耐圧を劣化させる結晶欠陥をなくすことが出来る。そして、例えばウエーハ外周から３０ｍｍまでの領域の面積比は、ウエーハ全体の面積に対して６インチで６０％以上、８インチで５０％以上となることから、１枚のウエーハから得られるデバイスチップ歩留を向上させることが出来る。
【００３０】
また、本発明にあっては、ウエーハ周辺部に限らず、その内側の領域においても、従来の結晶に比し欠陥密度の低減を図ることが出来るので、周辺部を無欠陥領域と出来ることと相まって、１枚のシリコンウエーハから得られるデバイスチップ歩留を飛躍的に向上することが可能である。
【００３１】
さらに、本発明たる上記のウエーハを製造するには、引上装置に固有の限界引上速度に対し、８０〜６０％の引上速度として単結晶を引き上げれば良く、簡単に、かつ生産性を極端に低下させることもなく、酸化膜耐圧を改善したウエーハを得ることができる。
【図面の簡単な説明】
【図１】１枚のウエーハにおける、周辺からの距離と、その占める割合との関係を示した図である。（Ａ）６インチの場合 （Ｂ）８インチの場合
【図２】ＣＺ法による単結晶引上装置の断面概略図である。（Ａ）従来の炉内構造の一例である。（Ｂ）成長結晶が冷却されにくい従来例である。
【図３】種々の引上速度における、ウエーハ面内のＦＰＤ欠陥の密度分布を測定した結果を示した図である。
【図４】種々の引上速度における、ウエーハ面内のＬＳＴＤ欠陥の密度分布を測定した結果を示した図である。
【符号の説明】
１ ケーブル ２２ シードチャック
１００ 単結晶引上装置 １０１ チャンバ
１０２ ルツボ １０３ 石英ルツボ
１０４ 黒鉛ルツボ １０５ ヒータ
１０６ 断熱材 １０７ ルツボ保持軸
１０８ 回転機構 １０９ 巻取機構
Ｃ 成長単結晶
Ｌ シリコン融液
Ｓ 種子結晶
【発明の属する技術分野】
本発明は、ウエーハ周辺部で酸化膜耐圧を改善したチョクラルスキー法によるシリコン単結晶を、簡単にかつ生産性を極端に低下させることなく得る技術に関する。
【０００２】
【従来の技術】
近年は、半導体回路の高集積化に伴う素子の微細化により、ＭＯＳ−ＬＳＩのゲート電極部の絶縁酸化膜はより薄膜化されており、このような薄い絶縁酸化膜においてもデバイス素子動作時に絶縁耐圧が高いこと、リーク電流が小さいことすなわち、酸化膜の信頼性が高いことが要求されている。
【０００３】
この点、チョクラルスキー法（Ｃｚｏｃｈｒａｌｓｋｉ法、以下ＣＺ法という。）によるシリコン単結晶より製造されたシリコンウェーハの酸化膜耐圧は、浮遊帯溶融法（Ｆｌｏａｔｉｎｇ Ｚｏｎｅ法、ＦＺ法という。）によるシリコン単結晶より製造されたウェーハや、ＣＺ法によるウェーハ上にシリコン単結晶薄膜を成長させたエピタキシャルウェーハの酸化膜耐圧に比べて著しく低いことが知られている（「サブミクロンデバイスＩＩ、３ゲート酸化膜の信頼性」、小柳光正、丸善（株）、Ｐ７０）。
【０００４】
このＣＺ法において酸化膜耐圧を劣化させる主な原因は、シリコン単結晶育成時に導入される結晶欠陥によることが判明しており、結晶成長速度を極端に低下（例えば 0.4mm/min以下）させることで、ＣＺ法によるシリコン単結晶の酸化膜耐圧を著しく改善できることも知られている（例えば、特開平2-267195号公報参照）。
しかし、酸化膜耐圧を改善するために、単に結晶成長速度を従来の１mm/min以上から、 0.4mm/min以下に低下させたのでは、酸化膜耐圧は改善できるものの、単結晶の生産性が半分以下となり、著しいコストの上昇をもたらしてしまう。
【０００５】
この点、従来のＣＺ法によるシリコン単結晶の製造では、単結晶の生産性を極限まで追求するために、個々の引上装置に固有の限界引上速度もしくはその近傍の速度で単結晶を育成していた。このようにして育成された単結晶棒より作製されたウエーハは、その面内の欠陥分布は中心部から周辺部まで比較的均一な密度分布を有している。従って、１枚のウエーハから例えば１００個程度のデバイスチップを作製する場合の歩留は、ウエーハ中心部と周辺部とで変わりはなく、その不良率はウエーハ面内でほぼ均一であった。
【０００６】
ところが、ウエーハ全面にわたり酸化膜耐圧を改善するためには、前述のように極端な引上速度の低速化が必要であるが、１枚のウエーハにおける面積の割合は、相対的に周辺部の方が高いのであり、デバイス歩留に大きく影響を与えるのは、その周辺部での収率如何である。
従って、１枚のシリコン単結晶ウエーハから取れるデバイスチップ歩留を向上させるためには、まずウエーハ周辺部での酸化膜耐圧を改善する必要がある。
【０００７】
【発明が解決しようとする課題】
本発明は、このような問題点に鑑みなされたもので、特にウエーハ周辺部で酸化膜耐圧を改善したチョクラルスキー法によるシリコン単結晶を、簡単にかつ生産性を極端に低下させることなく提供し、１枚のシリコンウエーハから作製されるデバイスチップの歩留を向上させることを目的とする。
【０００８】
【課題を解決するための手段】
上記課題を解決するため、本発明に記載した発明は、６インチ以上の大口径シリコン単結晶ウエーハにおいて、ウエーハ外周から面積比５０％までの領域、特には外周から３０ｍｍまでが酸化膜耐圧不良のない無欠陥領域であることを特徴とする。
このように、デバイスチップ歩留に大きく影響する、ウエーハ外周から面積比５０％までの領域、特には外周から３０ｍｍまでを無欠陥領域とすることによって、この領域の酸化膜耐圧を改善し、１枚のシリコンウエーハから作製されるデバイスチップ歩留を向上させることができる。
【０００９】
また、本発明に記載した発明は、６インチ以上の大口径シリコン単結晶ウエーハにおいて、ウエーハ外周から面積比５０％までの領域、特には外周から３０ｍｍまでが無欠陥領域であり、かつ含有酸素濃度が１７ｐｐｍａ以下であることを特徴とする。
このように、デバイスチップ歩留に大きく影響する、ウエーハ外周から面積比５０％までの領域、特には外周から３０ｍｍまでを無欠陥領域とすることによって、この領域の酸化膜耐圧を改善するとともに、含有酸素濃度を１７ｐｐｍａ以下とすることによって、ＯＳＦ（酸化誘起積層欠陥）の発生を抑制し、１枚のシリコンウエーハから作製されるデバイスチップ歩留を一層向上させることができる。
【００１０】
さらに、本発明に記載した発明は、チョクラルスキー法によるシリコン単結晶の引き上げにおいて、引上装置固有の限界引上速度に対し、８０〜６０％の引上速度で単結晶を育成することを特徴とするシリコン単結晶の製造方法である。
このような方法によってはじめて、ウエーハ外周から面積比５０％までの領域、特には外周から３０ｍｍまでを無欠陥領域とすることができ、前記に記載した酸化膜耐圧を改善したシリコン単結晶ウエーハを作製することができる。
【００１１】
以下、本発明を更に詳細に説明するが、説明に先立ち各用語につき予め解説しておく。
１） ＦＰＤ（Ｆｌｏｗ Ｐａｔｔｅｒｎ Ｄｅｆｅｃｔ）とは、成長後のシリコン単結晶棒からウェーハを切り出し、表面の歪み層を沸酸と硝酸の混合液でエッチングして取り除いた後、K2Cr2O7 と弗酸と水の混合液で表面をエッチングすることによりピットおよびさざ波模様が生じる。このさざ波模様をＦＰＤと称し、ウェーハ面内のＦＰＤ密度が高いほど酸化膜耐圧の不良が増える（特開平４−１９２３４５号公報参照）。
２） ＬＳＴＤ（Ｌａｓｅｒ Ｓｃａｔｔｅｒｉｎｇ Ｔｏｍｏｇｒａｐｈｙ Ｄｅｆｅｃｔ）とは、成長後のシリコン単結晶棒からウエーハを切り出し、表面の歪み層を弗酸と硝酸の混合液でエッチングして取り除いた後、ウエーハを劈開する。この劈開面より赤外光を入射し、ウエーハ表面から出た光を検出することでウエーハ内に存在する欠陥による散乱光を検出することができる。ここで観察される散乱体については学会等ですでに報告があり、酸素析出物とみなされている（Ｊ．Ｊ．Ａ．Ｐ． Ｖｏｌ．３２，Ｐ３６７９，１９９３参照）。
【００１２】
これらＦＰＤ、ＬＳＴＤの欠陥密度は酸化膜耐圧の不良率と強い相関があることから、共に酸化膜耐圧劣化因子と考えられている。本発明者らは、これらの欠陥のウエーハ面内分布を調査したところ、限界引上速度近傍で引き上げる従来法におけるウエーハの面内分布は、外周から約５ｍｍ程度まではほぼ無欠陥となるが、それ以外ではほぼ均一に分布しており、従って酸化膜耐圧特性もウエーハ面内でほぼ均一な特性分布をしていることが確認された。
【００１３】
ところが、１枚のウエーハにおいて、その面積を占める割合は、周辺部の方が高いのであり、例えば、ウエーハ外周から３０ｍｍまでの面積は、図１（Ａ）、（Ｂ）に６インチと８インチの場合につき示したように、ウエーハ全体の面積に対して、６インチで６０％以上、８インチでも５０％以上を占める。従って、この領域がデバイスチップ歩留に影響する割合が非常に高いのであり、デバイスチップ歩留を向上させるためには、まずこの面積比５０％までの領域の酸化膜耐圧を改善する必要がある。本発明者らは、このような点を考慮して、いかにしてウエーハ外周から面積比５０％までの領域、特には外周から３０ｍｍまでの酸化膜耐圧を改善するか、すなわちウエーハ外周から面積比５０％までの領域、特には外周から３０ｍｍまでの前記ＦＰＤ、ＬＳＴＤ欠陥の改善を図るかを調査検討した結果、本発明を完成させたものである。
【００１４】
すなわち、本発明者らは同一の引上装置の同一の炉内構造で、単結晶を種々の引上速度（単結晶成長速度）で成長させた場合に、引上速度を引上装置固有の限界引上速度の８０％以下にまで低下させると、単結晶の外周から面積比５０％以上まで、特には外周から３０ｍｍ以上まで無欠陥領域が形成されることを確認したのである。
【００１５】
尚、ここでいう限界引上速度とは、単結晶の平均引上速度（単結晶の平均成長速度）であって、それ以上速度を上げると成長結晶棒が変形し円柱状の形状を維持できなくなる速度を意味している。この限界引上速度は引上装置およびその炉内構造に固有のもので、個々の引上装置によって、また同一の引上装置でもその炉内構造により変化するものである。
【００１６】
この限界引上速度に対し、８０％以下の引上速度で単結晶を育成すると、単結晶の外周から面積比５０％以上まで、特には外周から３０ｍｍ以上までＦＰＤ、ＬＳＴＤ欠陥がない無欠陥領域となる。そして、更に引上速度を下げればより無欠陥領域は広がるものの、その分単結晶の生産性が下落し著しくコスト高となるため、限界引上速度に対し８０〜６０％の引上速度とするのが望ましい。
【００１７】
これは６０％まで引上速度を下げれば、単結晶の外周から面積比５０％以上、特には外周から３０ｍｍ以上は無欠陥領域となり、前述のようにこの領域は１枚のウエーハの全面積の半分あるいはそれ以上を占めるため、デバイスチップの歩留改善には大きな効果があるし、その上、本発明者らの実験では限界引上速度の８０〜６０％の引上速度で単結晶を引き上げると、外周から面積比５０％までの領域、特には外周から３０ｍｍの領域が無欠陥領域となるだけでなく、その内側の領域でも欠陥密度が大幅に減少し、内側の領域でも酸化膜耐圧が大幅に改善され、ウエーハ全体で著しいデバイスチップ歩留の向上が図れるからである。
【００１８】
但し、限界引上速度に対し引上速度を８０％以下に下げ、かつ単結晶中の含有酸素濃度が１７ｐｐｍａ ＪＥＩＤＡ（Ｊａｐａｎ Ｅｌｅｃｔｒｏｎｉｃ Ｉｎｄｕｓｔｒｙ Ｄｅｖｅｌｏｐｍｅｎｔ ａｎｄ Ａｓｓｏｃｉａｔｉｏｎ）を越えると、例え単結晶の周辺部にＦＰＤ、ＬＳＴＤ欠陥が存在しなくても、酸化性雰囲気下、高温の熱処理後にリング状のＯＳＦが発生することがある。このようなＯＳＦはデバイス製造工程で種々の電気特性の劣化の原因となるため、本発明のウエーハ周辺部で結晶欠陥がないシリコン単結晶の製造にあっては、含有酸素濃度を１７ｐｐｍａ ＪＥＩＤＡ以下となるようにすることが好ましい。
【００１９】
尚、シリコン単結晶の含有酸素濃度を１７ｐｐｍａ以下とするには、ＣＺ法において一般に行われている方法で行えば良い。例えば、ルツボ回転を低速にしたり、炉内の温度分布を調整したり、あるいは融液に磁場を印加するいわゆるＭＣＺ法を用いる等の種々の方法で容易に達成することが可能である。
【００２０】
上記のウエーハ周辺部が無欠陥領域となる理論の詳細は必ずしも明らかではないが、ＦＰＤ、ＬＳＴＤ欠陥がシリコン単結晶のいわゆるＤ領域に存在する欠陥であり、これらはリング状のＯＳＦの内側にしか存在しないという従来からの知見から考察すると（「シリコン結晶成長とウエーハ加工」、阿部孝夫、ｐ２５１〜参照）、引上速度を低下させることでリング状のＯＳＦの潜在核がウエーハ周辺部に存在し、これがためにウエーハ外周から面積比５０％以上までの領域、特には外周から３０ｍｍ以上にはＦＰＤ、ＬＳＴＤ欠陥が観察されなくなるものと思われる。そして、ウエーハ中の含有酸素濃度が１７ｐｐｍａ ＪＥＩＤＡを越えるようになると、前記ＯＳＦの潜在核は酸化性雰囲気下の高温熱処理によって、リング状に顕在化するようになることがあるのである。
【００２１】
つまり、本発明によりリング状のＯＳＦの潜在核が単結晶の外周から面積比５０％までの領域、特には外周から３０ｍｍまでに形成されるため、いわゆるＤ欠陥であるＦＰＤ、ＬＳＴＤといった酸化膜耐圧を劣化させる結晶欠陥は、この領域には形成されなくなる。そして、このＯＳＦの潜在核はシリコン単結晶中の含有酸素濃度が１７ｐｐｍａ以下では顕在化することはなく、デバイス動作に対しては問題とはならず、結果としてウエーハ周辺部で結晶欠陥が存在しないシリコン単結晶ウエーハの作製が可能となるのである。
【００２２】
【発明の実施の形態】
以下、本発明の実施形態について、図面を参照しながら詳細に説明する。
まず、従来のＣＺ法による単結晶引上装置の構成の一例を図２（Ａ）により説明する。図に示すように、この単結晶引上装置１００は、チャンバ１０１と、チャンバ１０１中に設けられたルツボ１０２と、ルツボ１０２の周囲に配置されたヒータ１０５と、ルツボ１０２を回転させるルツボ保持軸１０７及び回転機構１０８と、シリコンの種子結晶Ｓを保持するシードチャック２２と、シードチャック２２を引き上げるケーブル１と、ケーブル１を回転又は巻き取る巻取機構１０９を備えて構成されている。ルツボ１０２の内側の融液Ｌを収容する側には石英ルツボ１０３が設けられ、石英ルツボ１０３の外側には黒鉛ルツボ１０４が設けられている。また、ヒータ１０５の外側周囲には断熱材１０６が配置されている。更に、炉内のガスの流れを整え、発生するＳｉＯ等の反応ガスを有効に排出するため成長単結晶Ｃを囲繞するように整流筒（図示せず）を設ける場合がある。また、最近ではチャンバ１０１の水平方向の外側に、図示しない磁石を設置し、シリコン融液Ｌに水平方向の磁場を印加することによって、融液Ｌの対流を抑制し、単結晶の安定成長をはかる、いわゆるＭＣＺ法が用いられることも多い。
【００２３】
次に、上記の単結晶引上装置１００による単結晶育成方法について説明する。
まず、ルツボ１０２内でシリコンの高純度多結晶原料を融点（約１４００°Ｃ）以上に加熱して融解する。次に、ケーブル１を巻き出すことにより融液Ｌの表面略中心部に種子結晶Ｓの先端を接触又は浸漬させる。その後、ルツボ保持軸１０７を適宜の方向に回転させるとともに、ケーブル１を回転させながら巻き取り種子結晶Ｓを引き上げることにより、単結晶育成が開始される。以後、引上速度と温度を適切に調節することにより略円柱形状の単結晶棒Ｃを得ることができる。
【００２４】
この場合、本発明のように限界引上速度に対し８０〜６０％に引上速度を下げるには、ヒータ１０５に供給する電力を増大させ、融液Ｌおよび成長結晶Ｃの温度を高めにすればよい。融液および結晶の温度を高めに設定すれば、単結晶Ｃは設定直径を保つことができなくなるため、従前より引上速度を低下させることで、単位時間当たりの結晶化潜熱量をさげ、設定直径を保つことができることとなる。こうして引上速度と温度を適当に調整することによって、本発明のように限界引上速度に対し８０〜６０％の範囲に平均引上速度を調整することができる。
【００２５】
限界引上速度は、例えば図２（Ａ）のごとき引上装置および炉内構造で、１８インチ石英ルツボから直径６インチのシリコン単結晶を育成する場合は、その他炉内部材等の他の種々のファクターにもよるが、約１．０〜１．６ｍｍ／ｍｉｎの範囲である。この場合、図２（Ａ）の断熱材１０６を図２（Ｂ）のように上部に延長し、成長単結晶Ｃが冷却されにくくすると、その限界引上速度は、約０．６〜１．２ｍｍ／ｍｉｎに下落する。
【００２６】
【実施例】
以下、本発明の実施例を示す。
（実施例）
図２（Ａ）に示した引上装置および炉内構造で、１８インチ石英ルツボに原料多結晶シリコンを５０Ｋｇチャージし、直径６インチ、方位＜１００＞のシリコン単結晶棒を種々の平均引上速度で育成した。
まず、引上速度をできるだけ高めに設定し、結晶が変形し始める速度を確認することによって、この炉内構造をもつこの引上装置に固有の限界引上速度を調べたところ、平均１．２ｍｍ／ｍｉｎであった（単結晶棒の直胴長さ約８０ｃｍ）。
次に、この限界引上速度に対し平均引上速度を、１００％，９０％，８０％，７０％としたシリコン単結晶棒をそれぞれ育成した。
これらの単結晶棒から、ウエーハを切り出し、鏡面加工を施すことによって、シリコン単結晶の鏡面ウエーハを作製した。
【００２７】
こうして出来たシリコン単結晶の鏡面ウエーハにつき、前記ＦＰＤ、ＬＳＴＤ欠陥の測定を行った。その測定結果を図３（ＦＰＤ）、図４（ＬＳＴＤ）にグラフで示した。
図３および図４から明らかなように、引上速度を限界引上速度に対し低下させていくと、徐々にウエーハ周辺部に無欠陥領域が広がり、特に８０％以下とすると、外周から３０ｍｍまでは完全に無欠陥となることがわかる。
更には、引上速度を低下させると、周辺部の無欠陥領域が拡大すると共に、ウエーハ中心部の欠陥も減少することがわかる。特に、引上速度を限界引上速度に対し８０％以下とすると、従来の結晶たる限界引上速度もしくはその近傍で引き上げたものの欠陥密度の約半分程度以下となり、著しい改善が見られる。
よって、このようなシリコン単結晶ウエーハを用いてデバイスを作製すれば、周辺部ではほぼ１００％、中央部においても従来に比し格段の歩留の向上を図ることが出来る。
【００２８】
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
例えば、上記実施形態においては、直径６インチもしくは８インチのシリコン単結晶を得る場合につき例を挙げて説明したが、本発明はこれには限定されず、同様の作用効果は、直径１０〜１６インチあるいはそれ以上のシリコン単結晶にもあてはまる。
【００２９】
【発明の効果】
以上説明したように、本発明により、ウエーハ外周から面積比５０％までの領域、特には外周から３０ｍｍまでの領域における、ＦＰＤ、ＬＳＴＤといった酸化膜耐圧を劣化させる結晶欠陥をなくすことが出来る。そして、例えばウエーハ外周から３０ｍｍまでの領域の面積比は、ウエーハ全体の面積に対して６インチで６０％以上、８インチで５０％以上となることから、１枚のウエーハから得られるデバイスチップ歩留を向上させることが出来る。
【００３０】
また、本発明にあっては、ウエーハ周辺部に限らず、その内側の領域においても、従来の結晶に比し欠陥密度の低減を図ることが出来るので、周辺部を無欠陥領域と出来ることと相まって、１枚のシリコンウエーハから得られるデバイスチップ歩留を飛躍的に向上することが可能である。
【００３１】
さらに、本発明たる上記のウエーハを製造するには、引上装置に固有の限界引上速度に対し、８０〜６０％の引上速度として単結晶を引き上げれば良く、簡単に、かつ生産性を極端に低下させることもなく、酸化膜耐圧を改善したウエーハを得ることができる。
【図面の簡単な説明】
【図１】１枚のウエーハにおける、周辺からの距離と、その占める割合との関係を示した図である。（Ａ）６インチの場合 （Ｂ）８インチの場合
【図２】ＣＺ法による単結晶引上装置の断面概略図である。（Ａ）従来の炉内構造の一例である。（Ｂ）成長結晶が冷却されにくい従来例である。
【図３】種々の引上速度における、ウエーハ面内のＦＰＤ欠陥の密度分布を測定した結果を示した図である。
【図４】種々の引上速度における、ウエーハ面内のＬＳＴＤ欠陥の密度分布を測定した結果を示した図である。
【符号の説明】
１ ケーブル ２２ シードチャック
１００ 単結晶引上装置 １０１ チャンバ
１０２ ルツボ １０３ 石英ルツボ
１０４ 黒鉛ルツボ １０５ ヒータ
１０６ 断熱材 １０７ ルツボ保持軸
１０８ 回転機構 １０９ 巻取機構
Ｃ 成長単結晶
Ｌ シリコン融液
Ｓ 種子結晶
Claims (2)
- ６インチ以上の大口径シリコン単結晶ウエーハにおいて、ウエーハ外周から面積比５０％までの領域が無欠陥領域であり、該無欠陥領域にＯＳＦの潜在核が形成されており、かつ含有酸素濃度が１７ｐｐｍａ以下であり、さらに前記シリコン単結晶ウエーハの中央部に、ＦＰＤ欠陥及びＬＳＴＤ欠陥が存在していることを特徴とするシリコン単結晶ウエーハ。
- ６インチ以上の大口径シリコン単結晶ウエーハにおいて、ウエーハ外周から３０ｍｍまでが無欠陥領域であり、該無欠陥領域にＯＳＦの潜在核が形成されており、かつ含有酸素濃度が１７ｐｐｍａ以下であり、さらに前記シリコン単結晶ウエーハの中央部に、ＦＰＤ欠陥及びＬＳＴＤ欠陥が存在していることを特徴とするシリコン単結晶ウエーハ。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02592896A JP4020987B2 (ja) | 1996-01-19 | 1996-01-19 | ウエーハ周辺部に結晶欠陥がないシリコン単結晶およびその製造方法 |
| PCT/JP1997/000090 WO1997026393A1 (fr) | 1996-01-19 | 1997-01-17 | Monocristal de silicium, sans defaut du cristal dans la partie peripherique de la tranche, et procede pour produire ce monocristal |
| DE69703028T DE69703028T2 (de) | 1996-01-19 | 1997-01-17 | Siliziumeinkristall ohne Kristalldefekte im peripheren Waferteil |
| US09/101,941 US6120749A (en) | 1996-01-19 | 1997-01-17 | Silicon single crystal with no crystal defect in peripheral part of wafer and process for producing the same |
| KR10-1998-0705492A KR100453850B1 (ko) | 1996-01-19 | 1997-01-17 | 웨이퍼주변부에결정결함이없는실리콘단결정 |
| EP97900447A EP0875607B1 (en) | 1996-01-19 | 1997-01-17 | Silicon single crystal with no crystal defects in peripheral part of wafer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02592896A JP4020987B2 (ja) | 1996-01-19 | 1996-01-19 | ウエーハ周辺部に結晶欠陥がないシリコン単結晶およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09202690A JPH09202690A (ja) | 1997-08-05 |
| JP4020987B2 true JP4020987B2 (ja) | 2007-12-12 |
Family
ID=12179446
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02592896A Expired - Fee Related JP4020987B2 (ja) | 1996-01-19 | 1996-01-19 | ウエーハ周辺部に結晶欠陥がないシリコン単結晶およびその製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6120749A (ja) |
| EP (1) | EP0875607B1 (ja) |
| JP (1) | JP4020987B2 (ja) |
| KR (1) | KR100453850B1 (ja) |
| DE (1) | DE69703028T2 (ja) |
| WO (1) | WO1997026393A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101222217B1 (ko) | 2010-06-24 | 2013-01-15 | 주식회사 엘지실트론 | 단결정 잉곳 및 그 제조방법과 이를 통해 제조된 웨이퍼 |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101070621B (zh) | 1997-04-09 | 2012-09-05 | Memc电子材料有限公司 | 低缺陷密度、理想氧沉淀的硅 |
| US6379642B1 (en) | 1997-04-09 | 2002-04-30 | Memc Electronic Materials, Inc. | Vacancy dominated, defect-free silicon |
| MY137778A (en) | 1997-04-09 | 2009-03-31 | Memc Electronic Materials | Low defect density, ideal oxygen precipitating silicon |
| EP1035234A4 (en) * | 1997-08-26 | 2003-05-28 | Sumitomo Mitsubishi Silicon | HIGH QUALITY SINGLE SILICON CRYSTAL AND MANUFACTURING METHOD |
| JP3596257B2 (ja) * | 1997-11-19 | 2004-12-02 | 三菱住友シリコン株式会社 | シリコン単結晶ウェーハの製造方法 |
| JP2003517412A (ja) | 1998-06-26 | 2003-05-27 | エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド | 任意に大きい直径を有する無欠陥シリコン結晶の成長方法 |
| JP2002524845A (ja) | 1998-09-02 | 2002-08-06 | エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド | 欠陥密度が低い単結晶シリコンから得られるシリコン・オン・インシュレーター構造体 |
| EP1713121A3 (en) * | 1998-09-02 | 2007-08-15 | MEMC Electronic Materials, Inc. | Silicon on insulator structure from low defect density single crystal silicon |
| EP1133590B1 (en) | 1998-10-14 | 2003-12-17 | MEMC Electronic Materials, Inc. | Epitaxial silicon wafers substantially free of grown-in defects |
| EP1125008B1 (en) | 1998-10-14 | 2003-06-18 | MEMC Electronic Materials, Inc. | Thermally annealed, low defect density single crystal silicon |
| US6312516B2 (en) | 1998-10-14 | 2001-11-06 | Memc Electronic Materials, Inc. | Process for preparing defect free silicon crystals which allows for variability in process conditions |
| US6261874B1 (en) * | 2000-06-14 | 2001-07-17 | International Rectifier Corp. | Fast recovery diode and method for its manufacture |
| US6858307B2 (en) | 2000-11-03 | 2005-02-22 | Memc Electronic Materials, Inc. | Method for the production of low defect density silicon |
| US7105050B2 (en) | 2000-11-03 | 2006-09-12 | Memc Electronic Materials, Inc. | Method for the production of low defect density silicon |
| EP2295619B1 (en) | 2001-01-26 | 2014-04-23 | MEMC Electronic Materials, Inc. | Process for producing Low Defect Density Silicon Having a Vacancy-Dominated Core Substantially Free of Oxidation Induced Stacking Faults |
| US6669775B2 (en) | 2001-12-06 | 2003-12-30 | Seh America, Inc. | High resistivity silicon wafer produced by a controlled pull rate czochralski method |
| JP4716372B2 (ja) * | 2005-09-27 | 2011-07-06 | コバレントマテリアル株式会社 | シリコンウエハの製造方法 |
| EP2027312B1 (en) | 2006-05-19 | 2015-02-18 | MEMC Electronic Materials, Inc. | Controlling agglomerated point defect and oxygen cluster formation induced by the lateral surface of a silicon single crystal during cz growth |
| DE102006034786B4 (de) | 2006-07-27 | 2011-01-20 | Siltronic Ag | Monokristalline Halbleiterscheibe mit defektreduzierten Bereichen und Verfahren zur Ausheilung GOI-relevanter Defekte in einer monokristallinen Halbleiterscheibe |
| JP5993550B2 (ja) * | 2011-03-08 | 2016-09-14 | 信越半導体株式会社 | シリコン単結晶ウェーハの製造方法 |
| CN104975341A (zh) * | 2015-06-24 | 2015-10-14 | 吴倩颖 | 一种单晶拉制增加投料的方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0633235B2 (ja) * | 1989-04-05 | 1994-05-02 | 新日本製鐵株式会社 | 酸化膜耐圧特性の優れたシリコン単結晶及びその製造方法 |
| JP2613498B2 (ja) * | 1991-03-15 | 1997-05-28 | 信越半導体株式会社 | Ｓｉ単結晶ウエーハの熱処理方法 |
| JP3016897B2 (ja) * | 1991-03-20 | 2000-03-06 | 信越半導体株式会社 | シリコン単結晶の製造方法及び装置 |
| JP2758093B2 (ja) * | 1991-10-07 | 1998-05-25 | 信越半導体株式会社 | 半導体ウェーハの製造方法 |
| JP2521007B2 (ja) * | 1992-06-30 | 1996-07-31 | 九州電子金属株式会社 | シリコン単結晶の製造方法 |
| JPH06279188A (ja) * | 1993-03-26 | 1994-10-04 | Mitsubishi Materials Corp | シリコン単結晶棒およびその引上げ方法 |
| KR0124755Y1 (ko) * | 1993-09-04 | 1999-02-18 | 곽노권 | 반도체 팩키지 성형용 몰드프레스 |
| JP2686223B2 (ja) * | 1993-11-30 | 1997-12-08 | 住友シチックス株式会社 | 単結晶製造装置 |
| DE4414947C2 (de) * | 1993-12-16 | 1998-12-17 | Wacker Siltronic Halbleitermat | Verfahren zum Ziehen eines Einkristalls aus Silicium |
| IT1280041B1 (it) * | 1993-12-16 | 1997-12-29 | Wacker Chemitronic | Procedimento per il tiraggio di un monocristallo di silicio |
| JPH08337490A (ja) * | 1995-06-09 | 1996-12-24 | Shin Etsu Handotai Co Ltd | 結晶欠陥の少ないシリコン単結晶及びその製造方法 |
-
1996
- 1996-01-19 JP JP02592896A patent/JP4020987B2/ja not_active Expired - Fee Related
-
1997
- 1997-01-17 KR KR10-1998-0705492A patent/KR100453850B1/ko not_active IP Right Cessation
- 1997-01-17 US US09/101,941 patent/US6120749A/en not_active Expired - Lifetime
- 1997-01-17 EP EP97900447A patent/EP0875607B1/en not_active Expired - Lifetime
- 1997-01-17 WO PCT/JP1997/000090 patent/WO1997026393A1/ja active IP Right Grant
- 1997-01-17 DE DE69703028T patent/DE69703028T2/de not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101222217B1 (ko) | 2010-06-24 | 2013-01-15 | 주식회사 엘지실트론 | 단결정 잉곳 및 그 제조방법과 이를 통해 제조된 웨이퍼 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09202690A (ja) | 1997-08-05 |
| KR19990077345A (ko) | 1999-10-25 |
| DE69703028D1 (de) | 2000-10-12 |
| WO1997026393A1 (fr) | 1997-07-24 |
| EP0875607B1 (en) | 2000-09-06 |
| US6120749A (en) | 2000-09-19 |
| EP0875607A4 (en) | 1999-04-14 |
| KR100453850B1 (ko) | 2005-01-15 |
| EP0875607A1 (en) | 1998-11-04 |
| DE69703028T2 (de) | 2001-05-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4020987B2 (ja) | ウエーハ周辺部に結晶欠陥がないシリコン単結晶およびその製造方法 | |
| JP3943717B2 (ja) | シリコン単結晶ウエーハ及びその製造方法 | |
| JP3747123B2 (ja) | 結晶欠陥の少ないシリコン単結晶の製造方法及びシリコン単結晶ウエーハ | |
| EP0890662B1 (en) | Method and apparatus for manufacturing a silicon single crystal having few crystal defects, and a silicon single crystal and silicon wafers manufactured by the same | |
| US6077343A (en) | Silicon single crystal wafer having few defects wherein nitrogen is doped and a method for producing it | |
| JP3994602B2 (ja) | シリコン単結晶ウエーハおよびその製造方法並びにｓｏｉウエーハ | |
| US6120599A (en) | Silicon single crystal wafer having few crystal defects, and method for producing the same | |
| JP3919308B2 (ja) | 結晶欠陥の少ないシリコン単結晶の製造方法ならびにこの方法で製造されたシリコン単結晶およびシリコンウエーハ | |
| JP3692812B2 (ja) | 窒素ドープした低欠陥シリコン単結晶ウエーハおよびその製造方法 | |
| US6174364B1 (en) | Method for producing silicon monocrystal and silicon monocrystal wafer | |
| JP2004134439A (ja) | アニールウェーハおよびアニールウェーハの製造方法 | |
| JP3601324B2 (ja) | 結晶欠陥の少ないシリコン単結晶ウエーハ及びその製造方法 | |
| JPH11199386A (ja) | シリコン単結晶の製造方法およびシリコン単結晶ウエーハ | |
| JP3634133B2 (ja) | 結晶欠陥の少ないシリコン単結晶の製造方法及びシリコン単結晶ウエーハ | |
| JP4218080B2 (ja) | シリコン単結晶ウエーハ及びその製造方法 | |
| JP2005119964A (ja) | 窒素ドープした低欠陥シリコン単結晶ウエーハおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040107 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040206 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040217 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20040409 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070926 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101005 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111005 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121005 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131005 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |