KR19990077345A - 웨이퍼 주변부에 결정결함이 없는 실리콘 단결정 및 그 제조방법 - Google Patents

웨이퍼 주변부에 결정결함이 없는 실리콘 단결정 및 그 제조방법 Download PDF

Info

Publication number
KR19990077345A
KR19990077345A KR1019980705492A KR19980705492A KR19990077345A KR 19990077345 A KR19990077345 A KR 19990077345A KR 1019980705492 A KR1019980705492 A KR 1019980705492A KR 19980705492 A KR19980705492 A KR 19980705492A KR 19990077345 A KR19990077345 A KR 19990077345A
Authority
KR
South Korea
Prior art keywords
wafer
single crystal
silicon single
pulling
area
Prior art date
Application number
KR1019980705492A
Other languages
English (en)
Other versions
KR100453850B1 (ko
Inventor
키요타까 다까노
마코또 이이다
에이이치 이이노
마사노리 기무라
히로토시 야마기시
Original Assignee
와다 다다시
신에쯔 한도타이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 와다 다다시, 신에쯔 한도타이 가부시키가이샤 filed Critical 와다 다다시
Publication of KR19990077345A publication Critical patent/KR19990077345A/ko
Application granted granted Critical
Publication of KR100453850B1 publication Critical patent/KR100453850B1/ko

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/913Active solid-state devices, e.g. transistors, solid-state diodes with means to absorb or localize unwanted impurities or defects from semiconductors, e.g. heavy metal gettering

Abstract

특히 웨이퍼주변부에서 산화막내압을 개선한 6인치 이상의 대구경실리콘 단결정웨이퍼를 제공하고, 1매의 실리콘웨이퍼로 부터 제작되는 디바이스 칩의 수율을 향상시킨다. 이 웨이퍼에 있어서는 웨이퍼 외주 부터 면적비 50%까지의 영역, 특히 웨이퍼 외주로 부터 30mm까지가 산화막내압 불량이 없는 무결함영역이다. 또한, 특히 웨이퍼 주변부에서 산화막내압을 개선한 쵸크랄스키법에 의한 실리콘단결정 웨이퍼를 간단하게 또한 생산성을 극단적으로 저하시키는 일 없이 제공하는 실리콘단결정의 제조방법을 제공한다. 이 방법에 있어서는 쵸크랄스키법에 의한 실리콘단결정의 인상에 있어서, 인상장치 고유의 한계인상속도에 대하여 80-60%의 인상속도로 단결정을 육성한다.

Description

웨이퍼 주변부에 결정결함이 없는 실리콘 단결정 및 그 제조방법
근년, 반도체회로의 고집적화에 따른 소자의 미세화에 의해, MOS-LSI의 게이트전극부의 절연산화막은 보다 박막화되고 있고, 이 같은 얇은 절연산화막에 있어서도 디바이스소자 동작시에 절연내압이 높을 것, 누설전류가 작을 것, 즉, 산화막의 신뢰성이 높은 것이 요구되고 있다.
쵸크랄스키법(Czochralski법, 이하 'CZ법'이라 한다)에 의한 실리콘단결정으로 부터 제조된 실리콘웨이퍼의 산화막내압은 부유대 용융법(Floating Zone법, 이하 'FZ법'이라 한다)에 의한 실리콘단결정으로 부터 제조된 웨이퍼나, CZ법에 의한 웨이퍼 상에 실리콘단결정 박막을 성장시킨 에피택셜 웨이퍼의 산화막내압에 비하여 현저하게 낮다는 것이 알려져 있다(「서브미크론 디바이스 II, 3게이트산화막의 신뢰성」, 小柳光正, 丸善(주), P70).
이 CZ법에 있어서 산화막내압을 열화시키는 주요한 원인은 실리콘단결정 육성시에 도입되는 결정결함에 의한 것이라고 판명되어 있고, 결정성장속도를 극단적으로 저하(예를들면, 0.4mm/min이하)시키는 것으로, CZ법에 의한 실리콘단결정의 산화막내압을 현저하게 개선할 수 있는 것도 알려져 있다(예를들면, 특개평2-267195호 공보참조).
그러나, 산화막내압을 개선하기 위해서, 간단히 결정성장속도를 종래의 1mm/min이상으로 부터, 0.4mm/min이하로 저하시키는 것으로는 산화막내압은 개선할 수 있으나, 단결정의 생산성이 절반이하로 되고, 현저한 비용 상승을 초래한다.
종래의 CZ법에 의한 실리콘단결정의 제조에서는 단결정의 생산성을 최대로 추구하기 때문에, 개개의 인상장치에 고유의 한계인상속도 또는 그 유사 속도로 단결정을 육성하고 있다. 이같이 하여 육성된 단결정봉으로 부터 제조된 웨이퍼는, 그 면내의 결함분포는 중심부로 부터 주변부까지 비교적 균일한 밀도분포를 갖고 있다. 따라서, 1매의 웨이퍼로 부터 예를들면 100개 정도의 디바이스 칩을 제조하는 경우의 수율은 웨이퍼 중심부와 주변부에서 변화는 없고, 그 불량율은 웨이퍼면내에서 거의 균일하였다.
그러나, 웨이퍼 전면에 걸쳐 산화막내압을 개선하기 위해서는 상술한 바와같이 극단적인 인상속도의 저속화가 필요하지만, 1매의 웨이퍼에 있어 면적의 비율은 상대적으로 주변부 쪽이 높은 것이고, 디바이스 수율에 크게 영향을 주는 것은 그 주변부에서의 수율 여하이다.
따라서, 1매의 실리콘 단결정 웨이퍼로 부터 취할 수 있는 디바이스 칩 수율을 향상시키기 위해서는 먼저 웨이퍼주변부에서의 산화막내압을 개선할 필요가 있다.
본 발명은 이 같은 문제점을 감안한 것으로, 특히 웨이퍼주변부에서 산화막내압을 개선한 쵸크랄스키법에 의해 실리콘단결정을 간단하게 또한 생산성을 극단적으로 저하시키는 일없이 제공하고, 1매의 실리콘웨이퍼로 부터 제작되는 디바이스 칩의 수율을 향상시키는 것을 목적으로 한다.
본 발명은 웨이퍼 주변부(周邊部, peripheral part)에서 산화막내압(酸化膜耐壓)을 개선한 쵸크랄스키법에 의해 실리콘단결정을 간단하게 얻고, 또한 생산성을 극단적으로 저하시키는 일 없이 얻는 기술에 관한 것이다.
도 1A 및 도 1B는 1매의 웨이퍼에 있어 주변으로 부터의 거리와, 그 점유하는 비율과의 관계를 보이는 도면이다. 도 1A는 6인치의 경우이고, 도 1B는 8인치의 경우이다.
도 2A 및 도 2B는 CZ법에 의한 단결정 인상장치의 단면개략도이다. 도 2A는 종래의 로내구조의 일예이고, 도 2B는 성장결정이 냉각되기 어려운 종래예이다.
도 3은 여러 가지 인상속도에 있어, 웨이퍼면내의 FPD결함의 밀도분포를 측정한 결과를 보인 도면이다.
도 4는 여러 가지의 인상속도에 있어, 웨이퍼면내의 LSTD결함의 밀도분포를 측정한 결과를 보인 도면이다.
이하, 본 발명을 보다 상세히 설명하지만, 설명에 앞서 각용어에 대해 미리 해설하여 둔다.
1) FPD(Flow Pattern Defect): 성장후의 실리콘 단결정봉으로 부터 웨이퍼를 절출하고, 표면의 왜곡층을 불산과 질산의 혼합액으로 에칭하여 제거한 후, K2Cr2O7과 불산과 물의 혼합액으로 표면을 에칭하는 것에 의해, 피트(pit) 및 잔물결모양이 생긴다. 이 잔물결모양을 FPD라 칭하고, 웨이퍼면내의 FPD밀도가 높은 만큼 산화막내압의 부량이 증가한다(특개평4-192345호 공보참조).
2) LSTD(Laser Scattering Tomography Defect): 성장후의 실리콘단결정봉으로 부터 웨이퍼를 절취하고, 표면의 왜곡층을 불산과 질산의 혼합액으로 에칭하여 제거한 후, 웨이퍼를 절단(슬라이스)한다. 이 절단면으로 부터 적외선을 입사하고, 웨이퍼 표면으로부터 나온 광을 검출하는 것으로 웨이퍼내에 존재하는 결함에 의한 산란광을 검출할 수 있다. 여기서 관찰되는 산란체에 대해서는 학회 등에 이미 보고되어 있고, 산소석출물로 보여지고 있다(J.J.A.P. Vol.32, P3679, 1993참조).
이들 FPD, LSTD의 결함밀도는 산화막내압의 불량율과 강한 상관이 있는 것이기 때문에, 함께 산화막내압 열화인자로 생각되어지고 있다. 본 발명자들은 이들 결함의 웨이퍼면내 분포를 조사한 바, 한계 인상속도 근방에서 인상하는 종래법에 있어 웨이퍼의 면내 분포는 외주로 부터 약 5mm정도 까지는 거의 무결함으로 되지만, 그 이외에서는 거의 균일하게 분포되어 있고, 따라서 산화막내압 특성도 웨이퍼면 내에서 거의 균일한 특성분포를 하고 있는 것이 확인되었다.
그러나, 1매의 웨이퍼에 있어서, 그 면적을 점유하는 비율은 주변부 쪽이 높은 것이고, 예를들면, 웨이퍼 외주로 부터 30mm까지의 면적은 도 1A 및 도 1B에 6인치와 8인치의 경우에 대해 나타낸 바와같이, 웨이퍼 전체의 면적에 대하여, 6인치에서 60%이상, 8인치에서도 50%이상을 점유한다. 따라서, 이 영역이 디바이스 칩 수율에 영향을 주는 비율이 매우 높은 것이고, 디바이스 칩 수율을 향상시키기 위해서는 먼저 이 면적비 50%까지 영역의 산화막내압을 개선할 필요가 있다. 본 발명자들은 이 같은 점을 고려하여, 어떻게 해서 웨이퍼외주로 부터 면적비 50%까지의 영역, 특히 외주로 부터 30mm까지의 산화막내압을 개선할 것인가, 즉 웨이퍼 외주로 부터 면적비 50%까지의 영역, 특히 외주로 부터 30mm까지의 상기 FPD, LSTD결함의 개선을 꾀할 것인가를 조사검토한 결과, 본 발명을 완성시킨 것이다.
즉, 본 발명자들은 동일한 인상장치의 동일한 노내구조로, 단결정을 여러 인상속도(단결정성장속도)로 성장시킨 경우에, 인상속도를 인상장치 고유의 한계인상속도의 80%이하 까지 저하시키면, 단결정의 외주로 부터 면적비 50%이상까지, 특히 외주로 부터 30mm이상까지 무결함영역이 형성되는 것을 확인한 것이다.
여기서 말하는 한계인상속도라는 것은, 단결정의 평균인상속도(단결정의 평균성장속도)이고, 그 이상 속도를 올리면 성장결정봉이 변형되고 원주상의 형상을 유지할 수 없게 되는 속도를 의미하고 있다. 이 한계인상속도는 인상장치 및 그 노내구조에 있어 고유한 것으로, 개개의 인상장치에 의해서, 또한 동일의 인상장치더라도 그 노내구조에 의해 변화하는 것이다.
따라서, 이 한계인상속도를 구하기 위해서는 실제로 그 인상장치에 의해서 단결정봉의 성장을 여러번 반복하고, 그때의 평균성장속도를 각 인상시 마다 서서히 증가시키고, 성장결정봉이 변형된 성장속도를 조사하는 것에 의해 구할 수 있다. 그리고, 이 한계인상속도는 상술한 바와같이 인상장치 및 그 노내구조에 있어 고유한 것이기 때문에, 각 인상장치의 각 노내구조 마다 조사하여 구할 필요가 있다.
이렇게 하여 구해진 한계인상속도에 대하여, 80%이하의 인상속도로 단결정을 육성하면, 단결정의 외주로 부터 면적비 50%이상 까지, 특히 외부로 부터 30mm이상까지 FPD, LSTD결함이 없는 무결함영역으로 된다. 그리고, 보다 인상속도를 낮추면 보다 무결함영역은 넓어지지만, 그 만큼 단결정의 생산성이 하락하여 현저하게 비용이 높아지기 때문에 한계인상속도에 대하여 80-60%의 인상속도로 하는 것이 바람직하다.
이것은 60%까지 인상속도를 낮추면, 단결정의 외주로 부터 면적비 50%이상, 특히 외주로 부터 30mm이상은 무결함영역으로 되고, 상술한 바와같이, 이 영역은 1매의 웨이퍼 전면적의 절반 또는 그 이상을 점유하기 때문에, 디바이스 칩의 수율 개선에는 큰 효과가 있고, 또한, 본 발명자들의 실험에서는 한계인상속도의 80-60% 인상속도로 단결정을 인상하면, 외주로 부터 면적비 50%까지의 영역, 특히 외주로 부터 30mm의 영역이 무결함영역으로 되는 것만이 아니라, 그 내측의 영역에서도 결함밀도가 대폭적으로 감소하고, 내측의 영역에서도 산화막내압이 대폭적으로 개선되고, 웨이퍼전체에서 현저한 디바이스 칩 수율의 향상이 꾀해지기 때문이다.
다만, 한계인상속도에 대하여 인상속도를 80%이하로 낮추고, 또한 단결정중의 함유산소농도가 17ppma JEIDA(Japan Electronic Industry Development and Association)를 초과하면, 예를들어 단결정의 주변부에 FPD, LSTD결함이 존재하지 않더라도, 산화성분위기하, 고온의 열처리후에 링상의 OSF가 발생하는 일이 있다. 이 같은 OSF는 디바이스 제조공정에서 여러 전기특성이 열화하는 원인으로 되기 때문에, 본 발명의 웨이퍼주변부에서 결정결함이 없는 실리콘 단결정의 제조에 있어서는 함유산소농도를 17ppma JEIDA이하로 되도록 하는 것이 바람직하다.
실리콘 단결정의 함유산소농도를 17ppma 이하로 하는 방법으로는 CZ법에 있어서 일반적으로 행해지고 있는 방법으로 행하면 좋다. 예를들면, 도가니 회전을 저속으로 하거나, 노내의 온도분포를 조정하거나, 또는 융액으로 자장을 인가하는 이른바 MCZ법을 이용하는 등의 여러 가지 방법으로 용이하게 달성하는 것이 가능하다.
상기 웨이퍼주변부가 무결함영역으로 되는 이론의 자세한 내용은 분명하지는 않지만, FPD, LSTD결함이 실리콘단결정의 이른바 D영역에 존재하는 결함이고, 이들은 링상의 OSF의 내측에 밖에 존재하지 않는다는 종래로 부터의 알려진 내용을 고찰하면 (「실리콘결정성장과 웨이퍼」, 阿部孝夫, p251∼ 참조), 인상속도를 저하시키는 것으로 링상 OSF의 잠재핵이 웨이퍼 주변부에 존재하고, 이것 때문에 웨이퍼외주로 부터 면적비 50%이상까지의 영역, 특히 외주로 부터 30mm이상에는 FPD, LSTD결함이 관찰되지 않게 되는 것이라고 생각된다. 그리고, 웨이퍼중의 함유산소농도가 17ppma JEIDA를 넘게 되면, 상기 OSF의 잠재핵은 산화성분위기하의 고온열처리에 의해, 링상으로 나타나게 되는 일이 있는 것이다.
즉, 본 발명에 의해 링상 OSF의 잠재핵이 단결정의 외주로 부터 면적비 50%까지의 영역, 특히 외주로 부터 30mm까지에 형성되기 때문에, 이른바 D결함인 FPD, LSTD라는 산화막내압을 열화시키는 결정결함은 이 영역에는 형성되지 않게 된다. 그리고, 이 OSF의 잠재핵은 실리콘 단결정중의 함유산소농도가 17ppma이하에서는 나타나는 일은 없으며, 디비아스 동작에 대해서는 문제로 되지않아, 결과적으로서 웨이퍼주변부에서 결정결함이 존재하지 않는 실리콘 단결정 웨이퍼의 제조가 가능하게 되는 것이다.
이하, 본 발명의 실시형태에 대하여, 도면을 참조하면서 상세히 설면한다.
먼저, 종래의 CZ법에 의한 단결정 인상장치의 구성 일예를 도 2A에 의해 설명한다. 도면에 나타난 바와같이, 이 단결정 인상장치 (100)은 챔버 (101)과, 챔버 (101)중에 설되어진 도가니 (102)와, 도가니 (102)의 주위에 배치된 히터 (105)와, 도가니 (102)를 회전시키는 도가니보지축 (107) 및 회전기구 (108)과, 실리콘의 종자결정 S를 보지하는 시드쳐크 (22)와, 시드쳐크 (22)를 인상하는 케이블 (1)과, 케이블 (1)을 회전 또는 권취하는 권취기구 (109)를 갖추어 구성되어 있다. 도가니 (102) 내측의 융액 L을 수용하는 측에는 석영도가니 (103)이 설되고, 석영도가니 (103)의 외측에는 흑연도가니 (104)가 설되어있다. 또한, 히터 (105)의 외측주위에는 단열재 (106)이 배치되어 있다. 또한, 로내의 가스 흐름을 조절하고, 발생하는 SiO 등의 반응가스를 유효하게 배출하기 위해 성장단결정 C를 둘러싸도록 정류통(整流筒)(도시되지 않음)을 설하는 경우가 있다. 또한, 최근에는 쳐크 (101)의 외측에, 도시하지 않은 자석이나 코일을 설치하고, 실리콘 융액 L에 수평방향 또는 수직방향의 자장 또는 이른바 가우스 자장을 인가하는 것에 의해, 융액L의 대류를 억제하고, 단결정의 안정성장을 꾀하는 이른바 MCZ법이 이용되는 일도 많다.
다음으로, 상기 단결정인상장치 (100)에 의한 단결정 육성방법에 대하여 설명한다.
먼저, 도가니 (102)내에서 실리콘의 고순도 다결정원료를 융점(약 1400℃) 이상으로 가열하여 융해한다. 다음으로, 케이블 (1)을 푸는 것에 의해 융액 L 표면의 대략 중심부에 종자결정 S의 선단을 접촉 또는 침적시킨다. 그후, 도가니 보지축 (107)을 적절한 방향으로 회전시킴과 함께, 케이블 (1)을 회전시키면서 권취하여 종자결정 S를 인상하는 것에 의해, 단결정 육성이 개시된다. 이후, 인상속도와 온도를 절적하게 조절하는 것에 의해 대략 원주형상의 단결정봉 C를 얻을 수 있다.
이 경우, 본 발명과 같이 한계인상속도에 대하여 80-60%로 인상속도를 낮추는 경우에는 히터 (105)에 공급하는 전력을 증대시켜, 융액 L 및 성장결정 C의 온도를 높게 하면 좋다. 융액 및 결정의 온도를 높게 설정하면 단결정 C는 설정직경을 유지할 수 없게 되기 때문에, 종전 보다 인상속도를 저하시키는 것으로, 단위 시간당의 결정화 잠열량을 내리고, 설정직경을 유지할 수 있게 된다. 이렇게 하여 인상속도와 온도를 적당하게 조정하는 것에 의해, 본 발명과 같이 한계인상속도에 대하여 80-60%의 범위로 평균인상속도를 조정할 수 있다.
한계인상속도는 예를들면, 도 2A와 같은 인상장치 및 노내구조로, 18인치 석영도가니로 부터 직경 6인치의 실리콘 단결정을 육성하는 경우는 기타 노내부재 등의 다른 여러 팩터에도 의하지만, 약 1.0-1.6mm/min의 범위이다. 이 경우, 도 2A의 단열재 106을 도 2B와 같이 상부에 연장하고, 성장단결정 C가 냉각되기 어렵게 하면, 그 한계 인상속도는 약 0.6-1.2mm/min으로 하락한다.
상기 과제를 해결하기 위해, 본 발명의 청구항 1 및 2에 기재한 발명은 6인치 이상의 대구경 실리콘단결정웨이퍼에 있어서, 웨이퍼외부로 부터 면적비 50%까지의 영역, 특히 외주로 부터 30mm까지가 산화막내압 불량이 없는 무결함영역인 것을 특징으로 한다.
이 같이, 디바이스칩 수율에 크게 영향을 주는 웨이퍼외주로 부터 면적비 50%까지의 영역, 특히 외주로 부터 30mm까지를 무결함영역으로 하는 것에 의해, 이 영역의 산화막내압을 개선하고, 1매의 실리콘웨이퍼로 부터 제조되는 디바이스 칩 수율을 향상시킬 수 있다.
또한, 본 발명의 청구항 3 및 청구항 4에 기재한 발명은 6인치 이상의 대구경 실리콘 단결정웨이퍼에 있어서, 웨이퍼외주로 부터 면적비 50%까지의 영역, 특히 외주로 부터 30mm까지가 무결함영역이고, 또한 함유산소농도가 17ppma 이하인 것을 특징으로 한다.
이 같이, 디바이스 칩 수율에 크게 영향을 주는 웨이퍼외주로 부터 면적비 50%까지의 영역, 특히 외주로 부터 30mm까지를 무결함영역으로 하는 것에 의해, 이 영역의 산화막내압을 개선하는 것과 함께, 함유산소농도를 17ppma이하로 하는 것에 의해, OSF(산화유기 적층결함)의 발생을 억제하고, 1매의 실리콘웨이퍼로 부터 제조되는 디바이스 칩 수율을 보다 향상시킬 수 있다.
또한, 본 발명의 청구항 5에 기재한 발명은 쵸크랄스키법에 의한 실리콘달결정의 인상에 있어서, 인상장치 고유의 한계인상속도에 대하여, 80-60%의 인상속도로 단결정을 육성하는 것을 특징으로 한다.
이 같은 방법에 의해서 비로소, 웨이퍼 외주로 부터 면적비 50%까지의 영역, 특히 외주로 부터 30mm까지를 무결함 영역으로 할 수 있고, 상기 청구항 1에서 청구항 4에 기재한 산화막내압을 개선한 실리콘단결정 웨이퍼를 제조할 수 있다.
즉, 본 발명에 의해, 웨이퍼 외주로 부터 면적비 50%까지의 영역, 특히 외주로 부터 30mm까지의 영역에 있어, FPD, LSTD라는 산화막내압을 열화시키는 결정결함을 없앨 수 있다. 그리고, 예를들면, 웨이퍼 외주에서 30mm까지 영역의 면적비는, 웨이퍼 전체의 면적에 대하여 6인치에서 60%이상, 8인치에서 50%이상으로 되게 하는 것에 의해, 1매의 웨이퍼로 부터 얻어지는 디바이스 칩 수율을 향상시킬 수 있다.
또한, 본 발명에 있어서는 웨이퍼주변부에 한정하지 않고, 그 내측의 영역에 있어서도 종래의 결정에 비해 결함밀도의 저감을 꾀할 수 있기 때문에, 주변부를 무결함영역으로 할 수 있는 것과 함께, 1매의 실리콘웨이퍼로 부터 얻어지는 디바이스 칩 수율을 비약적으로 향상시키는 것이 가능하다.
또한, 본 발명의 상기 웨이퍼를 제조하기에는 인상장치에 고유 한계인상속도에 대하여, 80-60%의 인상속도로서 단결정을 인상하면 좋고, 간단하게 또한 생산성을 극단적으로 저하시키는 일도 없이, 산화막내압을 개선한 웨이퍼를 얻을 수 있다.
이하, 본 발명의 실시예를 보인다.
도 2A에 나타낸 인상장치 및 노내구조로, 18인치 석영도가니에 원료다결정 실리콘을 50Kg 챠지하고, 직경 6인치, 방위<100>의 실리콘단결정봉을 여러 평균인상속도로 육성했다.
먼저, 인상속도를 가능한한 높게 설정하고, 결정이 변형하기 시작하는 속도를 확인하는 것에 의해, 이 노내구조를 갖는 이 인상장치에 고유의 한계인상속도를 조사한 바, 평균 1.2mm/min이었다(단결정봉의 길이 약 80cm).
다음으로, 이 한계인상속도에 대하여 평균인상속도를 100%, 90%, 80%, 70%로 하여 실리콘 단결정봉을 각각 육성했다.
이들의 단결정봉으로 부터, 웨이퍼를 절출하고, 경면가공을 실시하는 것에 의해, 실리콘단결정의 경면웨이퍼를 제조했다.
이렇게 하여 제조된 실리콘단결정의 경면웨이퍼에 대해, 상기 FPD, LSTD결함의 측정을 행했다. 그 측정결과를 도 3 (FPD), 도 4 (LSTD)에 그래프로 나타내었다.
도 3 및 도 4로 부터 알 수 있는 바와같이, 인상속도를 한계인상속도에 대하여 저하시켜 가면, 서서히 웨이퍼주변부에 무결함영역이 넓어지고, 특히 80%이하로 하면, 외주로 부터 30mm까지는 완전하게 무결함으로 되는 것을 알았다.
또한, 인상속도를 저하시키면, 주변부의 무결함영역이 확대되는 것과 함께, 웨이퍼 중심부의 결함도 감소하는 것을 알았다. 특히, 인상속도를 한계인상속도에 대하여 80%이하로 하면, 종래 결정의 한계인상속도 또는 그 근방으로 인상했지만 결함밀도의 약 절반정도 이하로 되어, 현저한 개선이 보여진다.
따라서, 본 발명에서와 같은 실리콘단결정 웨이퍼를 사용하여 디바이스를 제조하면, 주변부에서는 거의 100%, 중앙부에 있어서도 종래에 비하여 현격한 수율의 향상을 꾀할 수 있다.
본 발명은 상기 실시형태에 한정되는 것은 아니다. 상기 실시형태는 예시이고, 본 발명의 특허정구 범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 갖고, 같은 작용효과를 나타내는 것은 어떠한 것이라도 본 발명의 기술적범위에 포함된다.
예를들면, 상기 실시형태에 있어서는 직경 6인치 또는 8인치의 실리콘 단결정을 얻는 경우에 대해 예를 들어 설명했지만, 본 발명은 이것에는 한정되지 않고, 같은 작용효과는 직경 10-16인치 또는 그 이상의 실리콘 단결정에도 적합하다.

Claims (5)

  1. 6인치 이상의 대구경 실리콘단결정웨이퍼에 있어서, 웨이퍼 외주로 부터 면적비 50%까지의 영역이 산화막내압 불량이 없는 무결함영역인 것을 특징으로 하는 실리콘단결정 웨이퍼.
  2. 6인치 이상의 대구경 실리콘단결정웨이퍼에 있어서, 웨이퍼 외주로 부터 30mm까지가 산화막내압 불량이 없는 무결함영역인 것을 특징으로 하는 실리콘단결정 웨이퍼.
  3. 6인치 이상의 대구경 실리콘단결정웨이퍼에 있어서, 웨이퍼 외주로 부터 면적비 50%까지의 영역이 무결함영역이고, 또한 함유산소농도가 17ppma이하인 것을 특징으로 하는 실리콘단결정 웨이퍼.
  4. 6인치 이상의 대구경 실리콘단결정웨이퍼에 있어서, 웨이퍼 외주로 부터 30mm까지가 무결함영역이고, 또한 함유산소농도가 17ppma이하인 것을 특징으로 하는 실리콘단결정 웨이퍼.
  5. 쵸크랄스키법에 의한 실리콘단결정의 인상에 있어서, 인상장치 고유의 한계인상속도에 대하여, 80-60%의 인상속도로 단결정을 육성하는 것을 특징으로 하는 실리콘단결정의 제조방법.
KR10-1998-0705492A 1996-01-19 1997-01-17 웨이퍼주변부에결정결함이없는실리콘단결정 KR100453850B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP8-25928 1996-01-19
JP02592896A JP4020987B2 (ja) 1996-01-19 1996-01-19 ウエーハ周辺部に結晶欠陥がないシリコン単結晶およびその製造方法

Publications (2)

Publication Number Publication Date
KR19990077345A true KR19990077345A (ko) 1999-10-25
KR100453850B1 KR100453850B1 (ko) 2005-01-15

Family

ID=12179446

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0705492A KR100453850B1 (ko) 1996-01-19 1997-01-17 웨이퍼주변부에결정결함이없는실리콘단결정

Country Status (6)

Country Link
US (1) US6120749A (ko)
EP (1) EP0875607B1 (ko)
JP (1) JP4020987B2 (ko)
KR (1) KR100453850B1 (ko)
DE (1) DE69703028T2 (ko)
WO (1) WO1997026393A1 (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6379642B1 (en) 1997-04-09 2002-04-30 Memc Electronic Materials, Inc. Vacancy dominated, defect-free silicon
SG105513A1 (en) 1997-04-09 2004-08-27 Memc Electronics Materials Inc Low defect density, ideal oxygen precipitating silicon
CN1253610C (zh) * 1997-04-09 2006-04-26 Memc电子材料有限公司 低缺陷密度、自间隙原子受控制的硅
KR100395181B1 (ko) * 1997-08-26 2003-08-21 미츠비시 스미토모 실리콘 주식회사 고품질 실리콘 단결정 및 그 제조방법
JP3596257B2 (ja) * 1997-11-19 2004-12-02 三菱住友シリコン株式会社 シリコン単結晶ウェーハの製造方法
WO2000000674A2 (en) 1998-06-26 2000-01-06 Memc Electronic Materials, Inc. Process for growth of defect free silicon crystals of arbitrarily large diameters
EP1114454A2 (en) 1998-09-02 2001-07-11 MEMC Electronic Materials, Inc. Silicon on insulator structure from low defect density single crystal silicon
EP1713121A3 (en) * 1998-09-02 2007-08-15 MEMC Electronic Materials, Inc. Silicon on insulator structure from low defect density single crystal silicon
CN1313651C (zh) 1998-10-14 2007-05-02 Memc电子材料有限公司 基本无生长缺陷的外延硅片
US6312516B2 (en) 1998-10-14 2001-11-06 Memc Electronic Materials, Inc. Process for preparing defect free silicon crystals which allows for variability in process conditions
EP1125008B1 (en) 1998-10-14 2003-06-18 MEMC Electronic Materials, Inc. Thermally annealed, low defect density single crystal silicon
US6261874B1 (en) * 2000-06-14 2001-07-17 International Rectifier Corp. Fast recovery diode and method for its manufacture
US6858307B2 (en) 2000-11-03 2005-02-22 Memc Electronic Materials, Inc. Method for the production of low defect density silicon
US7105050B2 (en) 2000-11-03 2006-09-12 Memc Electronic Materials, Inc. Method for the production of low defect density silicon
CN100348782C (zh) 2001-01-26 2007-11-14 Memc电子材料有限公司 具有基本上没有氧化诱生堆垛层错的空位为主的芯的低缺陷密度硅
US6669775B2 (en) 2001-12-06 2003-12-30 Seh America, Inc. High resistivity silicon wafer produced by a controlled pull rate czochralski method
JP4716372B2 (ja) * 2005-09-27 2011-07-06 コバレントマテリアル株式会社 シリコンウエハの製造方法
TWI404836B (zh) 2006-05-19 2013-08-11 Memc Electronic Materials 控制由單晶矽在卓式成長過程側向表面產生的聚集點缺陷及氧團簇的形成
DE102006034786B4 (de) * 2006-07-27 2011-01-20 Siltronic Ag Monokristalline Halbleiterscheibe mit defektreduzierten Bereichen und Verfahren zur Ausheilung GOI-relevanter Defekte in einer monokristallinen Halbleiterscheibe
KR101222217B1 (ko) 2010-06-24 2013-01-15 주식회사 엘지실트론 단결정 잉곳 및 그 제조방법과 이를 통해 제조된 웨이퍼
JP5993550B2 (ja) * 2011-03-08 2016-09-14 信越半導体株式会社 シリコン単結晶ウェーハの製造方法
CN104975341A (zh) * 2015-06-24 2015-10-14 吴倩颖 一种单晶拉制增加投料的方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0633235B2 (ja) * 1989-04-05 1994-05-02 新日本製鐵株式会社 酸化膜耐圧特性の優れたシリコン単結晶及びその製造方法
JP2613498B2 (ja) * 1991-03-15 1997-05-28 信越半導体株式会社 Si単結晶ウエーハの熱処理方法
JP3016897B2 (ja) * 1991-03-20 2000-03-06 信越半導体株式会社 シリコン単結晶の製造方法及び装置
JP2758093B2 (ja) * 1991-10-07 1998-05-25 信越半導体株式会社 半導体ウェーハの製造方法
JP2521007B2 (ja) * 1992-06-30 1996-07-31 九州電子金属株式会社 シリコン単結晶の製造方法
JPH06279188A (ja) * 1993-03-26 1994-10-04 Mitsubishi Materials Corp シリコン単結晶棒およびその引上げ方法
KR0124755Y1 (ko) * 1993-09-04 1999-02-18 곽노권 반도체 팩키지 성형용 몰드프레스
JP2686223B2 (ja) * 1993-11-30 1997-12-08 住友シチックス株式会社 単結晶製造装置
IT1280041B1 (it) * 1993-12-16 1997-12-29 Wacker Chemitronic Procedimento per il tiraggio di un monocristallo di silicio
DE4414947C2 (de) * 1993-12-16 1998-12-17 Wacker Siltronic Halbleitermat Verfahren zum Ziehen eines Einkristalls aus Silicium
JPH08337490A (ja) * 1995-06-09 1996-12-24 Shin Etsu Handotai Co Ltd 結晶欠陥の少ないシリコン単結晶及びその製造方法

Also Published As

Publication number Publication date
DE69703028D1 (de) 2000-10-12
EP0875607A1 (en) 1998-11-04
JPH09202690A (ja) 1997-08-05
KR100453850B1 (ko) 2005-01-15
WO1997026393A1 (fr) 1997-07-24
DE69703028T2 (de) 2001-05-03
US6120749A (en) 2000-09-19
EP0875607A4 (en) 1999-04-14
EP0875607B1 (en) 2000-09-06
JP4020987B2 (ja) 2007-12-12

Similar Documents

Publication Publication Date Title
KR19990077345A (ko) 웨이퍼 주변부에 결정결함이 없는 실리콘 단결정 및 그 제조방법
US6077343A (en) Silicon single crystal wafer having few defects wherein nitrogen is doped and a method for producing it
KR100582240B1 (ko) 실리콘 단결정 웨이퍼 및 그 제조방법
EP1310583B1 (en) Method for manufacturing of silicon single crystal wafer
KR100765343B1 (ko) 실리콘 단결정 웨이퍼 및 그 제조방법, 그리고 soi웨이퍼
JP3747123B2 (ja) 結晶欠陥の少ないシリコン単結晶の製造方法及びシリコン単結晶ウエーハ
EP1926134B1 (en) Method for manufacturing silicon epitaxial wafers
JP3692812B2 (ja) 窒素ドープした低欠陥シリコン単結晶ウエーハおよびその製造方法
US6174364B1 (en) Method for producing silicon monocrystal and silicon monocrystal wafer
KR100582241B1 (ko) 질소 도프된 저결함 실리콘 단결정의 제조방법
EP1074643B1 (en) Single-crystal silicon wafer having few crystal defects and method for manufacturing the same
KR20040107504A (ko) 실리콘 단결정 웨이퍼와 에피텍션 웨이퍼 및 실리콘단결정의 제조방법
US20050120944A1 (en) Single-crystal silicon ingot and wafer having homogeneous vacancy defects, and method and apparatus for making same
JP3634133B2 (ja) 結晶欠陥の少ないシリコン単結晶の製造方法及びシリコン単結晶ウエーハ
JP4218080B2 (ja) シリコン単結晶ウエーハ及びその製造方法
JP2005119964A (ja) 窒素ドープした低欠陥シリコン単結晶ウエーハおよびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120924

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20130924

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20150917

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20160921

Year of fee payment: 13

EXPY Expiration of term