DE102006034786B4 - Monokristalline Halbleiterscheibe mit defektreduzierten Bereichen und Verfahren zur Ausheilung GOI-relevanter Defekte in einer monokristallinen Halbleiterscheibe - Google Patents

Monokristalline Halbleiterscheibe mit defektreduzierten Bereichen und Verfahren zur Ausheilung GOI-relevanter Defekte in einer monokristallinen Halbleiterscheibe Download PDF

Info

Publication number
DE102006034786B4
DE102006034786B4 DE102006034786A DE102006034786A DE102006034786B4 DE 102006034786 B4 DE102006034786 B4 DE 102006034786B4 DE 102006034786 A DE102006034786 A DE 102006034786A DE 102006034786 A DE102006034786 A DE 102006034786A DE 102006034786 B4 DE102006034786 B4 DE 102006034786B4
Authority
DE
Germany
Prior art keywords
semiconductor wafer
defect
goi
density
reduced
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102006034786A
Other languages
English (en)
Other versions
DE102006034786A1 (de
Inventor
Dieter Dipl.-Min. Knerer
Andreas Dr. Dipl.-Phys. Huber
Ulrich Dr. Dipl.-Min. Lambert
Friedrich Dr. Dipl.-Phys. Passek
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Priority to DE102006034786A priority Critical patent/DE102006034786B4/de
Priority to SG200703836-7A priority patent/SG139622A1/en
Priority to CN2007101286059A priority patent/CN101139733B/zh
Priority to TW96126987A priority patent/TWI374202B/zh
Priority to KR1020070075333A priority patent/KR100914539B1/ko
Priority to US11/828,392 priority patent/US8088219B2/en
Priority to JP2007195429A priority patent/JP2008034849A/ja
Publication of DE102006034786A1 publication Critical patent/DE102006034786A1/de
Application granted granted Critical
Publication of DE102006034786B4 publication Critical patent/DE102006034786B4/de
Priority to US13/226,772 priority patent/US8216361B2/en
Priority to JP2012023770A priority patent/JP5557859B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31678—Of metal

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Recrystallisation Techniques (AREA)
  • Lasers (AREA)

Abstract

Monokristalline Halbleiterscheibe, die zu mindestens 80% aus Silicium besteht und die defektreduzierte Bereiche aufweist, wobei diese defektreduzierten Bereiche eine Dichte der GOI-relevanten Defekte im Bereich von 0/cm2 bis 0,1/cm2 aufweisen und insgesamt einen Flächenanteil von 10% bis < 100% der ebenen Fläche der Halbleiterscheibe einnehmen, wobei die Dichte der GOI-relevanten Defekte in den übrigen Bereichen wenigstens doppelt so groß ist wie in den defektreduzierten Bereichen.

Description

  • Die Erfindung bezieht sich auf eine monokristalline Halbleiterscheibe, die Bereiche mit einer sehr niedrigen und homogenen Dichte der GOI-relevanten Defekte aufweist. Die Erfindung bezieht sich weiterhin auch auf ein Verfahren zur Ausheilung GOI-relevanter Defekte in einer monokristallinen Halbleiterscheibe, wobei zumindest eine Seite der Halbleiterscheibe mit einem Laser bestrahlt wird.
  • Halbleiterscheiben, insbesondere Siliciumscheiben, werden in der Regel zur Herstellung mikroelektronischer Bauelemente verwendet. In der Halbleiterindustrie und insbesondere in der wissenschaftlich wie technisch sehr weit fortgeschrittenen Siliciumtechnologie nehmen aufgrund der immer weiter abnehmenden kleinsten Strukturgrößen der mikroelektronischen Bauelemente die Anforderungen an die Qualität der Halbleiterscheiben immer weiter zu.
  • Um diese Anforderungen zu erfüllen, wurden mehrere Arten sehr defektarmer Halbleiterscheiben entwickelt: Polierte Halbleiterscheiben, die aus äußerst defektarmen Einkristallen hergestellt wurden (z. B. EP0972094B1 ), thermisch behandelte Halbleiterscheiben (z. B. EP0829559B1 oder US5939770 ) oder Halbleiterscheiben mit einer epitaktisch abgeschiedenen Siliciumschicht.
  • Es hat sich jedoch herausgestellt, dass auch die besten zurzeit bekannten Halbleiterscheiben bei bestimmten Anwendungen, wie zum Beispiel SOI (Silicon On Insulator), Strained Silicon oder sSOI (strained Silicon On Insulator), verbunden mit Linienbreiten (design rule) < 100 nm während der Herstellung oder beim Betrieb der Bauelemente Probleme bereiten. So können Leckströme, Kurzschlüsse, abweichende Diodenkennlinien, Hot spots, Gate-Oxid-Versagen oder eine schlechte Zuverlässigkeit der Bauelemente zu Ausfall führen. Dies wird in der Literatur umfangreich und ausführlich zum Beispiel beschrieben:
    So wird beschrieben, dass eingewachsene Vakanzenagglomerate zu Problemen bei der Zuverlässigkeit des Gate-Oxids [K. Yamabe, K. Taniguchi, Y. Matsushita, in Proc. of the Internat. Reliability Phys. Symp., IEEE, NJ, 184 (1983)], Bauelementisolationsfehlern [M. Muranaka, K. Makabe, M. Miura, H. Kato, S. Ide, H. Iwai, M. Kawamura, Y. Tadaki, M. Ishihara, T. Kaeriyama, Jpn. J. Appl. Phys., 37, 1240 (1998)] und Fehlern in Speichergräben [E. Dornberger, D. Temmler, W. v. Ammon, J. Electrochemical Society 149, G226–G231 (2002)] führen. Diese Probleme verschärfen sich mit zunehmender Strukturverkleinerung – insbesondere dann, wenn die Vakanzenagglomerate die Größe typischer Bauelementgrößen wie z. B. Gate-Längen erreichen. Vakanzenagglomerate führen in SOI-Strukturen zu kleinen Grübchen und bei sehr dünnen Siliciumfilmen zu Löchern und damit „Killerdefekten” [G. K. Keller, S. Cristoloveanu, J. Appl. Phys. 93, 4955 (2003)].
  • Die oben genannten Halbleiterscheiben können die Ansprüche, die künftige Bauelementegenerationen stellen, insbesondere was die flächigen und lokalen Eigenschaften der Defekthomogenität betrifft, nur unzureichend erfüllen.
  • Es stellte sich somit die Aufgabe, eine Halbleiterscheibe zur Verfügung zu stellen, bei der die beschriebenen Probleme auch bei weiterer Miniaturisierung der Bauelemente nicht auftreten.
  • Die Aufgabe wird gelöst durch eine monokristalline Halbleiterscheibe, die zu mindestens 80% aus Silicium besteht und die defektreduzierte Bereiche aufweist, wobei diese defektreduzierten Bereiche eine Dichte der GOI-relevanten Defekte im Bereich von 0/cm2 bis 0,1/cm2 aufweisen und insgesamt einen Flächenanteil von 10% bis < 100% der ebenen Fläche der Halbleiterscheibe einnehmen, wobei die Dichte der GOI-relevanten Defekte in den übrigen Bereichen wenigstens doppelt so groß ist wie in den defektreduzierten Bereichen. Die Aufgabe wird ebenfalls gelöst durch eine monokristalline Halbleiterscheibe, die zu mindestens 80% aus Silicium besteht und die einen 100% ihrer Fläche entsprechenden defektreduzierten Bereich mit einer Dichte der GOI-relevanten Defekte im Bereich von 0/cm2 bis 0,1/cm2 aufweist.
  • Als „GOI-relevante” Defekte werden alle Defekte bezeichnet, die sich negativ auf die Güte eines an der entsprechenden Stelle hergestellten Gate-Oxids auswirken. Die Dichte der GOI-relevanten Defekte wird vorzugsweise mit Hilfe des in DE19835616A1 offenbarten Verfahrens der IR-Lock-In-Thermographie gemessen, da dieses Verfahren eine großflächige Detektion genau jener Defekte ermöglicht, die GOI-Defekte verursachen. Damit sind, im Gegensatz zu den bekannten GOI-Tests, auch sehr geringe Defektdichten von beispielsweise 0,1/cm2 quantitativ bestimmbar.
  • Andere Nachweismethoden, wie z. B. Laser-Scanning-Methoden, mit denen die gesamte Scheibenoberfläche auf Defekte hin untersucht wird, eignen sich dagegen deutlich schlechter, da die mit diesen Methoden detektierten Defekte zwar zu einem Ausfall eines Bauelements führen können, aber nicht notwendigerweise dazu führen müssen. Es werden auch Defekte detektiert, die keinen Einfluss auf die GOI-Güte haben, wie z. B. an der Oberfläche haftende Partikel. Andererseits wird bei der Herstellung mikroelektronischer Bauelemente nicht nur die Oberfläche der Halbleiterscheibe genutzt, sondern auch eine gewisse Schicht unterhalb der Oberfläche. Dies bedeutet, dass Nachweismethoden, die nur die Scheibenoberfläche bzw. eine für das spätere Bauelement unzureichende Tiefe senkrecht zur Oberfläche untersuchen, grundsätzlich nicht alle GOI-relevanten Defekte auffinden können.
  • GOI-relevante Defekte sind beispielsweise Vakanzenagglomerate (engl. „crystal originated particles”, COPs oder Voids) oder Sauerstoffpräzipitate (engl. auch „bulk micro defects”, BMDs, genannt).
  • Erfindungsgemäß nehmen die defektreduzierten Bereiche der Halbleiterscheibe einen Anteil von 10% bis 100% der ebenen Fläche der Halbleiterscheibe ein. Als ebene Fläche wird der gesamte Bereich der im Wesentlichen parallelen Flächen der Halbleiterscheibe bezeichnet. Dieser Bereich wird maximal für die Herstellung mikroelektronischer Bauelemente genutzt. Nicht zur ebenen Fläche gehört dagegen eine in der Regel vorhandene Abschrägung oder Verrundung am Rand, d. h. im Umfangsbereich der Halbleiterscheibe.
  • Die defektreduzierten Bereiche weisen eine sehr geringe und vorzugsweise äußerst homogene Dichte GOI-relevanter Defekte auf. Vorzugsweise weicht die Dichte der GOI-relevanten Defekte an beliebigen Orten innerhalb der defektreduzierten Bereiche um maximal 10% vom Mittelwert der in den defektreduzierten Bereichen bestimmten Dichte der GOI-relevanten Defekte ab. Die übrigen Bereiche der Halbleiterscheibe weisen eine deutlich höhere Defektdichte auf als die defektreduzierten Bereiche. Erfindungsgemäß ist die Dichte der GOI-relevanten Defekte in den übrigen Bereichen – sofern solche vorhanden sind – wenigstens doppelt so groß wie in den defektreduzierten Bereichen.
  • Die erfindungsgemäßen defektreduzierten Bereiche haben vorzugsweise eine definierte laterale Ausdehnung, d. h. eine definierte Ausdehnung parallel zur Oberfläche der Halbleiterscheibe. Dies äußert sich dadurch, dass sich an den Grenzen zwischen den defektreduzierten Bereichen und den übrigen Bereichen der Halbleiterscheibe die Dichte der GOI-relevanten Defekte sprunghaft ändert. Vorzugsweise ändert sich die Dichte der GOI-relevanten Defekte an den Grenzen zwischen den defektreduzierten Bereichen und den übrigen Bereichen entlang einer parallel zu den ebenen Flächen der Halbleiterscheibe und senkrecht zur jeweiligen Grenze zwischen dem defektreduzierten und dem nicht defektreduzierten Bereich verlaufenden Strecke mit einer Länge von 0,5 mm um wenigstens einen Faktor 2. Im Gegensatz zu Halbleiterscheiben gemäß dem Stand der Technik, die ebenfalls Bereiche mit einer relativ geringen Dichte der GOI-relevanten Defekte und andere Bereiche mit einer relativ hohen Dichte der GOI-relevanten Defekte aufweisen, gehen diese verschiedenen Bereiche bei einer erfindungsgemäßen Halbleiterscheibe nicht fließend ineinander über, sondern sind scharf voneinander abgegrenzt.
  • Defektoptimiertes Silicium gemäß dem Stand der Technik weist eine hohe Dichte sehr kleiner Defekte mit einem Durchmesser von weniger als 30 nm auf. Dagegen weist die erfindungsgemäße Halbleiterscheibe auch eine sehr niedrige Dichte dieser kleinen Defekte auf. Im Unterschied zum Stand der Technik erreichen die erfindungsgemäßen Halbleiterscheiben eine Dichte der GOI-relevanten Defekte von bis zu 0/cm2.
  • Vorzugsweise erstrecken sich die defektreduzierten Bereiche über die gesamte Dicke der Halbleiterscheibe. Damit unterscheiden sie sich auch in diesem Merkmal deutlich von den herkömmlichen defektarmen Schichten an der Oberfläche von Halbleiterscheiben, die beispielsweise durch geeignete thermische oder epitaktische Verfahren erzeugt werden. Die Tiefe dieser bekannten defektarmen Schichten beträgt in der Regel nur einige Mikrometer.
  • Im Folgenden wird die Erfindung anhand von Figuren näher beschrieben:
  • 1 zeigt GOI-relevante Defekte im Randbereich eines Quadranten einer erfindungsgemäßen Siliciumscheibe, die mit Hilfe des in DE19835616A1 offenbarten Verfahrens gemessen wurden. Die Defekte werden als helle Punkte dargestellt.
  • 2 zeigt analog zur 1 GOI-relevante Defekte auf einem Quadranten einer nicht erfindungsgemäßen Siliciumscheibe.
  • 3 zeigt eine schematische Darstellung einer Ausführungsform des erfindungsgemäßen Verfahrens, bei der die Halbleiterscheibe helikal mit dem Laserstrahl abgerastert wird.
  • 4 zeigt Defekte hinter der Bruchkante einer Siliciumscheibe vor Bestrahlung mit einem Laser.
  • 5 zeigt dieselbe Bruchkante wie 4, jedoch nach kurzer Bestrahlung mit einem Laser.
  • Gemäß einer bevorzugten Ausführungsform der Erfindung nehmen die defektreduzierten Bereiche im Wesentlichen die gesamte ebene Fläche der Halbleiterscheibe ein. Darunter ist vorzugsweise ein Flächenanteil von 95% bis 100% der ebenen Fläche der Halbleiterscheibe zu verstehen. Die Vorteile dieser Ausführungsform stellen die erreichbare Homogenität, eine höhere Ausbeute bei der Chip-Produktion, maximale Flächennutzung und einfache Produktions- und Prozessabläufe dar.
  • Ein Beispiel für diese Ausführungsform ist in 1 dargestellt. Die GOI-relevanten Defekte wurden mit Hilfe des in DE19835616A1 offenbarten Verfahrens gemessen. Die gesamte ebene Fläche des dargestellten Quadranten der erfindungsgemäßen Siliciumscheibe 3 ist dunkel, d. h. nahezu defektfrei. Lediglich im abgeschrägten Randbereich 6, d. h. außerhalb der ebenen Fläche, ist an der Vielzahl heller Stellen eine relativ hohe Defektdichte zu erkennen. Im Vergleich dazu stellt 2 eine mit der gleichen Methode vermessene Siliciumscheibe gemäß dem Stand der Technik dar. Bei dieser Scheibe ist auf der gesamten ebenen Fläche eine relativ hohe Dichte GOI-relevanter Defekte erkennbar.
  • Gemäß einer anderen bevorzugten Ausführungsform der Erfindung nehmen die defektreduzierten Bereiche nur einen Teil der ebenen Fläche der Halbleiterscheibe ein, vorzugsweise einen Flächenanteil von 10% bis 95% der ebenen Fläche.
  • Vorzugsweise decken sich die defektreduzierten Bereiche mit den Bereichen auf der Halbleiterscheibe, in denen es auf eine hohe GOI-Güte ankommt. Dies sind Bereiche, in denen Bauelemente, wie zum Beispiel Transistoren und Speicherbausteine erzeugt werden.
  • Die übrigen, nicht defektreduzierten Bereiche befinden sich gemäß dieser Ausführungsform an Stellen, an denen es nicht auf eine hohe GOI-Güte ankommt, weil in diesen Bereich kein Gate-Oxid hergestellt wird. Dies ist beispielsweise entlang der Linien der Fall, an denen die Halbleiterscheibe nach Herstellung der Bauelemente und ggf. Rückdünnen (z. B. Rückschleifen) auseinander geschnitten wird (engl. „dicing”), um die einzelnen Mikrochips voneinander zu trennen. Auch an den Stellen, an denen Leiterbahnen auf die Halbleiterscheibe aufgebracht werden, sind GOI-relevante Defekte unkritisch.
  • Weitere Bereiche, in denen die GOI-Güte keine Rolle spielt, sind beispielsweise Testbereiche (außer für einen GOI-Test), Kontaktbereiche oder Bereiche, die eine Scheibenkennung tragen oder für die Aufbringung laufender Chip-Nummern oder Justiermarken vorgesehen sind.
  • Dies bedeutet, dass die Lage der defektreduzierten Bereiche durch die Anordnung der mikroelektronischen Bauelemente, die später auf der Halbleiterscheibe hergestellt werden, festgelegt wird. Bei dieser Ausführungsform der Erfindung muss die beabsichtigte spätere Anordnung der relevanten Bauelemente bereits zum Zeitpunkt der Herstellung der erfindungsgemäßen Halbleiterscheibe bekannt sein.
  • Diese Ausführungsform der Erfindung hat zwei wesentliche Vorteile: Erstens muss nur auf einem Teil der Fläche der Halbleiterscheibe die Dichte der GOI-relevanten Defekte reduziert werden, was die Wirtschaftlichkeit der Herstellung erhöht. Zweitens wirken die GOI-relevanten Defekte, insbesondere die BMDs (Bulk Micro Defects), als Getterzentren, d. h. sie binden metallische Verunreinigungen, mit denen die Halbleiterscheibe während der Herstellung der Bauelemente zwangsläufig kontaminiert wird und die die Leitungscharakteristik des Halbleitermaterials in unkontrollierter und unerwünschter Weise verändern. Das Vorhandensein von BMDs in Bereichen, in denen keine hohe GOI-Güte erforderlich ist, ist daher wünschenswert. Bei dieser Ausführungsform sind somit sowohl eine äußerst geringe und homogene Dichte der GOI-relevanten Defekte in den kritischen Bereichen als auch eine gute Getterfähigkeit gewährleistet.
  • Die Halbleiterscheibe besteht im Wesentlichen, d. h. zu mindestens 80%, aus Silicium. Die Halbleiterscheibe kann auch aus im Wesentlichen reinem Silicium bestehen, dem lediglich die üblichen Dotierstoffe zugesetzt sind.
  • Die erfindungsgemäße Halbleiterscheibe kann durch eine geeignete Bestrahlung einer Halbleiterscheibe mit einem Laser hergestellt werden.
  • Die Erfindung bezieht sich daher auch auf ein Verfahren zur Ausheilung GOI-relevanter Defekte in einer monokristallinen Halbleiterscheibe, die zu mindestens 80% aus Silicium besteht, wobei definierte Bereiche zumindest einer Seite der Halbleiterscheibe mit einem Laser bestrahlt werden, dadurch gekennzeichnet, dass jeder Ort innerhalb der definierten Bereiche für eine Dauer von mindestens 25 ms mit einer Leistungsdichte von 1 GW/m2 bis 10 GW/m2 bestrahlt wird, wobei der Laser Strahlung einer Wellenlänge zwischen 1 μm und 7 μm emittiert und wobei die Temperatur der Halbleiterscheibe durch die Bestrahlung mit dem Laser um weniger als 20 K ansteigt.
  • Verfahren zur Behandlung von Halbleitermaterialien mit Laserstrahlung sind im Stand der Technik bekannt. Beispielsweise offenbart DD249998A1 die Bestrahlung einer Siliciumscheibe mit einer Lichtquelle, beispielsweise einem Laser, wobei die Lichtquelle jedoch so zu wählen ist, dass sie einen hohen Anteil an Wellenlängen unterhalb der Absorptionskante von Silicium aussendet, damit die Strahlung von der Siliciumscheibe absorbiert und die Scheibe dadurch erhitzt wird, um getterfähige Defekte zu erzeugen. EP68094A2 offenbart ein Verfahren, bei dem eine bereits im Rahmen der Bauelementeherstellung strukturierte Scheibe lokal mit einem Laser bestrahlt wird, um durch lokales Aufschmelzen polykristalliner Siliciumbereiche diese Bereiche zu rekristallisieren. Zu diesem Zweck muss ein Laser verwendet werden, dessen Strahlung von Silicium absorbiert wird, der also Licht mit einer Wellenlänge unterhalb der Absorptionskante von Silicium aussendet. Beispielsweise wird ein frequenzverdoppelter Nd:YAG-Laser mit einer Wellenlänge von 532 nm verwendet. US6743689B1 offenbart ein ähnliches Verfahren, bei dem eine bereits strukturierte Halbleiterscheibe im Verlauf der Bauelementeherstellung lokal mit einem Laser bestrahlt wird, um amorphe Bereiche durch eine Erhöhung der Temperatur auf 1200 bis 1300°C zu kristallisieren.
  • Alle diese bekannten Verfahren verfolgen das Ziel, die Temperatur der Halbleiterscheibe durch Absorption der Laserstrahlung lokal stark zu erhöhen, um gewisse Effekte zu erreichen.
  • Das erfindungsgemäße Verfahren arbeitet dagegen mit einer Wellenlänge, die oberhalb der Absorptionskante des Halbleitermaterials liegt. Die Absorptionskante von Silicium liegt bei 1,1 eV, dies entspricht einer Wellenlänge von etwa 1050 nm. Für diese Strahlung ist das Halbleitermaterial somit im Wesentlichen transparent, sie wird nur in geringem Umfang vom Halbeitermaterial absorbiert. Aus diesem Grund steigt die Temperatur der Halbleiterscheibe durch die Bestrahlung mit dem Laser um weniger als 20 K, vorzugsweise sogar um weniger als 6 K an. Mit dem Begriff „Temperatur der Halbleiterscheibe” ist die mittlere, d. h. die globale Temperatur der Halbleiterscheibe gemeint. Die Temperatur der Halbleiterscheibe wird während der Bestrahlung mit dem Laser vorzugsweise im Bereich von 20°C bis 50°C gehalten. Lediglich am gerade bestrahlten Ort der Halbleiterscheibe kann die lokale Temperatur deutlich höhere Werte erreichen, sie steigt jedoch vorzugsweise nicht über 800°C.
  • Trotzdem können überraschenderweise in der Halbleiterscheibe vorhandene Defekte durch die erfindungsgemäße Bestrahlung ausgeheilt werden, ohne die Temperatur der Halbleiterscheibe nennenswert zu erhöhen. Beispielsweise können COP-Defekte und BMD-Defekte in monokristallinen Siliciumscheiben, die bei den meisten Kristallziehprozessen unvermeidlich sind, durch die erfindungsgemäße Bestrahlung aufgelöst werden.
  • Die Wirkungsweise des erfindungsgemäßen Verfahrens kann folgendermaßen erklärt werden: Obwohl das Halbleitermaterial selbst wenig Strahlung absorbiert, die Temperatur des gerade bestrahlten Volumens der Halbleiterscheibe nicht über 800°C steigt (was für das Ausheilen von Defekten nicht ausreicht) und die globale Temperatur der Scheibe nahezu unverändert bleibt, findet doch eine Interaktion der Defekte mit der Strahlung statt. Berechnungen zeigen, dass lokal auf den Defekt begrenzte Temperaturerhöhungen um einige 10.000 K möglich sind, solange der Defekt optische Eigenschaften besitzt, die sich vom umgebenden Silicium unterscheiden. Derartige Eigenschaften gründen auf Bereichen mit anderer Lichtbrechung und Oberflächen von Hohlräumen im Halbleitermaterial. Sobald sich der Defekt auflöst, beispielsweise im Fall eines COPs durch Diffusion von Vakanzen vom COP ins Kristallgitter oder im Fall eines BMDs durch Diffusion von Sauerstoff vom BMD ins Kristallgitter (wobei der Sauerstoff als interstitieller Sauerstoff vorliegt), streut der Defekt nicht mehr. Es erfolgt keine weitere Absorption von Strahlungsenergie und die lokal stark erhitzte Stelle gibt ihre Wärmeenergie sofort an das kalte umgebende Halbleitermaterial ab. Durch den unverzüglich erfolgenden Temperaturausgleich sinkt die Temperatur im Bereich des ehemaligen Defekts so schnell auf den Ausgangswert ab, dass keine Reaggregation der Vakanzen zu einem neuen COP oder des Sauerstoffs zu einem neuen BMD erfolgen kann.
  • Mit dem erfindungsgemäßen Verfahren lässt sich eine erfindungsgemäße Halbleiterscheibe mit sehr niedriger und homogener Dichte GOI-relevanter Defekte herstellen, da jede Stelle der Halbleiterscheibe, die in einem der gewünschten defektreduzierten Bereichen liegt, unter absolut identischen Bedingungen behandelt werden kann.
  • Dies ist mit den Verfahren des Stands der Technik nicht möglich. Diese Verfahren sehen beispielsweise besondere Bedingungen bei der Herstellung des Einkristalls (z. B. durch Kristallziehen nach Czochralski) vor, um die Entstehung von Defekten möglichst weitgehend zu unterdrücken. Mit CZ-Verfahren kann keine lokale Beeinflussung erfolgen, weil sich immer radialsymmetrische Eigenschaftsverteilungen einstellen. Eine andere Möglichkeit gemäß dem Stand der Technik besteht darin, eine monokristalline Halbleiterscheibe, die GOI-relevante Defekte in einer bestimmten Größenverteilung und Dichte aufweist, einer thermischen Behandlung zu unterwerfen, um die Defekte, zumindest in einer oberflächennahen Schicht, auszuheilen. Inhomogenitäten des Rohmaterials können auch durch eine homogene Temperaturbehandlung nicht vollständig ausgeglichen werden. Mit den bekannten Verfahren ist es außerdem nicht möglich, lokal die Eigenschaften der Halbleiterscheibe zu beeinflussen, weil bei der Entwicklung dieser Verfahren immer besonderer Augenmerk darauf gelegt wurde, ganze Halbleiterscheiben in möglichst kurzer Zeit zu verarbeiten.
  • Bei thermisch behandelten Halbleiterscheiben entsteht eine sehr defektarme Schicht (so genannte „denuded zone”) an der Oberfläche, während in der Tiefe der Halbleiterscheibe weiterhin Defekte nachweisbar sind. Dagegen erreicht man durch Anwendung des erfindungsgemäßen Verfahrens eine Defektreduzierung über die gesamte Dicke der Halbleiterscheibe.
  • Da die Halbleiterscheibe beim erfindungsgemäßen Verfahren nicht global erwärmt wird, ergeben sich weitere Vorteile gegenüber den Verfahren des Stands der Technik:
    Das thermische Budget der Halbleiterscheibe wird durch die erfindungsgemäße Behandlung nicht erhöht. Dies bedeutet, dass keine Nukleation und keine Diffusion im Festkörper stattfinden und somit andere Defekttypen nicht entstehen oder wachsen können. Da keine Kontamination an den Oberflächen erfolgt, bleibt die Ladungsträgerlebensdauer nahezu unverändert.
  • In der global kalten Halbleiterscheibe finden praktisch keine Diffusionsvorgänge statt. Bei der Herstellung des Einkristalls eingestellte Dotierstoffkonzentrationen bleiben daher unverändert erhalten.
  • Die mechanischen Eigenschaften der Halbleiterscheibe werden durch die erfindungsgemäße Behandlung weder temporär noch dauerhaft verändert. Für wachsende Scheibendurchmesser, wie 200 mm und größer (z. B. 300 mm und 450 mm Scheibendurchmesser), ergeben sich wachsende Punktbelastungen in den Auflagen für thermische Prozesse. Im Gegensatz dazu besteht beim erfindungsgemäßen Verfahren keine Gefahr einer plastischen Verformung der Halbleiterscheibe, die zu Schäden am Kristallgitter, insbesondere zu Vergleitungen (engl. „slip”) führt. Generell können sich Vergleitungen im kalten Halbleitermaterial nicht ausbreiten. Thermische Gradienten sind lokal auf die Bereiche im Laserstrahl und um die Defekte begrenzt. Somit treten keine globalen thermischen Spannungen in der Halbleiterscheibe auf. Dadurch ist die Gefahr eines Bruchs der Halbleiterscheibe während und nach der Behandlung deutlich vermindert.
  • Das erfindungsgemäße Verfahren wird in der Regel auf im Wesentlichen runde, unstrukturierte Halbleiterscheiben angewandt. Vorzugsweise ist als Ausgangsmaterial eine Halbleiterscheibe mit Defekten zu wählen, die im Mittel einen Durchmesser von weniger als 70 nm aufweisen, da kleine Defekte schneller aufgelöst werden und sich dadurch der Zeitaufwand für das Verfahren reduziert. Halbleiterscheiben mit einem mittleren Defektdurchmesser von über 70 nm können durch das erfindungsgemäße Verfahren ebenfalls von den GOI-relevanten Defekten befreit werden, wobei jedoch längere Bestrahlungszeiten zu wählen sind.
  • Die konkreten Parameter der Laserbestrahlung hängen von den Eigenschaften des Halbleitermaterials ab. Da Silicium das zurzeit wichtigste Halbleitermaterial ist, werden konkrete Parameter für Silicium beschrieben.
  • Im Fall von Silicium eignen sich Laser, die Licht mit einer Wellenlänge von 1 μm bis 7 μm emittieren, beispielsweise
    1,060 μm (InGaAsP Diodenlaser),
    1,064 μm (Nd:YAG-Laser),
    2,127 μm (Ho:YAG-Laser),
    2,940 μm (Er:YAG-Laser).
  • Besonders bevorzugt sind die Wellenlängen 1,064 μm und 4,25 μm, da hier eine besonders niedrige Absorption im Silicium vorliegt.
  • Die Leistungsdichte des Laserstrahls liegt im Fall des Siliciums im Bereich von 1 GW/m2 bis 10 GW/m2. Der Laserstrahl wird vorzugsweise auf einen nicht divergenten Strahl mit einem Durchmesser von 3 μm bis 10 μm eingestellt.
  • Die Absorption von Energie (in W) ist proportional zum Querschnitt des Defekts, d. h. zum Quadrat seines Radius, während das Volumen des Defekts proportional zum Kubik des Defektradius ist. Um den Defekt mit Schmelze zu füllen, braucht man eine Energie, die vom Volumen abhängt. Der Querschnitt ist die Licht-einfangende Größe.
  • Die Energiedichte limitiert also die Größe der Defekte, die ausgeheilt werden können. Die Einstellung einer beliebig hohen Energiedichte ist nicht möglich, da die Halbleiterscheibe schmilzt und die Oberflächenqualität zerstört wird. Bei Anwendung einer noch höheren Energiedichte würde man die Halbleiterscheibe mit dem Laserstrahl schneiden, was hier unerwünscht ist.
  • 4 zeigt frontal eine Bruchkante einer herkömmlichen, defektreduzierten Siliciumscheibe, die mit dem Messgerät „Bulk Micro Defect Analyzer MO-441” (Fa. Mitsui Mining and Smelting, Japan) auf Defekte untersucht wurde. Zur Präparation der Probe wurde eine Siliciumscheibe entlang einer Vorzugsrichtung des Kristallgitters senkrecht zu ihren ebenen Flächen gebrochen. Bei der Messung werden einzelne Defekte, die in einem Bereich von 20 bis 30 μm hinter der Bruchkante liegen detektiert und ihre Lage sichtbar gemacht. Es sind insgesamt 26 Defekte als dunkle Punkte erkennbar. Anschließend wurden die an die Bruchkante angrenzenden Bereiche der Siliciumscheibe für sehr kurze Zeit mit einem Laser bestrahlt. 5 zeigt dieselbe Siliciumscheibe nach dieser Behandlung. Von den 26 ursprünglich vorhandenen Defekten sind vier kleine Defekte nicht mehr nachweisbar. Diese sind in den 4 und 5 mit Pfeilen gekennzeichnet. Um alle, einschließlich der großen Defekte aufzulösen, ist eine längere Bestrahlungsdauer notwendig.
  • Eine erfindungsgemäß hergestellte Halbleiterscheibe weist naturgemäß eine hohe Dichte nicht agglomerierter Punktdefekte auf (insbesondere Vakanzen und interstitiellen Sauerstoff). Die Punktdefekte können mittels einer nachfolgenden thermischen Behandlung aus der Halbleiterscheibe ausdiffundiert (im Fall von Sauerstoff) beziehungsweise mit interstitiellem Silicium rekombiniert werden (im Fall von Vakanzen), falls dies für die vorgesehene Verwendung der Halbleiterscheibe erforderlich oder vorteilhaft ist. Sollen die durch die Auflösung der COPs gebildeten freien Vakanzen eliminiert werden, wird die Siliciumscheibe nach Anwendung des erfindungsgemäßen Verfahrens einer thermischen Behandlung unterworfen, die geeignet ist, interstitielle Siliciumatome zu injizieren, die mit den Vakanzen rekombinieren können.
  • Bei der in 3 dargestellten bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens wird die gesamte Oberfläche der Halbleiterscheibe 3 mit einem Laser 1 abgerastert. Möglich ist auch der gleichzeitige Einsatz mehrerer Laser. Das Material der Halbleiterscheibe ist für den Laserstrahl 2 weitgehend transparent. Der Laserstrahl 2 weist einen definierten Querschnitt auf. Um die gesamte Fläche der Halbleiterscheibe 3 zu behandeln, lässt man die Halbleiterscheibe um ihre Achse rotieren (4). Gleichzeitig verschiebt man die relative Position von Laser 1 und Halbleiterscheibe 3 langsam in radialer Richtung (5). Dies geschieht vorzugsweise derart, dass der Bereich, in dem der Laserstrahl 2 auf die Halbleiterscheibe 3 trifft, nach einer Rotation um nicht mehr als einen Strahldurchmesser in radialer Richtung wandert. In ähnlicher Art und Weise lässt sich eine ganzflächige Behandlung auch dadurch erreichen, dass die Halbleiterscheibe zeilenweise abgerastert wird. In diesem Fall ist die Rotation 4 der Halbleiterscheibe 3 durch eine zweite lineare Bewegung, vorzugsweise senkrecht zur Bewegung 5 gerichtet, zu ersetzen.
  • Beim Abrastern können Randbereiche der Halbleiterscheibe von der Bestrahlung ausgenommen werden. Ebenso können Bereiche ausgenommen werden, die nicht in defektreduzierte Bereiche umgewandelt werden sollen. Da die Bestrahlung lokal geschieht, können sowohl homogene als auch gezielt inhomogene Eigenschaften der Defektverteilung erzeugt werden. In jedem Fall wird die Relativbewegung zwischen Laser und Halbleiterscheibe so gesteuert, dass jeder Ort innerhalb eines Bereichs, der in einen defektreduzierten Bereich umgewandelt werden soll, zumindest für 25 ms bestrahlt wird.
  • In einer weiteren Ausführungsform wird die Defektverteilung auf der Halbleiterscheibe vor der Laserbehandlung gemessen und die Parameter der Laserbehandlung an die lokalen Defektgrößen etc. angepasst. Hierdurch wird auch der Durchsatz und damit die Wirtschaftlichkeit der Methode verbessert.
  • Weitere bevorzugte Ausführungsformen des erfindungsgemäßen Verfahrens ergeben sich durch eine Anpassung an die Eigenschaften der Halbleiterscheibe vor der erfindungsgemäßen Behandlung sowie an die gewünschten Eigenschaften nach dieser Behandlung. Durch die Art und Größe der aufzulösenden Defekte werden insbesondere die Leistungsdichte des Laserstrahls und die erforderliche Dauer der Bestrahlung definiert:
    Beispielsweise wird eine Bestrahlungsdauer von mehr als 25 ms und eine Leistungsdichte des Laserstrahls zwischen 5 und 10 GW/m2 benutzt, um COPs mit einem Durchmesser von weniger als 90 nm in einer Siliciumscheibe aufzulösen.
  • Eine Bestrahlungsdauer von mehr als 25 ms und eine Leistungsdichte des Laserstrahls zwischen 7,5 und 10 GW/m2 wird angewandt, um die Oxidschicht an der Innenwand von COPs mit einem Durchmesser von weniger als 1250 nm zu zerstören. COPs mit Oxidschicht und einem Durchmesser von weniger als 90 nm können unter diesen Bedingungen vollständig aufgelöst werden.
  • Zum Auflösen von BMDs kann eine Leistungsdichte von mehr als 1 GW/m2 und eine Belichtungszeit von mehr als 25 ms eingesetzt werden.
  • Das erfindungsgemäße Verfahren ist in der Lage, alle erfindungsgemäßen Halbleiterscheiben gemäß der Ansprüche 1 bis 8 herzustellen, ist aber nicht darauf beschränkt.

Claims (14)

  1. Monokristalline Halbleiterscheibe, die zu mindestens 80% aus Silicium besteht und die defektreduzierte Bereiche aufweist, wobei diese defektreduzierten Bereiche eine Dichte der GOI-relevanten Defekte im Bereich von 0/cm2 bis 0,1/cm2 aufweisen und insgesamt einen Flächenanteil von 10% bis < 100% der ebenen Fläche der Halbleiterscheibe einnehmen, wobei die Dichte der GOI-relevanten Defekte in den übrigen Bereichen wenigstens doppelt so groß ist wie in den defektreduzierten Bereichen.
  2. Monokristalline Halbleiterscheibe gemäß Anspruch 1, dadurch gekennzeichnet, dass die defektreduzierten Bereiche einen Flächenanteil von 95% bis < 100% der ebenen Fläche der Halbleiterscheibe einnehmen.
  3. Monokristalline Halbleiterscheibe gemäß Anspruch 1, dadurch gekennzeichnet, dass die defektreduzierten Bereiche einen Flächenanteil von 10% bis 95% der ebenen Fläche der Halbleiterscheibe einnehmen.
  4. Monokristalline Halbleiterscheibe gemäß einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass sich an den Grenzen zwischen den defektreduzierten Bereichen und den übrigen Bereichen der Halbleiterscheibe die Dichte der GOI-relevanten Defekte sprunghaft ändert.
  5. Monokristalline Halbleiterscheibe gemäß Anspruch 4, dadurch gekennzeichnet, dass sich die Dichte der GOI-relevanten Defekte an den Grenzen zwischen den defektreduzierten Bereichen und den übrigen Bereichen entlang einer parallel zu den ebenen Flächen der Halbleiterscheibe und senkrecht zur jeweiligen Grenze verlaufenden Strecke mit einer Länge von 0,5 mm um wenigstens einen Faktor 2 ändert.
  6. Monokristalline Halbleiterscheibe, die zu mindestens 80% aus Silicium besteht und die einen 100% ihrer Fläche entsprechenden defektreduzierten Bereich mit einer Dichte der GOI-relevanten Defekte im Bereich von 0/cm2 bis 0,1/cm2 aufweist.
  7. Monokristalline Halbleiterscheibe gemäß einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die Dichte der GOI-relevanten Defekte an beliebigen Orten innerhalb der defektreduzierten Bereiche um maximal 10% vom Mittelwert der in den defektreduzierten Bereichen bestimmten Dichte der GOI-relevanten Defekte abweicht.
  8. Monokristalline Halbleiterscheibe gemäß einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass sich die defektreduzierten Bereiche jeweils über die gesamte Dicke der Halbleiterscheibe erstrecken.
  9. Verfahren zur Ausheilung GOI-relevanter Defekte in einer monokristallinen Halbleiterscheibe, die zu mindestens 80% aus Silicium besteht, wobei definierte Bereiche zumindest einer Seite der Halbleiterscheibe mit einem Laser bestrahlt werden, dadurch gekennzeichnet, dass jeder Ort innerhalb der definierten Bereiche für eine Dauer von mindestens 25 ms mit einer Leistungsdichte von 1 GW/m2 bis 10 GW/m2 bestrahlt wird, wobei der Laser Strahlung einer Wellenlänge zwischen 1 μm und 7 μm emittiert und wobei die Temperatur der Halbleiterscheibe durch die Bestrahlung mit dem Laser um weniger als 20 K ansteigt.
  10. Verfahren gemäß Anspruch 9, dadurch gekennzeichnet, dass die Halbleiterscheibe während der Bestrahlung mit dem Laser auf einer Temperatur im Bereich von 20°C bis 50°C gehalten wird.
  11. Verfahren gemäß einem der Ansprüche 9 oder 10, dadurch gekennzeichnet, dass die Halbleiterscheibe eine im Wesentlichen runde, unstrukturierte Halbleiterscheibe ist.
  12. Verfahren gemäß einem der Ansprüche 9 bis 11, dadurch gekennzeichnet, dass die Temperatur des Halbleitermaterials am gerade bestrahlten Ort maximal 800°C beträgt.
  13. Verfahren gemäß einem der Ansprüche 9 bis 12, dadurch gekennzeichnet, dass die Bestrahlung der definierten Bereiche der zumindest einen Seite der Halbleiterscheibe durch Abrastern der definierten Bereiche mit einem Laserstrahl erfolgt, wodurch die definierten Bereiche in defektreduzierte Bereiche umgewandelt werden, die eine Dichte der GOI-relevanten Defekte im Bereich von 0/cm2 bis 0,1/cm2 aufweisen und insgesamt einen Flächenanteil von 10% bis < 100% der ebenen Fläche der Halbleiterscheibe einnehmen, wobei die Dichte der GOI-relevanten Defekte in den übrigen Bereichen wenigstens doppelt so groß ist wie in den defektreduzierten Bereichen.
  14. Verfahren gemäß einem der Ansprüche 9 bis 12, dadurch gekennzeichnet, dass die Bestrahlung der definierten Bereiche der zumindest einen Seite der Halbleiterscheibe durch Abrastern der definierten Bereiche mit einem Laserstrahl erfolgt, wodurch die definierten Bereiche in defektreduzierte Bereiche umgewandelt werden, die eine Dichte der GOI-relevanten Defekte im Bereich von 0/cm2 bis 0,1/cm2 aufweisen und insgesamt einen Flächenanteil von 100% der ebenen Fläche der Halbleiterscheibe einnehmen.
DE102006034786A 2006-07-27 2006-07-27 Monokristalline Halbleiterscheibe mit defektreduzierten Bereichen und Verfahren zur Ausheilung GOI-relevanter Defekte in einer monokristallinen Halbleiterscheibe Active DE102006034786B4 (de)

Priority Applications (9)

Application Number Priority Date Filing Date Title
DE102006034786A DE102006034786B4 (de) 2006-07-27 2006-07-27 Monokristalline Halbleiterscheibe mit defektreduzierten Bereichen und Verfahren zur Ausheilung GOI-relevanter Defekte in einer monokristallinen Halbleiterscheibe
SG200703836-7A SG139622A1 (en) 2006-07-27 2007-05-29 Monocrystalline semiconductor wafer comprising defect-reduced regions and method for producing it
CN2007101286059A CN101139733B (zh) 2006-07-27 2007-07-09 具有缺陷减少区域的单晶半导体晶片及其制造方法
TW96126987A TWI374202B (en) 2006-07-27 2007-07-24 Monokristalline halbleiterscheibe mit defektreduzierten bereichen und verfahren zu ihrer herstellung
KR1020070075333A KR100914539B1 (ko) 2006-07-27 2007-07-26 결함 감소 영역을 포함하는 단결정 반도체 웨이퍼 및 이를제조하는 방법
US11/828,392 US8088219B2 (en) 2006-07-27 2007-07-26 Monocrystalline semiconductor wafer comprising defect-reduced regions and method for producing it
JP2007195429A JP2008034849A (ja) 2006-07-27 2007-07-27 欠陥が減少した領域を有する単結晶半導体ウェーハおよびその製造方法
US13/226,772 US8216361B2 (en) 2006-07-27 2011-09-07 Monocrystalline semiconductor wafer comprising defect-reduced regions and method for producing it
JP2012023770A JP5557859B2 (ja) 2006-07-27 2012-02-07 単結晶半導体ウェーハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102006034786A DE102006034786B4 (de) 2006-07-27 2006-07-27 Monokristalline Halbleiterscheibe mit defektreduzierten Bereichen und Verfahren zur Ausheilung GOI-relevanter Defekte in einer monokristallinen Halbleiterscheibe

Publications (2)

Publication Number Publication Date
DE102006034786A1 DE102006034786A1 (de) 2008-02-07
DE102006034786B4 true DE102006034786B4 (de) 2011-01-20

Family

ID=38884742

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006034786A Active DE102006034786B4 (de) 2006-07-27 2006-07-27 Monokristalline Halbleiterscheibe mit defektreduzierten Bereichen und Verfahren zur Ausheilung GOI-relevanter Defekte in einer monokristallinen Halbleiterscheibe

Country Status (7)

Country Link
US (2) US8088219B2 (de)
JP (2) JP2008034849A (de)
KR (1) KR100914539B1 (de)
CN (1) CN101139733B (de)
DE (1) DE102006034786B4 (de)
SG (1) SG139622A1 (de)
TW (1) TWI374202B (de)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7057256B2 (en) 2001-05-25 2006-06-06 President & Fellows Of Harvard College Silicon-based visible and near-infrared optoelectric devices
US7442629B2 (en) 2004-09-24 2008-10-28 President & Fellows Of Harvard College Femtosecond laser-induced formation of submicrometer spikes on a semiconductor substrate
US7989729B1 (en) * 2008-03-11 2011-08-02 Kla-Tencor Corporation Detecting and repairing defects of photovoltaic devices
DE102008028869A1 (de) 2008-06-19 2009-12-24 Vistec Semiconductor Systems Gmbh Verfahren und Vorrichtung zur Inspektion eines scheibenförmigen Gegenstandes
JP2010245316A (ja) * 2009-04-07 2010-10-28 Sumco Corp エピタキシャルウェーハの製造方法
US9911781B2 (en) 2009-09-17 2018-03-06 Sionyx, Llc Photosensitive imaging devices and associated methods
US9673243B2 (en) 2009-09-17 2017-06-06 Sionyx, Llc Photosensitive imaging devices and associated methods
DE102009055685A1 (de) * 2009-11-25 2011-05-26 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Qualitätsverbesserung von Wafern sowie Verwendung des Verfahrens
US8692198B2 (en) 2010-04-21 2014-04-08 Sionyx, Inc. Photosensitive imaging devices and associated methods
EP2583312A2 (de) 2010-06-18 2013-04-24 Sionyx, Inc. Lichtempfindliche hochgeschwindigkeitsvorrichtungen und verfahren dafür
US9496308B2 (en) 2011-06-09 2016-11-15 Sionyx, Llc Process module for increasing the response of backside illuminated photosensitive imagers and associated methods
US20130016203A1 (en) 2011-07-13 2013-01-17 Saylor Stephen D Biometric imaging devices and associated methods
US20140048899A1 (en) * 2012-02-10 2014-02-20 Sionyx, Inc. Low damage laser-textured devices and associated methods
US9064764B2 (en) 2012-03-22 2015-06-23 Sionyx, Inc. Pixel isolation elements, devices, and associated methods
JP6466346B2 (ja) 2013-02-15 2019-02-06 サイオニクス、エルエルシー アンチブルーミング特性を有するハイダイナミックレンジｃｍｏｓ画像センサおよび関連づけられた方法
US9939251B2 (en) 2013-03-15 2018-04-10 Sionyx, Llc Three dimensional imaging utilizing stacked imager devices and associated methods
WO2014209421A1 (en) 2013-06-29 2014-12-31 Sionyx, Inc. Shallow trench textured regions and associated methods
JP2015115401A (ja) * 2013-12-10 2015-06-22 三菱電機株式会社 レーザアニール方法およびレーザアニール装置
DE112015000206T5 (de) 2014-10-03 2016-08-25 Fuji Electric Co., Ltd. Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
US9991122B2 (en) * 2016-08-31 2018-06-05 Micron Technology, Inc. Methods of forming semiconductor device structures including two-dimensional material structures
EP3728704B1 (de) 2017-12-21 2023-02-01 GlobalWafers Co., Ltd. Verfahren zur behandlung eines siliciumeinkristallingots zur verbesserung des lls-ring / kern-musters
US11695048B2 (en) * 2020-04-09 2023-07-04 Sumco Corporation Silicon wafer and manufacturing method of the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5939770A (en) * 1997-08-29 1999-08-17 Kabushiki Kaisha Toshiba Semiconductor device and its manufacturing method
US6743689B1 (en) * 2003-01-14 2004-06-01 Advanced Micro Devices, Inc. Method of fabrication SOI devices with accurately defined monocrystalline source/drain extensions

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4316074A (en) * 1978-12-20 1982-02-16 Quantronix Corporation Method and apparatus for laser irradiating semiconductor material
JPS5638828A (en) * 1979-09-07 1981-04-14 Sony Corp Manufacture of semiconductor device
JPS57136334A (en) 1981-02-18 1982-08-23 Matsushita Electric Ind Co Ltd Manufacture of semiconductor device
US4494300A (en) 1981-06-30 1985-01-22 International Business Machines, Inc. Process for forming transistors using silicon ribbons as substrates
DD249998A1 (de) 1986-06-17 1987-09-23 Freiberg Spurenmetalle Veb Verfahren zur defektnukleation in silicium-scheiben
JPH0266946A (ja) 1988-09-01 1990-03-07 Fuji Electric Co Ltd イントリンシック・ゲッタリング方法
JP4020987B2 (ja) * 1996-01-19 2007-12-12 信越半導体株式会社 ウエーハ周辺部に結晶欠陥がないシリコン単結晶およびその製造方法
DE19637182A1 (de) 1996-09-12 1998-03-19 Wacker Siltronic Halbleitermat Verfahren zur Herstellung von Halbleiterscheiben aus Silicium mit geringer Defektdichte
JPH10209170A (ja) * 1997-01-17 1998-08-07 Hitachi Ltd 半導体ウエハおよびその製造方法ならびに半導体集積回路装置およびその製造方法
MY127594A (en) 1997-04-09 2006-12-29 Memc Electronic Materials Low defect density, vacancy dominated silicon
DE19823962A1 (de) 1998-05-28 1999-12-02 Wacker Siltronic Halbleitermat Verfahren zur Herstellung eines Einkristalls
DE19835616C2 (de) 1998-08-06 2002-02-28 Wacker Siltronic Halbleitermat Verfahren zur Lokalisierung und Bestimmung der lokalen Dichte von Gateoxid Defekten in MIS-Kondensatoren
JP3901998B2 (ja) 2001-12-04 2007-04-04 東芝セラミックス株式会社 半導体ウエハの欠陥消去方法
US7067005B2 (en) * 2004-08-06 2006-06-27 Sumitomo Mitsubishi Silicon Corporation Silicon wafer production process and silicon wafer
JP4183093B2 (ja) * 2005-09-12 2008-11-19 コバレントマテリアル株式会社 シリコンウエハの製造方法
JP5239155B2 (ja) * 2006-06-20 2013-07-17 信越半導体株式会社 シリコンウエーハの製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5939770A (en) * 1997-08-29 1999-08-17 Kabushiki Kaisha Toshiba Semiconductor device and its manufacturing method
US6743689B1 (en) * 2003-01-14 2004-06-01 Advanced Micro Devices, Inc. Method of fabrication SOI devices with accurately defined monocrystalline source/drain extensions

Also Published As

Publication number Publication date
US20110318546A1 (en) 2011-12-29
US8216361B2 (en) 2012-07-10
JP2008034849A (ja) 2008-02-14
DE102006034786A1 (de) 2008-02-07
JP2012134516A (ja) 2012-07-12
KR100914539B1 (ko) 2009-09-02
TW200806830A (en) 2008-02-01
CN101139733B (zh) 2012-10-10
SG139622A1 (en) 2008-02-29
US8088219B2 (en) 2012-01-03
CN101139733A (zh) 2008-03-12
US20080026232A1 (en) 2008-01-31
KR20080011098A (ko) 2008-01-31
JP5557859B2 (ja) 2014-07-23
TWI374202B (en) 2012-10-11

Similar Documents

Publication Publication Date Title
DE102006034786B4 (de) Monokristalline Halbleiterscheibe mit defektreduzierten Bereichen und Verfahren zur Ausheilung GOI-relevanter Defekte in einer monokristallinen Halbleiterscheibe
DE19900091B4 (de) Verfahren zur Beseitigung von eingewachsenen Defekten, die bei der Siliciumwaferherstellung entstanden sind sowie Tempervorrichtung zur Durchführung des Verfahrens
DE69736900T2 (de) Verfahren zur herstellung einer epitaxialscheibe aus silizium
DE112017004347B4 (de) Herstellungsverfahren für einen SiC-Epitaxiewafer
DE19609107B4 (de) Verfahren zum Herstellen von Siliziumwafern
DE102007027111B4 (de) Siliciumscheibe mit guter intrinsischer Getterfähigkeit und Verfahren zu ihrer Herstellung
DE10047345B4 (de) Wärmebehandlungsverfahren eines Siliciumwafers und behandelter Siliciumwafer
DE102010034002B4 (de) Siliciumscheibe und Verfahren zu deren Herstellung
DE69928434T2 (de) Wärmebehandelte siliziumplättchen mit verbesserter eigengetterung
DE60210264T2 (de) Verfahren zur herstellung von silizium einkristall mit verbesserter gate-oxid integrität
DE102008046617B4 (de) Halbleiterscheibe aus einkristallinem Silizium und Verfahren für deren Herstellung
DE112013001054B4 (de) Verfahren zum Herstellen eines Silizium-Einkristall-Wafers
DE112014006165B4 (de) Verfahren zur Herstellung eines Silicium-Wafers
DE102012214085A1 (de) Halbleiterscheibe aus einkristallinem Silizium und Verfahren zu deren Herstellung
DE102019002761A1 (de) Systeme zum halbleiter-wafer-dünnen und verwandte verfahren
DE102015224983B4 (de) Halbleiterscheibe aus einkristallinem Silizium und Verfahren zu deren Herstellung
DE112016000465T5 (de) Verfahren zur Fertigung von Silicium-Wafern
DE69936926T2 (de) Verfahren zum entfernen von defekten aus einkristallmaterial
DE102005028202B4 (de) Verfahren zur Herstellung von Halbleiterscheiben aus Silizium
DE112012000607B4 (de) Verfahren zum Herstellen eines Siliziumsubstrats und Siliziumsubstrat
DE112006000816T5 (de) Produktionsverfahren für Siliziumeinkristall, getemperter Wafer und Produktionsverfahren für getemperten Wafer
EP3555348B1 (de) Halbleiterscheibe aus einkristallinem silizium und verfahren zur herstellung einer halbleiterscheibe aus einkristallinem silizium
DE4438398A1 (de) Wärmebehandlungsverfahren für Verbindungshalbleiter
DE102014208815B4 (de) Verfahren zur Herstellung einer Halbleiterscheibe aus Silizium
DE112015002599T5 (de) Silicium-Wafer und Verfahren zu dessen Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R020 Patent grant now final

Effective date: 20110420