KR101715645B1 - 실리콘 단결정 웨이퍼 - Google Patents

실리콘 단결정 웨이퍼 Download PDF

Info

Publication number
KR101715645B1
KR101715645B1 KR1020137023674A KR20137023674A KR101715645B1 KR 101715645 B1 KR101715645 B1 KR 101715645B1 KR 1020137023674 A KR1020137023674 A KR 1020137023674A KR 20137023674 A KR20137023674 A KR 20137023674A KR 101715645 B1 KR101715645 B1 KR 101715645B1
Authority
KR
South Korea
Prior art keywords
single crystal
silicon single
detected
wafer
oxygen concentration
Prior art date
Application number
KR1020137023674A
Other languages
English (en)
Other versions
KR20140044792A (ko
Inventor
료지 호시
수구루 마츠모토
히로유키 카마다
코세이 스가와라
Original Assignee
신에쯔 한도타이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쯔 한도타이 가부시키가이샤 filed Critical 신에쯔 한도타이 가부시키가이샤
Publication of KR20140044792A publication Critical patent/KR20140044792A/ko
Application granted granted Critical
Publication of KR101715645B1 publication Critical patent/KR101715645B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/17—Systems in which incident light is modified in accordance with the properties of the material investigated
    • G01N21/47—Scattering, i.e. diffuse reflection
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B33/00—Silicon; Compounds thereof
    • C01B33/02—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C30B15/203—Controlling or regulating the relationship of pull rate (v) to axial thermal gradient (G)
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C30B15/206—Controlling or regulating the thermal history of growing the ingot
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/08—Etching
    • C30B33/10—Etching in solutions or melts
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501—Semiconductor wafers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956—Inspecting patterns on the surface of objects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/17—Systems in which incident light is modified in accordance with the properties of the material investigated
    • G01N21/47—Scattering, i.e. diffuse reflection
    • G01N2021/4735—Solid samples, e.g. paper, glass

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Health & Medical Sciences (AREA)
  • Biochemistry (AREA)
  • Immunology (AREA)
  • Health & Medical Sciences (AREA)
  • Pathology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

본 발명은, 쵸크랄스키법에 의해 육성된 실리콘 단결정 잉곳으로부터 절단된 실리콘 단결정 웨이퍼로서, 상기 실리콘 단결정 웨이퍼가, 산소 농도 8 × 1017 atoms/cm3(ASTM '79) 이하의 실리콘 단결정 잉곳으로부터 절단되고, 선택 에칭에 의해 FPD 및 LEP가 검출되지 않으며, 적외 산란법에 의해 LSTD가 검출되는 결함 영역을 포함하는 것을 특징으로 하는 실리콘 단결정 웨이퍼이다. 이에 의해, 디바이스 제작시 내압 불량이나 누출 불량을 일으키지 않고, 저비용으로 저산소 농도의 웨이퍼가 제공된다.

Description

실리콘 단결정 웨이퍼{SILICON SINGLE CRYSTAL WAFER}
본 발명은, 특히 첨단 분야에서 이용되고 있는 결함 제어된 저산소 농도의 실리콘 단결정 웨이퍼에 관한 것이다.
최근, 에너지 절약과 관련하여 파워 디바이스가 주목받고 있다. 이러한 디바이스는 메모리 등 다른 디바이스와 달리, 웨이퍼 내에 큰 전류가 흐른다. 전류가 흐르는 영역도, 종래와 같이 극 표층만이 있는 것은 없고, 표층으로부터 수십, 수백 μm라는 두께의 범위이거나, 디바이스에 따라서는 두께 방향으로 흐르는 경우도 있다.
이러한 전류가 흐르는 영역에, 결정 결함이나 산소가 석출된 BMD(Bulk Micro Defect, 이하 산소 석출물이라고도 함)가 존재하면, 내압(耐壓)이나 누출 문제가 발생할 가능성이 있다. 따라서, 결정 결함이 적고 또한 산소를 포함하지 않는 웨이퍼, 예를 들면 기판이 되는 웨이퍼에 에피택셜 층을 쌓은 에피택셜 웨이퍼나, FZ법(Floating Zone Method: 부유용융대법)에 의해 제조된 웨이퍼가 이용되어 왔다.
그러나, 에피택셜 웨이퍼는 고가이며, FZ 결정은 한층더 대구경화가 곤란하다는 등, 각각 문제가 있다. 그래서, 비용이 상대적으로 낮고, 대구경화가 비교적 용이한 CZ법(Czochralski Method: 쵸크랄스키법)에 의해 육성된 결정으로부터 제작된 웨이퍼가 사용된다.
CZ 결정은, 일반적으로 석영 도가니 내에서 용융된 실리콘 원료(실리콘 용융물)로부터 육성된다. 이때, 석영 도가니로부터 산소가 용출한다. 용출된 산소의 대부분은 증발해 버리지만, 극히 일부는 실리콘 용융물 내를 통해 결정 성장 계면 바로 아래까지 닿기 때문에, 육성된 실리콘 단결정은 산소를 함유하고 있다.
실리콘 단결정에 함유된 산소는, 디바이스 제작 등에 실행하는 열처리에 의해 이동 응집하여 BMD를 형성한다. 앞서 언급한 바와 같이, BMD가 형성되면, 누출이나 내압의 문제가 발생할 가능성이 있다. BMD는, 산소 농도를 저하시키면 발생을 억제할 수 있으므로, 저산소 농도인 것도 품질로서 요구된다. 결정의 저산소 농도화 기술로는, 특허문헌 1에 MCZ법(자기장 인가 쵸크랄스키법)에서 결정 회전이나 도가니 회전을 저속화시킴으로써, 2 × 1017(atoms/cm3)이라고 하는 상당한 저산소 농도를 달성할 수 있는 것이 개시되어 있다.
또한, CZ 결정 중에는, 결정 성장 중에 형성되는 결정 결함이 존재하고 있는 것으로 알려져 있다. 통상적으로, 실리콘 단결정은, 진성의 점 결함인 Vacancy와 Interstitial Si가 있다. 이 진성 점 결함의 포화 농도는 온도의 함수이며, 결정 육성 중의 급격한 온도 저하에 따라, 점 결함의 과포화 상태가 발생한다. 과포화가 된 점 결함은, 대소멸(對消滅)이나 외향(外方) 확산·판도(坂道) 확산 등을 통해, 과포화 상태를 완화하는 방향으로 진행한다. 그러나, 일반적으로 이 과포화 상태를 완전히 해소할 수 있는 것은 아니고, 최종적으로는 Vacancy 또는 Interstitial Si의 한쪽이 우세한 과포화의 점 결함으로 남아 있다. 결정 성장 속도가 빠르면 Vacancy가 과도한 상태가 되기 쉽고, 반대로 결정 성장 속도가 느리면 Interstitial Si가 과도한 상태가 되기 쉬운 것으로 알려져 있다. 이 과도한 농도가 일정 이상이 되면, 이러한 점 결함이 응집하고, 결정 성장 중에 결정 결함을 형성한다.
Vacancy가 우세한 영역(V 영역)에서 형성되는 결정 결함으로는, OSF 핵이나 Void가 알려져 있다. OSF 핵은, 결정의 샘플을 젖은 산소 분위기 하에서 1100 ℃로부터 1150 ℃ 정도의 고온에서 열처리하면, 표면으로부터 Si가 주입되고, OSF 핵의 주위로 적층 결함(SF)이 성장하고, 선택 에칭액 내에서 샘플을 요동시키면서 선택 에칭할 때 적층 결함으로서 관찰되는 결함이다.
Void는, Vacancy가 모여서 될 수 있는 구멍(空洞) 모양의 결함이며, 내부 벽에 내벽 산화막이라고 지칭되는 산화막이 형성되는 것으로 알려져 있다. 이 결함은, 검출된 방법에 따라 몇개의 호칭이 존재한다. 레이저 광선을 웨이퍼 표면에 조사하고, 그 반사광·산란광 등을 검출하는 파티클 카운터에 의해 관찰되는 경우는, COP(Crystal Originated Particle)로 지칭된다. 선택 에칭액 중에서 샘플을 요동시키지 않고 비교적 장시간 방치한 후, 흐름 모양으로서 관찰된 경우는, FPD(Flow Pattern Defect)라고 부른다. 적외 레이저 광선을 웨이퍼의 표면으로부터 입사하고, 그 산란광을 검출하는 적외 산란 토모그래프(LST: Laser Scattering Tomography)에 의해 관찰된 경우에는, LSTD(Laser Scattering Tomography Defect)라고 부른다. 이들은 검출 방법이 상이하게 있지만, 모두 Void인 것으로 간주되고 있다.
한편, Interstitial Si가 우세한 영역(I 영역)에서는, Interstitial Si가 응집한 결정 결함이 형성된다. 이것의 정체는 명확하지 않지만 전위(轉位) 루프 등으로 생각되고 있으며, 거대한 것은 전위 루프 클러스터로서 TEM(Transmission Electron Microscopy) 관찰된다. 이 Interstitial Si의 2차 결함은, FPD와 유사한 에칭 방법, 즉 선택 에칭액 내에서 샘플을 요동시키지 않고 비교적 장시간 방치하면, 큰 피트(pit)로서 관찰된다. 이것은 LEP(Large Etch Pit) 등으로 불리고 있다.
앞서 언급한 바와 같이, 상기와 같은 결정 결함이 형성되면 누출이나 내압의 문제가 발생할 가능성이 있다. 이러한 결정 결함이 존재하지 않는 결정을 제조하는 기술로는, 특허문헌 2, 3 등에 개시되어 있다. 무결함 결정의 제조 기술에는, 과도한 점 결함의 농도를 한계 없이 줄이기 위해, 결정 성장 속도 V와 성장 계면 근방에서의 온도 구배 G로 표현되는 V/G를, 매우 제한된 좁은 범위로 컨트롤하여, 원하는 결함 영역으로 하고 있다.
결정 성장 속도 V는, 기본적으로는 결정의 반경 방향으로 변화하는 것은 없기 때문에, 웨이퍼 면내 전역에서 무결함 영역을 얻기 위해서는, 결정 반경 방향의 G의 불균형을 감소시키는 것이 중요하다. 이들은 미리 계산기에 의한 시뮬레이션을 실시하여 구하는 것이 많다. 그러나, 계산할 때에는 베이스로 하는 실험 데이터가 필요하다. 그 베이스 데이터는, 실험에 의해 결정 반경 방향의 G 분포를 조사하여 얻을 수 있다.
결정 반경 방향의 G 분포를 파악하는 실험 방법으로는, 다음과 같은 방법이 잘 이용되고 있다.
우선, 성장 속도를 길이 방향(세로 방향)에서 고의로 변화시킨 결정을 육성한다. 육성한 결정을, 성장 축과 동일한 종방향으로 절단하여(切出), 샘플을 준비한다. 그 샘플에 산소 석출 열처리를 실시하여, 결함 분포를 파악한다. 도 16에 실제로 무결함 결정을 겨냥한 조건에서 성장 속도를 변화시켜 육성한 결정을 종방향으로 절단한 샘플을, 산소 석출 열처리하여, X선 토포그래프에서 관찰한 것을 보여준다. 도 16에 제시된 바와 같이, 산소 석출의 다소(多寡)가 농담이 되어서 결정 결함 영역을 명확하게 판별할 수 있다. 이 결함 분포가, 결정 중심부와 주변부와 동일한 분포가 되도록, 시뮬레이션에 의한 계산과 합하여 결정 육성 조건을 조정한다. 이러한 방법에 의해, 웨이퍼면 내 전역에서 무결함이 되는 결정을 얻을 수 있다.
그러나, 저산소 농도 결정에 있어서는 원래 산소 석출이 일어나지 않기 때문에, 상술된 바와 같은 방법으로 결함 분포를 파악할 수는 없다. 결함 분포는, 주로 육성되는 결정이 받는 열 환경에 따라 변화하는 것이기 때문에, 열 환경이 동일한 조건에서 산소 농도만 높게 하여 결함 분포를 파악하는 것은 가능하다. 그러나, 고산소 농도에 무결함 결정일 수 있는 상태에서, 산소 농도만 저산소화하여 결정을 육성하면, 실제로는 무결함 결정이 되지 않는다. 이것은 결함 분포가 상기한 열 환경뿐만 아니라, 용융물 내의 대류 등 기인의 결정 성장 계면의 변화에도 민감하기 때문이라고 생각된다. 저산소 농도화하기 위해서는, 이 특허문헌 1에 개시된 바와 같이, 자기장을 인가하고, 결정 회전이나 도가니 회전을 저속화시켜야 할 필요가 있다. 이러한 행위는 용융 대류를 크게 변화시킬 것이며, 저산소 농도화와 함께 결함 분포가 변화해 버리는 것은 당연한 현상이라고 생각된다.
따라서, 저산소 농도 결정의 제조에 있어서, 무결함 결정을 육성하는 조건을 찾아내는 것은 매우 곤란하다.
또한, 무결함이면서, 결함의 영향을 억제하는 기술로서, 발생하는 결함의 크기를 적게 억누르고, 결함의 영향을 억제하는 기술이 특허문헌 4에 개시되어 있다.
특허문헌 4에 개시된 기술은, 결정 급냉에 의해 결정 결함을 성장시키지 않는 것과, 또한, 무결함 영역보다 성장 속도가 빠른 Vacancy 풍부한 영역에 존재하는 Vacancy 과포화도가 낮은 영역을 이용하는 것으로, 결정 결함 크기를 매우 작게 억제하는 기술이다. 그러나, 해당 방법으로 제조한 결정에도, 적어도 통상 산소 농도 영역에서는 FPD는 검출되고, 디바이스를 제작한 경우 내압의 열화가 발생하는 경우가 있었다.
또한, 이러한 결함을 줄이는 방법과 저산소 농도화를 맞춘 기술도 특허문헌 5에 개시되어 있다.
특허문헌 5에는, 결함 크기 100nm 이하로 결함 밀도 3 × 106(/cm3) 이하의 영역이 규정되어 있다. 저산소 농도 결정에 있어서는, 앞서 언급한 바와 같은 결함 분포의 파악이 어려운 이유로, 결정 육성 조건을 상기 영역으로 제한하려고 하였지만, 실제로는 매우 곤란하다. 또한, 이 기술에서는, 결정 결함 크기를 작게 유지한 후에 어닐링하여, 웨이퍼 내부까지 결함을 소거하는 것이 취지이며, 열처리가 필요한 만큼 제조 비용이 높아져 버린다고 하는 문제도 포함하고 있다.
이러한 문제를 해결 가능한 기술로서, 질소를 도핑함으로써 전위 클러스터 및 보이드(void) 결함을 배제한 저산소 단결정 웨이퍼의 기술이 특허문헌 6에 개시되어 있다. 그러나, 이 방법에서도, 비교적 성장 속도가 느리므로 생산성이 낮고, 또한 질소를 도핑하고 있기 때문에 질소 기인의 도너(donor)가 발생하는 문제가 남아있다.
특개평 5-155682 호 공보 특개평 11-147786 호 공보 특개 2000-1391 호 공보 특개 2001-278692 호 공보 특개 20 10-202414 호 공보 특개 2001-146498 호 공보
본 발명은, 상기 문제점을 감안하여 이루어진 것으로서, 디바이스 제작시 내압 불량이나 누출 불량을 일으키지 않고, 저비용으로 저산소 농도의 웨이퍼를 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해, 본 발명은, 쵸크랄스키법에 의해 육성된 실리콘 단결정 잉곳으로부터 절단된 실리콘 단결정 웨이퍼로서, 상기 실리콘 단결정 웨이퍼가, 산소 농도 8 × 1017 atoms/cm3(ASTM '79) 이하의 실리콘 단결정 잉곳으로부터 절단되고, 선택 에칭에 의해 FPD 및 LEP가 검출되지 않으며, 적외 산란법에 의해 LSTD가 검출되는 결함 영역을 포함하는 것을 특징으로 하는 실리콘 단결정 웨이퍼를 제공한다.
이러한 웨이퍼이면, 생산성을 우수하게 제조할 수 있고, 디바이스를 제작해서 내압이나 누출 불량이 발생하지 않는다. 따라서, 디바이스 제작의 수율을 향상시킬 수 있으며, 고품질로 저비용의 실리콘 단결정 웨이퍼가 된다.
이때, 상기 실리콘 단결정 웨이퍼가, 선택 에칭에 의해 FPD 및 LEP가 검출되지 않으며, 적외 산란법에 의해 LSTD가 검출되는 결함 영역과, 적외 산란법에 의해 LSTD이 검출되지 않는 무결함 영역으로 이루어진 것이 바람직하다.
이러한 결함 영역이면, 디바이스에 영향을 주는 결함이 없는 웨이퍼를 더욱 생산성 좋게 제조할 수 있으며, 보다 저비용으로 고품질의 웨이퍼가 된다.
이때, 상기 실리콘 단결정 웨이퍼가, 산소 농도 5 × 1017 atoms/cm3(ASTM '79) 이하의 실리콘 단결정 잉곳으로부터 절단된 것이 바람직하다.
이러한 산소 농도이면, 본 발명의 결함 영역이라고 하기 위한 마진이 더 확대되고, 또한, 열처리에서 산소 도너의 발생량이 저항율에 영향을 미치지 않을 정도가 되기 때문에, 더 낮은 비용으로, 고품질의 웨이퍼가 된다.
이때, 상기 실리콘 단결정 잉곳이, 질소 농도[N] atoms/cm3 및 산소 농도[Oi] atoms/cm3(ASTM '79)가 [N] × [Oi]3 ≤ 3.5 × 1067을 충족하도록 질소와 산소를 포함하는 것인 것이 바람직하다.
이러한 농도에서 질소와 산소를 포함하는 것이면, 저항율에 영향을 주지 않고, 본 발명의 결함 영역에 대한 마진을 확대하기 때문에, 더 저비용으로 고품질의 웨이퍼가 된다.
이상과 같이, 본 발명에 의하면, 결함 기인의 디바이스 불량이 발생하지 않고, 고품질로 저비용의 실리콘 단결정 웨이퍼가 된다.
도 1은 실험 2에서 조사한 FPD 및 산소 농도의 관계를 나타내는 그래프이다.
도 2는 실험 2에서 조사한 LSTD와 산소 농도의 관계를 나타내는 그래프이다.
도 3은 실험 3에서 얻어진 산소 농도 및 결함 영역의 관계를 모식적으로 나타낸 그래프이다.
도 4는 실험 4에서 조사한 샘플 중의 산소 농도와 산소 도너 기인의 캐리어 발생량의 관계를 나타내는 그래프이다.
도 5는 실험 5에서 조사한 질소 농도의 제곱과 산소 농도의 세제곱과, NO 도너 기인의 캐리어 발생량의 관계를 나타내는 그래프이다.
도 6은 단결정 인상 장치의 개략도이다.
도 7은 실시예 1에서 샘플 중의 산소 농도 면내 분포를 나타내는 그래프이다.
도 8은 실시예 1에서 샘플 중의 LSTD 면내 분포를 나타내는 그래프이다.
도 9는 실시예 2에서 샘플 중의 산소 농도 면내 분포를 나타내는 그래프이다.
도 10은 실시예 2에서 샘플 중의 LSTD 면내 분포를 나타내는 그래프이다.
도 11은 비교예에서 샘플 중의 FPD 면내 분포를 나타내는 그래프이다.
도 12는 비교예에서 샘플 중의 산소 농도 면내 분포를 나타내는 그래프이다.
도 13은 비교예에서 샘플 중의 LSTD 면내 분포를 나타내는 그래프이다.
도 14는 실시예 3에서 샘플 중의 산소 농도 면내 분포를 나타내는 그래프이다.
도 15는 실시예 3에서 샘플 중의 LSTD 면내 분포를 나타내는 그래프이다.
도 16은 결정의 결함 영역을 관찰한 도면이다.
디바이스 불량을 발생시키지 않는 무결함 웨이퍼를 제조하기 위해서는, 생산성 등의 문제가 있었기 때문에, 본 발명자들은 다음과 같은 실험을 실시하여 예의 검토를 실시하였다.
(실험 1)
우선, Interstitial Si가 우세한 영역에서, 도 16에 제시된 무결함 영역보다 느린 성장 속도로 산소 농도를 변화시킨(振) 각 조건에서 결정을 육성하고, 이러한 결정으로부터 웨이퍼 상의 샘플을 절단하여 LEP를 평가하였다.
LEP 평가는, 웨이퍼 상 샘플을 평면 연삭·세정·혼산(混酸)에 의한 미러 에칭한 후, 불산·질산·초산·물로 이루어진 선택 가능한 에칭액에 샘플을 요동하지 않고 방치하고, 에칭에 의한 취대(取代)가 양쪽에서 25 ± 3 μm가 될 때까지 방치한 후, 광학 현미경으로 계산하였다. 그 결과, 관찰한 LEP의 개수에 산소 농도 의존성은 보이지 않았다.
(실험 2)
실험 2로서, Vacancy가 우세한 영역에서 육성한 결정의 FPD와 LSTD의 관찰을 실시하였다. 관찰한 결정 영역은, 도 16에 제시된 결함도의 성장 속도가 빠르게 OSF 핵이 결정 외주에 달라붙어 있다고 생각되는 결함 영역으로 하고, 산소 농도를 변화시킨 각 조건에서 결정을 육성하였다. 이러한 결정으로부터 웨이퍼 상의 샘플을 절단하고, FPD 평가를 실시하였다.
FPD 평가는, 실험 1의 LEP 평가와 동일한 조건으로 실시하였다. 이 평가에 의해 검출된 FPD 밀도를 도 1에 나타낸다. 도 1에 제시된 바와 같이, FPD 밀도는 산소 농도 의존성이 명확하게 보이고, 산소 농도 8 × 1017 atoms/cm3(ASTM '79)을 경계로, 산소 농도의 저하에 따라 FPD 밀도가 급격히 감소하고 있다.
다음, 상기 FPD 평가를 실시한 것과 동일한 샘플을 벽개(へき開)하고, 적외 산란 토모그래프(미츠이 금속사(三井金屬社) 제품 MO441)를 사용하여 적외 산란법에 의해 LSTD 밀도를 조사하였다. 그 결과를 도 2에 나타낸다.
FPD 밀도가 산소 농도의 저하에 따라 급격히 저하한 데 비해, LSTD 밀도는 산소 농도에 전혀 영향을 받지 않은 것으로 나타났다.
FPD도 LSTD도 Void라고 지칭하는 공극이기 때문에, 동종의 결함이지만, LSTD로는 검출되는 데, FPD로는 검출되지 않는 결함이 있음을 발견하였다. LSTD에서 검출될 수 있고 FPD에서는 검출될 수 없는 원인으로는, 결함 크기가 작은 것이나, 결함의 상태가 변화하는 것이 원인으로 추정할 수 있다.
그러나, 적외 산란법에서는, 산란 강도가 결함 크기를 반영하는 것으로 알려져 있으며, 저산소 농도화하였을 때에 이 산란 강도가 극단적으로 저하하는 경향은 보이지 않고, 결함 크기가 작게 된 것만이 원인이라고는 생각하기 어렵다.
그렇다면, 결함의 상태가 변화한 것도 원인의 하나로 생각된다. Void의 내부에는 내벽 산화막이 존재하고 있다. 저산소화에 의해, 이 내벽 산화막이 박막화하고, 소멸하는 방향으로 진행하는 것이 추정된다. 산소를 포함하지 않는 FZ 결정의 D 결함 영역(CZ의 Vacancy 리치 영역에 해당함)에서의 FPD는, 흐르는 패턴은 확인되지만, 피트에서는 볼 수 없는 사실을 감안하면, FPD 검출에 대해 내벽 산화막이 어떠한 영향을 미치고 있으며, 저산소화에 의해 공극이 FPD로서 관찰되기 어려울 것으로 추정할 수 있다. 한편, LSTD는 적외광의 산란에 의해 검출되므로, 유전율 차이가 있으면 산란이 일어나며, 따라서 공극에 대해 민감하게 반응하고, 저산소화하여서 LSTD가 검출할 수 있는 것으로 추정된다.
이상으로부터, Vacancy 리치 영역에 존재하는 Void에는, 저산소 농도화하게 되면 LSTD로는 검출되는데, FPD로는 검출되지 않는 결함이 존재하는 것으로 확인되었다. 이것은, 상기한 바와 같이, 저산소 농도화에 의해 Void 내의 내벽 산화막의 상황이 변화하는 것으로, 검출에 영향을 미치는 것이 원인으로 추정된다. 이 LSTD로서 검출되는데, FPD로는 검출되지 않는 결함은, 선택 에칭에 의한 FPD 관찰과 적외 산란에 의한 LSTD 관찰을 조합하는 것으로, 쉽게 관찰할 수 있다.
(실험 3)
다음, 도 16의 결함 분포도에서 무결함 영역과 OSF 영역보다 약간 빠른 성장 속도에 해당하는 영역에 있어서, 산소 농도 8 × 1017 atoms/cm3(ASTM '79)와, 더 낮은 산소 농도의 결정을 육성하고, FPD 및 LSTD 평가를 실시하였다.
그 결과, FPD는 전혀 검출되지 않으며, LSTD만이 검출되는 영역이 있다는 것을 발견하였다. 도 3에 각 산소 농도로 결정의 결함 영역을 모식적으로 나타낸다. LSTD만이 검출되는 영역은, 도 3(b)에 제시된 바와 같이, 산소 농도 8 × 1017 atoms/cm3(ASTM '79)의 결정으로부터 발생하기 시작하고, 산소 농도의 저하에 따라 펼쳐져 있다.
이 영역을 포함한 웨이퍼를 디바이스 평가한 결과, 내압·누출 모두 전혀 문제가 없는 영역인 것이 판명되었다. 이것은, 디바이스에 있어서는, Void 자체보다 내벽 산화막의 영향이 크기 때문이 아닐까 생각된다. 또한, 이러한 영역의 결정을 육성하기 위한 조건은, 상기한 바와 같이 FPD 검출과 LSTD 검출에 의해 확실하게 찾아낼 수 있고, 범위도 넓으므로 생산성이 향상된다.
이상으로부터, 산소 농도 8 × 1017 atoms/cm3(ASTM '79) 이하에서, 상기한 바와 같은 영역을 포함하는 웨이퍼이면, 저산소 농도에 있어서 디바이스 불량이 발생하지 않고, 생산성이 우수하게 제조할 수 있기 때문에 비용을 저감시킬 수 있는 것을 발견하여, 본 발명을 완성시켰다.
또한, 도 3의 모식도에 나타난 바와 같이, FPD는 검출되지 않지만 LSTD만이 검출되는 영역은, LSTD도 관찰되지 않는 무결함 영역과 이웃하고 있다. 또한, 결정의 외주부에서는 Vacancy나 Interstitial Si와 같은 점 결함이 표면까지 바깥쪽으로 확산되고 소멸하므로, 점 결함의 과포화 상태가 발생하지 않고, 반드시 무결함이 되는 영역이기도 하다.
따라서, 실제 웨이퍼를 제작하는 경우에는, LSTD만이 검출되는 영역만으로 이루어진 웨이퍼보다도, 웨이퍼 외주부로부터 안쪽으로 어느 정도의 무결함 영역이 존재하는 웨이퍼인 것이 제조가 용이하고 생산성도 좋다. 게다가, 해당 무결함 영역도 내압·누출 특성은 문제되지 않았다.
이상으로부터, 산소 농도 8 × 1017 atoms/cm3(ASTM '79) 이하의 실리콘 단결정 잉곳으로부터 절단된 웨이퍼로서, 선택 에칭에 의해 FPD 및 LEP가 검출되지 않으며, 적외 산란법에 의해 LSTD가 검출되는 결함 영역과, 적외 산란법에 의해 LSTD이 검출되지 않는 무결함 영역으로 이루어진 실리콘 단결정 웨이퍼가 현실적으로 유효한 웨이퍼이다.
(실험 4)
그 다음, 결정 중의 산소 농도와 열처리시 산소 도너 발생량의 관계를 조사하였다.
디바이스에서는 웨이퍼에 각종 불순물을 도입하여 저항율을 제어하고, PN 접합 등을 형성한다. 이때, 웨이퍼의 저항율이 불안정하면, 디바이스 작동에 문제가 발생할 가능성이 있다. 산소가 투입된 CZ 결정으로부터 절단된 웨이퍼에서는, 저온의 열처리에 의해 산소 도너가 생성되고, 웨이퍼의 저항율이 변화해 버린다. 종래, EPW(에피택셜 웨이퍼)나 FZ-PW(폴리쉬드(polished) 웨이퍼) 등, 산소를 포함하지 않는 웨이퍼를 사용해 온 디바이스에서는, 이러한 산소 도너가 악영향을 미칠 가능성이 있다.
그래서, CZ 결정에서 산소 농도를 변화시킨 샘플을 준비하고, 산소 도너 기인의 캐리어 발생량을 구하였다. 먼저, 각 샘플에서 산소 도너 킬러 처리를 실시한 후에 저항율을 측정하고, 산소 도너가 형성되기 쉬운 450 ℃의 열처리를 2 시간 또는 15 시간 실시하였다. 다음, 열처리 후의 저항율을 측정하고, 열처리 전의 저항율과의 차이로부터, 열처리에서 발생한 캐리어 발생량을 구하였다. 그 결과, 도 4에 제시된 바와 같은 산소 농도와 캐리어 발생량의 관계가 얻어졌다.
도 4에 제시된 바와 같이, 산소 농도 8 × 1017 atoms/cm3(ASTM '79) 이하이면, 산소 도너 발생량은 적고, 특히 산소 농도 5 × 1017 atoms/cm3(ASTM '79 )의 샘플은 450 ℃ 15 시간의 열처리에 의해 발생한 캐리어 양은, 약 7 × 1012/cm3이다. 이 농도는 P형이면 약 1900Ωcm 상당하고, N형이면 약 600Ωcm 상당하며, 통상적으로 디바이스에 적용되는 범위에 비해 자리(桁)가 하나 이상 상이하고, 이 정도의 캐리어이가 발생하여도 문제는 생기지 않는다.
따라서, 산소 농도가 5 × 1017 atoms/cm3(ASTM '79) 이하이면 발생하는 산소 도너는 적고, 대부분 저항율이 변화하지 않는다고 할 수 있다. 실제의 디바이스 공정이면, 450 ℃ 상당의 열 환경이 15 시간이 걸리는 것은 거의 없고, 2 시간 정도가 더 현실에 가까운 것을 생각하면, 캐리어 발생량은 한 자리 작은 1.5 × 1012/cm3 정도가 되고, 완전히 저항율 변화를 일으키지 않는 것으로 생각된다.
또한, 저산소 농도화하면, 먼저 제시된 것과 같이 FPD는 검출되지 않지만 LSTD만이 검출되는 영역은 확대되는 경향이 있으며, 제조하기 위한 마진이 확대된다.
이상으로부터, 앞서 언급한 본 발명의 결함 영역으로서, 산소 농도가 8 × 1017 atoms/cm3(ASTM '79) 이하, 특히는 5 × 1017 atoms/cm3(ASTM '79) 이하인 실리콘 단결정 잉곳으로부터 절단된 웨이퍼보다 바람직한 것으로 나타났다.
(실험 5)
다음, 결정에 도핑하는 질소 농도와 산소 농도의 관계를 조사하였다.
결정에 질소를 도핑함으로써 Void가 작아진다. 이것은, 질소와 Vacancy가 베어링하고, 실효의 Vacancy 농도가 저하되어 과포화도가 낮아지고, 또한 Void 형성 온도가 저온화하기 때문이다. FPD는 검출되지 않지만 LSTD만이 검출되는 영역에 대해서도, 질소 도핑에 의해 확대하는 경향이 보였다. 그러나, 질소를 도핑함으로써, 질소와 산소가 결합된 NO 도너가 발생한다. NO 도너는 900 ℃ 정도 이상의 열처리로 소멸시키지만, 최근의 디바이스 공정의 저온화에 의해 잔존할(消殘) 가능성이 있으며, 과도한 질소를 도핑하는 것은 바람직하지 않다.
그래서, 산소 농도 및 질소 농도를 변화시킨 결정의 샘플을 준비하고, NO 도너 발생량을 구하였다.
또한, 통상적인 산소 도너 킬러 처리를 실시한 후에, 샘플 저항을 측정하였다. 다음, NO 도너가 확실하게 소멸하도록 1000 ℃ 16 시간의 열처리를 실시한 후, 다시 저항율을 측정하여, NO 도너 기인의 캐리어의 발생량을 구하였다. 그 결과, NO 도너 기인의 캐리어 발생량은 산소와 질소 양자의 농도에 의존하고, 피팅의 결과, 질소 농도의 제곱과 산소 농도의 세제곱에 의존하는 도 5와 같은 관계가 얻을 수 있었다. 도 5는 질소 농도의 제곱과 산소 농도의 세제곱과, NO 도너 기인의 캐리어 발생량의 관계를 나타내는 그래프이다. 산소 도너와 유사하게, NO 도너 기인의 캐리어 발생량의 허용 범위를 1 × 1013/cm3 이하로 하고, 질소 농도[N] atoms/cm3 및 산소 농도[Oi] atoms/cm3(ASTM '79 )가 [N] × [Oi]3 ≤ 3.5 × 1067에 충족하도록 질소와 산소를 포함하는 실리콘 단결정 웨이퍼로 하는 것이 바람직한 것으로 나타났습니다.
본 발명자들은, 이상과 같은 실험을 바탕으로, 다음과 같은 본 발명을 완성시켰다.
이하, 본 발명에 대해, 실시형태의 일례로서, 도면을 참조하면서 상세히 설명하지만, 본 발명은 이에 한정되는 것은 아니다.
본 발명의 제조방법에서는, 먼저, 예를 들면 도 6에 제시된 실리콘 단결정 인상 장치를 이용하여, 쵸크랄스키법에 의해 실리콘 단결정 잉곳을 육성한다. 도 6은, 실리콘 단결정 인상 장치의 개략도이다.
여기서, 본 발명의 제조방법에 사용할 수 있는 단결정 인상 장치에 대해 설명한다.
도 6의 단결정 인상 장치(12)는, 메인 챔버(1)과, 메인 챔버(1) 중에서 원료 용융액(4)을 수용하는 석영 도가니(5) 및 흑연 도가니(6)과, 석영 도가니(5) 및 흑연 도가니(6) 주위에 배치된 히터(7)과 히터(7) 외측 주위의 단열 부재(8)과, 메인 챔버(1) 위에 취부된 인상 챔버(2)를 구비하여 구성되어 있다. 인상 챔버(2)에는 노 내를 순환하는 가스를 도입하는 가스 도입구(10)이 설치되고, 메인 챔버(1)의 저부에는 노 내를 순환하는 가스를 배출하는 가스 유출구(9)가 설치되어 있다.
또한, 제조 조건에 따라, 도 6과 같이 순환의 가스 정류통(흑연통)(11)을 설치할 수도 있다. 또한, 메인 챔버(1) 외측에 자석(도시되어 있지 않음)을 설치하고, 원료 용융액(4)에 수평방향 또는 수직방향의 자기장을 인가함으로써, 용융액의 대류를 억제하고, 단결정의 안정 성장을 도모하고, 소위 MCZ법의 장치를 사용할 수도 있다.
본 발명에서는, 이러한 장치의 각부는, 예를 들면 종래와 유사한 것을 사용할 수 있다.
이하에, 상기한 바와 같은 단결정 인상 장치(12)의 단결정 육성 방법의 일례를 설명한다.
먼저, 석영 도가니(5) 내에서, 실리콘의 고순도 다결정 원료를 융점(약 1420 ℃) 이상으로 가열하여 용융시키고, 원료 용융액(4)로 한다. 다음, 와이어를 권출시킴으로써, 원료 용융액(4)의 표면 대략 중심부에 종결정의 선단을 접촉 또는 침지시킨다. 그 후, 석영 도가니(5), 흑연 도가니(6)을 적당한 방향으로 회전시키는 것과 동시에, 와이어를 회전시키면서 권취시키고, 종 결정을 인상시킴으로써, 실리콘 단결정 잉곳(3)의 육성을 개시한다.
이후, 인상 속도와 온도를, 본 발명의 결함 영역이 되도록 적절하게 조정하고, 대략 원주 형상의 실리콘 단결정 잉곳(3)을 얻는다. 석영 도가니(5) 및 흑연 도가니(6)은 결정 성장 축방향으로 승강 가능하며, 결정 성장 중에 결정화하여 감소된 원료 용융액(4)의 액면의 하강분을 만회하도록, 석영 도가니(5) 및 흑연 도가니(6)을 상승시킨다. 이와 같이, 원료 용융액(4) 표면의 높이는 거의 일정한 소정 높이로 제어되고 있다.
이러한 인상시, 본 발명에서는, 실리콘 단결정 잉곳의 산소 농도(초기 격자 간 산소 농도)가 8 × 1017 atoms/cm3(ASTM '79) 이하가 되며, 또한, 선택 에칭에 의해 FPD 및 LEP가 검출되지 않고, 적외 산란법에 의해 LSTD가 검출되는 결함 영역을 포함하도록 인상 속도와 온도를 제어한다.
본 발명의 결함 영역을 포함하도록 인상 속도(성장 속도)를 효율적으로 제어하는 방법으로는, 예를 들어, 미리 본 발명의 결함 영역이 되는 조건을 예비 시험에서 구하는 것이 바람직하다.
이 경우, Vacancy 리치 영역은, 선택 에칭에 의해 FPD가 검출되는 영역으로 하고, Interstitial Si 리치 영역은, LEP가 검출되는 영역으로 구할 수 있다. 그리고, 본 발명의 결함 영역은, 선택 에칭에 의해 FPD 및 LEP가 검출되지 않으며, 적외 산란법에 의해 LSTD가 검출되는 결함 영역(LSTD만이 검출되는 영역)이다. 또한, 어떤 방법으로도 결함이 검출되지 않는 영역은 무결함 영역이다. 따라서, 예비 시험에서 인상된 결정에 대해, 적외 산란법 및 선택 에칭을 이용하여, 도 3(b), (c)에 제시된 바와 같이 결함 분포를 구하여, 인상 조건을 설정할 수 있다.
그 다음, 해당하는 구한 관계에 기초하여, 인상 속도를 예를 들어 도 3(c)의 범위 R 내가 되도록 제어하여, 결정을 인상시키고, 웨이퍼에 가공 후, 선택 에칭에 의해 FPD 및 LEP이 검출되지 않고, 한편, 적외 산란법에 의해 LSTD가 검출되는 결함 영역을 포함하도록 실리콘 단결정 잉곳을 육성할 수 있다.
이때, 도 3(c)의 범위 R보다 고속 측면에서도 저속 측면에서도 본 발명의 결함 영역을 포함하는 실리콘 단결정 잉곳을 육성할 수 있지만, 범위 R 내에서 인상 속도를 제어하는 것으로, 선택 에칭에 의해 FPD 및 LEP가 검출되지 않으며, 적외 산란법에 의해 LSTD가 검출되는 결함 영역과, 무결함 영역으로 되는 실리콘 단결정 잉곳을 육성하는 것이 바람직하다.
도 3(c)의 범위 R보다 고속 측면이라면 FPD가 절단되는 웨이퍼 중앙부에 발생하고, 저속 측면이라면 LEP가 절단되는 웨이퍼 외주에 발생하기 때문에, 해당 FPD이나 LEP가 발생하는 부분에서의 디바이스 불량이 발생할 가능성이 있다. 이 때문에, 무결함 영역과, 본 발명의 결함 영역으로 되는 실리콘 단결정 잉곳을 육성하는 것으로, 절단되는 웨이퍼의 어느 부분에서도 디바이스 불량이 발생하지 않고, 수율을 더 향상시킬 수 있는 웨이퍼가 된다.
또한, 실리콘 단결정 잉곳의 산소 농도를 8 × 1017 atoms/cm3(ASTM '79) 이하로 하는 방법으로는, 일반적인 방법을 사용할 수 있고, 자기장을 인가하고, 결정 회전, 도가니 회전, 인상 속도를 제어하여 상기 범위의 산소 농도로 할 수 있다.
이러한 산소 농도이면, 선택 에칭에 의해 FPD 및 LEP가 검출되지 않으며, 적외 산란법에 의해 LSTD가 검출되는 결함 영역이 생기고, 본 발명의 실리콘 단결정 웨이퍼를 제조할 수 있다. 또한, 이러한 저산소 농도이면 산소가 석출하기 어렵기 때문에, BMD 등의 결함도 생기지 않고, 디바이스 불량이 발생하지 않는 웨이퍼가 된다.
또한, 이의 산소 농도를 5 × 1017 atoms/cm3(ASTM '79) 이하로 하는 것이 바람직하다.
상기 실험 4에서도 제시된 바와 같이, 산소 농도가 5 × 1017 atoms/cm3 (ASTM '79) 이하이면, 디바이스 열처리 등으로 발생하는 산소 도너는 충분히 적고, 대부분 저항율이 변화하지 않기 때문에 바람직하다. 또한, 저산소 농도인 정도 선택 에칭에 의해 FPD 및 LEP가 검출되지 않으며, 적외 산란법에 의해 LSTD가 검출되는 결함 영역이 확장되므로, 제조하는 마진이 확대되어 비용을 저감할 수 있다.
또한, 실리콘 단결정 잉곳이, 질소 농도[N] atoms/cm3 및 산소 농도[Oi] atoms/cm3(ASTM '79)가 [N] × [Oi]3 ≤ 3.5 × 1067을 충족하도록 질소와 산소를 포함하도록 육성하는 것이 바람직하다.
이와 같이, 질소를 도핑하는 것으로, 결함이 작고, 본 발명의 결함 영역이 더 확대되기 때문에, 생산성을 보다 향상시킬 수 있다. 또한, 실험 5, 도 5에 제시된 바와 같이, 질소 농도와 산소 농도가 상기 관계를 충족하는 것이면, 디바이스 열처리시의 NO 도너의 발생이 충분히 적어지고, 웨이퍼의 저항율 변화를 디바이스에 영향이 없는 정도까지 억제할 수 있다.
이상과 같이 육성한 실리콘 단결정 잉곳을, 슬라이스하여 절단하고, 랩핑, 모따기(面取), 연마, 에칭 등을 실시하여, 실리콘 단결정 웨이퍼를 제작한다.
이상과 같은 실리콘 단결정 웨이퍼이면, 제작한 디바이스의 내압 불량이나 누출 불량을 생성시키지 않고, 파워 디바이스에 적당한 고품질로 저비용의 웨이퍼가 된다.
실시예
이하, 실시예 및 비교예를 제시하여 본 발명을 보다 구체적으로 설명하지만, 본 발명은 이에 한정되는 것은 아니다.
(실시예 1)
도 6에 제시된 바와 같은 단결정 인상 장치를 이용하여, 노 내에 직경 26 인치(66cm)의 도가니를 장비하고, 자기장 인가 쵸크랄스키법(MCZ법)에 의해, 실리콘 단결정 잉곳을 육성하였다.
이때 산소 농도[Oi] 7 × 1017 atoms/cm3(ASTM '79)을 겨냥하고, FPD 및 LEP는 검출되지 않지만, LSTD는 검출되는 도 3(c)에 나타내는 영역을 겨냥하고, 웨이퍼의 마무리 직경이 200mm가 되는 두께의 실리콘 단결정 잉곳을 육성하였다.
육성한 결정으로부터 웨이퍼 상의 샘플을 절단하고, 실험 1, 2에서 제시한 바와 같은 선택 에칭을 이용하는 방법으로 FPD·LEP를 관찰한 경우, 이러한 결함은 검출되지 않았다. 또한, 동일한 위치로부터 절단된 웨이퍼 상 샘플을 평면 연삭·세정·혼산에서 미러 에칭한 후, 습식 산화 분위기에서 1150 ℃ 100 분 열처리하였다. 다음, 불산·질산·초산·물 등으로 이루어진 선택성의 에칭액에서 요동하면서 양면 7 ± 3 μm의 취대(取代)로 에칭된 샘플을 광학 현미경으로 관찰하고, OSF가 발생하지 않았음을 확인하였다.
이 샘플의 산소 농도의 면내 분포는 도 7에 제시된 바와 같이, 7.2-7.4 × 1017 atoms/cm3 (ASTM '79)의 범위이었다.
또한, 적외 산란 토모그래프(MO441)에서 적외선을 표면으로부터 입사하고, 산란광을 벽개(へき開)면으로부터 관찰하여 LSTD 밀도를 구하였다. 그 결과, LSTD 면내 분포는 도 8에 제시된 바와 같이 웨이퍼 전면에 걸쳐 1 × 107/cm3 정도의 밀도이었다.
이상의 평가에 의해, 해당 샘플이, 산소 농도 8 × 1017 atoms/cm3(ASTM '79) 이하의 실리콘 단결정 잉곳으로부터 절단되고, 선택 에칭에 의해 FPD 및 LEP가 검출되지 않으며, 적외 산란법에 의해 LSTD가 검출되는 결함 영역이 되고 있는 것이 확인되었다.
이 평가한 샘플에 인접하는 부분으로부터 절단된 웨이퍼를, 모따기·랩·연마 등, 통상의 웨이퍼 가공 처리를 실시하여 폴리쉬드 웨이퍼(PW)로 마무리하였다. 이 PW를 기판으로 하여 파워 디바이스를 제작하였는데, 내압 불량·누출 불량 등이 발생하지 않고, 정상적인 디바이스 작동이 되었다.
(실시예 2)
육성하는 실리콘 단결정 잉곳의 목적하는 산소 농도를 3 × 1017 atoms/cm3로 낮춘 것으로 성장 속도를 약간 조정한 것을 제외하고는, 실시예 1과 유사하게 결정을 육성하였다.
실시예 1과 유사한 평가를 실시한 결과, FPD·LEP·OSF는 검출되지 않았다. 또한, 산소 농도 및 LSTD의 면내 분포는, 도 9, 10에 제시된 바와 같이, 산소 농도는 2.8-3.2 × 1017 atoms/cm3(ASTM '79)의 범위에서, LSTD 밀도는 가장 높은 곳에서 1.2 × 107/cm3이며, 주변부에서는 검출되지 않았다.
이상의 평가에 의해, 해당 웨이퍼가, 산소 농도 8 × 1017 atoms/cm3(ASTM '79) 이하의 실리콘 단결정 잉곳으로부터 절단되고, 선택 에칭에 의해 FPD 및 LEP가 검출되지 않으며, 적외 산란법에 의해 LSTD가 검출되는 결함 영역과, 주변부의 무결함 영역으로 된 것으로 확인되었다.
이 평가한 샘플에 인접하는 부분으로부터 PW를 제작하고, 그 위에 파워 디바이스를 제작하였는데, 내압 불량·누출 불량 등이 발생하지 않고, 또한, 도너 기인의 저항율 변화(shift)도 없고, 정상적인 디바이스 작동을 보여 주었다.
(비교예)
실시예 2와 산소 농도의 목적은 유사하지만, 성장 속도는 실시예 2보다 충분히 빨리하여, FPD가 검출되는 영역을 겨냥하고 결정을 육성하였다.
실시예 1과 유사한 평가를 실시한 결과, LEP·OSF는 검출되지 않았지만, FPD는 도 11에 제시된 바와 같이 100-200(개/cm2) 검출되었다. 산소 농도 및 LSTD의 면내 분포는 도 12, 13에 제시된 바와 같이 산소 농도는 3.2-3.5 × 1017 atoms/cm3(ASTM '79), LSTD 밀도는 5-9 × 106/cm3의 범위에서 면내 거의 균일하게 분포하고 있었다.
이 평가한 샘플에 인접하는 부분으로부터 PW를 제작하고, 그 위에 파워 디바이스를 제작하였다. 그 결과, 누출에 기인한 것으로 생각되는 불량률이 실시예 2에서 얻은 것보다 3 ~ 5 배 높아져, 수율의 저하를 초래하였다.
(실시예 3)
웨이퍼 상 샘플을 절단한 위치에서의 결정 중의 질소 농도가 6 × 1013 atoms/cm3이 되도록 질소를 도핑한 것을 제외하고는, 비교예와 전부 동일한 조건으로 결정을 육성하였다.
실시예 1과 유사한 평가를 실시한 결과, FPD·LEP·OSF는 검출되지 않았다. 산소 농도의 면내 분포는 도 14에 제시된 바와 같이, 2.8-3.3 × 1017 atoms/cm3(ASTM '79)이며, 산소 농도와 질소 농도의 관계는 [N] × [Oi]3 ≤ 2.2 × 1066이었다. 또한, LSTD 밀도의 면내 분포는, 도 15에 제시된 바와 같이, 7 × 107/cm3 정도가 되는 고밀도를 보여 주었다.
이 평가한 샘플에 인접하는 부분으로부터 PW를 제작하고, 그 위에 파워 디바이스를 제작하였는데, 내압 불량·누출 불량 등이 발생하지 않고, 또한, 도너 기인의 저항율 변화도 작고, 정상적인 디바이스 작동을 보여 주었다.
또한, 실시예 1-3, 비교예에서 실시한 평가 결과는, 고전압이 걸리는 파워 디바이스에 관한 것이지만, 본 발명의 결함 영역은, 더 낮은 전압에서 동작하는 메모리·CPU·촬상(撮像) 소자 등 다른 디바이스에서도 내압이나 누출 문제가 없는 것은 쉽게 추정할 수 있는 것이며, 본 발명은 파워 디바이스용 기판에 한정된 기술이 아니다.
본 발명은, 상기 실시형태에 한정되는 것은 아니다. 상기 실시형태는 예시적인 것이며, 본 발명의 특허청구범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 갖고, 유사한 작용 효과를 나타내는 것은, 어떠한 것이라도 본 발명의 기술적 범위에 포함된다.

Claims (5)

  1. 쵸크랄스키법에 의해 육성된 실리콘 단결정 잉곳으로부터 실리콘 단결정 웨이퍼를 절단(切出)하여 제조하는 실리콘 단결정 웨이퍼의 제조방법으로서,
    상기 실리콘 단결정 잉곳을 육성할 때, 미리, 육성조건과, 선택 에칭에 의해 FPD 및 LEP가 검출되지 않으며, 적외 산란법에 의해 LSTD가 1 × 105/cm3보다도 큰 밀도에서 검출되는 결함 영역과의 관계를 구해 두고,
    이 구한 관계에 기초하여,
    산소 농도 8 × 1017 atoms/cm3(ASTM '79) 이하에서,
    선택 에칭에 의해 FPD 및 LEP가 검출되지 않으며, 적외 산란법에 의해 LSTD가 1 × 105/cm3보다도 큰 밀도에서 검출되는 결함 영역만으로 이루어지거나, 또는
    선택 에칭에 의해 FPD 및 LEP가 검출되지 않으며, 적외 산란법에 의해 LSTD가 1 × 105/cm3보다도 큰 밀도에서 검출되는 결함 영역과, 적외 산란법에 의해 LSTD가 검출되지 않는 무결함 영역으로 이루어진 육성조건에서 실리콘 단결정 잉곳을 육성하고,
    이 육성한 실리콘 단결정 잉곳으로부터 실리콘 단결정 웨이퍼를 절단하여 제조하는 것을 특징으로 하는 실리콘 단결정 웨이퍼의 제조방법.
  2. 제1항에 있어서,
    상기 실리콘 단결정 웨이퍼를, 산소 농도 5 × 1017 atoms/cm3(ASTM '79) 이하의 실리콘 단결정 잉곳으로부터 절단시킨 것으로 하는 것을 특징으로 하는 실리콘 단결정 웨이퍼의 제조방법.
  3. 제1항 또는 제2항에 있어서,
    상기 실리콘 단결정 잉곳을, 질소 농도[N] atoms/cm3 및 산소 농도[Oi] atoms/cm3(ASTM '79)가 [N] × [Oi]3 ≤ 3.5 × 1067에 충족하도록 질소와 산소를 포함하는 것으로 하는 것을 특징으로 하는 실리콘 단결정 웨이퍼의 제조방법.
  4. 삭제
  5. 삭제
KR1020137023674A 2011-03-08 2012-02-15 실리콘 단결정 웨이퍼 KR101715645B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2011-050394 2011-03-08
JP2011050394A JP5993550B2 (ja) 2011-03-08 2011-03-08 シリコン単結晶ウェーハの製造方法
PCT/JP2012/000977 WO2012120789A1 (ja) 2011-03-08 2012-02-15 シリコン単結晶ウェーハ

Publications (2)

Publication Number Publication Date
KR20140044792A KR20140044792A (ko) 2014-04-15
KR101715645B1 true KR101715645B1 (ko) 2017-03-13

Family

ID=46797766

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137023674A KR101715645B1 (ko) 2011-03-08 2012-02-15 실리콘 단결정 웨이퍼

Country Status (6)

Country Link
US (1) US20130323153A1 (ko)
JP (1) JP5993550B2 (ko)
KR (1) KR101715645B1 (ko)
CN (2) CN103429798A (ko)
DE (1) DE112012000777T5 (ko)
WO (1) WO2012120789A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10504804B2 (en) 2017-10-27 2019-12-10 Samsung Electronics Co., Ltd. Laser processing method, substrate dicing method and substrate processing system for performing the same

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5678846B2 (ja) * 2011-09-08 2015-03-04 信越半導体株式会社 シリコン単結晶中窒素濃度算出方法および抵抗シフト量算出方法
JP6044277B2 (ja) * 2012-11-08 2016-12-14 信越半導体株式会社 シリコン単結晶ウェーハの製造方法
US10141413B2 (en) * 2013-03-13 2018-11-27 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer strength by control of uniformity of edge bulk micro defects
JP6052189B2 (ja) * 2014-01-16 2016-12-27 信越半導体株式会社 シリコン単結晶ウェーハの熱処理方法
JP6447439B2 (ja) 2015-09-28 2019-01-09 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
DE102016209008B4 (de) * 2016-05-24 2019-10-02 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe aus einkristallinem Silizium, Vorrichtung zur Herstellung einer Halbleiterscheibe aus einkristallinem Silizium und Halbleiterscheibe aus einkristallinem Silizium
CN116314384A (zh) 2016-06-08 2023-06-23 环球晶圆股份有限公司 具有经改进的机械强度的高电阻率单晶硅锭及晶片
JP6627800B2 (ja) * 2017-02-21 2020-01-08 信越半導体株式会社 シリコン単結晶ウエハの欠陥領域判定方法
JP6806098B2 (ja) * 2018-01-18 2021-01-06 株式会社Sumco 半導体ウェーハの評価方法および半導体ウェーハの製造方法
JP6844561B2 (ja) * 2018-03-09 2021-03-17 信越半導体株式会社 酸素濃度評価方法
CN110389108A (zh) * 2019-08-16 2019-10-29 西安奕斯伟硅片技术有限公司 一种单晶硅缺陷区域的检测方法及装置
JP7247879B2 (ja) * 2019-12-20 2023-03-29 株式会社Sumco 単結晶シリコンウェーハの酸化膜耐圧の評価方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002029891A (ja) * 2000-07-14 2002-01-29 Wacker Nsce Corp シリコン半導体基板とその製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2688137B2 (ja) 1991-12-04 1997-12-08 信越半導体株式会社 シリコン単結晶の引上げ方法
JP4020987B2 (ja) * 1996-01-19 2007-12-12 信越半導体株式会社 ウエーハ周辺部に結晶欠陥がないシリコン単結晶およびその製造方法
JP3460551B2 (ja) 1997-11-11 2003-10-27 信越半導体株式会社 結晶欠陥の少ないシリコン単結晶ウエーハ及びその製造方法
JP3955375B2 (ja) * 1998-01-19 2007-08-08 信越半導体株式会社 シリコン単結晶の製造方法およびシリコン単結晶ウエーハ
US6077343A (en) * 1998-06-04 2000-06-20 Shin-Etsu Handotai Co., Ltd. Silicon single crystal wafer having few defects wherein nitrogen is doped and a method for producing it
JP3943717B2 (ja) * 1998-06-11 2007-07-11 信越半導体株式会社 シリコン単結晶ウエーハ及びその製造方法
JP3994602B2 (ja) 1999-11-12 2007-10-24 信越半導体株式会社 シリコン単結晶ウエーハおよびその製造方法並びにｓｏｉウエーハ
JP2001217251A (ja) * 1999-11-26 2001-08-10 Mitsubishi Materials Silicon Corp シリコンウェーハの熱処理方法
JP2001278692A (ja) 2000-03-29 2001-10-10 Shin Etsu Handotai Co Ltd シリコンウエーハおよびシリコン単結晶の製造方法
JP3846627B2 (ja) * 2000-04-14 2006-11-15 信越半導体株式会社 シリコンウエーハ、シリコンエピタキシャルウエーハ、アニールウエーハならびにこれらの製造方法
KR100801672B1 (ko) * 2000-06-30 2008-02-11 신에쯔 한도타이 가부시키가이샤 실리콘 단결정 웨이퍼 및 그 제조방법
JP3994665B2 (ja) * 2000-12-28 2007-10-24 信越半導体株式会社 シリコン単結晶ウエーハおよびシリコン単結晶の製造方法
JP4092946B2 (ja) * 2002-05-09 2008-05-28 信越半導体株式会社 シリコン単結晶ウエーハ及びエピタキシャルウエーハ並びにシリコン単結晶の製造方法
JP2010202414A (ja) 2009-02-27 2010-09-16 Sumco Corp シリコン単結晶の育成方法及びシリコンウェーハの製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002029891A (ja) * 2000-07-14 2002-01-29 Wacker Nsce Corp シリコン半導体基板とその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10504804B2 (en) 2017-10-27 2019-12-10 Samsung Electronics Co., Ltd. Laser processing method, substrate dicing method and substrate processing system for performing the same
US11004754B2 (en) 2017-10-27 2021-05-11 Samsung Electronics Co., Ltd. X-ray topographic apparatus and substrate processing system using the apparatus

Also Published As

Publication number Publication date
US20130323153A1 (en) 2013-12-05
CN106192000A (zh) 2016-12-07
JP2012188293A (ja) 2012-10-04
KR20140044792A (ko) 2014-04-15
JP5993550B2 (ja) 2016-09-14
CN103429798A (zh) 2013-12-04
DE112012000777T5 (de) 2013-12-24
WO2012120789A1 (ja) 2012-09-13

Similar Documents

Publication Publication Date Title
KR101715645B1 (ko) 실리콘 단결정 웨이퍼
KR100582240B1 (ko) 실리콘 단결정 웨이퍼 및 그 제조방법
US6913646B2 (en) Silicon single crystal wafer and method for producing silicon single crystal
KR101929506B1 (ko) 실리콘 단결정 웨이퍼의 제조방법
KR100788988B1 (ko) 에피텍셜 웨이퍼용 실리콘 단결정 웨이퍼, 에피텍셜웨이퍼 및 이들의 제조방법 그리고 평가방법
JP3692812B2 (ja) 窒素ドープした低欠陥シリコン単結晶ウエーハおよびその製造方法
WO2002002852A1 (fr) Plaquette en silicium monocristallin et procede de fabrication
JP3255114B2 (ja) 窒素ドープした低欠陥シリコン単結晶の製造方法
JP6044277B2 (ja) シリコン単結晶ウェーハの製造方法
JP2010222241A (ja) Ｉｇｂｔ用シリコン単結晶ウェーハ及びｉｇｂｔ用シリコン単結晶ウェーハの製造方法
JP2004134439A (ja) アニールウェーハおよびアニールウェーハの製造方法
KR20040107504A (ko) 실리콘 단결정 웨이퍼와 에피텍션 웨이퍼 및 실리콘단결정의 제조방법
JP2000154093A (ja) 結晶欠陥の少ないシリコン単結晶ウエーハ及びその製造方法
JP3634133B2 (ja) 結晶欠陥の少ないシリコン単結晶の製造方法及びシリコン単結晶ウエーハ
KR101001981B1 (ko) 에피텍셜 성장용 실리콘 웨이퍼 및 에피텍셜 웨이퍼 및 그제조방법
US20100127354A1 (en) Silicon single crystal and method for growing thereof, and silicon wafer and method for manufacturing thereof
WO2009122648A1 (ja) シリコン単結晶ウエーハおよびシリコン単結晶の製造方法またはシリコン単結晶ウエーハの製造方法ならびに半導体デバイス
JP2011054821A (ja) エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ
JP5282762B2 (ja) シリコン単結晶の製造方法
JPH11349394A (ja) 窒素ドープした低欠陥シリコン単結晶ウエーハおよびその製造方法
JP2017132686A (ja) シリコン単結晶の製造方法およびシリコンウェーハ
JP2004146470A (ja) シリコンウエーハの製造方法及びシリコンウエーハ

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20200218

Year of fee payment: 4