JP3846627B2 - シリコンウエーハ、シリコンエピタキシャルウエーハ、アニールウエーハならびにこれらの製造方法 - Google Patents
シリコンウエーハ、シリコンエピタキシャルウエーハ、アニールウエーハならびにこれらの製造方法 Download PDFInfo
- Publication number
- JP3846627B2 JP3846627B2 JP2001576973A JP2001576973A JP3846627B2 JP 3846627 B2 JP3846627 B2 JP 3846627B2 JP 2001576973 A JP2001576973 A JP 2001576973A JP 2001576973 A JP2001576973 A JP 2001576973A JP 3846627 B2 JP3846627 B2 JP 3846627B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- carbon
- region
- nitrogen
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims description 71
- 229910052710 silicon Inorganic materials 0.000 title claims description 70
- 239000010703 silicon Substances 0.000 title claims description 70
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 127
- 239000013078 crystal Substances 0.000 claims description 78
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 69
- 229910052799 carbon Inorganic materials 0.000 claims description 69
- 229910052757 nitrogen Inorganic materials 0.000 claims description 64
- 238000010438 heat treatment Methods 0.000 claims description 32
- 238000000034 method Methods 0.000 claims description 25
- 239000007788 liquid Substances 0.000 claims description 4
- 238000012545 processing Methods 0.000 claims description 2
- 235000012431 wafers Nutrition 0.000 description 101
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 56
- 239000001301 oxygen Substances 0.000 description 56
- 229910052760 oxygen Inorganic materials 0.000 description 56
- 230000007547 defect Effects 0.000 description 44
- 238000001556 precipitation Methods 0.000 description 28
- 230000000694 effects Effects 0.000 description 13
- 239000010410 layer Substances 0.000 description 10
- 239000002244 precipitate Substances 0.000 description 10
- 238000005247 gettering Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000001737 promoting effect Effects 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 238000002425 crystallisation Methods 0.000 description 3
- 230000008025 crystallization Effects 0.000 description 3
- 238000002474 experimental method Methods 0.000 description 3
- 230000007935 neutral effect Effects 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 239000012300 argon atmosphere Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 150000002829 nitrogen Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
- C30B15/20—Controlling or regulating
- C30B15/203—Controlling or regulating the relationship of pull rate (v) to axial thermal gradient (G)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
- H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Description
本発明は、CZシリコン単結晶に対してドープした炭素および窒素の影響を有効に利用した高品質のシリコンウエーハ、エピタキシャルウエーハおよびアニールウエーハならびにそれらの製造方法に関する。
背景技術
デバイスプロセスの高集積化・微細化に伴い、ベースとなるシリコンウエーハのグローンイン(Grown−in)欠陥の低減が強く要求されている。そこで、チョクラルスキー(Czochralski;CZ)法により製造されたCZシリコン単結晶の成長条件を改良して開発された、全面N(ニュートラル)−領域ウエーハや、通常のシリコンウエーハ上に新たにシリコンを成長させたシリコンエピタキシャルウエーハ(以下、エピタキシャルウエーハ或いはエピウエーハと言うことがある)、そして、水素やアルゴン雰囲気中で高温熱処理を施したアニールウエーハ等、グローンイン欠陥の少ない数種類のウエーハが開発されている。
ここで、全面N−領域ウエーハの製造方法について説明しておく。
先ず、シリコン単結晶に取り込まれるベイカンシイ(Vacancy、以下Vと略記することがある)と呼ばれる空孔型の点欠陥と、インタースティシアル−シリコン(Interstitial−Si、以下Iと略記することがある)と呼ばれる格子間型シリコン点欠陥のそれぞれの取り込まれる濃度を決定する因子について、一般的に知られていることを説明する。
シリコン単結晶において、V−領域とは、Vacancy、つまりシリコン原子の不足から発生する凹部、穴のようなものが多い領域であり、I−領域とは、シリコン原子が余分に存在することにより発生する転位や余分なシリコン原子の塊が多い領域のことであり、そしてV−領域とI−領域の間には、原子の不足や余分が無い(少ない)ニュートラル領域(Neutral領域、以下N−領域と略記することがある)が存在していることになる。そして、前記グローンイン欠陥(FPD、LSTD、COP等)というのは、あくまでもVやIが過飽和な状態の時に発生するものであり、多少の原子の偏りがあっても、飽和以下であれば、欠陥としては存在しないことが判ってきた。
この両点欠陥の濃度は、CZ法における結晶の引上げ速度(成長速度)Vと結晶中の固液界面近傍の温度勾配Gとの関係から決まることが知られている。また、V−領域とI−領域との間のN−領域には、OSF(酸化誘起積層欠陥、Oxidation Indused Stacking Fault)と呼ばれるリング状に発生する欠陥の存在が確認されている。
これら結晶成長起因の欠陥を分類すると、例えば成長速度が0.6mm/min前後以上と比較的高速の場合には、空孔タイプの点欠陥が集合したボイド起因とされているFPD、LSTD、COP等のグローンイン欠陥が結晶径方向全域に高密度に存在し、これら欠陥が存在する領域はV−リッチ領域と呼ばれている。また、成長速度が0.6mm/min以下の場合は、成長速度の低下に伴い、上記したOSFリングが結晶の周辺から発生し、このリングの外側に格子間シリコンタイプの点欠陥が集合した転位ループ起因と考えられているL/D(Large Dislocation:格子間転位ループの略号、LSEPD、LFPD等)の欠陥が低密度に存在し、これら欠陥が存在する領域はI−リッチ領域と呼ばれている。さらに、成長速度を0.4mm/min前後以下に低速にすると、OSFリングがウエーハの中心に凝集して消滅し、全面がI−リッチ領域となる。
また、最近V−リッチ領域とI−リッチ領域の中間でOSFリングの外側に、ボイド起因のFPD、LSTD、COPも、転位ループ起因のLSEPD、LFPDも、さらにはOSFも存在しないN−領域の存在が発見されている。この領域はOSFリングの外側にあり、そして、酸素析出熱処理を施し、X−ray観察等で析出のコントラストを確認した場合に、酸素析出がほとんどなく、かつ、LSEPD、LFPDが形成されるほどリッチではないI−リッチ領域側である。さらに、OSFリングの内側にも、ボイド起因の欠陥も、転位ループ起因の欠陥も存在せず、OSFも存在しないN−領域の存在が確認されている。
これらのN−領域は、通常の方法では、成長速度を下げた時に成長軸方向に対して斜めにしか存在しないため、ウエーハ面内では一部分にしか存在しなかった。
このN−領域について、ボロンコフ理論(V.V.Voronkov;Journal of Crystal Growth,59(1982)625〜643)では、引上げ速度Vと結晶固液界面軸方向温度勾配Gの比であるV/Gというパラメータが点欠陥のトータルな濃度を決定すると唱えている。このことから考えると、面内で引上げ速度は一定のはずであるから、面内でGが分布を持つために、例えば、ある引上げ速度では中心がV−リッチ領域でN−領域を挟んで周辺でI−リッチ領域となるような結晶しか得られなかった。
そこで最近、面内のGの分布を改良して、この斜めでしか存在しなかったN−領域を、例えば、引上げ速度Vを徐々に下げながら引上げた時に、ある引上げ速度でN−領域が横全面に広がった結晶が製造できるようになった。また、この全面N−領域の結晶を長さ方向へ拡大するには、このN−領域が横に広がった時の引上げ速度を維持して引上げればある程度達成できる。また、結晶が成長するに従ってGが変化することを考慮し、それを補正して、あくまでもV/Gが一定になるように、引上げ速度を調節すれば、それなりに成長方向にも、全面N−領域となる結晶が拡大できるようになった。
また、最近ではデバイスプロセス中における不純物の影響を取り除くため、ゲッタリング能力の強いウエーハも要求されている。これに対しては、熱処理を追加したり、窒素の酸素析出促進効果を利用するためCZ法によりシリコン単結晶引上げ中に窒素をドープしながらN−領域で引上げた窒素ドープN−領域ウエーハや、窒素ドープしたウエーハ上にエピタキシャル成長を行った窒素ドープエピタキシャルウエーハ、あるいは窒素ドープしたウエーハにアニールを行った窒素ドープアニールウエーハを作製することにより、バルク中のBMD(Bulk Micro Defect:酸素析出物による内部微小欠陥)密度を増加させ、IG(Internal Gettering)効果を持たせたウエーハ等が開発されている。
近年、デバイスを作製するメーカーのゲッタリング能力に対する要求は非常に強く、使用されるウエーハの付加価値としてのゲッタリング能力は欠かせないものとなってきている。しかしながら、従来のN−領域ウエーハ、エピウエーハおよびアニールウエーハでは、デバイスプロセス中の酸素析出によるBMD密度は十分とはいえない。
そこで、窒素の酸素析出促進効果を利用した窒素をドープしたウエーハが開発された。窒素をドープすることにより、N−領域が得られる引上速度の範囲を拡大できるので安定した結晶成長が望めるが、N−領域ウエーハを作製するためにはその引上げ速度を0.5mm/min程度に低下させなければならないことに変わりがなく、生産性の低下、コストアップを招いていた。
また、ドープする窒素濃度を高くするとOSF領域が拡大されたり、その領域内に転位クラスター等の2次欠陥(以下、LEP(Large Etch Pit)と呼ぶことがある)が発生する場合があり、これがエピタキシャル層の欠陥の元となるため、あまり高い窒素濃度を採用できないのが現状である。そのため、窒素ドープウエーハによって得られるBMD密度は窒素ノンドープウエーハに比べれば多いものの、程々の密度に抑えられている。ここで、本発明でいう2次欠陥とは、高濃度の窒素ドープに起因して拡大されるOSF領域に発生する欠陥であって、その代表的なものとして転位クラスター(LEP)や転位ループが挙げられる。
さらに、窒素は高温で安定な酸素析出核を作ることが知られている(1999年春季第46回応用物理学関係連合講演会講演予稿集No.1、p.461、29a−ZB−5、相原他)が、低温からの析出核形成には少しも関与しておらず、低温熱処理による酸素析出核形成の促進は期待できない等の問題点があった。
発明の開示
本発明は、かかる問題点を解決するためになされたもので、グローンイン欠陥が少ないとともに、IG能力の高いシリコン単結晶を、高速で成長させることを可能とするシリコン単結晶育成技術を開発し、結晶全面N−領域でIG能力の高いシリコンウエーハ、あるいは優れた結晶性とIG能力を有するエピタキシャルウエーハ、アニールウエーハを提供することを主たる目的とする。
上記課題を解決するための本発明は、チョクラルスキー法によりシリコン単結晶を育成する際に、炭素をドープし、V/G(V:結晶引上げ速度、G:結晶固液界面における結晶軸方向温度勾配)を結晶全面がN−領域となるように制御しながら結晶を引上げることを特徴とするシリコン単結晶の製造方法である。
このように炭素をドープすることによりN−領域の単結晶を、炭素ノンドープの場合よりも高速で引上げることができ、グローンイン欠陥のないシリコン単結晶の生産性の向上とコストダウンを図ることができる。
この場合、CZシリコン単結晶育成時に、炭素とともに窒素をドープすることができる。
このように炭素とともに窒素をドープすれは、N−領域となる引上げ速度が上昇するとともに、N−領域を拡大させることができるので、結晶全面がN−領域のシリコン単結晶の生産性と歩留りを同時に向上させることができる。
そしてこの場合、ドープする炭素濃度を0.1ppma以上とし、V/Gを0.183〜0.177mm2/K・minの範囲内で制御しながら引上げることが好ましい。
このようにすれば、より一層安定的に高速で結晶全面N−領域のシリコン単結晶を確実に製造することができる。
そして、本発明に係るシリコンウエーハの製造方法は、上記のような方法で製造されたシリコン単結晶をウエーハに加工した後、600〜1000℃の温度で熱処理を施すことを特徴としている。
このように炭素、炭素および窒素をドープした単結晶をウエーハに加工し、600〜1000℃で熱処理を施せば、ウエーハに炭素がドープされているので、バルク部では低温における酸素析出核の形成が促進され、表面は全面N−領域であるウエーハであって、ウエーハ面内で高レベルでIG能力を有するウエーハを製造することができる。
また本発明のシリコンウエーハは、炭素を0.1ppma以上含有し、全面N−領域からなるものである。
このように、炭素を0.1ppma以上含有することによって、低温で安定な酸素析出核が増加し、全面がN−領域であるとともに、十分なIG能力を有するシリコンウエーハとなる。
この場合、本発明のシリコンウエーハは、窒素を1×1013個/cm3以上含有することが好ましい。
このように、窒素も炭素も含有することによって、適度の酸素濃度であれば、高温熱処理でも低温熱処理でも十分に高密度のBMDを有し、IG能力の極めて高いシリコンウエーハとなる。
そして本発明に係るエピタキシャルウエーハの製造方法は、CZシリコン単結晶育成時に炭素および窒素をドープして引上げられたCZシリコン単結晶から作製されたシリコンウエーハ表面にエピタキシャル層を形成するシリコンエピタキシャルウエーハの製造方法において、CZシリコン単結晶の炭素濃度、窒素濃度、酸素濃度がそれぞれ0.1〜1ppma、1×1013〜1×1014個/cm3、15〜25ppma、または、それぞれ1〜3ppma、1×1014〜5×1015個/cm3、10〜15ppmaとなるようにCZシリコン単結晶を引上げることを特徴としている。
このように、エピウエーハの基板となるシリコンウエーハを得るのに、上記規定内の炭素、窒素、酸素濃度になるように炭素、窒素および酸素をドープして単結晶を引上げれば、これを加工して十分なIG能力を有し、2次欠陥のないシリコンウエーハ上にエピタキシャル層を形成することができ、高品質なエピウエーハを容易に得ることができる。
さらに本発明に係るエピウエーハは、CZシリコン単結晶育成時に炭素および窒素をドープして引上げられたCZシリコン単結晶から作製されたシリコンウエーハ表面に、エピタキシャル層を形成したシリコンエピタキシャルウエーハであって、シリコンウエーハ中の炭素濃度、窒素濃度、酸素濃度がそれぞれ0.1〜1ppma、1×1013〜1×1014個/cm3、15〜25ppma、または、それぞれ1〜3ppma、1×1014〜5×1015個/cm3、10〜15ppmaであることを特徴としている。
上記規定値内に炭素濃度、窒素濃度、酸素濃度を制御したシリコンウエーハを基板として、エピ層を形成したエピウエーハは、基板に2次欠陥もないのでこの上に形成されるエピ層の結晶性に優れ、高いIG能力を有する極めて高品質のエピタキシャルウエーハである。
加えて本発明に係るアニールウエーハの製造方法は、CZシリコン単結晶育成時に炭素および窒素をドープして引上げられたCZシリコン単結晶から作製されたCZシリコンウエーハに熱処理を行うことにより、該CZシリコンウエーハの表層部に無欠陥層を形成し、バルク部に1×109個/cm3以上の酸素析出物を有するアニールウエーハを製造するに際し、CZシリコン単結晶の炭素濃度、窒素濃度、酸素濃度がそれぞれ、0.1〜1ppma、1×1013〜1×1014個/cm3、15〜25ppma、または、それぞれ1〜3ppma、1×1014〜5×1015個/cm3、10〜15ppmaとなるようにCZシリコン単結晶を引上げることを特徴とするものである。
このように、アニールウエーハの元になるシリコンウエーハを得るのに、上記規定内の炭素、窒素、酸素濃度になるように炭素および窒素をドープしてCZ法により単結晶を引上げれば、十分なBMD密度を有し、2次欠陥の発生のないアニールウエーハを容易に得ることができる。
そして本発明に係るアニールウエーハは、炭素濃度、窒素濃度、酸素濃度がそれぞれ、0.1〜1ppma、1×1013〜1×1014個/cm3、15〜25ppma、または、それぞれ1〜3ppma、1×1014〜5×1015個/cm3、10〜15ppmaであるCZシリコンウエーハに熱処理を施したアニールウエーハであって、バルク部のBMD密度が1×109個/cm3以上であることを特徴としている。
このように、上記規定値内に炭素濃度、窒素濃度、酸素濃度を制御したシリコンウエーハに熱処理を施して作製したアニールウエーハは、十分に高密度のBMDを有し高いIG能力を有するとともに、ウエーハ表面に欠陥が少なく、2次欠陥もない結晶性に優れた、高品質のアニールウエーハである。
以上のように本発明によれば、面内全面N−領域で2次欠陥の発生がないとともに、高いIG能力を有する単結晶を高速で引上げることができる。従って、このようなCZシリコン単結晶の生産性と歩留りの向上を図ることができるとともに、生産コストを大幅に低減することができる。また、結晶位置やデバイスプロセスに依存せずに安定した酸素析出が得られるので、酸素析出物密度のバラツキが少なく安定したゲッタリング能力を有するCZシリコンウエーハを得ることができる。さらに、本発明のように炭素、窒素、酸素濃度が適切な範囲のCZシリコンウエーハを作製することにより、その表面に高温のエピタキシャル成長を行っても酸素析出が消滅することはなく、結晶性に優れ、IG能力の高いエピタキシャルウエーハを製造することができる。同様にそのようなCZシリコンウエーハに熱処理を施せば、表層部に無欠陥層を形成し、バルク部に十分に高密度のBMDを有するアニールウエーハを作製することができ、高集積デバイス用として極めて有用である。
発明を実施するための最良の形態
以下、本発明の実施の形態について、さらに詳細に説明するが、本発明はこれに限定されるものではない。
本発明者等は、バルク部の酸素析出を促進させるために窒素をドープするだけでなく、炭素をドープすることを発想し、これについて調査、検討した。
(N−領域ウエーハについて)
先ず、N−領域ウエーハへの炭素ドープの影響を調査した。
直径8インチのCZシリコン単結晶を育成する際に、炭素が0.1ppma程度結晶に入るようにドープし、CZシリコン単結晶引上げ装置を全面N−領域ウエーハの育成可能なHZ(Hot Zone:炉内構造)にして、引上速度を0.8〜0.5mm/minに徐々に変化させて引上げを行った(窒素ドープなし)。
その結果、炭素ノンドープの際には引上速度が0.54mm/minにてOSFリングが消滅し、0.52mm/minで転位ループ起因の欠陥が発生したのに対して、炭素をドープした場合は0.65mm/minにてOSFリングが消滅し、0.63mm/minにて転位ループ起因の欠陥が発生した。つまり、炭素をドープすることによりN−領域がより高速で得られると言うことを発見した。このときの、V/Gの範囲は0.183〜0.177mm2/K・minであった。これは炭素ドープによって全面N−領域ウエーハの生産性が向上することを意味する。ただし、炭素濃度が3ppmaを超えると、デバイス特性への悪影響が懸念されるので、3ppma以下にするのが好ましい。
通常N−領域には2種類あって、空孔型欠陥が優勢なV−リッチ領域側に位置するN(V)領域と、格子間シリコンが優勢な転位ループ起因の欠陥が存在する領域であるI−リッチ領域側に位置するN(I)領域が混在しており、この2つの領域は酸素析出量が異なることが知られている(特願平11−322242号参照)。すなわち、ウエーハの面内位置や結晶からの切り出し位置によってIG能力も異なり、問題となっていた。
このことは、窒素ドープ結晶においても同様であった。しかし、炭素をドープした場合は、低温(600〜1000℃)における酸素析出核の形成を促進することが別の実験から確認されたため(特願2000−048461号参照)、炭素をドープしたウエーハにこのような低温の熱処理を施すことにより、N(V)領域とN(I)領域との両領域の析出の差を殆どなくすことができた。これは、炭素ドープによる全面N−領域ウエーハは、ウエーハ面内の全面が高いレベルでIG能力が安定していることを示している。
次に、炭素に加えて窒素もドープし、上記と同様な実験を行った。その結果、N−領域となる引上速度は上昇するとともに拡大した。窒素はもともとN−領域の拡大効果はあったが、N−領域となる引上げ速度は上昇しなかったので、この2つのドープ剤により、全面N−領域ウエーハは生産性と歩留りを同時に向上させたことを示す。また、酸素析出に対する効果も顕著に得られ、窒素により高温で安定な酸素析出核が増加し、又炭素により低温で安定な析出核も増加した。このことは、様々な温度帯で酸素析出の促進効果が強いことを示す。従って、デバイス工程における熱処理がどのようなものであっても、高いIG能力を発揮できることになる。尚、窒素の効果を確実に得るためには1×1010個/cm3以上の濃度が必要であり、単結晶化の妨げにならないようにするには、5×1015個/cm3以下とすることが好ましい。
これらの実験事実を考慮した上で、上記の実験と同じHZを使用して、今度は結晶の長い範囲で同様な結晶を得るために、まず炭素を0.1ppma、窒素を3×1013個/cm3となるようにドープし、引上速度を0.65〜0.62mm/minの範囲で引上げを行った。その結果、結晶の上部(種結晶側)から直胴20cmの位置より下側がN−領域となった。この結晶から切り出したウエーハに600℃で1時間の熱処理を施して酸素析出核の形成を促進させた後、800℃/4Hr+1000℃/16Hrの熱処理を施して酸素析出物を成長させてOPP(Optical Precipitate Profiler)法により観察したところ、ウエーハ全面において1×109個/cm3以上の密度でBMDがバルク中に存在していた。
(エピタキシャルウエーハについて)
次に、エピタキシャル成長用のシリコンウエーハについて、炭素と窒素をドープした場合のBMD密度に対する影響を調査し、実験した。
窒素濃度は1×1014個/cm3を越えるとOSF領域の拡大が大きく、またLEPも発生し易いため、まずは窒素濃度5×1013個/cm3となるようにドープし、炭素を0.1ppmaとなるようにドープして、結晶を引上げた。そして、その結晶からウエーハを作製し、800℃/4Hr+1000℃/16Hrの熱処理を施して酸素析出物を顕在化した後にBMD密度をOPP法により評価した。
その結果、ウエーハ中の初期格子間酸素濃度の依存性が強く、15ppma(日本電子工業振興協会(JEIDA)規格)以上でないとBMD密度は109台の数で発生しないことがわかった。ただし、この窒素濃度(5×1013個/cm3)は、窒素ドープによる2次欠陥は殆ど発生することなく、しかも高温(1000℃以上)で安定な酸素析出核が形成されるので、高温のエピタキシャル成長が行なわれても酸素析出核が消滅することがない。従って、このように窒素濃度が5×1013個/cm3であり、炭素濃度が低濃度(0.1ppma)であっても、初期格子間酸素濃度が15ppma以上であれば、十分なBMD密度と2次欠陥の発生のないエピタキシャル成長用のシリコンウエーハが得られることになる。酸素濃度が15ppma以上であれば、窒素濃度は1×1013以上あれば必要十分なBMD密度が得られるが、酸素濃度が25ppmaを超えると、析出過多となり、ウエーハ強度に影響を及ぼすので25ppma以下とすることが好ましい。なお、炭素による酸素析出効果を高めるために、エピタキシャル成長前に600〜1000℃程度の低温熱処理を加えることが好ましい。
続いて窒素高濃度(1×1014個/cm3以上)を使用するために、初期格子間酸素濃度を下げたサンプルを作製した。このように、窒素濃度が高くても酸素濃度を15ppma未満に下げれば、2次欠陥の発生を抑制することができるが、実際に酸素析出は起こりにくい結果(BMD密度<1×109個/cm3)となった。
そこで、炭素濃度を1.0ppmaまで引上げた。すると、酸素濃度が12ppmaという低酸素においても、800℃/4Hr+1000℃/16Hr後のBMD密度は、109台前半の数は存在した。つまり、この組み合わせ(窒素濃度1×1014個/cm3、炭素濃度1.0ppma)の場合は、初期酸素濃度が低酸素であれば2次欠陥が発生せず、そして高いBMD密度が得られることになる。ただし、炭素濃度が3ppmaを超えると作製されるデバイス特性に悪影響を及ぼす恐れがあるので、炭素濃度は3ppma以下が好ましい。また、十分なBMDを得るための酸素濃度は、10ppma以上が必要である。窒素濃度については引上げ結晶の単結晶化の妨げにならないようにするためには、5×1015個/cm3以下にすることが好ましい。この場合も、炭素による酸素析出効果を高めるために、エピタキシャル成長前に600〜1000℃程度の低温熱処理を加えることが好ましい。
これに対し、低炭素濃度(0.1ppma)および高窒素濃度1×1014個/cm3の結晶では、十分なBMD密度(109台)を得るためには初期酸素濃度を15ppma未満に下げられないため、結局2次欠陥が発生する結果となった。
そして、高炭素濃度(1.0ppma)および低窒素濃度(5×1013個/cm3)の場合は、得られるBMD密度に関しては、高炭素濃度の影響により初段熱処理温度の依存性が強くなり過ぎるので、初段の熱処理温度次第でBMD密度のバラツキが大きくなってしまう。従って、やはり窒素をある程度高くドープして高温で安定な酸素析出核を形成しておくことが望ましいということになる。
上記のように、ある程度以上の窒素(例えば1×1014個/cm3)を加えることにより、炭素単独よりは初段熱処理温度依存性は弱まるため、初段の熱処理温度によるBMD密度のバラツキは少ない。しかし、あまり高温のプロセス熱処理を通過すると、炭素による析出促進効果が大幅に弱まってしまう。そこで、高いBMD密度を得るためのエピ工程の温度としては、低温(1000℃以下)であることが望ましいと言える。
同様にエピタキシャル工程の前又は後に低温熱処理を加えたほうが、酸素析出核の成長又は新たな析出核が形成されるため、その後のエピ成長やその他のデバイスプロセス中のBMD密度は高くなる。
そして、エピ前又は後に加えられる熱処理としては、このような低温熱処理に限らず、いわゆるIG熱処理(例えば、初段に1100℃以上の高温熱処理を含むもの)やRTA装置(Rapid Thermal Annealer;急速加熱・急速冷却装置)による高温短時間の熱処理を適用することもできる。これらの熱処理プロセスを行えば、ウエーハ表面に発生している2次欠陥の低減も可能なので、炭素、窒素および酸素の濃度を広い範囲で選択することが出来るようになるという効果が得られる。
(アニールウエーハについて)
最後に、炭素と窒素をドープした結晶のアニールウエーハへの影響を調査、実験した。
アニールウエーハの場合も、基本的には上記のエピタキシャル成長用のシリコンウエーハについての調査と同様に、低炭素+低窒素+高酸素、および高炭素+高窒素+低酸素の組み合わせが高BMD密度および2次欠陥の抑制には大変有効であった。また、ウエーハ表面に2次欠陥が発生してもアニールによりその2次欠陥を消滅させることも可能であるため、直接エピタキシャル成長を行う場合とは異なり、低炭素+高窒素+高酸素、および高炭素+高窒素+高酸素の組み合わせでも十分に高密度のBMDを有し、ウエーハ表面に欠陥が少ないアニールウエーハが得られることがわかった。さらに、このようなアニールウエーハであれば、エピタキシャル層を形成してもエピ層に欠陥を発生させることもないし、十分なBMD密度も得られることがわかった。
なお、炭素の特性を生かすために、低温熱処理を加えたり、アニール中の昇温速度を5℃/min以下に抑えることにより、析出核を増加させることもでき、これらにより、800℃/4Hr+1000℃/16Hr後の観察で109台後半から1010台のBMD密度を確保することが出来た。
以上のように、炭素と窒素を両方ドープすることにより、炭素と窒素のそれぞれの欠点を打ち消すように働かせることが出来るので、炭素のみ、窒素のみよりも、様々なデバイスプロセスに対して、十分なBMD密度を稼ぐことが出来る。
表1は、エピタキシャルウエーハとアニールウエーハに用いられる窒素および炭素がドープされたウエーハについての上記実験結果をまとめたものである。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
例えば、上記実施形態においては、直径8インチのシリコン単結晶を育成する場合につき例を挙げて説明したが、本発明はこれには限定されず、直径6インチ以下、直径10〜16インチあるいはそれ以上のシリコン単結晶にも適用できる。
Claims (4)
- チョクラルスキー法によりシリコン単結晶を育成する際に、炭素を0.1ppma以上3ppma以下の濃度でドープし、炭素とともに窒素を1×1010個/cm3 以上5×1015個/cm3 以下の濃度でドープし、V/G(V:結晶引上げ速度、G:結晶固液界面における結晶軸方向温度勾配)を結晶全面がN−領域となるように制御しながら結晶を引上げることを特徴とするシリコン単結晶の製造方法。
- 前記V/Gを0.183〜0.177mm2 /K・minの範囲内で制御しながら引上げることを特徴とする請求項1に記載したシリコン単結晶の製造方法。
- 請求項1または請求項2に記載された方法により製造されたシリコン単結晶をウエーハに加工した後、600〜1000℃の温度で熱処理を施すことを特徴とするシリコンウエーハの製造方法。
- 炭素を0.1ppma以上3ppma以下含有し、窒素を1×1013個/cm3 以上5×1015個/cm3 以下含有し、全面N−領域からなることを特徴とするシリコンウエーハ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000113297 | 2000-04-14 | ||
PCT/JP2001/003101 WO2001079593A1 (fr) | 2000-04-14 | 2001-04-10 | Plaquette de silicium, plaquette de silicium epitaxiale, plaquette de recuit et procede de production de ces plaquettes |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005377988A Division JP4710603B2 (ja) | 2000-04-14 | 2005-12-28 | アニールウエーハとその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP3846627B2 true JP3846627B2 (ja) | 2006-11-15 |
Family
ID=18625289
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001576973A Expired - Fee Related JP3846627B2 (ja) | 2000-04-14 | 2001-04-10 | シリコンウエーハ、シリコンエピタキシャルウエーハ、アニールウエーハならびにこれらの製造方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US20020179003A1 (ja) |
EP (1) | EP1229155A4 (ja) |
JP (1) | JP3846627B2 (ja) |
KR (1) | KR100792773B1 (ja) |
TW (1) | TW503465B (ja) |
WO (1) | WO2001079593A1 (ja) |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7160385B2 (en) * | 2003-02-20 | 2007-01-09 | Sumitomo Mitsubishi Silicon Corporation | Silicon wafer and method for manufacturing the same |
JP4122696B2 (ja) * | 2000-08-31 | 2008-07-23 | 株式会社Sumco | エピタキシャルウェーハを製造する方法 |
EP1406294A4 (en) * | 2001-07-10 | 2007-09-12 | Shinetsu Handotai Kk | PROCESS FOR PRODUCING SILICON WAFER, EPITAXIAL SILICON WAFER, AND EPITAXIAL SILICON WAFER |
KR20030035152A (ko) * | 2001-10-30 | 2003-05-09 | 주식회사 하이닉스반도체 | 반도체웨이퍼 제조방법 |
JP4465141B2 (ja) * | 2002-01-25 | 2010-05-19 | 信越半導体株式会社 | シリコンエピタキシャルウェーハ及びその製造方法 |
JP4092946B2 (ja) * | 2002-05-09 | 2008-05-28 | 信越半導体株式会社 | シリコン単結晶ウエーハ及びエピタキシャルウエーハ並びにシリコン単結晶の製造方法 |
US6838395B1 (en) * | 2002-12-30 | 2005-01-04 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating a semiconductor crystal |
EP1677344B1 (en) * | 2003-10-21 | 2013-11-06 | SUMCO Corporation | Process for producing high resistivity silicon wafer, and process for producing epitaxial wafer and soi wafer |
JP4507690B2 (ja) | 2004-05-10 | 2010-07-21 | 信越半導体株式会社 | シリコン単結晶の製造方法及びシリコン単結晶 |
EP1780781B1 (en) * | 2004-06-30 | 2019-08-07 | SUMCO Corporation | Process for producing silicon wafer |
JP2006073580A (ja) * | 2004-08-31 | 2006-03-16 | Sumco Corp | シリコンエピタキシャルウェーハ及びその製造方法 |
JP5160023B2 (ja) * | 2005-03-25 | 2013-03-13 | 株式会社Sumco | シリコンウェーハ及びシリコンウェーハの製造方法 |
JP4797477B2 (ja) * | 2005-04-08 | 2011-10-19 | 株式会社Sumco | シリコン単結晶の製造方法 |
JP5121139B2 (ja) * | 2005-12-27 | 2013-01-16 | ジルトロニック アクチエンゲゼルシャフト | アニールウエハの製造方法 |
JP4805681B2 (ja) * | 2006-01-12 | 2011-11-02 | ジルトロニック アクチエンゲゼルシャフト | エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法 |
JP2007242920A (ja) * | 2006-03-09 | 2007-09-20 | Shin Etsu Handotai Co Ltd | 窒素ドープアニールウェーハの製造方法及び窒素ドープアニールウェーハ |
KR20110029325A (ko) * | 2009-09-15 | 2011-03-23 | 주식회사 엘지실트론 | Epi 웨이퍼 및 epi 웨이퍼용 실리콘 단결정 잉곳과 그 제조방법 |
US8357939B2 (en) * | 2009-12-29 | 2013-01-22 | Siltronic Ag | Silicon wafer and production method therefor |
JP5993550B2 (ja) * | 2011-03-08 | 2016-09-14 | 信越半導体株式会社 | シリコン単結晶ウェーハの製造方法 |
CN102168314B (zh) * | 2011-03-23 | 2012-05-30 | 浙江大学 | 直拉硅片的内吸杂工艺 |
JP5803722B2 (ja) * | 2012-02-14 | 2015-11-04 | 信越半導体株式会社 | シリコンエピタキシャルウェーハの製造方法 |
DE102014221421B3 (de) * | 2014-10-22 | 2015-12-24 | Siltronic Ag | Verfahren zur Herstellung einer epitaktischen Halbleiterscheibe aus einkristallinem Silizium |
US10026816B2 (en) * | 2015-03-30 | 2018-07-17 | Infineon Technologies Ag | Semiconductor wafer and manufacturing method |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3449729B2 (ja) * | 1997-04-09 | 2003-09-22 | エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド | 単結晶シリコンウエハを製造する方法 |
US6077343A (en) * | 1998-06-04 | 2000-06-20 | Shin-Etsu Handotai Co., Ltd. | Silicon single crystal wafer having few defects wherein nitrogen is doped and a method for producing it |
JP3870293B2 (ja) * | 1999-03-26 | 2007-01-17 | シルトロニック・ジャパン株式会社 | シリコン半導体基板及びその製造方法 |
JP3988307B2 (ja) * | 1999-03-26 | 2007-10-10 | 株式会社Sumco | シリコン単結晶、シリコンウェーハ及びエピタキシャルウェーハ |
JP2001102385A (ja) * | 1999-07-28 | 2001-04-13 | Mitsubishi Materials Silicon Corp | 点欠陥の凝集体が存在しないシリコンウェーハ |
-
2001
- 2001-04-10 KR KR1020017015973A patent/KR100792773B1/ko active IP Right Grant
- 2001-04-10 WO PCT/JP2001/003101 patent/WO2001079593A1/ja active Application Filing
- 2001-04-10 JP JP2001576973A patent/JP3846627B2/ja not_active Expired - Fee Related
- 2001-04-10 US US10/009,910 patent/US20020179003A1/en not_active Abandoned
- 2001-04-10 EP EP01919881A patent/EP1229155A4/en not_active Withdrawn
- 2001-04-12 TW TW090108820A patent/TW503465B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
TW503465B (en) | 2002-09-21 |
KR100792773B1 (ko) | 2008-01-11 |
WO2001079593A1 (fr) | 2001-10-25 |
US20020179003A1 (en) | 2002-12-05 |
KR20020019077A (ko) | 2002-03-09 |
EP1229155A1 (en) | 2002-08-07 |
EP1229155A4 (en) | 2009-04-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3846627B2 (ja) | シリコンウエーハ、シリコンエピタキシャルウエーハ、アニールウエーハならびにこれらの製造方法 | |
KR100788988B1 (ko) | 에피텍셜 웨이퍼용 실리콘 단결정 웨이퍼, 에피텍셜웨이퍼 및 이들의 제조방법 그리고 평가방법 | |
WO2010119614A1 (ja) | アニールウエーハおよびアニールウエーハの製造方法ならびにデバイスの製造方法 | |
EP1785511A1 (en) | Silicon wafer, process for producing the same and method of growing silicon single crystal | |
JP3975605B2 (ja) | シリコン単結晶ウエーハおよびシリコン単結晶ウエーハの製造方法 | |
JP2001181090A (ja) | 単結晶の製造方法 | |
JP4853027B2 (ja) | シリコン単結晶ウエーハの製造方法 | |
JP4699675B2 (ja) | アニールウェーハの製造方法 | |
WO2016132661A1 (ja) | シリコンウェーハの製造方法 | |
KR20140001815A (ko) | 실리콘 기판의 제조 방법 및 실리콘 기판 | |
JP4710603B2 (ja) | アニールウエーハとその製造方法 | |
JP2008066357A (ja) | シリコン単結晶ウエーハおよびシリコン単結晶ウエーハの製造方法 | |
JP2003327493A (ja) | シリコン単結晶ウエーハ及びエピタキシャルウエーハ並びにシリコン単結晶の製造方法 | |
JP2019206451A (ja) | シリコン単結晶の製造方法、エピタキシャルシリコンウェーハ及びシリコン単結晶基板 | |
JP2007235153A (ja) | 高抵抗シリコンウエーハ及びその製造方法 | |
JP2003059932A (ja) | シリコン単結晶ウエハの製造方法およびシリコン単結晶ウエハ | |
KR100847925B1 (ko) | 어닐웨이퍼의 제조방법 및 어닐웨이퍼 | |
JP3771737B2 (ja) | シリコン単結晶ウエーハの製造方法 | |
JP2003243404A (ja) | アニールウエーハの製造方法及びアニールウエーハ | |
JP2004043256A (ja) | エピタキシャル成長用シリコンウエーハ及びエピタキシャルウエーハ並びにその製造方法 | |
JP2003002786A (ja) | シリコン単結晶基板、エピタキシャルウエーハおよびこれらの製造方法 | |
JP2007242920A (ja) | 窒素ドープアニールウェーハの製造方法及び窒素ドープアニールウェーハ | |
JP2002029891A (ja) | シリコン半導体基板とその製造方法 | |
JP4715402B2 (ja) | 単結晶シリコンウェーハの製造方法、単結晶シリコンウェーハ及びウェーハ検査方法 | |
JP4703934B2 (ja) | アニールウエーハの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050308 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050421 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050706 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050830 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051101 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060404 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060803 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060816 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3846627 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090901 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090901 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090901 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100901 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100901 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110901 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120901 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130901 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |