JP6806098B2 - 半導体ウェーハの評価方法および半導体ウェーハの製造方法 - Google Patents
半導体ウェーハの評価方法および半導体ウェーハの製造方法 Download PDFInfo
- Publication number
- JP6806098B2 JP6806098B2 JP2018006193A JP2018006193A JP6806098B2 JP 6806098 B2 JP6806098 B2 JP 6806098B2 JP 2018006193 A JP2018006193 A JP 2018006193A JP 2018006193 A JP2018006193 A JP 2018006193A JP 6806098 B2 JP6806098 B2 JP 6806098B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor wafer
- image
- manufacturing
- evaluation
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 208
- 238000004519 manufacturing process Methods 0.000 title claims description 119
- 238000011156 evaluation Methods 0.000 title claims description 91
- 235000012431 wafers Nutrition 0.000 claims description 267
- 238000000034 method Methods 0.000 claims description 30
- 238000012360 testing method Methods 0.000 claims description 17
- 230000002950 deficient Effects 0.000 claims description 16
- 238000005498 polishing Methods 0.000 claims description 15
- 230000002093 peripheral effect Effects 0.000 claims description 13
- 230000001678 irradiating effect Effects 0.000 claims description 11
- 238000012545 processing Methods 0.000 claims description 4
- 238000012986 modification Methods 0.000 claims description 2
- 230000004048 modification Effects 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 15
- 229910052710 silicon Inorganic materials 0.000 description 15
- 239000010703 silicon Substances 0.000 description 15
- 239000013078 crystal Substances 0.000 description 8
- 238000007689 inspection Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000002360 preparation method Methods 0.000 description 3
- 238000005070 sampling Methods 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 238000003776 cleavage reaction Methods 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 230000007017 scission Effects 0.000 description 2
- 239000006061 abrasive grain Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000000875 corresponding effect Effects 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/84—Systems specially adapted for particular applications
- G01N21/88—Investigating the presence of flaws or contamination
- G01N21/8806—Specially adapted optical and illumination features
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/84—Systems specially adapted for particular applications
- G01N21/88—Investigating the presence of flaws or contamination
- G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
- G01N21/9501—Semiconductor wafers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/84—Systems specially adapted for particular applications
- G01N21/88—Investigating the presence of flaws or contamination
- G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
- G01N21/9501—Semiconductor wafers
- G01N21/9503—Wafer edge inspection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/84—Systems specially adapted for particular applications
- G01N21/88—Investigating the presence of flaws or contamination
- G01N21/8806—Specially adapted optical and illumination features
- G01N2021/8822—Dark field detection
- G01N2021/8825—Separate detection of dark field and bright field
Landscapes
- Engineering & Computer Science (AREA)
- Immunology (AREA)
- Biochemistry (AREA)
- Pathology (AREA)
- Analytical Chemistry (AREA)
- Health & Medical Sciences (AREA)
- General Health & Medical Sciences (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Description
評価対象の半導体ウェーハの一方の表面側に向かって光を照射して得られる反射光を受光することにより、明視野像として反射像を取得すること、
評価対象の半導体ウェーハの上記表面側に向かって光を照射して得られる散乱光を受光することにより、暗視野像として散乱像を取得すること、および、
上記反射像において観察される明部帯域と上記散乱像において観察される明部帯域との間隔Lを求めること、
を含み、
評価対象の半導体ウェーハは、ウェーハ外周縁部に面取り面が形成された半導体ウェーハであり、
上記Lに基づき、評価対象の半導体ウェーハの上記光が照射された表面側の主面とこの主面と隣接する面取り面との境界部の形状を評価すること、
を含む半導体ウェーハの評価方法(以下、単に「評価方法」とも記載する。)、
に関する。
製品として出荷する候補の半導体ウェーハを製造すること、
上記候補の半導体ウェーハを上記評価方法によって評価すること、および、
評価の結果、良品と判定された半導体ウェーハを、製品半導体ウェーハとして出荷するための準備に付すこと、
を含む半導体ウェーハの製造方法、
に関する。
複数の半導体ウェーハを含む半導体ウェーハロットを製造すること、
上記半導体ウェーハロットから少なくとも1つの半導体ウェーハを抽出すること、
上記抽出された半導体ウェーハを上記評価方法によって評価すること、および、
上記評価の結果、良品と判定された半導体ウェーハと同じ半導体ウェーハロットの半導体ウェーハを製品半導体ウェーハとして出荷するための準備に付すこと、
を含む半導体ウェーハの製造方法、
に関する。
テスト製造条件下で評価用半導体ウェーハを製造すること、
上記製造された評価用半導体ウェーハを上記評価方法によって評価すること、
上記評価の結果に基づき、上記テスト製造条件に変更を加えた製造条件を実製造条件として決定するか、または上記テスト製造条件を実製造条件として決定すること、および、
上記決定された実製造条件下で半導体ウェーハを製造すること、
を含む半導体ウェーハの製造方法、
に関する。
本発明の一態様は、評価対象の半導体ウェーハの一方の表面側に向かって光を照射して得られる反射光を受光することにより、明視野像として反射像を取得すること、評価対象の半導体ウェーハの上記表面側に向かって光を照射して得られる散乱光を受光することにより、暗視野像として散乱像を取得すること、および、上記反射像において観察される明部帯域と上記散乱像において観察される明部帯域との間隔Lを求めること、を含み、評価対象の半導体ウェーハは、ウェーハ外周縁部に面取り面が形成された半導体ウェーハであり、上記Lに基づき、評価対象の半導体ウェーハの上記光が照射された表面側の主面とこの主面と隣接する面取り面との境界部の形状を評価することを含む半導体ウェーハの評価方法に関する。
以下、上記評価方法について、更に詳細に説明する。
上記評価方法の評価対象の半導体ウェーハは、ウェーハの外周縁部に面取り加工が施されて面取り面が形成された半導体ウェーハであればよい。評価対象の半導体ウェーハは、一般に半導体基板として使用される各種半導体ウェーハであることができる。例えば、半導体ウェーハの具体例としては、各種シリコンウェーハを挙げることができる。シリコンウェーハは、例えば、シリコン単結晶インゴットから切り出された後に面取り加工等の各種加工を経たシリコン単結晶ウェーハであることができる。かかるシリコン単結晶ウェーハの具体例としては、例えば、研磨が施されて表面に研磨面を有するポリッシュドウェーハを挙げることができる。また、シリコンウェーハは、シリコン単結晶ウェーハ上にエピタキシャル層を有するエピタキシャルウェーハ、シリコン単結晶ウェーハにアニール処理により改質層を形成したアニールウェーハ等の各種シリコンウェーハであることもできる。
反射像の取得のための光照射、および散乱像取得のための光照射は、評価対象の半導体ウェーハの形状を評価すべき境界部を含む表面側に向かって行われる。かかる光照射により取得される反射像(明視野像)において観察される明部帯域は、境界部を介して面取り面と隣接する主面の境界部側の領域に対応し、散乱像(暗視野像)において観察される明部帯域は、境界部を介して主面と隣接する面取り面の境界部側の領域に対応していると、本発明者らは考えている。更に本発明者らは、両明部帯域の間の領域は境界部に対応し、両明部帯域の間隔Lは、評価対象の半導体ウェーハは、形状を評価すべき境界部を含む表面側から見た際に観察される境界部の幅に対応していると考えている。そして、この幅は、境界部の形状がよりなだらかであるほどより広くなり、より急峻であるほどより狭くなることが、本発明者らの鋭意検討の結果、新たに見出された。したがって、両明部帯域の間隔Lを、境界部の形状評価の指標とすることができる。詳しくは、Lの値がより大きいほど境界部の形状はよりなだらかであり、Lの値がより小さいほど境界部の形状はより急峻であると判定することができる。
以下に、反射像の取得および散乱像の取得について、それぞれ更に詳細に説明する。
上記評価方法は、評価対象の半導体ウェーハの形状を評価すべき境界部を含む表面側に向かって光を照射して得られる反射光を受光することにより、明視野像として反射像を取得することを含む。反射像取得のために照射される光の波長は、評価の容易性の観点から、入手容易な光源および受光部で対応可能な可視光領域(360〜830nmの範囲)の波長であることが好ましい。反射像取得のための光照射系としては、公知の構成のものを用いることができる。例えば、反射像取得のための光照射に用いる光源としては、LED(light emitting diode)等の公知の光源を挙げることができる。本発明および本明細書において、形状を評価すべき境界部の鉛直方向(この方向は、「主面の法線方向」と一致する。)の上方を基準として、ウェーハ外周縁部側を外側、ウェーハ主面側を内側と呼ぶ。上記鉛直方向の上方を基準の0°方向として、0°方向と直交しかつ形状を評価すべき境界部を通るウェーハ半径方向を90°方向とすると、反射光を取得するための光照射は、より高強度の反射光を取得する観点からは、上記鉛直方向の上方(0°方向)から行うことが好ましい。なお本発明および本明細書において、角度や方向に関する記載については、1°〜3°程度の誤差は許容されるものとする。
また、評価対象の半導体ウェーハの表面上で反射像取得のために光照射される部分は、主面の境界部側の領域および境界部の主面側の領域を少なくとも含むことが好ましい。反射像取得のための受光系としては、公知の構成のものを用いることができる。受光系は、例えば、半導体ウェーハ表面からの反射光を受光部に導くためのミラーを含むことができる。また、受光部としては、例えばラインスキャンカメラを用いることができる。こうして取得される反射像(明視野像)において観察される明部帯域は、境界部を介して面取り面と隣接する主面の境界部側の領域に対応していると本発明者らは考えている。反射像は、原理上二値化像と同様の像として取得されるため、反射像において明部と暗部との境界は明瞭であり容易に特定可能である。
上記評価方法は、評価対象の半導体ウェーハの形状を評価すべき境界部を含む表面側に向かって光を照射して得られる散乱光を受光することにより、暗視野像として散乱像を取得することを含む。散乱像取得のために照射される光の波長は、評価の容易性の観点から、入手容易な光源および受光部で対応可能な可視光領域(360〜830nmの範囲)の波長であることが好ましい。散乱像取得のための光照射系としては、公知の構成のものを用いることができる。例えば、散乱像取得のための光照射に用いる光源としては、LED等の公知の光源を挙げることができる。散乱像を取得するための光照射は、形状を評価すべき境界部の鉛直方向の上方よりも外側から行うことが好ましい。上記鉛直方向の上方を基準の0°方向として、0°方向と直交しかつ形状を評価すべき境界部を通るウェーハ半径方向を90°方向とすると、散乱光を取得するための光照射は、より高強度の散乱光を取得する観点からは、少なくとも、上記鉛直方向の上方(0°)に対して外側の10°の方向〜外側の50°の方向の範囲の方向から行うことが好ましく、外側の20°の方向〜外側の40°の方向の範囲の方向から行うことがより好ましく、外側の20°の方向から行うことが更に好ましい。
また、評価対象の半導体ウェーハの表面上で散乱像取得のために光照射される部分は、面取り面の境界部側の領域および境界部の面取り側の領域を少なくとも含むことが好ましい。散乱像取得のための受光系としては、公知の構成のものを用いることができる。受光系は、例えば、半導体ウェーハ表面からの散乱光を受光部に導くためのミラーを含むことができる。また、受光部としては、例えばラインスキャンカメラを用いることができる。こうして取得される散乱像(暗視野像)において観察される明部帯域は、境界部を介して主面と隣接する面取り面の境界部側の領域に対応していると本発明者らは考えている。散乱像については、明度(Brightness)に閾値を設定し、散乱像において明度が閾値以上の部分を明部、閾値を下回る部分を暗部と区分して明部帯域を特定することができる。明度の閾値は、例えば0とすることができる。
上記のように反射像(明視野像)における明部帯域および散乱像(暗視野像)における明部帯域を特定した後、両明部帯域の間隔Lを求める。間隔Lは、反射像において特定された明部帯域の外周縁部側の端部(明部と暗部との境界)と、散乱像において特定された明部帯域の主面側の端部(明部と暗部との境界)との最短距離として求めることができる。間隔Lを求める手法は特に限定されない。例えば、公知の画像処理により、反射像と散乱像を重ね合わせたり反射像と散乱像を並べて配置して、両明部帯域の間隔Lを求めることができる。
また、上記評価方法は、評価対象の半導体ウェーハからの試料片の切り出し(例えばへき開)を要することなく、実施することができる。即ち、上記評価方法によれば、非破壊での評価が可能である。このことは、簡便な評価を可能にする観点から好ましい。また、このことは、同一の半導体ウェーハの複数の異なる箇所における境界部の形状評価の容易性の観点からも好ましい。例えば一態様によれば、上記評価方法は、評価対象の半導体ウェーハを主面の法線方向を軸として回転させて反射像および散乱像を取得することを複数回行い、評価対象の半導体ウェーハの複数の異なる箇所において上記Lを求めることを含むことができる。こうして求められた複数のLにそれぞれ基づき、各箇所における境界部の形状を評価することができる。また、同一半導体ウェーハの異なる箇所における評価により求められた複数のLの値の代表値(例えば平均値(例えば算術平均)、最小値、最大値等)を、半導体ウェーハの境界部の形状評価の指標とすることもできる。
本発明の一態様にかかる半導体ウェーハの製造方法(第一の製造方法)は、
製品として出荷する候補の半導体ウェーハを製造すること、
上記候補の半導体ウェーハを上記評価方法によって評価すること、および、
評価の結果、良品と判定された半導体ウェーハを、製品半導体ウェーハとして出荷するための準備に付すこと、
を含む半導体ウェーハの製造方法、
である。
複数の半導体ウェーハを含む半導体ウェーハロットを製造すること、
上記半導体ウェーハロットから少なくとも1つの半導体ウェーハを抽出すること、
上記抽出された半導体ウェーハを上記評価方法によって評価すること、および、
上記評価の結果、良品と判定された半導体ウェーハと同じ半導体ウェーハロットの半導体ウェーハを製品半導体ウェーハとして出荷するための準備に付すこと、
を含む半導体ウェーハの製造方法、
である。
テスト製造条件下で評価用半導体ウェーハを製造すること、
上記製造された評価用半導体ウェーハを上記評価方法によって評価すること、
上記評価の結果に基づき、上記テスト製造条件に変更を加えた製造条件を実製造条件として決定するか、または上記テスト製造条件を実製造条件として決定すること、および、
上記決定された実製造条件下で半導体ウェーハを製造すること、
を含む半導体ウェーハの製造方法、
である。
第一の製造方法において、製品として出荷する候補の半導体ウェーハロットの製造は、一般的な半導体ウェーハの製造方法と同様に行うことができる。例えば、シリコンウェーハの一態様であるポリッシュドウェーハは、チョクラルスキー法(CZ法)等により育成されたシリコン単結晶インゴットからのシリコンウェーハの切断(スライシング)、面取り加工、粗研磨(例えばラッピング)、エッチング、鏡面研磨(仕上げ研磨)、上記加工工程間または加工工程後に行われる洗浄を含む製造工程により製造することができる。また、アニールウェーハは、上記のように製造されたポリッシュドウェーハにアニール処理を施して製造することができる。エピタキシャルウェーハは、上記のように製造されたポリッシュドウェーハの表面にエピタキシャル層を気相成長(エピタキシャル成長)させることにより製造することができる。
第二の製造方法における半導体ウェーハロットの製造も、例えば先に第一の製造方法について記載したように、一般的な半導体ウェーハの製造方法と同様に行うことができる。半導体ウェーハロットに含まれる半導体ウェーハの総数は特に限定されるものではない。製造された半導体ウェーハロットから抜き出し、いわゆる抜き取り検査に付す半導体ウェーハの数は少なくとも1つであり、2つ以上であってもよく、その数は特に限定されるものではない。
第三の製造方法について、テスト製造条件および実製造条件としては、半導体ウェーハの製造のための各種工程における各種条件を挙げることができる。半導体ウェーハの製造のための各種工程については、先に第一の製造方法について記載した通りである。なお、「実製造条件」とは、製品半導体ウェーハの製造条件を意味するものとする。
以上の第三の製造方法において、評価用半導体ウェーハの境界部の形状が製品半導体ウェーハに望まれる形状であるか否かの判定方法については、先に第一の製造方法および第二の製造方法の良品の判定に関する記載を参照できる。
以下において、反射像(明視野像)の取得および散乱像(暗視野像)の取得は、評価対象の半導体ウェーハのおもて面側について、ルドルフテクノロジーズ社製自動外観機(AWX EBI300N)を用いて行った。この自動外観機は、半導体ウェーハを、ウェーハ端面部をチャッキングして保持して主面法線方向を軸として回転させることが可能な装置である。反射像を取得するための光照射系および受光系の概略構成図を図1に示し、散乱像を取得するための光照射系および受光系の概略構成図を図2に示す。図1、図2中、矢印は光の進行方向を模式的に示している。
図1に示すように、反射像を取得するための光照射系は、光源11およびミラー12を含む。光源11から出射された光の進行方向をミラー12により変化させることにより、形状を評価すべき境界部の鉛直方向上方(0°方向)から光照射が行われる。こうして光が照射された半導体ウェーハからの反射光の光の進行方向をミラー13により変化させることによって、反射光が受光部14に導かれる。光源11は、可視光領域に発光波長を有する同軸(coaxial)LEDである。一方、散乱像を取得するための光照射系は、光源21を含む。光源21は、同一円周上に等間隔に配置された16個の可視光領域に発光波長を有するLEDを含み、16個のLEDからそれぞれ発光される光が同一箇所を照射するように構成されている。この光源21により、少なくとも、形状を評価すべき境界部の鉛直方向の上方よりも外側から(詳しくは、少なくとも外側の20°の方向および外側の40°の方向から)光照射が行われる。こうして光が照射された半導体ウェーハからの散乱光の進行方向をミラー23により変化させることによって、散乱光が受光部24に導かれる。受光部は、例えばラインスキャンカメラであることができる。以下では、上記自動外観機に備えられたラインスキャンカメラを、受光部14、24として使用した。
ウェーハ外周縁部に面取り加工が施された同一半導体ウェーハの同一箇所について、上記装置により得られた反射像と散乱像とを並べた一例を、図3に示す。図3中、画像(a)は反射像であり、画像(b)は散乱像である。散乱像の明部帯域は、明度(Brightness)の閾値を0(ゼロ)とし、明度0以上の領域として特定した。図3中、反射像(明視野像)の明部分領域と散乱像(暗視野像)の明部領域との間隔(図3(b)上の破線と一点破線との間の最短距離)が、Lである。
本発明の一態様にかかる評価方法において得られるLが境界部の形状の指標となり得る値であることは、例えば、以下の評価方法により取得される参照値と、本発明の一態様にかかる評価方法により得られるLとが、良好な相関性を示すことにより確認することができる。
まず半導体ウェーハについて、評価すべき境界部を含む断面像を得る。断面像は、例えば、半導体ウェーハをへき開面でへき開して露出させた断面を顕微鏡で撮像することにより取得することができる。
取得された断面像を、ウェーハ厚み方向のみに拡大した拡大像を作成する。ウェーハ厚み方向のみに拡大することにより、断面形状の輪郭において、境界部の形状を主面(いわゆる水平面)に対して強調することができるため、拡大像を用いることにより、拡大していない断面像を用いるよりも境界部のなだらかさ/急峻さを精度よく評価することができる。更に拡大像を二値化処理することにより、断面形状の輪郭をより鮮明に表示させることができるため、境界部のなだらかさ/急峻さを一層精度よく評価することができる。
こうして得られた二値化処理済像において、ウェーハ断面形状の輪郭では、通常、主面と面取り面との境界部の形状は曲線形状となる。そこで、この輪郭上で、主面と面取り面との境界部の曲線の形状に、この曲線の形状に近似するか一致する円弧形状を有する円をフィッティングさせる。こうして得られた円(曲率円)のサイズ、例えば直径または半径がより大きいほど、境界部の形状はよりなだらかであると判断することができ、上記円のサイズがより小さいほど境界部の形状はより急峻であると判断することができる。例示として、図6に、異なる二種類の半導体ウェーハについて、上記方法により得られた二値化処理済像(ウェーハ厚み方向のみに10倍拡大した後に二値化処理して得られた像)を示す。図6には境界部の曲線の形状とほぼ一致する円弧を有する円も示されている。円の中に示されている数値は、円の直径である。図6中、サンプル1とサンプル2の断面形状を対比すると、サンプル2の境界部の形状はサンプル1の境界部の形状と比べてなだらかである。円のサイズについてサンプル1とサンプル2とを対比すると、サンプル2について得られた円の直径はサンプル1について得られた円の直径より大きい。以上の通り、円のサイズと境界部の形状とは相関している。
(1)間隔Lの測定
ウェーハ表面の研磨条件および面取り加工条件が異なる四種類の半導体ウェーハ(直径300mmの表面が(100)面のシリコン単結晶ウェーハ(ポリッシュドウェーハ))を準備した。以下、上記の四種類の半導体ウェーハを、それぞれ「ウェーハ1」、「ウェーハ2」、「ウェーハ3」、「ウェーハ4」と呼ぶ。これら半導体ウェーハのノッチ部を0°として左回りで45°の箇所において、上記1に記載の装置を用いて反射像および散乱像を取得し、得られた反射像および散乱像を上記2で説明したように並べて反射像の明部帯域と散乱像の明部帯域との間隔Lを求めた。
上記(1)で評価した四種類の半導体ウェーハを、それぞれ(110)面でへき開して断面観察用試料を作製した。
作製した断面観察用試料を、微分干渉顕微鏡を用いて、明るさやコントラストを調整して、上記3.で評価した境界部を含む断面像(撮像倍率:500倍)を取得した。
取得した断面像を画像処理ソフト(Adobe社製ソフト名Photoshop CS5)に取り込み、ウェーハ厚み方向のみに10倍に拡大した後、二値化処理を行った。
上記二値化処理を行って得られた二値化処理済像をソフト(マイクロソフト社製パワーポイント)に取り込み、同ソフトの図形描画ツールを用いて、断面形状の輪郭上、境界部の曲線の形状と円弧の形状がほぼ一致する円を描画した。曲線の形状と円弧の形状がほぼ一致することは、目視で判断した。各半導体ウェーハについて、こうして描画された円の直径を参照値とする。図7に、上記方法により得られた二値化処理済像(ウェーハ厚み方向のみに10倍拡大した後に二値化処理して得られた像)を示す。図7には境界部の曲線の形状とほぼ一致する円弧を有する円も示されている。
各半導体ウェーハについて、上記(1)で求められたLおよび上記(2)で求められた参照値(円のサイズ(直径))を、表1に示す。また、各半導体ウェーハについて、上記(1)で得られたLの値を、上記(2)で得られた参照値(円の直径)に対してプロットしたグラフを図4に示す。
こうして得られるLの値は、先に記載したように出荷前検査に用いることができ、ロットからの抜き取り検査に用いることができ、半導体ウェーハの実製造条件の決定のために用いることもできる。
ウェーハ外周縁部に面取り加工が施された半導体ウェーハ(直径300mmの表面が(100)面のシリコン単結晶ウェーハ(ポリッシュドウェーハ))を二種類準備した。以下、上記の二種類の半導体ウェーハを、それぞれ「ウェーハA」、「ウェーハB」と呼ぶ。これら半導体ウェーハのノッチ部を0°として、左回りに異なる角度の箇所において、上記1に記載の装置を用いて反射像および散乱像を取得した。各箇所において得られた散乱像上に、同一箇所において得られた反射像で特定された明部領域の境界に相当する破線を追加した画像を図5に示す。散乱像において明度(Brightness)の閾値を設定し、ウェーハA、ウェーハBの各箇所において取得された散乱像上で、それぞれ明度が閾値以上(例えば明度0)の領域を明部帯域として特定する。各箇所において取得された散乱像上で特定された明部帯域の端部と破線(即ち反射像で特定された明部帯域の端部)との最短距離として間隔Lを求める。こうして各箇所について求められるLを指標とすることにより、各箇所における境界部の形状を評価することができる。ウェーハBの各箇所における間隔Lの値は、ウェーハBの各箇所における間隔Lの値より大きかった。この結果から、ウェーハBの各箇所における境界部の形状は、ウェーハAと比べてなだらかであると判定できる。
上記の反射像および散乱像の取得は、上記1に記載の装置において、ウェーハ端面部をチャッキングして保持して主面法線方向を軸として回転させることにより、反射像および散乱像を取得すべき箇所に光が照射されるように調整した後に行った。
Claims (8)
- 評価対象の半導体ウェーハの一方の表面側に向かって光を照射して得られる反射光を受光することにより、明視野像として反射像を取得すること、
評価対象の半導体ウェーハの前記表面側に向かって光を照射して得られる散乱光を受光することにより、暗視野像として散乱像を取得すること、および、
前記反射像において観察される明部帯域と前記散乱像において観察される明部帯域との間隔Lを求めること、
を含み、
評価対象の半導体ウェーハは、ウェーハ外周縁部に面取り面が形成された半導体ウェーハであり、
前記Lに基づき、評価対象の半導体ウェーハの前記光が照射された表面側の主面と該主面と隣接する面取り面との境界部の形状を評価すること、
を含む半導体ウェーハの評価方法。 - 前記散乱像を、前記境界部の鉛直方向上方よりも外側から、前記面取り面の前記境界部側の領域および前記境界部の前記面取り面側の領域を少なくとも含む部分に向かって光を照射して取得することを含む、請求項1に記載の半導体ウェーハの評価方法。
- 前記反射像を、前記境界部の鉛直方向上方から、前記主面の前記境界部側の領域および前記境界部の前記主面側領域を少なくとも含む部分に向かって光を照射して取得することを含む、請求項1または2に記載の半導体ウェーハの評価方法。
- 評価対象の半導体ウェーハを前記主面の法線方向を軸として回転させて前記散乱像および前記反射像を取得することを複数回行い、評価対象の半導体ウェーハの複数の異なる箇所において前記Lを求めることを含む、請求項1〜3のいずれか1項に記載の半導体ウェーハの評価方法。
- 製品として出荷する候補の半導体ウェーハを製造すること、
前記候補の半導体ウェーハを請求項1〜4のいずれか1項に記載の評価方法によって評価すること、および、
評価の結果、良品と判定された半導体ウェーハを、製品半導体ウェーハとして出荷するための準備に付すこと、
を含む半導体ウェーハの製造方法。 - 複数の半導体ウェーハを含む半導体ウェーハロットを製造すること、
前記半導体ウェーハロットから少なくとも1つの半導体ウェーハを抽出すること、
前記抽出された半導体ウェーハを請求項1〜4のいずれか1項に記載の評価方法によって評価すること、および、
前記評価の結果、良品と判定された半導体ウェーハと同じ半導体ウェーハロットの半導体ウェーハを製品半導体ウェーハとして出荷するための準備に付すこと、
を含む半導体ウェーハの製造方法。 - テスト製造条件下で評価用半導体ウェーハを製造すること、
前記製造された評価用半導体ウェーハを請求項1〜4のいずれか1項に記載の評価方法によって評価すること、
前記評価の結果に基づき、前記テスト製造条件に変更を加えた製造条件を実製造条件として決定するか、または前記テスト製造条件を実製造条件として決定すること、および、
前記決定された実製造条件下で半導体ウェーハを製造すること、
を含む半導体ウェーハの製造方法。 - 前記変更が加えられる製造条件は、半導体ウェーハ表面の研磨処理条件および面取り加工条件の少なくとも一方である、請求項7に記載の半導体ウェーハの製造方法。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018006193A JP6806098B2 (ja) | 2018-01-18 | 2018-01-18 | 半導体ウェーハの評価方法および半導体ウェーハの製造方法 |
TW108100504A TWI736822B (zh) | 2018-01-18 | 2019-01-07 | 半導體晶圓的評價方法及半導體晶圓的製造方法 |
CN201980009001.3A CN111587476B (zh) | 2018-01-18 | 2019-01-07 | 半导体晶圆的评价方法及半导体晶圆的制造方法 |
DE112019000461.1T DE112019000461T5 (de) | 2018-01-18 | 2019-01-07 | Bewertungsverfahren für Halbleiterwafer und Herstellungsverfahren für Halbleiterwafer |
KR1020207020051A KR102436876B1 (ko) | 2018-01-18 | 2019-01-07 | 반도체 웨이퍼의 평가 방법 및 반도체 웨이퍼의 제조 방법 |
US16/962,559 US11955390B2 (en) | 2018-01-18 | 2019-01-07 | Semiconductor wafer evaluation method and semiconductor wafer manufacturing method |
PCT/JP2019/000042 WO2019142662A1 (ja) | 2018-01-18 | 2019-01-07 | 半導体ウェーハの評価方法および半導体ウェーハの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018006193A JP6806098B2 (ja) | 2018-01-18 | 2018-01-18 | 半導体ウェーハの評価方法および半導体ウェーハの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019125729A JP2019125729A (ja) | 2019-07-25 |
JP6806098B2 true JP6806098B2 (ja) | 2021-01-06 |
Family
ID=67301792
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018006193A Active JP6806098B2 (ja) | 2018-01-18 | 2018-01-18 | 半導体ウェーハの評価方法および半導体ウェーハの製造方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US11955390B2 (ja) |
JP (1) | JP6806098B2 (ja) |
KR (1) | KR102436876B1 (ja) |
CN (1) | CN111587476B (ja) |
DE (1) | DE112019000461T5 (ja) |
TW (1) | TWI736822B (ja) |
WO (1) | WO2019142662A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7298557B2 (ja) * | 2020-07-01 | 2023-06-27 | 株式会社Sumco | 半導体ウェーハの評価方法及び半導体ウェーハの製造方法 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003177100A (ja) * | 2001-12-12 | 2003-06-27 | Sumitomo Mitsubishi Silicon Corp | 鏡面面取りウェーハの品質評価方法 |
JP2006040961A (ja) * | 2004-07-22 | 2006-02-09 | Shin Etsu Handotai Co Ltd | 半導体ウェーハの検査方法、製造方法、及び管理方法 |
US7616804B2 (en) * | 2006-07-11 | 2009-11-10 | Rudolph Technologies, Inc. | Wafer edge inspection and metrology |
WO2008139735A1 (ja) * | 2007-05-14 | 2008-11-20 | Nikon Corporation | 表面検査装置および表面検査方法 |
JP5379432B2 (ja) * | 2008-09-11 | 2013-12-25 | Sumco Techxiv株式会社 | 半導体ウェーハの検査方法 |
DE102009050711A1 (de) * | 2009-10-26 | 2011-05-05 | Schott Ag | Verfahren und Vorrichtung zur Detektion von Rissen in Halbleitersubstraten |
WO2011062279A1 (ja) * | 2009-11-20 | 2011-05-26 | 独立行政法人産業技術総合研究所 | 欠陥を検査する方法、欠陥の検査を行ったウエハまたはそのウエハを用いて製造された半導体素子、ウエハまたは半導体素子の品質管理方法及び欠陥検査装置 |
JP5993550B2 (ja) * | 2011-03-08 | 2016-09-14 | 信越半導体株式会社 | シリコン単結晶ウェーハの製造方法 |
US9157868B2 (en) | 2013-03-07 | 2015-10-13 | Kla-Tencor Corporation | System and method for reviewing a curved sample edge |
JP2015102364A (ja) * | 2013-11-22 | 2015-06-04 | シャープ株式会社 | 外観検査装置 |
US9377416B2 (en) | 2014-05-17 | 2016-06-28 | Kla-Tencor Corp. | Wafer edge detection and inspection |
JP6565624B2 (ja) | 2015-11-16 | 2019-08-28 | 株式会社Sumco | シリコンウェーハの品質評価方法およびシリコンウェーハの製造方法 |
JP6020869B2 (ja) | 2016-02-12 | 2016-11-02 | 株式会社東京精密 | ウェーハ形状測定装置及び方法、並びにウェーハ面取り装置 |
-
2018
- 2018-01-18 JP JP2018006193A patent/JP6806098B2/ja active Active
-
2019
- 2019-01-07 TW TW108100504A patent/TWI736822B/zh active
- 2019-01-07 US US16/962,559 patent/US11955390B2/en active Active
- 2019-01-07 KR KR1020207020051A patent/KR102436876B1/ko active IP Right Grant
- 2019-01-07 WO PCT/JP2019/000042 patent/WO2019142662A1/ja active Application Filing
- 2019-01-07 CN CN201980009001.3A patent/CN111587476B/zh active Active
- 2019-01-07 DE DE112019000461.1T patent/DE112019000461T5/de active Pending
Also Published As
Publication number | Publication date |
---|---|
CN111587476B (zh) | 2023-07-14 |
TW201933464A (zh) | 2019-08-16 |
WO2019142662A1 (ja) | 2019-07-25 |
CN111587476A (zh) | 2020-08-25 |
KR102436876B1 (ko) | 2022-08-25 |
DE112019000461T5 (de) | 2020-09-24 |
TWI736822B (zh) | 2021-08-21 |
JP2019125729A (ja) | 2019-07-25 |
US11955390B2 (en) | 2024-04-09 |
KR20200097323A (ko) | 2020-08-18 |
US20200411391A1 (en) | 2020-12-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102609311B1 (ko) | 반도체 웨이퍼의 평가 방법 및 반도체 웨이퍼의 제조 방법 | |
US20200064269A1 (en) | Facet region detecting method and detecting apparatus | |
US11948819B2 (en) | Method of evaluating silicon wafer, method of evaluating silicon wafer manufacturing process, method of manufacturing silicon wafer, and silicon wafer | |
JP2024026728A (ja) | 外観検査装置 | |
WO2018193762A1 (ja) | 半導体ウェーハの評価方法及び半導体ウェーハ製造工程の管理方法 | |
JP6806098B2 (ja) | 半導体ウェーハの評価方法および半導体ウェーハの製造方法 | |
JP7040608B2 (ja) | 半導体ウェーハの評価方法および半導体ウェーハの製造方法 | |
JP6809422B2 (ja) | 半導体ウェーハの評価方法 | |
JP6841202B2 (ja) | 半導体ウェーハの評価方法および半導体ウェーハの製造方法 | |
JP7420248B2 (ja) | シリコンウェーハの評価方法、評価システム及び製造方法 | |
JP2020043205A (ja) | インゴットのvノッチ評価方法、インゴットのvノッチ加工方法、およびインゴットのvノッチ評価装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200120 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20201104 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201117 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6806098 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |