JP7298557B2 - 半導体ウェーハの評価方法及び半導体ウェーハの製造方法 - Google Patents

半導体ウェーハの評価方法及び半導体ウェーハの製造方法 Download PDF

Info

Publication number
JP7298557B2
JP7298557B2 JP2020114442A JP2020114442A JP7298557B2 JP 7298557 B2 JP7298557 B2 JP 7298557B2 JP 2020114442 A JP2020114442 A JP 2020114442A JP 2020114442 A JP2020114442 A JP 2020114442A JP 7298557 B2 JP7298557 B2 JP 7298557B2
Authority
JP
Japan
Prior art keywords
semiconductor wafer
evaluation
differential interference
chamfering
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020114442A
Other languages
English (en)
Other versions
JP2022012543A (ja
Inventor
亮輔 高橋
雅史 西村
賢史 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2020114442A priority Critical patent/JP7298557B2/ja
Publication of JP2022012543A publication Critical patent/JP2022012543A/ja
Application granted granted Critical
Publication of JP7298557B2 publication Critical patent/JP7298557B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、半導体ウェーハの評価方法及び半導体ウェーハの製造方法に関する。
近年、半導体ウェーハ(以下、単に「ウェーハ」とも記載する。)について、ウェーハ外周部の形状に関する評価が行われている(例えば特許文献1参照)。
特開2018-182160号公報
半導体ウェーハは、一般に、インゴットから切り出したウェーハに各種加工を施して製造される。インゴットから切り出したウェーハの外周部の縁部は、そのままでは角部を有するため割れや欠けが生じやすい。そこで、半導体ウェーハのデバイス形成面側となる表面(おもて面)側及びおもて面とは反対側の表面(裏面)側の少なくとも一方の外周部の縁部に面取り加工を施して面取り面を形成することが、通常行われる。面取り加工は、通常、鏡面研磨処理によって行われる。以下において、半導体ウェーハの「表面」とは、特記しない限り、上記のおもて面及び裏面のいずれか一方又は両方を言うものする。
ウェーハ外周部の縁部に形成された面取り面は、主面に対して傾斜した面形状を有する。半導体ウェーハの厚み方向の断面形状を見ると、主面と面取り面との間には、形状が大きく変化する境界領域が存在する。主面の面内での高さ変動の発生を抑制するためには、面取り加工における研磨領域は、主面には及ばずに境界領域までに留まることが最も望ましい。しかし、上記面取り加工では、ウェーハ自体や研磨装置の偏心によって、境界領域を超えて、主面内の外周側領域(即ち境界領域近傍の領域)もオーバーポリッシュ(過研磨)されてしまい、主面の外周側領域の高さ位置が、主面の中央部の平坦部の高さ位置より低くなってしまう場合がある。この点に関し、特許文献1(特開2018-182160号公報)には、レーザー光による検査装置を用いてオーバーポリッシュを評価する方法が開示されている。
オーバーポリッシュに関する評価結果は、主面内でオーバーポリッシュされている領域が広い(詳しくは、後述の「オーバーポリッシュ入り込み量」の値が大きい)不良品ウェーハを排除し良品ウェーハを市場へ安定的に供給することや、製造工程管理(具体的には、面取り加工条件の見直し)のために役立ち得る。そのため、オーバーポリッシュを評価可能な新たな評価方法を提供できれば、半導体ウェーハの製造分野において有用である。
本発明の一態様は、半導体ウェーハの評価方法であって、面取り加工による主面のオーバーポリッシュを評価可能な新たな評価方法を提供することを目的とする。
本発明者は検討を重ねる中で、反射型微分干渉顕微鏡に着目した。反射型微分干渉顕微鏡によれば、評価対象の試料表面からの反射光の干渉を利用することにより、試料表面上の高低差に応じたコントラストが表れた微分干渉像を得ることができる。反射型微分干渉顕微鏡により得られる微分干渉像に表れるコントラストは、反射型微分干渉顕微鏡の設定によって、平らな部分が灰色、白色又は黒色の干渉色を示し、平らな部分に対して低い部分/高い部分が平らな部分の干渉色とは異なる干渉色を示すように、任意に調整することができる。
本発明者は鋭意検討を重ねた結果、面取り面を有する半導体ウェーハにおいて、後述するように設定した反射型微分干渉顕微鏡によって半導体ウェーハの外周部を観察して微分干渉像を取得すると、取得された微分干渉像において、主面を表す灰色帯域における輝度分布情報が、主面の外周側領域の形状変化と良好に相関することを新たに見出した。そのため、上記輝度分布情報に基づいてオーバーポリッシュに関する評価を行うことができる。なお、上記の高さ位置に関する「高さ」とは、半導体ウェーハの厚み方向における高さである。
本発明の一態様は、
半導体ウェーハの評価方法であって、
反射型微分干渉顕微鏡のシア方向と上記半導体ウェーハの中心から外周部の評価対象位置までを結ぶ仮想線とが一致するように反射型微分干渉顕微鏡のノマルスキープリズムを調整すること、
を含み、
上記調整後の反射型微分干渉顕微鏡により取得される微分干渉像では、上記半導体ウェーハの主面が灰色帯域として表示され、境界領域を介して上記主面と隣り合う面取り面が黒色帯域として表示され、且つ上記境界領域が白色帯域として表示され、
上記調整後の反射型微分干渉顕微鏡によって上記半導体ウェーハの外周部の評価対象位置において微分干渉像を取得すること、及び
上記取得された微分干渉像の灰色帯域における輝度分布情報に基づき、上記主面のオーバーポリッシュに関する評価を行うこと、
を更に含む、半導体ウェーハの評価方法、
に関する。
一形態では、上記主面のオーバーポリッシュに関する評価は、上記灰色帯域における輝度積分値プロファイルに基づくオーバーポリッシュ領域の特定を含むことができる。
一形態では、上記主面のオーバーポリッシュに関する評価は、オーバーポリッシュの入り込み量の特定であることができる。
本発明の一態様は、
製品として出荷する候補の半導体ウェーハを製造すること、
上記候補の半導体ウェーハを上記半導体ウェーハの評価方法によって評価すること、及び、
上記評価の結果、良品と判定された半導体ウェーハを、製品半導体ウェーハとして出荷するための準備に付すこと、
を含む半導体ウェーハの製造方法、
に関する。
本発明の一態様は、
複数の半導体ウェーハを含む半導体ウェーハロットを製造すること、
上記半導体ウェーハロットから少なくとも1つの半導体ウェーハを抽出すること、
上記抽出された半導体ウェーハを上記半導体ウェーハの評価方法によって評価すること、及び、
上記評価の結果、良品と判定された半導体ウェーハと同じ半導体ウェーハロットの半導体ウェーハを製品半導体ウェーハとして出荷するための準備に付すこと、
を含む半導体ウェーハの製造方法、
に関する。
本発明の一態様は、
テスト面取り加工条件下で面取り加工を行うことを含むテスト製造工程において評価用半導体ウェーハを製造すること、
上記製造された評価用半導体ウェーハを上記半導体ウェーハの評価方法によって評価すること、
上記評価の結果に基づき、上記テスト面取り加工条件に変更を加えた面取り加工条件を実製造工程における面取り加工条件として決定するか、又は上記テスト面取り加工条件を実製造工程における面取り加工条件として決定すること、及び、
上記決定された面取り加工条件下で面取り加工を行うことを含む実製造工程において半導体ウェーハを製造すること、
を含む半導体ウェーハの製造方法、
に関する。
本発明の一態様によれば、半導体ウェーハの評価方法であって、面取り加工による主面のオーバーポリッシュを評価可能な新たな評価方法を提供することができる。
実施例において取得された半導体ウェーハの微分干渉像である。 実施例において取得された輝度積分値プロファイル及び実高さ形状プロファイルを示す。 実施例において微分干渉像の灰色帯域における輝度積分値プロファイル及び実高さ形状プロファイルを取得して得られた結果をプロットしたグラフである。 実施例において微分干渉像の輝度積分値プロファイルについて相関関係情報(関係式)を用いて決定されたオーバーポリッシュの入り込み量と、白色干渉顕微鏡による測定によって得られた実高さ形状プロファイルにおいて特定されたオーバーポリッシュの入り込み量との対比結果を示すグラフである。 実施例において微分干渉像の灰色帯域を目視で観察して低輝度帯域をオーバーポリッシュ領域として特定することによって決定されたオーバーポリッシュの入り込み量と、白色干渉顕微鏡による測定によって得られた実高さ形状プロファイルにおいて特定されたオーバーポリッシュの入り込み量との対比結果を示すグラフである。
[半導体ウェーハの評価方法]
本発明の一態様は、半導体ウェーハの評価方法(以下、単に「評価方法」とも記載する。)に関する。上記評価方法は、反射型微分干渉顕微鏡のシア方向と上記半導体ウェーハの中心から外周部の評価対象位置までを結ぶ仮想線とが一致するように反射型微分干渉顕微鏡のノマルスキープリズムを調整することを含み、上記調整後の反射型微分干渉顕微鏡により取得される微分干渉像では、上記半導体ウェーハの主面が灰色帯域として表示され、境界領域を介して上記主面と隣り合う面取り面が黒色帯域として表示され、且つ上記境界領域が白色帯域として表示される。上記評価方法は、上記調整後の反射型微分干渉顕微鏡によって上記半導体ウェーハの外周部の評価対象位置において微分干渉像を取得すること、及び、上記取得された微分干渉像の灰色帯域における輝度分布情報に基づき、上記主面のオーバーポリッシュに関する評価を行うことを更に含む。
以下、上記評価方法について、更に詳細に説明する。
<評価対象の半導体ウェーハ>
上記評価方法における評価対象の半導体ウェーハは、面取り面を有する半導体ウェーハ、即ち、ウェーハの外周部の縁部に面取り加工が施されて面取り面が形成された半導体ウェーハである。評価対象の半導体ウェーハは、一般に半導体基板として使用される各種半導体ウェーハであることができる。例えば、半導体ウェーハの具体例としては、各種シリコンウェーハを挙げることができる。シリコンウェーハは、例えば、シリコン単結晶インゴットから切り出された後に面取り加工等の各種加工を経たシリコン単結晶ウェーハであることができる。かかるシリコン単結晶ウェーハの具体例としては、例えば、研磨が施されて表面に研磨面を有するポリッシュドウェーハを挙げることができる。また、シリコンウェーハは、シリコン単結晶ウェーハ上にエピタキシャル層を有するエピタキシャルウェーハ、シリコン単結晶ウェーハにアニール処理により改質層を形成したアニールウェーハ等の各種シリコンウェーハであることもできる。
<微分干渉像の取得、主面のオーバーポリッシュに関する評価>
上記評価方法では、反射型微分干渉顕微鏡によって、評価対象の半導体ウェーハの外周部の評価対象位置において微分干渉像を取得する。反射型微分干渉顕微鏡としては、市販の反射型微分干渉顕微鏡又は公知の構成の反射型微分干渉顕微鏡であれば、何ら制限なく使用することができる。反射型微分干渉顕微鏡の構成については、例えば、特開2009-300287号公報の図1及び段落0020~0025等の公知技術を適用できる。
反射型微分干渉顕微鏡では、光源から出射された光を偏光化してノマルスキープリズムを通過させると、偏光方向が直交する2つの光線(常光線と異常光線)が得られる。光源から出射される光の種類は限定されず、任意の波長の光であることができ、単色光でもよく、所定の幅をもった波長域の光を含むものでもよい。上記の2つの光線は、対物レンズを用いて特定の距離だけ離れた2本の平行光線として試料上に照射される。ノマルスキープリズムを設置する位置によって常光線と異常光線とがノマルスキープリズムの中を通過する光学距離を調整することにより、干渉のゼロ次の位置を任意に制御でき、これにより干渉のゼロ次(平らな面)の干渉色を調整することができる。また、常光線と異常光線との離間方向(「シア方向」と呼ばれる。)をノマルスキープリズムによって調整することにより、干渉のゼロ次(平らな面)の位置に対して低い部分/高い部分の干渉色を調整することができる。そして上記評価方法では、反射型微分干渉顕微鏡のシア方向と半導体ウェーハの中心から外周部の評価対象位置までを結ぶ仮想線とが一致するように、反射型微分干渉顕微鏡のノマルスキープリズムを調整する。ここで上記の「一致」は、シア方向と上記仮想線とが完全に一致することのみに限定されない。上記の「一致」には、シア方向と上記仮想線とが完全に一致する場合と、ノマルスキープリズムの調整において通常意図せず生じ得る誤差(例えば1~10μm程度のズレ)がある場合と、が包含されるものとする。即ち、上記の一致には、完全に一致する場合と略一致する場合とが包含される。上記評価方法において、上記調整後の反射型微分干渉顕微鏡によって撮像される微分干渉像では、半導体ウェーハの主面が灰色帯域として表示され、境界領域を介して主面と隣り合う面取り面が黒色帯域として表示され、且つ上記境界領域が白色帯域として表示される。反射型微分干渉顕微鏡により得られる微分干渉像の色味の違いは輝度の違いに依るものであり、黒色帯域は、灰色帯域よりも低輝度の帯域である。また、上記のように設定された反射型微分干渉顕微鏡を用いて評価対象の半導体ウェーハの外周部の評価対象位置を観察すると、主面に対応する灰色帯域と面取り面に対応する黒色帯域との間に、両帯域よりも高輝度な白色帯域が確認される微分干渉像が得られる。灰色帯域、黒色帯域及び白色帯域の各帯域について輝度の閾値を設定して公知の画像処理を行うことで、灰色帯域、黒色帯域及び白色帯域を特定することができる。
上記白色帯域は、主面と面取り面との境界領域に対応する。そして、この白色帯域を介して黒色帯域と隣り合う灰色帯域における輝度分布情報が、主面の外周側領域が研磨(オーバーポリッシュ)されて形状変化していることを判定するための指標となり得ることが、新たに見出された。詳しくは、以下の通りである。
高低差に関して、主面内の外周側領域が面取り加工時に研磨されてしまうと、半導体ウェーハの厚み方向の断面形状において、面取り加工時に研磨された領域は、研磨されていない領域に対して低くなる。また、面取り加工時に研磨された領域において、研磨の程度がより重度である部分(研磨量がより多い部分)ほど、研磨されていない領域に対して、より低くなる。したがって、面取り加工時にオーバーポリッシュされた領域を主面内の外周側領域に含む半導体ウェーハについて、上記のように設定された反射型微分干渉顕微鏡を用いて取得される微分干渉像では、主面に対応する灰色帯域内で、輝度値に変化が生じる。即ち、灰色帯域において輝度分布があることが確認される。詳しくは、オーバーポリッシュされていない部分の輝度値は高くなり(即ち、明るく表示され)、オーバーポリッシュされた領域の輝度値は低くなり、(即ち、暗く表示され)、研磨量がより多い部分ほど、輝度値はより低くなる(即ち、より暗く表示される)。そのため、灰色帯域における輝度分布情報に基づき、主面のオーバーポリッシュに関する評価を行うことができる。即ち、面取り加工における主面のオーバーポリッシュによって主面の外周側領域において生じた形状変化を、灰色帯域における輝度分布情報に基づき評価することができる。
上記評価方法では、オーバーポリッシュに関する評価を行うために実際に取得する微分干渉像は、少なくとも灰色帯域を含む。ここで微分干渉像に含まれる灰色帯域は、外周部の評価対象位置における主面部分に対応する。半導体ウェーハの厚み方向の断面形状において、面取り面は、境界領域を介して隣り合う主面に対して傾斜した面形状を有する。したがって、半導体ウェーハの厚み方向の断面形状を見ると、主面と、この主面と隣り合う面取り面との間に位置する境界領域において、形状が大きく変化する。面取り加工での研磨領域は、面取り面と境界領域に留めることが望ましいものの、オーバーポリッシュが生じると、主面内の境界領域近傍の領域(主面内の外周側領域と言うこともできる。)も研磨されてしまう。主面のオーバーポリッシュに関する評価をより高精度に行うためには、微分干渉像において、主面に対応する部分を精度よく特定できることが望ましい。そのためには、微分干渉像において、主面の外周端に対応する位置を特定できることが好ましい。主面の外周端は、即ち主面と境界領域との境界であるため、微分干渉像において主面の外周端に対応する位置を特定するためには、評価対象の半導体ウェーハの外周部の評価対象位置において取得する微分干渉像には、灰色帯域と白色帯域との境界が含まれることが好ましい。
主面のオーバーポリッシュに関する評価は、一形態では、以下のように行うことができる。取得された微分干渉像の灰色帯域において、平坦部に対応する位置の輝度と比べて輝度が低い帯域(低輝度帯域)を、面取り加工時にオーバーポリッシュされた領域(オーバーポリッシュ領域)として特定する。低輝度帯域の特定は、一形態では、人の眼により微分干渉像を観察して認識される色味の違いに基づき行うことができる。また、他の一形態では、取得された微分干渉像における輝度プロファイルの解析結果に基づき行うことができる。輝度プロファイルの解析は、例えば、輝度積分値に基づき行うことができる。一例として、輝度プロファイルをウェーハ径方向でのラインプロファイルとして取得し、ラインプロファイル上で一定長さ毎に積分して輝度積分値プロファイルを得る。微分干渉像において、こうして得られた輝度積分値プロファイルにおいて輝度が閾値以下の領域を、オーバーポリッシュ領域として特定することができる。
また、主面のオーバーポリッシュに関する評価の一形態としては、オーバーポリッシュ入り込み量(以下、単に「入り込み量」とも記載する。)の特定を挙げることができる。「入り込み量」は、オーバーポリッシュ領域とこの領域と隣接する境界領域とからなる領域の幅である。即ち、「入り込み量」とは、ウェーハ径方向における、主面内のオーバーポリッシュ領域開始端から主面と隣接する境界領域の外周端までの幅である。入り込み量の値が大きいほど、主面の外周側領域のより広い部分がオーバーポリッシュされていると判定することができる。入り込み量の特定は、例えば、以下のように行うことができる。
予備実験を行うことによって、半導体ウェーハの厚み方向の断面形状における平坦部からの高さ変化の値と微分干渉像における輝度積分値との相関関係情報を取得する。相関関係情報取得のためには、実高さ形状プロファイルを取得可能な公知の測定装置を使用することができる。かかる測定装置の一例としては、白色干渉顕微鏡を挙げることができる。上記相関関係情報は、例えば、高さ変化の値と輝度積分値との関係式、高さ変化の値と輝度積分値との関係を示すグラフ等であることができる。この相関関係情報に基づき、平坦部からの高さ変化が閾値になる輝度積分値を示す箇所を、主面内のオーバーポリッシュ領域開始端として決定する。主面と隣接する境界領域の外周端からオーバーポリッシュ領域開始端までの距離(ウェーハ径方向における距離)を、入り込み量として特定することができる。実高さ形状プロファイルの測定装置として例示した白色干渉顕微鏡を使用するためには、測定者には、干渉計の調整といった技術習熟が求められる。これに対し、上記評価方法において使用される反射型微分干渉顕微鏡は、そのような技術習熟を要することなく、簡便に使用することができる。
主面と隣接する境界領域の外周端(即ち、境界領域と、この境界領域と隣接する面取り面との境界)は、上記入り込み量の基準位置となる。かかる基準位置の特定を容易にする観点から、オーバーポリッシュに関する評価を行うために実際に取得する微分干渉像には、灰色帯域に加えて、灰色帯域と隣接する白色帯域の全領域が含まれることが好ましい。白色帯域の全領域とは、かかる白色帯域の灰色帯域との境界から黒色帯域との境界までに亘る領域である。上記観点からは、上記微分干渉像には、上記白色帯域と隣接する黒色帯域の一部領域または全領域が含まれていることがより好ましい。
上記評価の評価対象位置は、評価対象の半導体ウェーハの外周部の任意の位置であることができる。一形態では、評価対象の半導体ウェーハは、ノッチを有する。ノッチを有する半導体ウェーハについて、ノッチの位置(ノッチの切欠き部先端)を6時位置とし、ウェーハ外周部のノッチの位置と対向する位置を12時位置として、時計回りにウェーハ外周部の各位置を規定する場合、評価対象位置は、0時位置(12時位置と一致)から時計回りに12時位置までの任意の位置であることができる。評価対象位置は、1つであることができ、又は2つ以上の複数の位置であることもできる。
以上の通り、上記評価方法によれば、半導体ウェーハのウェーハ表面(おもて面又は裏面)において、面取り加工による主面のオーバーポリッシュに関する評価を行うことができる。
また、上記評価方法は、評価対象の半導体ウェーハからの試料片の切り出し(例えばへき開)を要することなく、実施することができる。即ち、上記評価方法によれば、非破壊での評価が可能である。このことは、簡便な評価を可能にする観点から好ましい。
[半導体ウェーハの製造方法]
本発明の一態様にかかる半導体ウェーハの製造方法(第一の製造方法)は、
製品として出荷する候補の半導体ウェーハを製造すること、
上記候補の半導体ウェーハを上記評価方法によって評価すること、及び、
評価の結果、良品と判定された半導体ウェーハを、製品半導体ウェーハとして出荷するための準備に付すこと、
を含む半導体ウェーハの製造方法、
である。
本発明の他の一態様にかかる半導体ウェーハの製造方法(第二の製造方法)は、
複数の半導体ウェーハを含む半導体ウェーハロットを製造すること、
上記半導体ウェーハロットから少なくとも1つの半導体ウェーハを抽出すること、
上記抽出された半導体ウェーハを上記評価方法によって評価すること、及び、
上記評価の結果、良品と判定された半導体ウェーハと同じ半導体ウェーハロットの半導体ウェーハを製品半導体ウェーハとして出荷するための準備に付すこと、
を含む半導体ウェーハの製造方法、
である。
本発明の他の一態様にかかる半導体ウェーハの製造方法(第三の製造方法)は、
テスト面取り加工条件下で面取り加工を行うことを含むテスト製造工程において評価用半導体ウェーハを製造すること、
上記製造された評価用半導体ウェーハを上記評価方法によって評価すること、
上記評価の結果に基づき、上記テスト面取り加工条件に変更を加えた面取り加工条件を実製造工程における面取り加工条件として決定するか、又は上記テスト面取り加工条件を実製造工程における面取り加工条件として決定すること、及び、
上記決定された面取り加工条件下で面取り加工を行うことを含む実製造工程において半導体ウェーハを製造すること、
を含む半導体ウェーハの製造方法、
である。
第一の製造方法は、いわゆる出荷前検査として上記評価方法による評価を実施する。また、第二の製造方法では、いわゆる抜き取り検査を行った結果、良品と判定された半導体ウェーハと同じロットの半導体ウェーハを製品半導体ウェーハとして出荷するための準備に付す。第三の製造方法では、テスト面取り加工条件下で面取り加工を行うことを含むテスト製造工程において製造された半導体ウェーハを評価し、この評価結果に基づき実製造工程における面取り加工条件を決定する。第一の製造方法、第二の製造方法及び第三の製造方法のいずれにおいても、半導体ウェーハの評価は、先に説明した本発明の一態様にかかる評価方法によって行われる。
<第一の製造方法>
第一の製造方法において、製品として出荷する候補の半導体ウェーハロットの製造は、一般的な半導体ウェーハの製造方法と同様に行うことができる。例えば、シリコンウェーハの一形態であるポリッシュドウェーハは、チョクラルスキー法(CZ法)等により育成されたシリコン単結晶インゴットからのシリコンウェーハの切断(スライシング)、面取り加工、粗研磨(例えばラッピング)、エッチング、鏡面研磨(仕上げ研磨)、上記加工工程間又は加工工程後に行われる洗浄を含む製造工程により製造することができる。また、アニールウェーハは、上記のように製造されたポリッシュドウェーハにアニール処理を施して製造することができる。エピタキシャルウェーハは、上記のように製造されたポリッシュドウェーハの表面にエピタキシャル層を気相成長(エピタキシャル成長)させることにより製造することができる。
製造された半導体ウェーハは、本発明の一態様にかかる評価方法によって、主面のオーバーポリッシュに関する評価が行われる。評価の詳細は、先に記載した通りである。そして評価の結果、良品と判定された半導体ウェーハは、製品半導体ウェーハとして出荷するための準備に付される。良品と判定するための基準は、製品半導体ウェーハに求められる品質に応じて決定すればよい。例えば一形態では、オーバーポリッシュの入り込み量の値がある値以下(即ち閾値以下)であること又はある範囲内であることを、良品と判定するための基準とすることができる。この点は、第二の製造方法及び第三の製造方法についても同様である。製品半導体ウェーハとして出荷するための準備としては、例えば梱包等を挙げることができる。こうして第一の製造方法によれば、入り込み量の値が大きい等の重度のオーバーポリッシュが生じている不良品を出荷前に排除できるため、高品質な半導体ウェーハを、市場に安定的に供給することが可能となる。
<第二の製造方法>
第二の製造方法における半導体ウェーハロットの製造も、例えば先に第一の製造方法について記載したように、一般的な半導体ウェーハの製造方法と同様に行うことができる。半導体ウェーハロットに含まれる半導体ウェーハの総数は特に限定されるものではない。製造された半導体ウェーハロットから抜き出し、いわゆる抜き取り検査に付す半導体ウェーハの数は少なくとも1つであり、2つ以上であってもよく、その数は特に限定されるものではない。
半導体ウェーハロットから抽出された半導体ウェーハは、本発明の一態様にかかる評価方法によって、主面のオーバーポリッシュに関する評価が行われる。評価の詳細は、先に記載した通りである。そして評価の結果、良品と判定された半導体ウェーハと同じ半導体ウェーハロットの半導体ウェーハを、製品半導体ウェーハとして出荷するための準備に付す。良品と判定するための基準は、製品半導体ウェーハに求められる品質に応じて決定すればよい。製品半導体ウェーハとして出荷するための準備については、例えば先に第一の製造方法について記載した通りである。第二の製造方法によっても、高品質な半導体ウェーハを、市場に安定的に供給することができる。また、本発明の一態様にかかる評価方法は非破壊での評価が可能であるため、第二の製造方法の一形態では、半導体ウェーハロットから抽出されて評価に付された半導体ウェーハも、評価の結果、良品と判定されたものであれば、製品半導体ウェーハとして出荷するための準備に付し、準備の後に製品半導体ウェーハとして出荷することができる。
<第三の製造方法>
第三の製造方法について、テスト製造工程及び実製造工程には、少なくとも、面取り加工が含まれる。テスト製造工程及び実製造工程に含まれる各種工程に関しては、先に第一の製造方法について記載した通りである。なお、「実製造工程」とは、製品半導体ウェーハの製造工程を意味するものとする。
第三の製造方法では、実製造工程における面取り加工条件を決定するための前段階として、テスト面取り加工条件を設定し、このテスト面取り加工条件下で面取り加工を行うことを含むテスト製造工程において、評価用半導体ウェーハを製造する。製造された半導体ウェーハは、本発明の一態様にかかる評価方法によって、主面のオーバーポリッシュに関する評価が行われる。評価の詳細は、先に記載した通りである。評価用半導体ウェーハは、少なくとも1つであり、2つ以上であってもよく、その数は特に限定されるものではない。評価の結果、評価用半導体ウェーハの主面のオーバーポリッシュに関する評価結果が、製品半導体ウェーハとして許容される結果であれば、このテスト面取り加工条件を実製造工程における面取り加工条件として採用し、実製造工程において製品半導体ウェーハを製造して出荷することにより、入り込み量の値が大きい等の重度のオーバーポリッシュが生じている不良品が市場に出荷されることを回避して、高品質な製品半導体ウェーハを、市場に安定的に供給することができる。他方、評価の結果、評価用半導体ウェーハの主面のオーバーポリッシュに関する評価結果が、製品半導体ウェーハには許容されない結果であった場合には、テスト面取り加工条件に変更を加えた面取り加工条件を、実製造工程における面取り加工条件として決定する。例えば、面取り加工における研削、研磨等の機械加工条件の1つ又は2つ以上を変更することができる。より詳しくは、面取り加工に用いる研磨テープの種類の変更等を、面取り加工条件の変更の具体例として挙げることができる。こうしてテスト面取り加工条件に変更を加えた面取り加工条件を実製造工程における面取り加工条件として決定し、かかる面取り加工条件下で面取り加工を行うことを含む実製造工程において製品半導体ウェーハを製造し出荷することにより、入り込みの値が大きい等の重度のオーバーポリッシュが生じている不良品が市場に出荷されることを回避して、高品質な製品半導体ウェーハを、市場に安定的に供給することができる。なおテスト面取り加工条件に変更を加えた面取り加工条件下で面取り加工を行うことを含む製造工程において改めて評価用半導体ウェーハを製造し、この評価用半導体ウェーハを本発明の一態様にかかる評価方法により評価して、この面取り加工条件を実製造工程における面取り加工条件とするか又は更に変更を加えるかを判定することを、1回又は2回以上繰り返してもよい。
以上の第三の製造方法において、評価用半導体ウェーハの主面のオーバーポリッシュに関する評価結果の判定方法については、先に第一の製造方法及び第二の製造方法の良品の判定に関する記載を参照できる。
第一の製造方法、第二の製造方法及び第三の製造方法のその他の詳細については、半導体ウェーハの製造方法に関する公知技術を適用することができる。
以下に、本発明を実施例に基づき更に説明する。ただし、本発明は実施例に示す実施形態に限定されるものではない。以下に説明する図中、「a.u.」は、任意単位(arbitrary unit)を示す。
1.微分干渉像の取得
面取り加工が施されて面取り面が形成されている半導体ウェーハ(直径300mmのシリコン単結晶ウェーハ(ポリッシュドウェーハ)、ノッチあり)を準備した。
反射型微分干渉顕微鏡(オリンパス社製MX-50)を使用し、上記半導体ウェーハについて、ノッチの位置を基準(6時位置)として先に説明したように規定される3時位置を撮像し、微分干渉像を取得した。上記反射型微分干渉顕微鏡は、反射型微分干渉顕微鏡のシア方向と評価対象の半導体ウェーハの中心から外周部の評価対象位置までを結ぶ仮想線とが一致するようにノマルスキープリズムを調整し、主面が灰色帯域として表示され、面取り面が黒色帯域として表示され、主面と面取り面との間に位置する境界領域が白色帯域として表示されるように設定した後に上記撮像に用いた。
図1に上記半導体ウェーハについて得られた微分干渉像を示す。図1では、主面に対応する灰色帯域と面取り面に対応する黒色帯域が確認でき、両帯域の間に、境界領域に対応する白色帯域が確認できる。更に、灰色帯域内に輝度分布があり、低輝度帯域(図1中、白抜き矢印を付した帯域)が存在することが確認できる。この低輝度帯域は、主面の平坦部と比べて高さ位置が低いため、微分干渉像において低い輝度を示している。したがって、この低輝度帯域を、オーバーポリッシュ領域と判定できる。一形態では、微分干渉像を目視して、低輝度帯域を特定することができる。オーバーポリッシュ領域を特定する精度をより高める観点からは、低輝度帯域より輝度が高い帯域として表れる平坦部が、ウェーハ径方向における幅として100μm以上含まれるように、微分干渉像取得時の視野領域を決定することが好ましい。
なお、上記半導体ウェーハについて、ノッチ部についても上記と同様の撮像条件で微分干渉像を取得したところ、図1と同様に輝度が異なる帯域を含む微分干渉像が得られた。この結果から、ノッチ部においても、灰色帯域における輝度分布情報に基づき、オーバーポリッシュに関する評価を行うことが可能であることが確認できる。
2.輝度積分値プロファイルの取得、実高さ形状プロファイルとの対比
図1に示す微分干渉像について、灰色帯域における輝度プロファイルをウェーハ径方向でのラインプロファイルとして取得し、ラインプロファイル上で一定長さ毎に積分して輝度積分値プロファイルを得た。
また、上記半導体ウェーハの微分干渉像を取得した位置において、白色干渉顕微鏡によって、半導体ウェーハの厚み方向の断面形状における実高さ形状プロファイルを取得した。
図2に、こうして取得された輝度積分値プロファイル及び実高さ形状プロファイルを示す。図2中、横軸の「ウェーハ径方向の位置」の最右端は、主面と境界領域との境界である。縦軸の「白色干渉測定高さ」は、白色干渉顕微鏡による測定によって得られた高さ値を示す。
図2中の両プロファイルの対比から、微分干渉像の灰色帯域における輝度積分値プロファイルが、実高さ形状プロファイルとほぼ一致することが確認できる。この結果は、輝度積分値プロファイルに基づき、主面の外周側領域における形状変化を評価することが可能であることを示している。
3.相関関係情報の取得、オーバーポリッシュの入り込み量の評価
図3は、ウェーハの面取り形状及び主面の表面粗さが異なる5つの半導体ウェーハについて、上記1.と同様に微分干渉像を取得し、上記2.と同様に微分干渉像の灰色帯域における輝度積分値プロファイル及び実高さ形状プロファイルを取得して得られた結果をプロットしたグラフである。図3中、横軸の「白色高さ」は、白色干渉顕微鏡による測定によって得られた高さ値を示し、縦軸の「微分輝度_積分値」は、輝度積分値プロファイルにおける輝度積分値を示す。5つの半導体ウェーハのいずれについても、顕微鏡による測定によって得られた高さ値と輝度積分値プロファイルにおける輝度積分値には、良好な相関関係が見られる。この結果は、灰色帯域における輝度分布情報が、面取り形状や主面の表面粗さに影響されることなく、半導体ウェーハの厚み方向における高さ位置の指標となり得ることを示している。
また、図3中の直線は、公知のフィッティング法によって得られた、輝度積分値と高さ値との関係を示す関係式(一次式)である。一例として、主面のオーバーポリッシュの入り込み量を決定するための高さ値の閾値を「-0.1μm」とすると、主面の平坦部から高さ位置が0.1μm低い箇所を、オーバーポリッシュ領域の開始端と特定できる。図3に示す例では、図中に点線を示したように、輝度積分値が約-0.1の箇所を、オーバーポリッシュ領域の開始端と特定できる。主面のオーバーポリッシュの入り込み量は、ウェーハ径方向における、こうして特定された箇所から主面と隣接する境界領域の外周端までの距離(幅)として求めることができる。
図4は、微分干渉像の輝度積分値プロファイルについて上記のように相関関係情報(関係式)を用いて決定されたオーバーポリッシュの入り込み量と、白色干渉顕微鏡による測定によって得られた実高さ形状プロファイルにおいて高さ値の閾値を「-0.1μm」として特定されたオーバーポリッシュの入り込み量との対比結果を示すグラフである。
これに対し、図5は、上記5つの半導体ウェーハについて上記で取得された微分干渉像の灰色帯域を目視で観察して低輝度帯域をオーバーポリッシュ領域として特定することによって決定されたオーバーポリッシュの入り込み量と、白色干渉顕微鏡による測定によって得られた実高さ形状プロファイルにおいて高さ値の閾値を「-0.1μm」として特定された入り込み量との対比結果を示すグラフである。
図4と図5との対比から、相関関係情報に基づく評価によれば(図4)、目視での官能評価(図5)と比べて、評価ばらつきが少なく、オーバーポリッシュの評価をより高精度に行うことができることが確認できる
本発明は、シリコンウェーハ等の各種半導体ウェーハの製造分野において有用である。

Claims (6)

  1. 半導体ウェーハの評価方法であって、
    反射型微分干渉顕微鏡のシア方向と前記半導体ウェーハの中心から外周部の評価対象位置までを結ぶ仮想線とが一致するように反射型微分干渉顕微鏡のノマルスキープリズムを調整すること、
    を含み、
    前記調整後の反射型微分干渉顕微鏡により撮像される微分干渉像では、前記半導体ウェーハの主面が灰色帯域として表示され、境界領域を介して前記主面と隣り合う面取り面が黒色帯域として表示され、且つ前記境界領域が白色帯域として表示され、
    前記調整後の反射型微分干渉顕微鏡によって前記半導体ウェーハの外周部の評価対象位置において微分干渉像を取得すること、及び
    前記取得された微分干渉像の灰色帯域における輝度分布情報に基づき、前記主面のオーバーポリッシュに関する評価を行うこと、
    を更に含む、半導体ウェーハの評価方法。
  2. 前記主面のオーバーポリッシュに関する評価は、前記灰色帯域における輝度積分値プロファイルに基づくオーバーポリッシュ領域の特定を含む、請求項1に記載の半導体ウェーハの評価方法。
  3. 前記主面のオーバーポリッシュに関する評価は、オーバーポリッシュの入り込み量の特定を含む、請求項1に記載の半導体ウェーハの評価方法。
  4. 製品として出荷する候補の半導体ウェーハを製造すること、
    前記候補の半導体ウェーハを請求項1~3のいずれか1項に記載の半導体ウェーハの評価方法によって評価すること、及び、
    前記評価の結果、良品と判定された半導体ウェーハを、製品半導体ウェーハとして出荷するための準備に付すこと、
    を含む半導体ウェーハの製造方法。
  5. 複数の半導体ウェーハを含む半導体ウェーハロットを製造すること、
    前記半導体ウェーハロットから少なくとも1つの半導体ウェーハを抽出すること、
    前記抽出された半導体ウェーハを請求項1~3のいずれか1項に記載の半導体ウェーハの評価方法によって評価すること、及び、
    前記評価の結果、良品と判定された半導体ウェーハと同じ半導体ウェーハロットの半導体ウェーハを製品半導体ウェーハとして出荷するための準備に付すこと、
    を含む半導体ウェーハの製造方法。
  6. テスト面取り加工条件下で面取り加工を行うことを含むテスト製造工程において評価用半導体ウェーハを製造すること、
    前記製造された評価用半導体ウェーハを請求項1~3のいずれか1項に記載の半導体ウェーハの評価方法によって評価すること、
    前記評価の結果に基づき、前記テスト面取り加工条件に変更を加えた面取り加工条件を実製造工程における面取り加工条件として決定するか、又は前記テスト面取り加工条件を実製造工程における面取り加工条件として決定すること、及び、
    前記決定された面取り加工条件下で面取り加工を行うことを含む実製造工程において半導体ウェーハを製造すること、
    を含む半導体ウェーハの製造方法。
JP2020114442A 2020-07-01 2020-07-01 半導体ウェーハの評価方法及び半導体ウェーハの製造方法 Active JP7298557B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020114442A JP7298557B2 (ja) 2020-07-01 2020-07-01 半導体ウェーハの評価方法及び半導体ウェーハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020114442A JP7298557B2 (ja) 2020-07-01 2020-07-01 半導体ウェーハの評価方法及び半導体ウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2022012543A JP2022012543A (ja) 2022-01-17
JP7298557B2 true JP7298557B2 (ja) 2023-06-27

Family

ID=80148814

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020114442A Active JP7298557B2 (ja) 2020-07-01 2020-07-01 半導体ウェーハの評価方法及び半導体ウェーハの製造方法

Country Status (1)

Country Link
JP (1) JP7298557B2 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011009626A (ja) 2009-06-29 2011-01-13 Olympus Corp 基板検査方法および基板検査装置
JP2011095214A (ja) 2009-11-02 2011-05-12 Nikon Corp 基板検査装置
JP2018182160A (ja) 2017-04-18 2018-11-15 信越半導体株式会社 半導体ウェーハの評価方法及び半導体ウェーハ製造工程の管理方法
JP2019125729A (ja) 2018-01-18 2019-07-25 株式会社Sumco 半導体ウェーハの評価方法および半導体ウェーハの製造方法
WO2020137837A1 (ja) 2018-12-27 2020-07-02 株式会社Sumco 半導体ウェーハの評価方法及び半導体ウェーハの製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011009626A (ja) 2009-06-29 2011-01-13 Olympus Corp 基板検査方法および基板検査装置
JP2011095214A (ja) 2009-11-02 2011-05-12 Nikon Corp 基板検査装置
JP2018182160A (ja) 2017-04-18 2018-11-15 信越半導体株式会社 半導体ウェーハの評価方法及び半導体ウェーハ製造工程の管理方法
JP2019125729A (ja) 2018-01-18 2019-07-25 株式会社Sumco 半導体ウェーハの評価方法および半導体ウェーハの製造方法
WO2020137837A1 (ja) 2018-12-27 2020-07-02 株式会社Sumco 半導体ウェーハの評価方法及び半導体ウェーハの製造方法

Also Published As

Publication number Publication date
JP2022012543A (ja) 2022-01-17

Similar Documents

Publication Publication Date Title
JP7067465B2 (ja) 半導体ウェーハの評価方法及び半導体ウェーハの製造方法
CN108139339B (zh) 外延晶片背面检查装置及使用其的外延晶片背面检查方法
WO2017085903A1 (ja) 欠陥領域の判定方法
WO2018061337A1 (ja) シリコンウェーハの評価方法、シリコンウェーハ製造工程の評価方法、シリコンウェーハの製造方法およびシリコンウェーハ
JP7298557B2 (ja) 半導体ウェーハの評価方法及び半導体ウェーハの製造方法
US20230125000A1 (en) Method for measuring dic defect shape on silicon wafer and polishing method
KR102350245B1 (ko) 반도체 웨이퍼의 평가 방법 및 반도체 웨이퍼의 제조 방법
KR102436876B1 (ko) 반도체 웨이퍼의 평가 방법 및 반도체 웨이퍼의 제조 방법
KR102518971B1 (ko) 반도체 웨이퍼의 평가 방법 및 반도체 웨이퍼의 제조 방법
JP7420248B2 (ja) シリコンウェーハの評価方法、評価システム及び製造方法
JP2023041001A (ja) 半導体ウェーハの評価方法および半導体ウェーハの製造方法
JPS63156332A (ja) 半導体結晶表面粗さ評価方法
CN115799095A (zh) 半导体晶片的评价方法和半导体晶片的制造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220711

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230516

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230518

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230529

R150 Certificate of patent or registration of utility model

Ref document number: 7298557

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150