KR100801672B1 - 실리콘 단결정 웨이퍼 및 그 제조방법 - Google Patents

실리콘 단결정 웨이퍼 및 그 제조방법 Download PDF

Info

Publication number
KR100801672B1
KR100801672B1 KR1020027016642A KR20027016642A KR100801672B1 KR 100801672 B1 KR100801672 B1 KR 100801672B1 KR 1020027016642 A KR1020027016642 A KR 1020027016642A KR 20027016642 A KR20027016642 A KR 20027016642A KR 100801672 B1 KR100801672 B1 KR 100801672B1
Authority
KR
South Korea
Prior art keywords
single crystal
crystal
silicon single
wafer
silicon
Prior art date
Application number
KR1020027016642A
Other languages
English (en)
Other versions
KR20030007898A (ko
Inventor
후세가와이즈미
키타가와코지
호시료지
사쿠라다마사히로
오오타토모히코
Original Assignee
신에쯔 한도타이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쯔 한도타이 가부시키가이샤 filed Critical 신에쯔 한도타이 가부시키가이샤
Publication of KR20030007898A publication Critical patent/KR20030007898A/ko
Application granted granted Critical
Publication of KR100801672B1 publication Critical patent/KR100801672B1/ko

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20Controlling or regulating
    • C30B15/203Controlling or regulating the relationship of pull rate (v) to axial thermal gradient (G)

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)

Abstract

본 발명은 CZ법으로 육성된 실리콘 단결정 웨이퍼에 있어서, 저항조절용 도프제 이외는 도프하지 않고, 0.5㎜/min 이상의 성장속도로 성장시킨 단결정에서 제조한 지름 200㎜이상의 웨이퍼로서, 성장결함으로서 원자공공에 기인한 팔면체 공동결함도 격자간 실리콘에 기인한 전위클러스터도 존재하지 않는 실리콘 단결정 웨이퍼 및 그 제조방법이다. 이로써, 성장결함인 팔면체 공동결함과 전위클러스터 양쪽을 실질상 배제한 실리콘 단결정을 통상의 CZ법에 의해 종래보다 고속으로 성장시키고, 더욱이 결정중 격자간 산소농도를 낮게 제어함으로써, 석출량을 낮게 억제하고, 웨이퍼면내 BMD의 불균일성을 향상시킬 수 있는 고품질, 대구경 실리콘 단결정 웨이퍼 및 그 제조방법을 제공한다.
CZ법, 성장결함, 온도구배, 성장속도

Description

실리콘 단결정 웨이퍼 및 그 제조방법{SILICON SINGLE CRYSTAL WAFER AND METHOD FOR MANUFACTURING THE SAME}
본 발명은, 반도체 소자 제조에 이용되는 쵸크랄스키법(이하, CZ법이라고 함)에 의한 실리콘 단결정의 제조방법 및 반도체 소자를 제조할 때 높은 수율을 얻을 수 있는 실리콘 단결정 웨이퍼에 관한 것이다. 보다 상세하게는, 지름 200㎜ 이상의 대직경 실리콘 단결정일지라도 실리콘 단결정 성장시에 도입되는 그로운인 결함(이하, 성장결함이라고 함)이 적으면서도 실리콘 단결정중의 격자간 산소농도를 낮게 제어하여 매우 품질이 좋은 실리콘 웨이퍼를 높은 생산성으로 얻을 수 있는 제조방법 및 고품질 대구경 실리콘 웨이퍼에 관한 것이다.
반도체 소자의 제조에 이용되는 실리콘 단결정을 제조하는 데는, 석영도가니 내의 융액으로부터 단결정을 성장시키면서 인상하는 CZ법이 널리 실시되고 있다. CZ법은 비활성가스 분위기하에서 석영도가니내의 실리콘 융액에 종결정을 침적하고, 상기 석영도가니 및 종결정을 회전시키면서 인상함으로써 소정의 실리콘 단결정을 성장시키는 방법이다.
근래들어 반도체 소자의 고집적화와 그에 수반된 미세화의 진전에 따라서 실리콘 단결정 웨이퍼에 대한 요구도 더욱 까다로와지고 있다. 특히, 최근에는 디바 이스 프로세스에서 결정 성장결함의 영향이 지적되어, 여러 개선방법들이 제안되고 있다.
일반적으로 실리콘 단결정에는 원자공공(Vacancy)와 격자간 실리콘 원자(Interstitial Si)라는 내부적인 2종류의 점결함이 존재하며, 결정 성장후의 이력에 따라 관찰가능한 2차적 결함으로 성장한다. 원자공공에 기인한 성장결함으로는 평가방법에 따라, FPD(Flow Pattern Defect), COP(Crystal Originated Particle), LSTD(Laser Scattering Tomography Defect)등의 명칭으로 불리며, 그 실태는 공공의 응집체인 팔면체 보이드상 결함으로 알려져 있다(Analysis of side-wall structure of grown-in twin-type octahedral defects in Czochralski silicon, Jpn. J. Appl. Phys. Vol. 37 (1998) p-p. 1667-1670).
한편 격자간 원자에 기인한 결함은 격자간 실리콘의 응집체로 형성되며, 전위 클러스터, LEP(Large Etch Pit)등의 명칭으로 불린다(Evaluation of microdefects in as-groun silicon crystals, Mat. Res. Soc. Symp. Proc. Vol. 262 (1992) p-p. 51-56).
상기 팔면체 공동결함은 반도체 소자의 게이트 산화막 내압(GOI:Gate Oxide Integrity)등의 특성에 영향을 미치고, 또 전위클러스터는 접합 리크(leak)등의 특성에 악영향을 끼친다.
이들 성장결함은 성장계면에서의 결정의 온도구배와 실리콘 단결정 성장속도에 의해 그 도입량(The mechanism of swirl defects formation in silicon, Journal of Crystal growth, 1982, p-p 625-643)이 결정되는 것으로 알려져 있다. 이것들을 이용한 저결함 실리콘 단결정의 제조방법에 대해서, 예컨대 일본 특개평6-56588호 공보에서는 실리콘 단결정의 성장속도를 늦출 것을 기재하고 있고, 일본 특개평7-257991호 공보에서는 실리콘 단결정의 고상/액상의 경계영역의 온도구배에 거의 비례하는 단결정의 최대 인상속도를 넘지 않는 속도로 인상할 것이 기재되어 있다. 또한 결정성장 중의 온도구배(G)와 성장속도(V)에 착안한 개선CZ법(일본결정성장학회지 vol. 25, No. 5, 1998) 등이 보고되어 있다.
다시 결함별로 살펴보자면, 팔면체 공동결함을 제어하는 데는 여러 방법이 제안되어 있지만, 크게 다음의 2종류가 있다. 결정의 열이력을 제어(서서히 냉각)함에 따른 결함밀도 감소(예컨대 일본 특원평7-143391호 공보)와, 결정의 온도구배와 인상속도의 제어에 의한 공공의 제어(예컨대 일본 특개평7-257991호 공보, 상기 기재)가 그것이다. 나아가 전위클러스터에 대해서도 결정의 온도구배와 인상속도를 통해 제어하는 것도 제안(예컨대 일본 특개평8-330316호 공보)되어 있다.
그러나 여기에 게재된, 예컨대 일본 특개평8-330316호 공보와 같은 방법에 의하면, OSF(Oxidation induced Stacking Faults:산화유기적층결함이라 불리며, 결정을 웨이퍼에 가공했을 때 표면에 환형상으로 발생)가 결정 중심에서 소멸된 저속 육성웨이퍼로, 대폭적인 생산성 저하 및 비용증가를 피할 수 없는 기술이다.
이 점에 대해 상술하자면, 종래 성장속도가 0.5㎜/min 이상일 때는 OSF가 소멸되지 않는 종래 기술을 바탕으로, 결정이 냉각되기 어려운 도가니내 구조를 취하여 온도구배를 작게 함으로써 결정축 방향의 온도구배의 중심과 주변의 차를 없애거나, 또는 결정주변의 온도구배를 작게 하는(즉, 결정주변으로부터의 냉각을 줄이 고, 그 영향으로 필연적으로 축방향 온도구배도 작아지기 때문에 더욱 저속 성장속도가 되는)방법에 의해 달성한 것이다. 따라서 이러한 방법으로는, 즉 종래 기술에서 OSF링 영역이 중심에서 소멸되는 0.5㎜/min보다 더 저속으로 인상할 필요가 있고, 큰 폭의 비용증가를 피할 수 없었다. 특히, 최근의 지름 200㎜ 이상의 고품질 웨이퍼가 주류가 되는 현상황에서는, 인상 속도를 높여 결정을 대량생산할 방법이 요구되고 있다.
한편, 웨이퍼 전체면의 팔면체 공동결함을 보다 고속성장에서 감소시킬 방법으로서 일본 특개평7-257991호 공보에 기재된 방법을 보면, 고액계면의 결정축 방향 온도구배를 크게 함으로써, OSF 발생영역을 결정중심에서 소멸시켜, 결정 인상속도의 고속화를 꾀하고 있는데, 결정의 결정주변으로부터의 냉각을 가능한 한 크게 함으로써 달성됨, 주변의 온도구배는 중심에 비해 매우 커지고, 전위클러스터가 발생한 것을 쉽게 추정할 수 있다.
이상에 말한 바와 같이, 종래의 기술에서는 팔면체 공동결함과 전위클러스터 양쪽이 없는 결정을 제조하려면, 결정 인상속도를 0.5㎜/min보다 느리게 하여 생산성이 매우 낮고, 제조비용이 높은 방법밖에 없어, 상용화하여 실제로 생산하기는 어려웠다. 특히, 대직경의 결정을 대량생산하는 데 있어서 그러한 낮은 생산성이 문제가 된다.
게다가, 이러한 제조방법으로는 실리콘 단결정 주위에 배치하는 정류통을 이용할 경우에 단결정 성장축에 수직인 평면에서 균일한 온도구배를 확보할 필요가 있기 때문에 정류통과 융액 표면까지의 거리를 어느 정도 넓힐 필요가 있고, 비활 성가스가 융액 표면 근방에 도달하지 않기 때문에, 비활성가스에 의한 융액 표면으로부터의 산소원자 증발효과가 매우 저하하고, 제조된 실리콘 단결정중의 격자간 산소농도가 높아져 버린다. 또한, 상기 정류통을 사용하지 않는 경우에도 마찬가지로 융액표면으로부터의 산소 원자 증발에 의한 효과를 기대할 수 없기 때문에 격자간 산소농도가 낮은 실리콘 단결정을 얻지 못하는 문제가 있다.
또한, 이와 같이 격자간 산소농도가 높은 실리콘 단결정에서 제조된 실리콘 웨이퍼를, 예컨대 산화분위기에서 1150℃의 고온으로 2시간 정도 열처리하게 되면 산화열처리에 의해 유발되는 결함으로서 OSF가 형성되는 경우가 있다. 소자 제조영역에 OSF가 형성된 경우에는 전기적으로 단락등 중대한 특성 불량을 초래하게 된다.
그밖에 성장조건을 조정함으로써, 예컨대 일본 특개평11-79889호 공보에는 공공의 응집체인 팔면체 보이드상 결함이 발생하지 않는 동시에 격자간 실리콘의 응집체로 형성되는 전위클러스터상의 결함도 없는 고품질 실리콘 웨이퍼가 기재되고 있으나, 각 결함이 없는 영역에서도 격자간 산소를 석출하기 위한 열처리로서 건조산소분위기에서 800℃ 4시간 + 1000℃ 16시간 열처리를 가한 경우에는 웨이퍼면내에 석출특성이 매우 상이한 영역이 존재하게 된다. 격자간 산소의 석출특성에 대해서는 반도체 소자의 제조공정중에 형성되는 BMD(Bulk Micro Defect)밀도가 관련되며 BMD는 중금속불순물의 게터링원이 되거나, 불균일하게 형성된 경우에는 웨이퍼의 왜곡이나 슬립의 원인이 되기도 하므로 실리콘 웨이퍼의 중요한 품질특성임은 두말할 나위가 없다.
이상과 같이 성장결함이 매우 적은 실리콘 단결정을 제조할 경우에는 결정성장속도를 늦추기 때문에 공업적으로는 효율이 떨어지게 될 뿐만 아니라, 품질면에서는 그와 같은 실리콘 단결정으로부터 제조한 웨이퍼는 OSF 발생이나 웨이퍼면내 격자간 산소농도 석출에 의해 형성되는 BMD 밀도가 불균일하기 때문에, 웨이퍼의 휘어짐이나 열왜곡에 의한 슬립전위가 발생하는 경우가 있어 문제가 된다.
본 발명은, 상기 종래 기술의 여러 문제점을 감안하여 안출된 것으로, 성장결함인 팔면체 공동결함과 전위클러스터 양쪽이 실질적으로 배제된 지름 200㎜ 이상의 실리콘 단결정을 종래의 방법보다 고속으로 성장시키는 것을 목적으로 한다. 또한 결정중 격자간 산소농도를 낮게 제어함으로써, 실리콘 단결정중의 격자간 산소원자의 석출량을 낮게 억제하고, 웨이퍼면내의 BMD 균일성을 향상된 고품질의 실리콘 단결정을 공업적으로 저렴하게 높은 생산성과 수율을 유지하면서 저비용으로 제조하는 것을 목적으로 한다.
본 발명은, 상기 목적으로 달성하기 위해 마련된 것으로, 본 발명에 의한 실리콘 단결정 웨이퍼는, 초크랄스키법으로 육성된 실리콘 단결정 웨이퍼에 있어서, 저항조절용 도프제이외는 도프하지 않고, 0.5㎜/min 이상의 성장속도로 성장시킨 단결정으로부터 제조한 지름 200㎜이상의 웨이퍼로서, 성장결함으로 원자공공에 기인한 팔면체 공동결함도 격자간 실리콘에 기인한 전위클러스터도 존재하지 않는 것을 특징으로 한다.
이와 같이, 저항조절용 도프제 이외는 도프하지 않는 통상의 CZ법으로는 불 가능했던 0.5㎜/min 이상의 성장속도로 무결함 실리콘 단결정을 성장시킴으로써, 원자 공공에 기인한 팔면체 공동결함도 격자간 실리콘에 기인한 전위클러스터도 존재하지 않고, 디바이스 특성에 영향을 미칠 만한 결함이 존재하지 않는 직경이 크고 실질적으로 무결함인 실리콘 단결정 웨이퍼를 저비용으로 제공할 수 있다.
그리고, 이 경우, 실리콘 단결정 웨이퍼의 격자간 산소농도를 6×1017에서 10×1017atoms/㎤으로 하는 것이 바람직하다.
10×1017atoms/㎤(ASTM'79)를 초과하면, 예컨대 웨이퍼에 열처리를 실시한 경우에, BMD가 불균일하게 형성되어 웨이퍼 휨이나 열왜곡에 의한 슬립전위가 발생할 우려가 있기 때문이다. 또한, 6×1017atoms/㎤ 이상으로 하면, 적절량의 BMD 발생이 확보되어, 디바이스공정시 중금속의 게터링원으로서 적정한 양이 된다.
그리고, 본 발명에 의한 실리콘 단결정의 제조방법은, 쵸크랄스키법으로 지름 200㎜이상의 실리콘 단결정을 인상하는 방법에서, 결정인상 속도를 0.5㎜/min 이상으로 하고, 결정중심에서의 결정축방향 온도구배를 팔면체 공동결함이 발생하지 않도록 충분히 높게 하고, 결정주변 20㎜에서의 결정축방향의 온도구배를 전위클러스터가 발생하지 않도록 충분히 낮게 하여 인상하는 것을 특징으로 하고, 이 경우, 상기 결정축 방향의 온도구배는 단결정 인상장치의 도가니내 구조에 의해 달성되도록 하는 것이 바람직하다.
이와 같이, 결정중심의 축방향 온도구배와 결정 주변의 축방향 온도구배를 결함이 발생하지 않는 범위로 제어하여 인상하면, 종래 질소도프하는 방법으로 밖에 할 수 없었던 0.5㎜/min 이상의 고속으로 대직경을 갖는 실질적으로 결함이 없는 실리콘 단결정을 육성시킬 수 있어, 무결함 웨이퍼를 높은 생산성 및 수율로 제조할 수 있다.
상기 제조방법에 있어서, 도가니내 구조는, 적어도 육성하는 단결정을 둘러싼 원통상 정류통(整流筒)을 구비하고, 상기 정류통 상단은 챔버의 수냉부분에 고정되고, 아래쪽 선단에는 실리콘 융액과 대향하도록 단열재 또는 반사재를 설치하고, 상기 단열재 또는 반사재와 융액 표면 사이의 간격을 40~70㎜로 설정 가능하게 한 구조로 할 수 있다.
도가니내 구조를 이렇게 구성하면, 상기 단결정의 고액계면에서 결정중심 및 결정주변의 온도구배를 적절한 범위로 제어할 수 있고, 예컨대 200㎜ 이상의 직경이 큰 결정이라 할지라도, 0.5㎜/min 이상의 고속으로도 무결함 단결정을 육성할 수 된다.
또한, 상기 제조방법에서, 쵸크랄스키법에 의해 결정을 육성함에 있어, 고액계면 부근에 3000G 이상의 자장을 인가하는 것이 바람직하고, 인가할 자장을, 수평자장 또는 커스프자장으로 할 수 있다.
이와 같이, 고액계면 부근에 3000G 이상의 수평자장 또는 커스프자장을 인가하여 멜트 대류를 제어하면, 더욱 안정된 결정의 온도구배를 얻을 수 있고, 결정품질이 균일화하여, 수율 향상으로 이어진다.
이와 같이, 본 발명의 방법에 의해 제조된 대구경 실리콘 웨이퍼는, 원자 공 공에 기인한 팔면체 공동결함도 격자간 실리콘에 기인한 전위클러스터도 존재하지 않고, 디바이스 특성에 영향을 미칠 만한 결함이 존재하지 않는 실질적으로 무결함인 실리콘 웨이퍼이다. 또한, 결정중 격자간 산소농도를 낮게 제어한 고품질 실리콘 웨이퍼이다.
이상 설명한 바와 같이 본 발명에 따르면, 육성하는 단결정을 둘러싸는 원통 하단에 단열재 또는 반사재를 설치한 정류통을 실리콘 융액 바로 위에 설치하고, 결정축 방향의 결정중심 온도구배와 주변 온도구배를 적절한 값으로 제어함으로써, 종래 방법에 비해 고속성장이 가능해지고, 대직경의 실리콘 단결정 웨이퍼일지라도, 매우 생산성이 높고 수율이 높으며 낮은 비용으로 보이드형 결함도 OSF도 전위클러스터도 배제한 실질적으로 결함이 없는 실리콘 단결정 웨이퍼를 제조하는 것이 가능하다.
또한, 실리콘 단결정 웨이퍼의 격자간 산소농도를 6×1017에서 10×1017atoms /㎤(ASTM' 79)로 하고, 반도체 소자 제조시 열처리공정중에 OSF가 발생하지 않고, 동시에 웨이퍼면내에서 격자간 산소원자의 석출에 의한 불균일한 미소산소 석출물(BMD) 분포가 개선된 고품질 대구경 실리콘 단결정 웨이퍼를 저비용으로 제조할 수 있다.
도1은 실시예에서 결정성장 속도와 결정성장 방향의 성장결함을 포함하지 않은 영역을 포함한 결함분포의 관계를 나타낸 결과도이다
도2는 본 발명에서 사용한 CZ법에 의한 단결정 인상장치의 개략설명도이다
도3은 성장결함이 매우 적은 영역을 갖는 산소농도가 높은 실리콘 단결정의 성장방향 결함분포를 나타낸 설명도이다
도4는 결정성장 속도와 결정성장 방향의 성장결함을 포함하지 않은 영역을 포함한 결함분포의 관계를 나타낸 설명도이다
(a)종래의 방법 (b)본 발명의 방법
도5는 결정중 격자간 산소농도의 성장방향 분포를 나타낸 결과도이다
도6은 본 발명에 의한 성장결함을 포함하지 않은 영역을 포함한 결함분포를 나타낸 설명도이다
이하, 본 발명에 대해 상세히 설명한다. 그러나 본 발명은 이들에 한정되는 것은 아니다. 설명에 앞서 각 용어에 대해 미리 설명해 둔다.
1)FPD(Flow Pattern Defect)란, 성장 후의 실리콘 단결정봉에서 웨이퍼를 잘라내고, 표면의 왜곡층을 불산과 질산의 혼합액으로 에칭하여 제거한 후, K2Cr2O7 과 불산과 물의 혼합액으로 표면을 교반하지 않고 에칭(Secco 에칭)함으로써 피트 및 물결무늬가 생긴다. 이 물결무늬를 FPD라고 부르며, 웨이퍼면내의 FPD밀도가 높을수록 산화막 내압의 불량이 증가한다(일본 특개평4-192345호 공보 참조).
2)SEPD(Secco Etch Pit Defect)란, FPD와 동일한 Secco 에칭을 실시했을 때, 흐르는 무늬(fow pattern)를 수반하는 것을 FPD라고 부르고, 흐르는 무늬가 수반되 지 않는 것을 SEPD라고 한다. 그 중에서 10㎛ 이상의 큰 SEPD(LSEDP)는 전위클러스터에 기인하는 것으로 생각되고, 디바이스에 전위클러스터가 존재하는 경우, 이 전위를 통해 전류가 리크하여, P-N접합의 기능을 다하지 못하게 된다.
3)LSTD(Laser Scattering Tomography Defect)란, 성장후의 실리콘 단결정봉에서 웨이퍼를 잘라내고, 표면의 왜곡층을 불산과 질산의 혼합액으로 에칭하여 제거한 후, 웨이퍼를 절개한다. 이 절개면에서 적외선을 입사하고, 웨이퍼표면에서 나온 빛을 검출함으로써 웨이퍼내에 존재하는 결함에 의한 산란광을 검출할 수 있다. 여기서 관찰되는 산란체에 대해서는 학회등에서 이미 보고된 바 있으며, 산소석출물로 여겨지고 있다(J.J.A.P. Vol.32, P3679, 1993 참조). 또한, 최근의 연구로는 팔면체의 보이드(구멍)라고 하는 결과도 보고된 바 있다.
4)COP(Crystal Originated Particle)란, 웨이퍼 중심부의 산화막 내압을 열화시키는 원인이 되는 결함으로, Secco 에칭으로는 FPD로 될 결함이, SC-1세정 (NH4OH:H2O2:H2O=1:1:10인 혼합액에 의한 세정)에서는 선택에칭액으로 작용하여, COP가 된다. 이 피트의 지름은 1㎛ 이하여서 광산란법으로 알아낸다.
5)L/D(Large Dislocation:격자간 전위루프의 약호)에는 LSEPD, LFPD 등이 있으며, 전위루프에 기인하는 것으로 생각되는 결함이다. LSEPD는 상기와 같이 SEPD 중에서도 10㎛ 이상의 큰 것을 가리킨다. 또한, LFPD는 상기 FPD 중에서도 선단 피트의 크기가 10㎛ 이상의 큰 것을 가리키고, 이것도 전위루프에 기인하는 것으로 생각된다.
본 발명의 단결정을 육성함에 관련된 저결함 결정을 얻기 위한 중요한 지표인 결정 고액계면 바로 위의 온도구배(G)와 성장속도(V)의 비로서 여러가지 수치가 공개되어 있는데, 그 값은 지금껏 다양해 통일성이 없다. 예컨대, 일본 특개평7-257991호 공보에서는 13×104㎠/K, 일본 특개평8-330316호 공보에는 그 값을 융점에서 1300℃의 온도기울기로 0.22㎟/℃·min으로 기재되어 있다. 이들 수치는 결정인상 도가니내에서 높은 정밀도의 온도측정수단이 없기 때문에 정확한 값을 산출하지 못하고, 컴퓨터에 의한 열시뮬레이션으로 이루어지고 있다. 그러나 실제로 그 방법들은 천차만별이며, 경계조건이나 연구자에 따라서 상이한 물성치 부여방식에 의해 결과는 여러 경우로 나타나기 때문이다. 따라서 어느 특정 수치를 규정해도, 그 수치 자체의 신뢰성은 매우 낮다.
이러한 사정으로 본 발명자들은, 우선 계면부근의 온도기울기에 영향을 미칠 것이 추정되는 여러 종류의 도가니내 구조를 마련하고, 각 도가니내 구조에서 인상속도를 인상길이에 따라서 점감시키는 인상을 수행하고, 지름 200㎜의 단결정에서 실험적으로 OSF가 결정중심부에서 소멸되는 인상속도를 구했다. 이 실험에서는, 융액 대류의 영향을 최소한으로 막기 위해 수평자장을 인가한 MCZ방법으로 인상하고, 인상속도를 V1,V2...Vn이라고 하였다. 그리고, 각 도가니내 구조에서 계산기에 의한 열시뮬레이션을 수행하고, 결정중심부에서 고액계면 바로 위의 실리콘의 융점(1420℃)에서 1400℃까지의 축방향 온도구배를 구하고, G1,G2...Gn이라고 하였다. 이들 결과로부터 V/G를 구하면 0.231㎟/℃·min이었다. 그러나 상술한 바와 같이, 이 수치는 어디까지나 참고값으로서, 물리적 참값이라고는 하기 어렵다.
상기 계산에서, G와 동시에 결정면내 방향으로 10㎜간격의 각 점에서 G 값을 계산했다. 그 결과, 다소 편차는 있으나, G 값을 크게 함에 따라서 ΔG(결정중심과 주변의 축방향 온도구배 차)도 커지고, 반대로 ΔG를 작게 하면 G도 작아지게 되는 결과가 되었다.
이렇듯, 저결함 웨이퍼를 높은 생산성으로 제조하기 위해서는, 결정인상 속도V의 고속화가 불가결하나, 통상 쵸크랄스키법으로 인상한 결정은 융점에서의 냉각과정에서 결정주변으로부터 열을 방출하여 냉각되므로, 결함을 감소시키는 방향, 즉 결정 중심과 주변의 축방향 온도구배 차(ΔG)를 없애는 것과, 인상속도를 높이는 것, 즉 결정 중심부의 축방향 온도구배(G)를 높이는 것은 일반적으로는 상반되는 방향이며, 특히 결정 지름이 클수록, 결정내부의 열이 외부로 방출되기 어려워지므로, 소구경 결정에 비해 그와 같은 경향이 현저히 나타나기 때문에, 대구경 실리콘 단결정을 성장시키는 데 있어서는, 동시에 이를 만족시킬 방법이 없었다.
인상한 결정을 축방향으로 절단하고, 두께 2㎜의 샘플을 채취하고, 무교반 Secco-에칭 후 광학현미경으로 관찰하여 팔면체 공동결함을 FPD로서, 10㎛ 이상의 피트를 전위클러스터(LEPD)로서 검출했다. 두 결함의 발생영역 사이에는 OSF링 영역이 존재하는데, 이 OSF가 존재하는 영역을 1100℃산소와 수증기의 혼합분위기에서 60분 산화후, 선택에칭 집광등에서 시각적 관찰을 통해 분포를 검사했다. 그 결과, 상기 실험에서 인상한 결정중에는, 어느 인상속도 범위내에서 인상하면 팔면체 공동결함과 전위클러스터라는 두 결함 모두 나타나지 않는 영역이 있음이 확인되었다. FPD 생성영역이 중심에서 소멸하는 속도와 전위클러스터가 발생하는 속도 사이 의 인상속도로 인상하면 팔면체 공동결함도 전위클러스터도 없는 단결정 웨이퍼를 제조할 수는 있으나, 인상속도는 0.42㎜/min였다. 이것은 인상결정의 지름에 따라 달라지지만, 통상 실시되고 있는 지름 200㎜의 인상속도 0.6~1.0㎜/min에 비해 대폭 생산성이 떨어져, 도저히 상용 생산이 가능한 것은 아니었다.
결정성장속도를 높이기 위해서는, ΔG를 작게 하는 동시에 G를 크게 하는 것이 필수 요건이 되는데, 본 발명자들은 실험에 사용한 상기 G-ΔG의 관계로부터 근소하나마 같은 G에서 ΔG가 작아진 조건의 결정내 온도분포 특징을 상세히 검토했다. 그 결과, 고액계면에서 50㎜ 전후에 대해서는 히터나 융액으로부터의 복사열을 결정주변에 공급하면서, 동시에 상부측의 결정냉각능력이 큰 도가니내구조일 때 그러한 경향이 나타남을 알 수 있었다.
본 발명자들은, 나아가 결함발생 분포와 결정의 온도분포의 관계를 상세히 검토한 결과, 주변 20㎜보다 결정 주변부에 대해서는 온도구배와 무관하게, 팔면체 공동결함 및 전위클러스터 모두 좀처럼 발생하지 않음을 알게 되었다. 이것은 점결함이 결정표면에서 소멸하고 그에 수반한 외방확산에 의한 것으로 추정된다. 게다가 이 경향은 전위클러스터 쪽에 강하게 나타나고, 따라서 주변 20㎜보다 바깥쪽에 대해서는 상당히 온도구배를 크게 해도 무결함영역을 쉽게 얻을 수 있음이 밝혀졌다.
본 발명자들은 상기 온도분포 특징을 더욱 현저하게 할 때, 결정 최주변부의 온도구배는 높일 수 있다는 발견을 살리고, 나아가 여러 가지 형상의 결정을 둘러싸는 부품(예컨대 정류통), 그것들과 멜트와의 갭, 냉각관 등을 통해 결정온도분포 를 상세히 검토해 본 발명을 완성하였다.
즉 도2에 나타낸 바와 같이, 결정을 둘러싼 원통형 또는 아래를 향해 지름이 축소하는 정류통(4)를 배치하고, 그 상부측은 수냉관(13)에 접속하는등, 결정으로부터의 복사열을 상부측으로 내보내는 구조로 하고, 그 부품들의 하단과 융액 사이의 간격을 40㎜에서 70㎜로 함으로써 원하는 온도분포를 얻을 수 있었다. 이 간격을 40㎜보다 좁게 하면 ΔG가 충분히 작아지지 않고, 팔면체 공동결함이 중심에서 소멸하는 인상속도로는, 결정의 r/2 부근에 전위클러스터가 발생하고, 거꾸로 간격이 너무 벌어지면 인상속도가 0.5㎜/min 이상일 때 팔면체 공동결함을 없앨 수 없기 때문에, 상한을 70㎜로 정하는 것이 바람직하다. 상기 도가니내 구조와 적절한 간격을 조합한 결과, 지름 8인치(200㎜)의 결정일지라도, 0.5㎜/min 이상의 고속에 의해 팔면체 공동결함도 전위클러스터도 존재하지 않는 결정을 얻게 되었다. 더욱이, 지름이 300㎜의 결정에서는, 간격의 상한을 100㎜로 해도 팔면체 공동결함을 소멸시킬 수 있다.
또한 멜트(2)와의 간격 바로 위에 결정과 융액에 대향하는 단열재 또는 반사재(6), 및/또는 융액과 도가니벽에 대향하는 단열재 또는 반사재(5)를 배치하는 것이 바람직하다. 이렇게 함으로써 고액계면 근방의 주변으로부터의 열방출 방지영역과 상부측의 강력한 냉각대 사이에 온도분포의 완충대역을 형성할 수 있기 때문이다. 그 결과, 더욱 효율적으로 ΔG의 변화 없이 G만 높일 수 있다.
또한, 고액계면 근방에 3000G 이상의 수평자장을 인가하는 것이 바람직하다. 통상 인상속도를 늦추면 고액계면의 형상이 결정중심에서 쳐진 형상이 되고, ΔG가 커져 버리는데, 고액계면 근방에 자장을 부여함으로써, 대류가 억제되어 고화잠열의 영향으로 매끈한 돌출형상 그대로 유지되기 때문이다. 이 효과에 의해, 중심과 주변의 온도구배 차 ΔG를 작게 해서 성장시켜도, 결정주변의 온도를 중심에서보다 낮출 수 있다. 즉 G를 상대적으로 증가시켜도 ΔG가 억제되는 것이 판명되었다. 이 완충대역의 부가나 자장 인가에 의해서, 인상속도를 0.60㎜/min 이상으로 더욱 고속화할 수도 있고, 도가니내 구조에 다른 품질항목(예컨대 산소농도 제어성)이나 단결정화의 성공률 개선을 위해 수정 가능한 조업조건의 자유도가 증대하여, 실제 요구되는 기준에 부합한 상용생산이 더욱 용이해진다. 덧붙이자면, 인가 자장을 커스프 자장으로 한 경우는 1000G 이상에서 상기와 동일한 효과를 얻을 수 있다.
이상에 설명한 본 발명의 제조방법에 의해 제조된 실리콘 단결정을 슬라이스하여 얻는 웨이퍼는, 대구경이며, 저항조절용 도프제 이외는 도프하지 않고, 0.5㎜/min 이상의 성장속도로 성장시킨 단결정으로부터 제조한 웨이퍼이므로, 저비용인 동시에, 원자공공에 기인한 팔면체 공동결함과 격자간 실리콘에 기인한 전위클러스터의 밀도가 매우 저밀도이며, 실질적으로 결함이 없는 실리콘 단결정 웨이퍼이다.
다음으로, 본 발명에서 격자간 산소농도의 제어 및 감소 효과를 설명한다.
도 3은 성장결함이 없는 영역을 포함한 실리콘 단결정의 격자간 산소농도가 14.4×1017atoms/㎤(ASTM' 79)인 비교적 산소농도가 높은 결정의 결함분포에 대해서 나타낸 것이다. 결정은 보론을 도프한 비저항 10Ω·㎝로 조정하고, 결정의 성장축<100>의 지름 8인치(200㎜) 실리콘 단결정을 각종 결함영역이 나타나도록 성장시에 결정성장속도를 점감시키면서 성장시켰다.
성장시킨 지름 8인치의 실리콘 단결정 블록을 성장축에 평행이 되도록 종단 웨이퍼를 채취하고, 격자간 산소농도의 석출열처리로서 800℃·4시간+1000℃·16시간의 열처리를 가하고, 라이프타임을 매핑 측정했다. 라이프타임은 에너지가 높은 펄스광을 웨이퍼에 조사하여 발생시킨 전자-정공 쌍이 재결합함으로써 본래의 열평형 상태로 복구될 때까지의 시간이다. 웨이퍼 중에 BMD 등의 결함이 존재한 경우에는 재결합 중심으로서 작용하므로 라이프타임 값이 저하하고, 격자간 산소원자의 석출에 의해 형성된 BMD 분포를 평가할 수 있다.
도 3에서 분명히 나타난 바와 같이, OSF가 형성되는 영역에서는 격자간 산소의 석출이 일어나지 않기 때문에 BMD 밀도가 낮고 라이프타임은 높은 값을 나타낸다. 또한, 성장결함이 없는 영역에서 산소석출한 BMD가 많은 Nv영역과 BMD가 적은 Ni영역이 존재하는 것이 명료하게 나타난다. 이들 결과로부터 성장결함이 없는 영역을 얻기 위해 결정의 성장속도를 조정하여 제조하더라도, 격자간 산소의 석출특성으로서 BMD가 쉽게 발생되는 웨이퍼, 형성되지 않는 웨이퍼, 그리고 웨이퍼 중심부에서 BMD가 낮고 주변에 BMD가 많이 형성되는 웨이퍼 등으로 귀결되어, 반도체 소자의 제조공정에서 웨이퍼가 휘는 등의 결함이 발생되는 문제가 있다.
그래서 본 발명에서는 도 2에 나타낸 실리콘 단결정의 제조장치를 사용해 실리콘 단결정 육성을 행하였다. 도 2와 같이, 단결정 주위에 배치된 정류통(4)의 외측과 내측에 단열재(6,5)가 부가된 단결정 제조장치를 이용하여, 지름 600㎜의 석영도가니에 다결정 실리콘을 150㎏ 적재하고 저항가열을 하는 흑연히터(9)에 전기 를 흐르게 하고, 다결정 실리콘을 융해하여 실리콘 융액을 형성했다. 비저항을 10Ω·㎝로 조정하고, 방위<100>의 종결정을 실리콘융액(2)에 침적하여 압축(necking)공정을 거친후 지름 200㎜의 실리콘 단결정(3)을 육성했다.
각종 결함이 형성되도록 결정의 상단측부터 결정성장 속도를 점감시켰다. 성장시킨 실리콘 단결정에서 성장방향에 평행하게 종단한 띠형상의 실리콘 단결정 웨이퍼를 제조하고, 산소석출열처리로 800℃·4시간+1000℃·16시간의 열처리를 가하여 라이프타임을 매핑측정했다. 도4 (a)에 종래의 정류통 내측에 단열재가 없는 구조에서 육성된 실리콘 단결정 성장방향 결함분포를, 도 4(b)에는 본 발명의 제조방법에 의해 육성된 실리콘 단결정의 성장방향 결함분포를 나타냈다. 도 4로부터 본 발명의 방법에 의해 OSF가 수축하여 결정 중심에서 소멸하는 결정성장 속도는, 0.46에서 0.53㎜/min으로 약 10% 상승한 것을 알 수 있다. 이에따라, 팔면체 공동결함도 격자간 실리콘에 기인한 전위클러스터도 실질적으로 존재하지 않는 단결정의 생산성과 수율이 대폭 향상하고, 제조비용을 감소시킬 수 있음을 알 수 있다.
본 인상방법에 의해 제조된 실리콘 단결정의 격자간 산소농도는 낮게 제어되어, 결정 길이가 상단에서 20㎝~120㎝인 범위에서 9~7.5×1017atoms/㎤(ASTM' 79)였다.
이는, 정류통의 융액측 하단에 마련한 내·외 단열재와 융액 표면 사이를 불활성 가스가 효과적으로 통과함으로써 융액표면으로부터 산소원자가 증발하는 것을 촉진시킨 것과, 정류통 외측에 설치한 단열재로 융액 표면을 보온함으로써 융액대 류를 억제한 것이 원인으로 추정된다. 이것들은 예컨대 사용하는 석영도가니의 크기를 변경한 경우에도, 정류통 내측의 단열재 크기를 적정화함으로써 성장시킬 결정의 온도구배를 임의로 설정할 수 있다. 또한 정류통 외측의 단열재 크기를 적정하게 제어함으로써 결정중의 격자간 산소농도를 제어하는 것이 가능하므로 무결함 실리콘 단결정을 도가니 크기와 상관없이 쉽게 제조할 수 있음을 나타낸다.
그래서 본 발명에서는, 실리콘 단결정 웨이퍼의 격자간 산소농도를 6×1017에서 10×1017atoms/㎤(ASTM' 79)로 하는 것이 바람직하다.
10×1017atoms/㎤을 넘으면, 예컨대 웨이퍼에 열처리를 가했을 때에, BMD가 불균일하게 형성되어 웨이퍼의 휨이나 열왜곡에 의한 슬립전위가 발생할 우려가 있기 때문이다. 또한 6×1017atoms/㎤ 이상이 되면, BMD의 균일성이 개선되는 동시에, 디바이스공정에서 중금속의 게터링원으로 적정량이 된다는 이점이 있다.
이하, 본 발명에 대해 도면을 참조하면서 보다 상세하게 설명한다.
우선, 본 발명에서 사용하는 CZ법에 의한 단결정 인상장치의 구성예를 도 2를 통해 설명한다. 도 2에 나타낸 바와 같이, 이 단결정 인상장치(30)는, 인상실이 되는 수냉챔버(1)와, 챔버(1)중에 설치된 도가니(11)와, 도가니(11) 주위에 배치된 히터(9)와, 도가니(11)을 회전시키는 도가니지지축(15) 및 그 회전기구(미도시)와, 실리콘 종결정(16)을 지지하는 시드첵(17)과, 시드첵(17)을 인상하는 와이어(18)와, 와이어(18)을 회전 또는 감아넣는 권취기구(미도시)를 구비하여 구성된다. 도 가니(11)은, 그 내측의 실리콘 융액(열탕:2)을 수용하는 쪽에 석영도가니(7)가 설치되어 있으며, 그 외측에는 흑연도가니(8)가 설치된다. 또한, 히터(9)의 외측 주위에는 단열재(10)가 배치되어 있다.
또한 본 발명의 제조방법에 관한 제조조건을 설정하기 위해, 결정(3)을 둘러싸는 원통형 또는 아래로 갈수록 지름이 축소하는 정류통(4)를 배치하고, 그 위쪽은 챔버의 일부를 구성하는 수냉관(13)에 접속하거나(수냉관(13)을 설치하지 않는 경우도 있음), 또는 위로 갈수록 넓게 열리고 적어도 내표면에 반사율이 높은 몰리브덴과 같은 금속판을 반사재로 사용하거나 또는 정류통(4)의 내측 하단에 실리콘 융액과 대향하도록 단열재(6)을 설치해 결정이 내는 복사열을 상방으로 내보내는 구조를 형성하고, 다시 정류통(4) 외측하단에 실리콘 융액과 대향하도록 단열재(5)를 설치하여 융액 표면을 보온하도록 했다. 그리고 이들 단열재의 하단과 융액 사이의 간격을 40㎜에서 70㎜로 조절할 수 있게 함으로써 원하는 결정의 온도분포를 얻을 수 있다.
그리고, 인상실(1)의 수평방향 외측으로, 자석(19)를 배치하고, 실리콘 융액(2)에 수평방향인 자장 또는 커스프자장을 인가함으로써, 융액의 대류를 억제하고, 단결정의 안정된 성장을 도모하고 있다.
다음으로, 상기 단결정 인상장치(30)에 의한 단결정 성장방법에 대해 설명한다.
우선, 도가니(8)내에서 고순도 실리콘 다결정 원료를 융점(약 1420℃) 이상으로 가열하여 융해한다. 이어서, 와이어(18)를 권출(卷出)하여 융액(2) 표면의 거 의 중심부에 종결정(16) 선단을 접촉 또는 침지한다. 그 후, 도가니 지지축(15)를 적당한 방향으로 회전시킴과 동시에, 와이어(18)를 회전시키면서 권취하여 종결정(17)을 인상함으로써 단결정 성장을 개시된다. 이후, 인상속도와 온도를 적절히 조절함으로써 대략 원주형상을 갖는 단결정봉(3)을 얻을 수 있다.
이 경우, 본 발명에서는, 결정내의 온도구배를 제어하기 위해, 도 2에 나타난 바와 같이, 상기 정류통(4)의 하단 내측에 설치한 단열재 또는 반사재(6), 또는 정류통(4)의 하단외측에 설치한 단열재 또는 반사재(5)와 실리콘 융액(2) 열탕면 사이의 간격을 조정한다. 그리고, 필요에 따라서 상기 정류통(4) 상부에 결정을 냉각할 수냉관(13)을 설치하고, 이 수냉관(13)에 상부로부터 냉각가스를 내려 보내어 결정을 냉각할 수 있도록 해도 된다.
결정중 산소농도를 원하는 값 이하가 되게 하려면, 상기 단열재 부착 정류통을 설치하는 동시에, 인상중에 도가니 회전수, 결정 회전수, 도입가스 유량, 분위기 압력, 인가자장의 강도나 방향을 제어함으로써 미세조정할 수 있다. 예컨데, 도가니 회전수를 적게, 가스 유량을 많게, 압력을 낮게, 자장을 강하게 함으로써 산소를 원하는 값 이하로 감소시킬 수 있다.
다음으로, 얻어진 실리콘 단결정봉을, 이를테면 슬라이스, 모따기, 연삭, 에칭, 경면마무리연마를 실시함으로써, 본 발명의 웨이퍼로 가공할 수 있다. 물론, 웨이퍼 가공방법은 이것들에 한정되는 것은 아니고, 통상 쓰이는 방법이라면, 어느 것이라도 무방하다.
이하, 본 발명의 구체적인 실시형태를 실시예를 들어 설명한다. 그러나 본 발명은 이들에 한정되는 것은 아니다.
(실시예 1)
도 2에 나타낸 실리콘 단결정 제조장치를 이용하여 실리콘 단결정을 성장시켰다. 결정성장장치내의 도가니내 부재는, 예컨대 FEMAG라 불리는 종합전열해석소프트(F.Dupret, P.Nicodeme, Y.Ryckmans, P.Wouters, and M.J.Crochet, Int. J.Heat Mass Transfer, 33, 1849(1990))을 사용하여, 결정성장 속도가 0.5㎜/min 이상일 때 팔면체 공동결함이 형성되지 않도록 할 목적으로, 성장중인 결정 중심부의 온도구배가 23.2℃/㎝, 결정 주변부의 온도구배가 22.91℃/㎝의 값을 갖도록 단결정 주위에 배치한 정류통(4) 하단외측에 단열재(5)와 내측에 단열재(6)을 실리콘 융액 표면과 55㎜의 간격을 두도록 부가한(다만 도 2의 수냉관(13)은 설치하지 않음) 단결정 제조장치를 설계 제작하였다. 지름 600㎜의 석영도가니에 다결정 실리콘을 150㎏ 적재하고 저항가열을 하는 흑연히터(9)에 전류를 흘려, 다결정 실리콘을 융해하여 실리콘 융액(2)을 형성했다. 보론을 첨가하여 비저항이 10Ω·㎝가 되도록 조정하고, 실리콘 융액 표면에 4000G의 수평자장을 인가하여, 방위<100>의 종결정을 상기 실리콘 융액에 적시고 압축공정을 거치면서 지름 200㎜인 실리콘 단결정을 육성시켰다. 각종 결함이 형성되도록 결정의 상단측으로부터 결정성장 속도를 점감시켰다.
육성된 실리콘 단결정에서 성장방향에 평행하게 종단한 띠 형상의 실리콘 단결정 웨이퍼를 제조하였다. 팔면체 공동결함과 격자간 실리콘에 기인하는 전위클러스터의 형성상황을 조사하기 위해 화학연마에 의해 절단시 왜곡을 제거한 웨이퍼를 에칭조 내에서 Secco액에 의해 무교반으로 30분간 선택에칭하였다. 광학현미경을 통해 잔물결 무늬를 수반한 플로우패턴(FPD)의 밀도를 측정했다. 또한, 산화유기적층결함을 조사하기 위해 상기 실리콘 단결정 블록의 이웃한 데서 잘라낸 웨이퍼에 습식 산화 분위기로 1150℃·100분 동안 열처리를 가하여 OSF의 발생분포를 살폈다.
도 1에 결정성장 방향의 플로우패턴, 전위클러스터, OSF의 형성상황에 대한 결과를 나타낸다. 도 1을 보면, OSF의 발생영역은 U자형으로 형성되고 단결정 성장속도가 0.514㎜/min일 때 결정 중심부에서 소멸했다. 팔면체 공동결함인 플로우패턴은 상기 OSF 내측의 보다 고속측에서 형성되고, 전위클러스터는 결정성장속도가 0.498㎜/min보다 느리게 성장한 영역에 형성되었다.
이상의 결과로부터 성장속도를 0.50~0.51㎜/min로 제어함으로써 팔면체 공동결함도 전위클러스터도 발생하지 않는 실리콘 단결정을 공업적으로 저렴하게 제조할 수 있다.
(실시예 2)
도 2에 나타낸 실리콘 단결정의 제조장치를 사용하여 실리콘 단결정 육성을 행하였다. 실시예 1과 비교하여 보다 고속으로 팔면체 공동결함이 형성되지 않도록 할 목적으로, 도 2와 같이 단결정 주위에 배치된 정류통(4) 위에 챔버의 일부를 도가니내에 돌출하도록 한 수냉관(13)을 부가하고, 또한 정류통(4) 하단외측에 단열재(5)와 내측에 단열재(6)를 실리콘 융액 표면과 60㎜의 간격을 두도록 부설한 단 결정 제조장치를 설계 제작하였다. 종합전열해석에 의해 상기 결정육성장치에서 성장중인 결정온도구배를 계산하면, 중심부에서 28.4℃/㎝, 결정주변부에서 29.9℃/㎝라는 계산이 나왔다. 상기 이외의 성장조건은 실시예 1과 동일하게 하여, 각종 결함이 형성되도록 결정의 상단측부터 결정성장 속도를 점감시켜 지름 200㎜의 실리콘 단결정을 육성하였다.
이하, 실시예1과 동일하게 처리하여 각종 결함의 발생상황을 조사했다.
도 1에 결정성장 방향의 플로우패턴, 전위클러스터, OSF의 형성상황에 대한 결과를 나타냈다. 도 1을 보면 OSF영역은 U자형으로 형성되고 단결정의 성장속도가 0.623㎜/min일 때 결정중심부에서 소멸하였다. 팔면체 공동결함인 플로우패턴은 상기 OSF영역 내측의 보다 고속측에서 형성되고, 전위클러스터는 결정성장 속도가 0.603㎜/min보다 느리게 성장시킨 영역에 형성되었다. 이상의 결과로부터, 성장속도를 0.61~0.62㎜/min로 제어함으로써 팔면체 공동결함도 전위클러스터도 발생하지 않는 실리콘 단결정을 공업적으로 저렴하게 제조할 수 있다.
(실시예3, 비교예)
본 발명의 제조방법에 의한 실리콘 단결정중 격자간 산소농도의 감소화 효과를 도 5에 나타내었다.
실리콘 단결정의 제조방법은 실시예 1에 나타낸 바와 같이 단결정 주위에 배치된 정류통(4) 외측에 단열재(5)와 내측에 단열재(6)를 실리콘 융액 표면과 55㎜의 간격을 두도록 부가된 본 발명의 구조와, 비교를 위해 정류통 내측의 단열재(6) 가 없는 구조를 이용하였다. 지름 600㎜의 석영도가니에 다결정 실리콘을 150㎏ 적재하고 저항가열을 하는 흑연히터(9)에 전기를 보내고, 다결정 실리콘을 융해해 실리콘 융액(2)를 형성하였다. 비저항을 10Ω·cm로 조정하고, 실리콘 융액 표면에 4000G의 수평자장을 인가하여, 방위<100>의 종결정을 상기 실리콘 융액에 칩적하고 압축공정을 거치면서 지름 200㎜인 실리콘 단결정을 육성하였다.
육성된 실리콘 단결정에서, 성장방향의 임의 위치에서 성장축에 수직으로 두께 약 2㎜인 웨이퍼를 채취하고, 그 양면을 화학연마해 경면웨이퍼를 제작하고, FT-IR(Fourier Transform Infrared Spetroscopy)로 격자간 산소농도를 측정하였다. 도 5로부터 본 발명의 방법에 의해 제조된 실리콘 단결정의 격자간 산소농도는 낮게 제어된 것을 알 수 있다.
(실시예 4)
본 발명의 제조방법에 의해 제조된 실리콘 단결정에서 성장결함이 없는 영역의 BMD 균일성과 관련하여 도 6에 나타냈다. 격자간 산소농도의 석출열처리로서 800℃·4시간+1000℃·16시간의 열처리를 가하고 성장방향에 따라 종단한 웨이퍼의 라이프타임에 따른 측정결과를 나타낸 도면이다. 도 6을 보면 성장결함을 포함하지 않은 영역에서 라이프타임의 저하 정도는 경미하다. 따라서 형성된 BMD의 불균일성이 더욱 개선되므로, 반도체 소자 제조공정중 열처리 시에도 불균일한 BMD 분포가 형성되지 않고, 휨이나 슬립전위 발생의 위험성 없이 안정된 제조가 가능해진다.
덧붙여서, 본 발명은 상기 실시형태에 한정되는 것은 아니다. 상기 실시형태는 예시이며, 본 발명의 특허청구범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 갖고, 동일한 작용효과를 나타내는 것이라면, 어떤 것일지라도 본 발명의 기술적 범위에 포함된다.
예컨대, 상기 실시형태에서는, 지름 8인치(200㎜)인 실리콘 단결정을 성장시키는 경우만 예를 들어 설명했으나, 본 발명은 이에 한정되지 않고, 단열재가 부착된 정류통을 사용해 결정축 방향의 결정 중심 온도구배와 주변 온도구배를 적절한 값으로 제어하면서 성장속도를 0.5㎜/min 이상으로 하여 결정 전체면이 실질적으로 무결함 영역이 되도록 인상하는 것이라면, 지름 10~16인치(250~400㎜) 또는 그 이상의 실리콘 단결정에도 적용할 수 있다.

Claims (7)

  1. 쵸크랄스키법으로 육성된 실리콘 단결정 웨이퍼에 있어서, 저항조절용 도프제 이외는 도프하지 않고, 0.5㎜/min 이상의 성장속도로 성장시킨 단결정으로부터 제조된 지름 200㎜이상의 웨이퍼로서, 성장결함으로서 원자공공에 기인한 팔면체 공동결함과 격자간 실리콘에 기인한 전위클러스터가 존재하지 않는 것을 특징으로 하는 실리콘 단결정 웨이퍼.
  2. 제 1항에 있어서, 상기 실리콘 단결정 웨이퍼의 격자간 산소농도가 6×1017 ~ 10×1017atoms/㎤인 것을 특징으로 하는 실리콘 단결정 웨이퍼.
  3. 쵸크랄스키법으로 지름 200㎜이상의 실리콘 단결정을 인상하는 방법에 있어서, 결정인상속도를 0.5㎜/min 이상으로 하고, 결정중심에서의 결정축방향의 온도구배를 팔면체 공동결함이 발생하지 않을 만큼 높게 하고, 결정주변 20㎜에서의 결정축방향의 온도구배를 전위클러스터가 발생하지 않을 만큼 낮게 하여 인상하는 것을 특징으로 하는 실리콘 단결정의 제조방법.
  4. 제 3항에 있어서, 상기 결정축방향의 온도구배는 단결정 인상장치의 도가니내 구조에 의해 달성되는 것을 특징으로 하는 실리콘 단결정의 제조방법.
  5. 제 4항에 있어서, 상기 도가니내 구조는, 육성시킬 단결정을 둘러싸는 원통상 정류통을 구비하고, 상기 정류통의 상단은 챔버의 수냉부분에 고정되고, 아래쪽 선단에는 실리콘 융액과 대향하도록 단열재 또는 반사재를 설치하고, 상기 단열재 또는 반사재와 융액 표면이 이루는 간격을 40~70㎜로 설정할 수 있게 한 것임을 특징으로 하는 실리콘 단결정의 제조방법.
  6. 제 3항 내지 제 5항 중 어느 한 항에 있어서, 상기 초크랄스키법에 의해 결정을 성장시킬 때, 고액계면 부근에 3000G 이상의 자장을 인가하는 것을 특징으로 하는 실리콘 단결정의 제조방법.
  7. 제 6항에 있어서, 상기 인가하는 자장을 수평자장 또는 커스프자장으로 하는 것을 특징으로 하는 실리콘 단결정의 제조방법.
KR1020027016642A 2000-06-30 2001-06-28 실리콘 단결정 웨이퍼 및 그 제조방법 KR100801672B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2000-00199226 2000-06-30
JP2000199226 2000-06-30
PCT/JP2001/005565 WO2002002852A1 (fr) 2000-06-30 2001-06-28 Plaquette en silicium monocristallin et procede de fabrication

Publications (2)

Publication Number Publication Date
KR20030007898A KR20030007898A (ko) 2003-01-23
KR100801672B1 true KR100801672B1 (ko) 2008-02-11

Family

ID=18697279

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027016642A KR100801672B1 (ko) 2000-06-30 2001-06-28 실리콘 단결정 웨이퍼 및 그 제조방법

Country Status (7)

Country Link
US (1) US6893499B2 (ko)
EP (1) EP1310583B1 (ko)
JP (1) JP3901092B2 (ko)
KR (1) KR100801672B1 (ko)
DE (1) DE60135992D1 (ko)
TW (1) TW522456B (ko)
WO (1) WO2002002852A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101020429B1 (ko) 2009-02-12 2011-03-08 주식회사 엘지실트론 비저항 특성이 균일한 단결정 제조방법 및 이 방법에 의해 제조된 단결정

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7129123B2 (en) * 2002-08-27 2006-10-31 Shin-Etsu Handotai Co., Ltd. SOI wafer and a method for producing an SOI wafer
WO2004027122A1 (en) * 2002-09-19 2004-04-01 Showa Denko K.K. Silicon carbide single crystal and method and apparatus for producing the same
JP2004172391A (ja) * 2002-11-20 2004-06-17 Sumitomo Mitsubishi Silicon Corp シリコンウェーハおよびその製造方法
TW200428637A (en) * 2003-01-23 2004-12-16 Shinetsu Handotai Kk SOI wafer and production method thereof
KR100766393B1 (ko) * 2003-02-14 2007-10-11 주식회사 사무코 규소 웨이퍼의 제조방법
JPWO2004083496A1 (ja) * 2003-02-25 2006-06-22 株式会社Sumco シリコンウェーハ及びその製造方法、並びにシリコン単結晶育成方法
JP4193610B2 (ja) * 2003-06-27 2008-12-10 信越半導体株式会社 単結晶の製造方法
JP4215249B2 (ja) * 2003-08-21 2009-01-28 コバレントマテリアル株式会社 シリコン種結晶およびシリコン単結晶の製造方法
JP4857517B2 (ja) * 2003-11-26 2012-01-18 信越半導体株式会社 アニールウエーハ及びアニールウエーハの製造方法
JP4661204B2 (ja) * 2004-12-16 2011-03-30 信越半導体株式会社 単結晶の製造方法およびアニールウェーハの製造方法ならびにアニールウェーハ
US20060225639A1 (en) * 2005-04-08 2006-10-12 Toshiaki Ono Method for growing silicon single crystal, and silicon wafer
JP4742711B2 (ja) * 2005-04-08 2011-08-10 株式会社Sumco シリコン単結晶育成方法
JP4604889B2 (ja) * 2005-05-25 2011-01-05 株式会社Sumco シリコンウェーハの製造方法、並びにシリコン単結晶育成方法
JP5188673B2 (ja) * 2005-06-09 2013-04-24 株式会社Sumco Igbt用のシリコンウェーハ及びその製造方法
JP2007022825A (ja) * 2005-07-13 2007-02-01 Shin Etsu Handotai Co Ltd 単結晶の製造方法
KR101318183B1 (ko) * 2005-07-13 2013-10-16 신에쯔 한도타이 가부시키가이샤 단결정 제조방법
JP2007210820A (ja) * 2006-02-08 2007-08-23 Toshiba Ceramics Co Ltd シリコン単結晶の製造方法
EP1928016B1 (en) * 2006-12-01 2010-01-06 Siltronic AG Silicon wafer and method for manufacturing the same
JP5207706B2 (ja) * 2006-12-01 2013-06-12 ジルトロニック アクチエンゲゼルシャフト シリコンウエハ及びその製造方法
JP5207705B2 (ja) * 2006-12-07 2013-06-12 ジルトロニック アクチエンゲゼルシャフト シリコンウエハ及びその製造方法
US8434931B2 (en) * 2007-05-29 2013-05-07 Dow Global Technologies Llc Stirrer and apparatus for small volume mixing
US8795432B2 (en) 2007-05-30 2014-08-05 Sumco Corporation Apparatus for pulling silicon single crystal
JP5572091B2 (ja) 2008-08-08 2014-08-13 Sumco Techxiv株式会社 半導体ウェーハの製造方法
JP5537802B2 (ja) * 2008-12-26 2014-07-02 ジルトロニック アクチエンゲゼルシャフト シリコンウエハの製造方法
KR100916843B1 (ko) 2009-01-13 2009-09-14 김영조 고효율 다결정 실리콘 잉곳 제조장치
JP5636168B2 (ja) * 2009-05-18 2014-12-03 株式会社Sumco シリコン単結晶の育成方法
JP5993550B2 (ja) * 2011-03-08 2016-09-14 信越半導体株式会社 シリコン単結晶ウェーハの製造方法
JP5928363B2 (ja) * 2013-02-01 2016-06-01 信越半導体株式会社 シリコン単結晶ウエーハの評価方法
US10141413B2 (en) 2013-03-13 2018-11-27 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer strength by control of uniformity of edge bulk micro defects
US9064823B2 (en) * 2013-03-13 2015-06-23 Taiwan Semiconductor Manufacturing Co., Ltd. Method for qualifying a semiconductor wafer for subsequent processing
KR101880196B1 (ko) 2015-09-07 2018-07-19 주식회사 파워큐 당구게임 관리시스템
JP6627800B2 (ja) * 2017-02-21 2020-01-08 信越半導体株式会社 シリコン単結晶ウエハの欠陥領域判定方法
US11873575B2 (en) 2020-11-30 2024-01-16 Globalwafers Co., Ltd. Ingot puller apparatus having heat shields with voids therein

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000351690A (ja) * 1999-06-08 2000-12-19 Nippon Steel Corp シリコン単結晶ウエーハおよびその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06103714B2 (ja) 1990-11-22 1994-12-14 信越半導体株式会社 シリコン単結晶の電気特性検査方法
JP2521007B2 (ja) 1992-06-30 1996-07-31 九州電子金属株式会社 シリコン単結晶の製造方法
IT1280041B1 (it) 1993-12-16 1997-12-29 Wacker Chemitronic Procedimento per il tiraggio di un monocristallo di silicio
JP3085146B2 (ja) 1995-05-31 2000-09-04 住友金属工業株式会社 シリコン単結晶ウェーハおよびその製造方法
JPH08337490A (ja) 1995-06-09 1996-12-24 Shin Etsu Handotai Co Ltd 結晶欠陥の少ないシリコン単結晶及びその製造方法
SG105510A1 (en) * 1997-04-09 2004-08-27 Memc Electronic Materials Low defect density silicon
JPH1179889A (ja) 1997-07-09 1999-03-23 Shin Etsu Handotai Co Ltd 結晶欠陥が少ないシリコン単結晶の製造方法、製造装置並びにこの方法、装置で製造されたシリコン単結晶とシリコンウエーハ
TW505710B (en) * 1998-11-20 2002-10-11 Komatsu Denshi Kinzoku Kk Production method for silicon single crystal and production device for single crystal ingot, and heat treating method for silicon single crystal wafer
JP4422813B2 (ja) * 1999-03-26 2010-02-24 シルトロニック・ジャパン株式会社 シリコン単結晶の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000351690A (ja) * 1999-06-08 2000-12-19 Nippon Steel Corp シリコン単結晶ウエーハおよびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101020429B1 (ko) 2009-02-12 2011-03-08 주식회사 엘지실트론 비저항 특성이 균일한 단결정 제조방법 및 이 방법에 의해 제조된 단결정

Also Published As

Publication number Publication date
EP1310583A1 (en) 2003-05-14
KR20030007898A (ko) 2003-01-23
TW522456B (en) 2003-03-01
WO2002002852A1 (fr) 2002-01-10
DE60135992D1 (de) 2008-11-13
US6893499B2 (en) 2005-05-17
US20030106484A1 (en) 2003-06-12
EP1310583A4 (en) 2006-08-30
EP1310583B1 (en) 2008-10-01
JP3901092B2 (ja) 2007-04-04

Similar Documents

Publication Publication Date Title
KR100801672B1 (ko) 실리콘 단결정 웨이퍼 및 그 제조방법
KR100582240B1 (ko) 실리콘 단결정 웨이퍼 및 그 제조방법
EP0890662B1 (en) Method and apparatus for manufacturing a silicon single crystal having few crystal defects, and a silicon single crystal and silicon wafers manufactured by the same
EP0962556B1 (en) Nitrogen doped single crystal silicon wafer with few defects and method for its production
US8920560B2 (en) Method for manufacturing epitaxial wafer
KR100788988B1 (ko) 에피텍셜 웨이퍼용 실리콘 단결정 웨이퍼, 에피텍셜웨이퍼 및 이들의 제조방법 그리고 평가방법
JP3692812B2 (ja) 窒素ドープした低欠陥シリコン単結晶ウエーハおよびその製造方法
KR100582241B1 (ko) 질소 도프된 저결함 실리콘 단결정의 제조방법
KR101323912B1 (ko) 실리콘 웨이퍼 및 그 제조 방법
US7311888B2 (en) Annealed wafer and method for manufacturing the same
KR20140001815A (ko) 실리콘 기판의 제조 방법 및 실리콘 기판
KR101703696B1 (ko) 실리콘 기판의 제조방법 및 실리콘 기판
KR100932742B1 (ko) 실리콘 단결정 웨이퍼와 에피텍셜 웨이퍼 및 실리콘 단결정의 제조방법
US7125608B2 (en) Single-crystal silicon ingot and wafer having homogeneous vacancy defects, and method and apparatus for making same
JP3634133B2 (ja) 結晶欠陥の少ないシリコン単結晶の製造方法及びシリコン単結晶ウエーハ
JP2011222842A (ja) エピタキシャルウェーハの製造方法、エピタキシャルウェーハ及び撮像用デバイスの製造方法
JP4857517B2 (ja) アニールウエーハ及びアニールウエーハの製造方法
JP2013175742A (ja) エピタキシャルウェーハの製造方法、エピタキシャルウェーハ及び撮像用デバイスの製造方法
JP2002057160A (ja) シリコンウエーハの製造方法
JP2005119964A (ja) 窒素ドープした低欠陥シリコン単結晶ウエーハおよびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140107

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150105

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160105

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170103

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180119

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190117

Year of fee payment: 12