JPH06103714B2 - シリコン単結晶の電気特性検査方法 - Google Patents
シリコン単結晶の電気特性検査方法Info
- Publication number
- JPH06103714B2 JPH06103714B2 JP2320467A JP32046790A JPH06103714B2 JP H06103714 B2 JPH06103714 B2 JP H06103714B2 JP 2320467 A JP2320467 A JP 2320467A JP 32046790 A JP32046790 A JP 32046790A JP H06103714 B2 JPH06103714 B2 JP H06103714B2
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- wafer
- silicon
- oxide film
- hydrofluoric acid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
- G01N27/92—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating breakdown voltage
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
- G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/06—Gettering
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/162—Testing steps
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、シリコン単結晶の電気特性検査方法に関し、
より詳しくは、チョクラルスキー法（CZ）もしくはフロ
ートゾーン法（FZ）でシリコン融液から育成されたシリ
コン半導体単結晶棒をシリコンポリッシュドウェーハに
することなしに、その電気的特性である酸化膜耐圧の評
価を代替して検査する方法に関する。
より詳しくは、チョクラルスキー法（CZ）もしくはフロ
ートゾーン法（FZ）でシリコン融液から育成されたシリ
コン半導体単結晶棒をシリコンポリッシュドウェーハに
することなしに、その電気的特性である酸化膜耐圧の評
価を代替して検査する方法に関する。
［従来の技術］ 従来、チョクラルスキー法もしくはフロートゾーン引き
上げ法により半導体単結晶棒を引き上げた後、シリコン
半導体単結晶棒の品質を評価する手段としてそれらをシ
リコンポリッシュドウェーハ（PWウェーハ）に加工した
後、シリコンウェーハ表面に酸化膜をつけ、さらにポリ
シリコン電極をつけてバイアス電圧を印加し、酸化膜の
絶縁耐圧を測定する、いわゆる酸化膜耐圧評価が行われ
てきた。この方法はシリコンウェーハ上にデバイスを形
成するのとほぼ同等なシミュレーションができ、デバイ
ス作成時にウェーハが適合する品質であるかどうかを検
査することができるために重要な検査技術の一つである
とされていた。
上げ法により半導体単結晶棒を引き上げた後、シリコン
半導体単結晶棒の品質を評価する手段としてそれらをシ
リコンポリッシュドウェーハ（PWウェーハ）に加工した
後、シリコンウェーハ表面に酸化膜をつけ、さらにポリ
シリコン電極をつけてバイアス電圧を印加し、酸化膜の
絶縁耐圧を測定する、いわゆる酸化膜耐圧評価が行われ
てきた。この方法はシリコンウェーハ上にデバイスを形
成するのとほぼ同等なシミュレーションができ、デバイ
ス作成時にウェーハが適合する品質であるかどうかを検
査することができるために重要な検査技術の一つである
とされていた。
［発明が解決しようとする課題］ ところが、上記の酸化膜耐圧評価においては、PWウェ
ーハを作成後でないとその評価ができない、さらにそ
の評価工程に多大な時間が必要とされる、評価に要す
る設備そのものに高価なものが必要とされる，等の問題
があった。
ーハを作成後でないとその評価ができない、さらにそ
の評価工程に多大な時間が必要とされる、評価に要す
る設備そのものに高価なものが必要とされる，等の問題
があった。
本発明は、かかる酸化膜耐圧評価PWウェーハを作成する
ことなしに、シリコン半導体単結晶成長後に切出すウェ
ーハを使用して迅速かつ安価に酸化膜耐圧評価と同等の
評価を行える手法を提供することを目的とする。
ことなしに、シリコン半導体単結晶成長後に切出すウェ
ーハを使用して迅速かつ安価に酸化膜耐圧評価と同等の
評価を行える手法を提供することを目的とする。
［課題を解決するための手段］ 本発明のシリコン単結晶の電気特性検査方法は、チョク
ラルスキー法もしくはフロートゾーン引き上げ法により
シリコン半導体単結晶を引き上げた後、単結晶を所定の
厚さをもつウェーハに切出し、該ウェーハの表面をフッ
酸と硝酸の混合液で表面をエッチングして歪を除去した
後、K2Cr2O7とフッ酸と水の混合液中で該ウェーハの表
面を選択的にエッチングし、その表面に現れたさざ波模
様の個数をカウントし結晶評価することを特徴とする。
ラルスキー法もしくはフロートゾーン引き上げ法により
シリコン半導体単結晶を引き上げた後、単結晶を所定の
厚さをもつウェーハに切出し、該ウェーハの表面をフッ
酸と硝酸の混合液で表面をエッチングして歪を除去した
後、K2Cr2O7とフッ酸と水の混合液中で該ウェーハの表
面を選択的にエッチングし、その表面に現れたさざ波模
様の個数をカウントし結晶評価することを特徴とする。
上記評価方法において、ウェーハの厚さは0.3mm以上2mm
以下が好ましく、またフッ酸と硝酸の比率は表面を平滑
のエッチングするには1:3程のものがよい。また、K2Cr2
O7とフッ酸と水の混合液中でのウェーハの選択的エッチ
ングは、常温において10分以上60以下の時間，前記混合
液中に浸漬することにより行なうのが好ましい。
以下が好ましく、またフッ酸と硝酸の比率は表面を平滑
のエッチングするには1:3程のものがよい。また、K2Cr2
O7とフッ酸と水の混合液中でのウェーハの選択的エッチ
ングは、常温において10分以上60以下の時間，前記混合
液中に浸漬することにより行なうのが好ましい。
K2Cr2O7とフッ酸と水の混合液としてはSECCO液（F.Secc
o D′Aragona :J.Electrochem.Soc.119（1972） 948）
がよく知られており、その組成は0.15molのK2Cr2O7を溶
かした水と49％のフッ酸を1:2の体積比なるようにした
ものである。SECCO液は熱処理後のOSF（Oxidation Indu
ced Stacking Fault）を選択エッチングすることにより
線状の欠陥像としてみたり、インゴット育成中に入った
スリップ転位を見るなどに使用されてきた。しかし、本
発明におけるウェーハ上のさざ波模様を見ることは知ら
れていなかった。
o D′Aragona :J.Electrochem.Soc.119（1972） 948）
がよく知られており、その組成は0.15molのK2Cr2O7を溶
かした水と49％のフッ酸を1:2の体積比なるようにした
ものである。SECCO液は熱処理後のOSF（Oxidation Indu
ced Stacking Fault）を選択エッチングすることにより
線状の欠陥像としてみたり、インゴット育成中に入った
スリップ転位を見るなどに使用されてきた。しかし、本
発明におけるウェーハ上のさざ波模様を見ることは知ら
れていなかった。
成長直後のシリコン半導体単結晶棒からウェーハを切出
し、フッ酸と硝酸の混合液で表面をミラーエッチングし
た後、さらに、K2Cr2O7とフッ酸と水の混合液で表面を
エッチングするとさざ波模様が表面に現れる。その一例
を第１図に示した。光学顕微鏡で詳細に見るとさざ波模
様１の先端に小さいピット２が見えるが、このさざ波模
様１は、このピット２の部分で水素等のガスが生じやす
く、このガスが上方に逃げる時にエッチングむらとして
が生じるものである。このことは、ウェーハを溶液中に
立てた時の鉛直方向の上方にさざ波模様が広がることか
らもいえる。しかし、このさざ波模様は、結晶が本来も
っているある種の結晶欠陥に起因したものであると考え
られる。シリコン半導体単結晶棒成長後にかかるK2Cr2O
7とフッ酸と水の混合液によりかかるさざ波模様の密度
差を持つことを調べておいた後、数種類のPWウェーハを
作成し、酸化膜耐圧を調べ両者について良い相関がある
ことから、実際にPWウェーハを作成して酸化膜耐圧評価
をすることなしに同等の評価を行うことができる。
し、フッ酸と硝酸の混合液で表面をミラーエッチングし
た後、さらに、K2Cr2O7とフッ酸と水の混合液で表面を
エッチングするとさざ波模様が表面に現れる。その一例
を第１図に示した。光学顕微鏡で詳細に見るとさざ波模
様１の先端に小さいピット２が見えるが、このさざ波模
様１は、このピット２の部分で水素等のガスが生じやす
く、このガスが上方に逃げる時にエッチングむらとして
が生じるものである。このことは、ウェーハを溶液中に
立てた時の鉛直方向の上方にさざ波模様が広がることか
らもいえる。しかし、このさざ波模様は、結晶が本来も
っているある種の結晶欠陥に起因したものであると考え
られる。シリコン半導体単結晶棒成長後にかかるK2Cr2O
7とフッ酸と水の混合液によりかかるさざ波模様の密度
差を持つことを調べておいた後、数種類のPWウェーハを
作成し、酸化膜耐圧を調べ両者について良い相関がある
ことから、実際にPWウェーハを作成して酸化膜耐圧評価
をすることなしに同等の評価を行うことができる。
［作用］ 成長直後のシリコン半導体結晶棒からウェーハを切出
し、フッ酸と硝酸の混合液で表面をエッチングして歪を
除去した後、K2Cr2O7とフッ酸と水の混合液で表面をエ
ッチングすることによりピットおよびさざ波模様を生じ
させ、そのさざ波模様の密度を調べ、さざ波模様の密度
と酸化膜耐圧との相関関係を利用することにより酸化膜
耐圧の評価を行う。
し、フッ酸と硝酸の混合液で表面をエッチングして歪を
除去した後、K2Cr2O7とフッ酸と水の混合液で表面をエ
ッチングすることによりピットおよびさざ波模様を生じ
させ、そのさざ波模様の密度を調べ、さざ波模様の密度
と酸化膜耐圧との相関関係を利用することにより酸化膜
耐圧の評価を行う。
［実施例］ 以下に実施例を挙げて本発明を更に詳細に説明する。
CZ法及びFZ法により直径130mmのシリコン半導体単結晶
棒を複数本引き上げた。CZ法には直径45cmの石英ルツボ
中にボロンをドープし電気抵抗率が10Ωcmとなるように
調整した。引き上げた単結晶棒の引き上げ方位はすべて
＜100＞であった。CZ法でシリコン半導体単結晶棒を引
き上げる際に、酸化膜耐圧の値を変化させるために引き
上げ速度を0.4mm/minから1.7mm/minまでバッチ毎に変え
た。なお、引き上げ速度を速くすると酸化膜耐圧が劣化
することはよく知られている。
棒を複数本引き上げた。CZ法には直径45cmの石英ルツボ
中にボロンをドープし電気抵抗率が10Ωcmとなるように
調整した。引き上げた単結晶棒の引き上げ方位はすべて
＜100＞であった。CZ法でシリコン半導体単結晶棒を引
き上げる際に、酸化膜耐圧の値を変化させるために引き
上げ速度を0.4mm/minから1.7mm/minまでバッチ毎に変え
た。なお、引き上げ速度を速くすると酸化膜耐圧が劣化
することはよく知られている。
引き上がったシリコン単結晶棒中より1mm厚さのシリコ
ンウェーハをダイヤモンドソーにより輪切りにし試料に
供した。かかるシリコンウェーハを前述のフッ酸と硝酸
の混合液によりミラーエッチングし、よく純水で水洗し
た後、SECCO液で表面を１分から60分の間選択エッチン
グした。10分以上エッチングすることによりウェーハを
溶液中に立てた鉛直方向上方に広がる第１図に示したよ
うなさざ波模様が観察された。60分を超えるエッチング
時間でエッチングするとさざ波模様が重なり合いその密
度ヲカウントするのに不都合となることがわかった。ち
ょうど良いと考えられる30分間，かかる液でエッチング
を行ない、この時の密度のカウントを光学顕微鏡により
行なった。その結果を結晶成長速度と対比したものを第
２図に示した。第２図中ではさざ波模様のカウントをセ
コピット密度で表した。結晶成長速度が速くなるとセコ
ピット密度が増大して行くことがわかった。
ンウェーハをダイヤモンドソーにより輪切りにし試料に
供した。かかるシリコンウェーハを前述のフッ酸と硝酸
の混合液によりミラーエッチングし、よく純水で水洗し
た後、SECCO液で表面を１分から60分の間選択エッチン
グした。10分以上エッチングすることによりウェーハを
溶液中に立てた鉛直方向上方に広がる第１図に示したよ
うなさざ波模様が観察された。60分を超えるエッチング
時間でエッチングするとさざ波模様が重なり合いその密
度ヲカウントするのに不都合となることがわかった。ち
ょうど良いと考えられる30分間，かかる液でエッチング
を行ない、この時の密度のカウントを光学顕微鏡により
行なった。その結果を結晶成長速度と対比したものを第
２図に示した。第２図中ではさざ波模様のカウントをセ
コピット密度で表した。結晶成長速度が速くなるとセコ
ピット密度が増大して行くことがわかった。
さらに、かかるCZシリコン半導体単結晶棒からPWウェー
ハを作成した。そのPWウェーハを用いて、同様にSECCO
液で表面をエッチングしSECCOエッチピット密度を測定
したところ、前述の育成直後に行なった実験と同等の密
度分布が得られた。したがって、本発明の方法による
と、PWウェーハを作るまで待たなくてもSECCOピット密
度を測定できることがわかった。
ハを作成した。そのPWウェーハを用いて、同様にSECCO
液で表面をエッチングしSECCOエッチピット密度を測定
したところ、前述の育成直後に行なった実験と同等の密
度分布が得られた。したがって、本発明の方法による
と、PWウェーハを作るまで待たなくてもSECCOピット密
度を測定できることがわかった。
かかるウェーハのSECCOエッチピット密度と酸化膜耐圧
との相関を調べるためにPWウェーハを酸化膜耐圧用の熱
処理工程を施した。かかるウェーハをRCA洗浄でクリー
ニングした後、900℃で100分間ゲート酸化を行ない25nm
の酸化膜を形成した。さらにポリシリコンをその上に析
出させ燐を拡散して８mm2の電極パターンを形成した。
酸化膜の絶縁破壊電圧を測定するために、電極とシリコ
ン基板の間に数MV/cmの電界となるよう電圧を印加し
た。電流が1mA/cm2以上流れ始めるところを絶縁破壊電
圧と定義した。8MV/cm以上の酸化膜耐圧をもつ割合を良
品と判断し、１枚のPWウェーハ中に形成したかかるチッ
プの総数でその良品数を割り100倍することで良品率を
算出した。第３図にSECCOエッチピット密度とかかる酸
化膜耐圧％良品率の対比を示した。両者は、明確な相関
を示し、セコピット密度が高くなると酸化膜耐圧が劣化
していることがわかった。
との相関を調べるためにPWウェーハを酸化膜耐圧用の熱
処理工程を施した。かかるウェーハをRCA洗浄でクリー
ニングした後、900℃で100分間ゲート酸化を行ない25nm
の酸化膜を形成した。さらにポリシリコンをその上に析
出させ燐を拡散して８mm2の電極パターンを形成した。
酸化膜の絶縁破壊電圧を測定するために、電極とシリコ
ン基板の間に数MV/cmの電界となるよう電圧を印加し
た。電流が1mA/cm2以上流れ始めるところを絶縁破壊電
圧と定義した。8MV/cm以上の酸化膜耐圧をもつ割合を良
品と判断し、１枚のPWウェーハ中に形成したかかるチッ
プの総数でその良品数を割り100倍することで良品率を
算出した。第３図にSECCOエッチピット密度とかかる酸
化膜耐圧％良品率の対比を示した。両者は、明確な相関
を示し、セコピット密度が高くなると酸化膜耐圧が劣化
していることがわかった。
FZシリコン半導体単結晶棒より採取したウェーハで同様
な実験をしたところSECCOエッチピット密度と酸化膜耐
圧の間には全く同様のことが言えることがわかった。し
たがって、本発明の方法によれば、PWウェーハを作り酸
化膜耐圧評価をしなくてもSECCOエッチピット密度を成
長直後のシリコン半導体単結晶棒より切り出したウェー
ハについて調査する事によりその酸化膜耐圧特性がわか
り、本発明の有効性が証明された。
な実験をしたところSECCOエッチピット密度と酸化膜耐
圧の間には全く同様のことが言えることがわかった。し
たがって、本発明の方法によれば、PWウェーハを作り酸
化膜耐圧評価をしなくてもSECCOエッチピット密度を成
長直後のシリコン半導体単結晶棒より切り出したウェー
ハについて調査する事によりその酸化膜耐圧特性がわか
り、本発明の有効性が証明された。
［発明の効果］ 本発明によれば、チョクラルスキー法もしくはフロート
ゾーン法でシリコン融液から育成されたシリコン半導体
単結晶棒を、シリコンポリシッシュドウェーハによるこ
となしに、すなわち、単結晶棒を所定の厚さを持つウェ
ーハに切出し、その表面をフッ酸と硝酸の混合液でエッ
チングして歪を除去後、K2Cr2O7とフッ酸と水の混合液
中で所定時間エッチングし、その表面に現れたさざ波模
様の個数をカウントするだけでシリコンウェーハの電気
的特性である酸化膜耐圧の評価と同等の評価を行なうこ
とができる。従って、本発明によれば、ポリッシュドウ
ェーハを作成する手間や付随する評価工程に要する時
間、評価に要する高価な設備等を要することなく、シリ
コン半導体単結晶成長後に切出しするウェーハを使用し
て迅速かつ安価に酸化膜耐圧評価と同等の評価を行なう
ことができる。
ゾーン法でシリコン融液から育成されたシリコン半導体
単結晶棒を、シリコンポリシッシュドウェーハによるこ
となしに、すなわち、単結晶棒を所定の厚さを持つウェ
ーハに切出し、その表面をフッ酸と硝酸の混合液でエッ
チングして歪を除去後、K2Cr2O7とフッ酸と水の混合液
中で所定時間エッチングし、その表面に現れたさざ波模
様の個数をカウントするだけでシリコンウェーハの電気
的特性である酸化膜耐圧の評価と同等の評価を行なうこ
とができる。従って、本発明によれば、ポリッシュドウ
ェーハを作成する手間や付随する評価工程に要する時
間、評価に要する高価な設備等を要することなく、シリ
コン半導体単結晶成長後に切出しするウェーハを使用し
て迅速かつ安価に酸化膜耐圧評価と同等の評価を行なう
ことができる。
第１図はシリコンウェーハをミラーエッチしSECCO液で
エッチングした時のシリコンウェーハ表面のさざ波模様
のスケッチ図、第２図はCZシリコンウェーハをミラーエ
ッチしSECCO液でエッチングした時のシリコンウェーハ
表面のさざ波模様の密度（SECCOエッチピット密度）と
結晶引き上げ速度との対比を示すグラフ、第３図はCZシ
リコンウェーハをミラーエッチしSECCO液でエッチング
した時のシリコンウェーハ表面のさざ波模様の密度（SE
CCOエッチピット密度）と酸化膜耐圧％良品率との対比
を示すグラフである。 １…さざ波模様、２…ピット。
エッチングした時のシリコンウェーハ表面のさざ波模様
のスケッチ図、第２図はCZシリコンウェーハをミラーエ
ッチしSECCO液でエッチングした時のシリコンウェーハ
表面のさざ波模様の密度（SECCOエッチピット密度）と
結晶引き上げ速度との対比を示すグラフ、第３図はCZシ
リコンウェーハをミラーエッチしSECCO液でエッチング
した時のシリコンウェーハ表面のさざ波模様の密度（SE
CCOエッチピット密度）と酸化膜耐圧％良品率との対比
を示すグラフである。 １…さざ波模様、２…ピット。
Claims (3)
- 【請求項１】チョクラルスキー法もしくはフロートゾー
ン引き上げ法によりシリコン半導体単結晶を引き上げた
後、単結晶を所定の厚さをもつウェーハに切出し、該ウ
ェーハの表面をフッ酸と硝酸の混合液で表面をエッチン
グして歪を除去した後、K2Cr2O7とフッ酸と水の混合液
中で該ウェーハの表面を選択的にエッチングし、その表
面に現れたさざ波模様の個数をカウントし結晶評価する
ことを特徴とするシリコン単結晶の電気特性検査方法。 - 【請求項２】前記K2Cr2O7とフッ酸と水との混合液で、
前記歪を除去した単結晶ウェーハを10分〜60分間エッチ
ングすることを特徴とする請求項１に記載のシリコン単
結晶の電気特性検査方法。 - 【請求項３】前記シリコン単結晶ウェーハがチョクラル
スキー法もしくはフロートゾーン法で育成されたシリコ
ン半導体単結晶よりなることを特徴とする請求項１に記
載のシリコン単結晶の電気特性検査方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2320467A JPH06103714B2 (ja) | 1990-11-22 | 1990-11-22 | シリコン単結晶の電気特性検査方法 |
| EP91310648A EP0487302B1 (en) | 1990-11-22 | 1991-11-19 | Method for testing electrical properties of silicon single crystal |
| DE69120032T DE69120032T2 (de) | 1990-11-22 | 1991-11-19 | Verfahren zur Feststellung der elektrischen Eigenschaften eines Silizium-Monokristalles |
| US07/796,385 US5688319A (en) | 1990-11-22 | 1991-11-22 | Method for testing electrical properties of silicon single crystal |
| US08/238,722 US5534112A (en) | 1990-11-22 | 1994-05-05 | Method for testing electrical properties of silicon single crystal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2320467A JPH06103714B2 (ja) | 1990-11-22 | 1990-11-22 | シリコン単結晶の電気特性検査方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04192345A JPH04192345A (ja) | 1992-07-10 |
| JPH06103714B2 true JPH06103714B2 (ja) | 1994-12-14 |
Family
ID=18121779
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2320467A Expired - Lifetime JPH06103714B2 (ja) | 1990-11-22 | 1990-11-22 | シリコン単結晶の電気特性検査方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US5688319A (ja) |
| EP (1) | EP0487302B1 (ja) |
| JP (1) | JPH06103714B2 (ja) |
| DE (1) | DE69120032T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7642198B2 (en) | 2004-03-29 | 2010-01-05 | Shin-Etsu Handotai Co., Ltd. | Method for evaluating crystal defects of silicon wafer |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5354695A (en) | 1992-04-08 | 1994-10-11 | Leedy Glenn J | Membrane dielectric isolation IC fabrication |
| JPH06103714B2 (ja) * | 1990-11-22 | 1994-12-14 | 信越半導体株式会社 | シリコン単結晶の電気特性検査方法 |
| JPH08760B2 (ja) * | 1991-03-14 | 1996-01-10 | 信越半導体株式会社 | シリコンウェーハの品質検査方法 |
| JP2613498B2 (ja) * | 1991-03-15 | 1997-05-28 | 信越半導体株式会社 | Ｓｉ単結晶ウエーハの熱処理方法 |
| JPH08337490A (ja) * | 1995-06-09 | 1996-12-24 | Shin Etsu Handotai Co Ltd | 結晶欠陥の少ないシリコン単結晶及びその製造方法 |
| US6551857B2 (en) | 1997-04-04 | 2003-04-22 | Elm Technology Corporation | Three dimensional structure integrated circuits |
| TW577939B (en) | 1997-04-09 | 2004-03-01 | Memc Electronic Materials | A process for growing a single crystal silicon ingot |
| JP3919308B2 (ja) * | 1997-10-17 | 2007-05-23 | 信越半導体株式会社 | 結晶欠陥の少ないシリコン単結晶の製造方法ならびにこの方法で製造されたシリコン単結晶およびシリコンウエーハ |
| JP3460551B2 (ja) * | 1997-11-11 | 2003-10-27 | 信越半導体株式会社 | 結晶欠陥の少ないシリコン単結晶ウエーハ及びその製造方法 |
| JP3747123B2 (ja) | 1997-11-21 | 2006-02-22 | 信越半導体株式会社 | 結晶欠陥の少ないシリコン単結晶の製造方法及びシリコン単結晶ウエーハ |
| JP3955375B2 (ja) | 1998-01-19 | 2007-08-08 | 信越半導体株式会社 | シリコン単結晶の製造方法およびシリコン単結晶ウエーハ |
| TW589415B (en) | 1998-03-09 | 2004-06-01 | Shinetsu Handotai Kk | Method for producing silicon single crystal wafer and silicon single crystal wafer |
| TW508378B (en) * | 1998-03-09 | 2002-11-01 | Shinetsu Handotai Kk | A method for producing a silicon single crystal wafer and a silicon single crystal wafer |
| US6224668B1 (en) | 1998-06-02 | 2001-05-01 | Shin-Etsu Handotai Co., Ltd. | Method for producing SOI substrate and SOI substrate |
| JPH11349393A (ja) | 1998-06-03 | 1999-12-21 | Shin Etsu Handotai Co Ltd | シリコン単結晶ウエーハおよびシリコン単結晶ウエーハの製造方法 |
| US6077343A (en) * | 1998-06-04 | 2000-06-20 | Shin-Etsu Handotai Co., Ltd. | Silicon single crystal wafer having few defects wherein nitrogen is doped and a method for producing it |
| JP3943717B2 (ja) | 1998-06-11 | 2007-07-11 | 信越半導体株式会社 | シリコン単結晶ウエーハ及びその製造方法 |
| JP3255114B2 (ja) | 1998-06-18 | 2002-02-12 | 信越半導体株式会社 | 窒素ドープした低欠陥シリコン単結晶の製造方法 |
| EP1127962B1 (en) | 1999-08-30 | 2003-12-10 | Shin-Etsu Handotai Co., Ltd | Method for manufacturing silicon single crystal, silicon single crystal manufactured by the method, and silicon wafer |
| US6492918B1 (en) * | 1999-09-30 | 2002-12-10 | Stmicroelectronics, Inc. | Code word having data bits and code bits and method for encoding data |
| US6599360B2 (en) | 2000-01-25 | 2003-07-29 | Shin-Etsu Handotai Co., Ltd. | Silicon wafer, method for determining production conditions of silicon single crystal and method for producing silicon wafer |
| WO2002002852A1 (fr) | 2000-06-30 | 2002-01-10 | Shin-Etsu Handotai Co., Ltd. | Plaquette en silicium monocristallin et procede de fabrication |
| JP3994665B2 (ja) | 2000-12-28 | 2007-10-24 | 信越半導体株式会社 | シリコン単結晶ウエーハおよびシリコン単結晶の製造方法 |
| JP4092946B2 (ja) | 2002-05-09 | 2008-05-28 | 信越半導体株式会社 | シリコン単結晶ウエーハ及びエピタキシャルウエーハ並びにシリコン単結晶の製造方法 |
| AU2003255254A1 (en) | 2002-08-08 | 2004-02-25 | Glenn J. Leedy | Vertical system integration |
| JP4382438B2 (ja) * | 2002-11-14 | 2009-12-16 | 株式会社東芝 | 半導体ウェーハの検査方法、半導体装置の開発方法、半導体装置の製造方法、および半導体ウェーハ処理装置 |
| CN104900509B (zh) * | 2015-06-04 | 2017-10-24 | 苏州晶牧光材料科技有限公司 | 金刚石线切割硅片的表面处理方法及制绒方法 |
| JP6471710B2 (ja) * | 2016-02-24 | 2019-02-20 | 信越半導体株式会社 | 単結晶ウェーハの評価方法 |
| CN112630296A (zh) * | 2020-11-27 | 2021-04-09 | 南京肯特复合材料股份有限公司 | 一种用于铝阳极氧化膜层致密度快速检测的方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3997368A (en) * | 1975-06-24 | 1976-12-14 | Bell Telephone Laboratories, Incorporated | Elimination of stacking faults in silicon devices: a gettering process |
| JPS52122479A (en) * | 1976-04-08 | 1977-10-14 | Sony Corp | Etching solution of silicon |
| DE3223664A1 (de) * | 1982-06-24 | 1983-12-29 | Siemens AG, 1000 Berlin und 8000 München | Messanordnung fuer duenne schichten und duennschichtbauelemente auf scheibenfoermigen substraten |
| DE3246480A1 (de) * | 1982-12-15 | 1984-06-20 | Wacker-Chemitronic Gesellschaft für Elektronik-Grundstoffe mbH, 8263 Burghausen | Verfahren zur herstellung von halbleiterscheiben mit getternder scheibenrueckseite |
| JPS60146000A (ja) * | 1983-12-29 | 1985-08-01 | Fujitsu Ltd | シリコンウェハの結晶評価方法 |
| JPS63215041A (ja) * | 1987-03-04 | 1988-09-07 | Toshiba Corp | 結晶欠陥評価用エツチング液 |
| JPH0639352B2 (ja) * | 1987-09-11 | 1994-05-25 | 信越半導体株式会社 | 単結晶の製造装置 |
| JPH06103714B2 (ja) * | 1990-11-22 | 1994-12-14 | 信越半導体株式会社 | シリコン単結晶の電気特性検査方法 |
| JPH08760B2 (ja) * | 1991-03-14 | 1996-01-10 | 信越半導体株式会社 | シリコンウェーハの品質検査方法 |
-
1990
- 1990-11-22 JP JP2320467A patent/JPH06103714B2/ja not_active Expired - Lifetime
-
1991
- 1991-11-19 DE DE69120032T patent/DE69120032T2/de not_active Expired - Lifetime
- 1991-11-19 EP EP91310648A patent/EP0487302B1/en not_active Expired - Lifetime
- 1991-11-22 US US07/796,385 patent/US5688319A/en not_active Expired - Lifetime
-
1994
- 1994-05-05 US US08/238,722 patent/US5534112A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7642198B2 (en) | 2004-03-29 | 2010-01-05 | Shin-Etsu Handotai Co., Ltd. | Method for evaluating crystal defects of silicon wafer |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69120032T2 (de) | 1997-01-30 |
| US5534112A (en) | 1996-07-09 |
| DE69120032D1 (de) | 1996-07-11 |
| EP0487302B1 (en) | 1996-06-05 |
| EP0487302A2 (en) | 1992-05-27 |
| JPH04192345A (ja) | 1992-07-10 |
| US5688319A (en) | 1997-11-18 |
| EP0487302A3 (en) | 1993-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06103714B2 (ja) | シリコン単結晶の電気特性検査方法 | |
| JP3516200B2 (ja) | シリコン単結晶およびエピタキシャルウェーハ | |
| US5418172A (en) | Method for detecting sources of contamination in silicon using a contamination monitor wafer | |
| EP0503814B1 (en) | Method for testing quality of silicon wafer | |
| JP6025070B2 (ja) | シリコン単結晶の品質評価方法 | |
| JP4567251B2 (ja) | シリコン半導体基板およびその製造方法 | |
| CN111624460B (zh) | 一种单晶硅缺陷分布区域的检测方法 | |
| US6197606B1 (en) | Determination of the thickness of a denuded zone in a silicon wafer | |
| US4564416A (en) | Method for producing a semiconductor device | |
| JP2936916B2 (ja) | シリコン単結晶の品質評価方法 | |
| JP4510997B2 (ja) | シリコン半導体基板およびその製造方法 | |
| JP3717691B2 (ja) | シリコンウェーハの評価方法 | |
| JP4107700B2 (ja) | シリコン単結晶およびその製造方法、評価方法 | |
| JP2761055B2 (ja) | シリコンウェーハ及びシリコンウェーハの検査方法 | |
| KR100252214B1 (ko) | 반도체장치 제조용 베어 웨이퍼 분석방법 | |
| US5262338A (en) | Method for fabrication of semiconductor device | |
| JP2002064102A (ja) | シリコン単結晶基板並びにエピタキシャルシリコンウエハおよびその製造方法 | |
| KR100712057B1 (ko) | 실리콘 단결정층의 제조 방법 및 실리콘 단결정층 | |
| JP7247879B2 (ja) | 単結晶シリコンウェーハの酸化膜耐圧の評価方法 | |
| JP2000277404A (ja) | シリコンウェーハ | |
| JP2004020341A (ja) | シリコン単結晶インゴットの点欠陥分布を測定する方法 | |
| JP4370571B2 (ja) | アニールウエーハの評価方法及び品質保証方法 | |
| JP4683171B2 (ja) | 半導体ウェーハの評価方法 | |
| JP6834836B2 (ja) | シリコン単結晶のｏｓｆ評価方法、エピタキシャルウェーハの検査方法、およびシリコン単結晶の製造方法 | |
| JPH07249665A (ja) | シリコンウェーハの汚染度評価方法 |