JP4092946B2 - シリコン単結晶ウエーハ及びエピタキシャルウエーハ並びにシリコン単結晶の製造方法 - Google Patents

シリコン単結晶ウエーハ及びエピタキシャルウエーハ並びにシリコン単結晶の製造方法 Download PDF

Info

Publication number
JP4092946B2
JP4092946B2 JP2002134675A JP2002134675A JP4092946B2 JP 4092946 B2 JP4092946 B2 JP 4092946B2 JP 2002134675 A JP2002134675 A JP 2002134675A JP 2002134675 A JP2002134675 A JP 2002134675A JP 4092946 B2 JP4092946 B2 JP 4092946B2
Authority
JP
Japan
Prior art keywords
region
single crystal
wafer
silicon single
oxygen precipitation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002134675A
Other languages
English (en)
Other versions
JP2003327493A (ja
Inventor
昌弘 櫻田
伸晃 三田村
泉 布施川
友彦 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2002134675A priority Critical patent/JP4092946B2/ja
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to US10/512,470 priority patent/US7294196B2/en
Priority to KR1020047016885A priority patent/KR100932742B1/ko
Priority to CNB038105381A priority patent/CN1304647C/zh
Priority to EP03728034A priority patent/EP1502972B1/en
Priority to PCT/JP2003/005720 priority patent/WO2003095716A1/ja
Priority to TW092112682A priority patent/TWI272322B/zh
Publication of JP2003327493A publication Critical patent/JP2003327493A/ja
Application granted granted Critical
Publication of JP4092946B2 publication Critical patent/JP4092946B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/14Heating of the melt or the crystallised materials
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20Controlling or regulating
    • C30B15/203Controlling or regulating the relationship of pull rate (v) to axial thermal gradient (G)
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、後述するようなV領域、I領域、及びOSF領域のいずれの欠陥も無く、Cuデポジションにより検出される欠陥領域も存在せず、優れた電気特性とゲッタリング能力を有するN領域のシリコン単結晶に関する。
【0002】
【従来の技術】
近年、半導体回路の高集積化に伴う素子の微細化に伴い、その基板となるチョクラルスキー法(CZ法)で作製されたシリコン単結晶に対する品質要求が高まってきている。特に、FPD、LSTD、COP等のグローンイン(Grown−in)欠陥と呼ばれる、酸化膜耐圧特性やデバイスの特性を悪化させる単結晶成長起因の欠陥が存在し、その密度とサイズの低減が重要視されている。
【0003】
これらの欠陥を説明するに当たって、先ず、シリコン単結晶に取り込まれるベイカンシイ(Vacancy、以下「V」と略記することがある)と呼ばれる空孔型の点欠陥と、インタースティシアル−シリコン(Interstitial−Si、以下「I」と略記することがある)と呼ばれる格子間型シリコン点欠陥のそれぞれの取り込まれる濃度を決定する因子について、一般的に知られていることを説明する。
【0004】
シリコン単結晶において、V領域とは、Vacancy、つまりシリコン原子の不足から発生する凹部、穴のようなものが多い領域であり、I領域とは、シリコン原子が余分に存在することにより発生する転位や余分なシリコン原子の塊が多い領域のことである。また、V領域とI領域の間には、原子の不足や余分が無い(少ない)ニュートラル(Neutral、以下「N」と略記することがある)領域が存在していることになる。そして、前記グローンイン欠陥(FPD、LSTD、COP等)というのは、あくまでもVやIが過飽和な状態の時に点欠陥が凝集した結果として発生するものであり、多少の原子の偏りがあっても、飽和以下であれば、点欠陥は凝集せず、前記グローンイン欠陥としては存在しないことが判ってきた。
【0005】
図7は単結晶の成長速度と欠陥分布を示したものである。前記した両点欠陥の濃度は、CZ法における結晶の引上げ速度(成長速度)と結晶中の固液界面近傍の温度勾配Gとの関係から決まり、V領域とI領域との境界近辺にはOSF(酸化誘起積層欠陥、Oxidation Induced Stacking Fault)と呼ばれる欠陥が、結晶成長軸に対する垂直方向の断面で見た時に、リング状に分布(以下、OSFリングということがある)することが確認されている。
そして、これらの結晶成長起因の欠陥は、通常の結晶中固液界面近傍の温度勾配Gが大きい炉内構造(ホットゾーン:HZ)を使用したCZ引上げ機で結晶成長軸方向に成長速度を高速から低速に変化させた場合、図7に示したような欠陥分布図として得られる。
【0006】
結晶成長起因の欠陥を分類すると、例えば成長速度が0.6mm/min前後以上と比較的高速の場合には、空孔型の点欠陥が集合したボイド起因とされているFPD、LSTD、COP等のグローンイン欠陥が結晶径方向全域に高密度に存在し、これらの欠陥が存在する領域がV領域となる(図7のライン(A))。
【0007】
また、成長速度が0.6mm/min以下の場合は、成長速度の低下に伴い、OSFリングが結晶の周辺から発生し、このリングの外側に格子間シリコンが集合した転位ループ起因と考えられているL/D(Large Dislocation:格子間転位ループの略号、LSEPD、LFPD等)の欠陥(巨大転位クラスタ)が低密度に存在し、これらの欠陥が存在する領域がI領域(L/D領域ということがある)となる。さらに、成長速度を0.4mm/min前後以下と低速にすると、OSFリングがウエーハの中心に収縮して消滅し、全面がI領域となる(図7のライン(C))。
【0008】
また、図7に示されるように、近年V領域とI領域の中間でOSFリングの外側に、前記したN領域と呼ばれる、空孔起因のFPD、LSTD、COPも、格子間シリコン起因のLSEPD、LFPDも存在しない領域の存在が発見されている。この領域はOSFリングの外側にあり、そして、酸素析出熱処理を施し、X−ray観察等で析出のコントラストを確認した場合に、酸素析出がほとんどなく、かつ、LSEPD、LFPDが形成されるほどリッチではないI領域側であると報告されている(図7のライン(B))。
【0009】
このようなN領域は、通常の方法では、成長速度を下げた時に成長軸方向に対して斜めに存在するため、ウエーハ面内では一部分にしか存在しなかった。
このN領域について、ボロンコフ理論(V.V.Voronkov;Journal of Crystal Growth,59(1982)625〜643)では、引上げ速度(V)と結晶固液界面軸方向温度勾配(G)の比であるV/Gというパラメータが点欠陥のトータルな濃度を決定すると唱えている。このことから考えると、面内で引上げ速度(成長速度)はほぼ一定のはずであるから、面内でGが分布を持つために、例えば、ある引上げ速度では中心がV領域でN領域を挟んで周辺でI領域となるような結晶しか得られなかった。
【0010】
そこで最近、面内のGの分布を改良して、この斜めでしか存在しなかったN−領域を、例えば、引上げ速度(成長速度)を徐々に下げながら引上げた時に、ある引上げ速度でN領域が横全面(ウェーハ全面)に広がった結晶が製造できるようになった。また、この全面N領域の結晶を長さ方向へ拡大するには、このN領域が横に広がった時の引上げ速度を維持して引上げればある程度達成できる。また、結晶が成長するに従ってGが変化することを考慮し、それを補正して、あくまでもV/Gが一定になるように、引上げ速度を調節すれば、それなりに成長方向にも、全面N領域となる結晶が拡大できるようになった。
【0011】
また、最近では、N領域をさらに分類すると、OSFリングの外側に隣接するNv領域(空孔の多い領域)とI領域に隣接するNi領域(格子間シリコンが多い領域)とがあり、Nv領域では、熱酸化処理した際に酸素析出量が多く、Ni領域では酸素析出が殆ど無いことがわかっている。
そのため、図8に示されるように、従来のN領域での結晶成長では、酸素析出量が多いNv領域と酸素析出層が殆ど形成されないNi領域を区別せずに混在させたN領域で成長させるか、あるいはNv領域かNi領域のいずれかの領域でシリコン単結晶の育成を行って、全面N領域のシリコンウエーハを得ることが行われるようになってきている。
【0012】
【発明が解決しようとする課題】
ところが、上記のように全面N領域であり、熱酸化処理した際にOSFリングを発生せず、かつ全面にFPD、L/Dが存在しない単結晶であるにもかかわらず酸化膜欠陥が著しく発生する場合があることがわかった。そして、これが酸化膜耐圧特性のような電気特性を劣化させる原因となっており、従来の全面がN領域であるというだけでは不十分であり、電気特性を一層向上させることが望まれていた。さらに、上記酸素析出が多いNv領域で結晶を育成してもゲッタリング能力にバラツキが生じ、必ずしもデバイス歩留りを向上させることにならない場合があり、品質のさらなる改善が望まれていた。
【0013】
そこで本発明は、チョクラルスキー法によりシリコン単結晶を製造する際、空孔リッチのV領域、OSF領域、そして格子間シリコンリッチのI領域のいずれにも属さず、かつ優れた電気特性とゲッタリング能力を有し、デバイス歩留りを確実に向上させることができるシリコン単結晶及びエピタキシャルウエーハを提供することを目的とする。
【0014】
【課題を解決するための手段】
上記目的を達成するため、本発明によれば、チョクラルスキー法により育成されたシリコン単結晶ウエーハにおいて、熱酸化処理をした際にリング状に発生するOSFの外側のN領域であって、Cuデポジションにより検出される欠陥領域が存在せず、かつ少なくともウエーハ中心が、酸素析出処理後のBMD密度が1×10個/cm以上及び/又はウエーハライフタイムが30μsec以下の数値を示す高酸素析出Nv領域内のものであることを特徴とするシリコン単結晶ウエーハが提供される(請求項1)。
【0015】
このようなシリコン単結晶ウエーハは、V領域のFPD等の欠陥、I領域の巨大転位クラスタ(LSEPD、LFPD)、及びOSF欠陥が形成されないN領域であって、Cuデポジションにより検出される欠陥(Cuデポジション欠陥)が存在せず、ウエーハライフタイムが低くなる程の高酸素析出により極めて高いゲッタリング能力を有し、しかも、高酸化膜耐圧で優れた電気特性を有し、デバイス歩留りを確実に向上させることができるものとなる。
【0016】
この場合、前記高酸素析出Nv領域が、ウエーハ面内の80%以上の領域で存在することが好ましい(請求項2)。
前記のような高酸素析出Nv領域は、ウエーハ面内のより広い領域を占めることが好ましいが、ウエーハ面内の80%以上の領域が高酸素析出Nv領域であるウエーハであれば、ウエーハのほぼ全体が十分高いゲッタリング能力を有し、デバイス歩留りを十分に向上させることができるものとなる。
【0017】
また、上記シリコン単結晶ウエーハにエピタキシャル層を形成したものであることを特徴とするエピタキシャルウエーハが提供される(請求項3)。
このようなエピタキシャルウエーハであれば、無欠陥のエピタキシャル層が形成され、電気特性とゲッタリング能力にも優れたエピタキシャルウエーハとなる。
【0018】
さらに本発明によれば、チョクラルスキー法によるシリコン単結晶の製造方法において、熱酸化処理をした際にリング状に発生するOSFの外側のN領域であって、Cuデポジションにより検出される欠陥領域が存在せず、かつ少なくとも単結晶の中心が、酸素析出処理をした際にBMD密度が1×10個/cm以上及び/又はウエーハライフタイムが30μsec以下の数値を示す高酸素析出Nv領域となる領域内で単結晶を育成することを特徴とするシリコン単結晶の製造方法が提供される(請求項4)。
【0019】
このような製造方法によれば、育成した結晶をウェーハとしたときに、V領域のFPD等の欠陥、I領域の巨大転位クラスタ、及びOSF欠陥が形成されないN領域であって、Cuデポジション欠陥が存在せず、ウエーハライフタイムが低くなる程十分に酸素析出が生じてゲッタリング能力を有するとともに、優れた電気特性を有するシリコン単結晶ウエーハを得ることができる。
【0020】
この場合、前記高酸素析出Nv領域が、面内の80%以上の領域で存在するように単結晶を育成することが好ましい(請求項5)。
このように高酸素析出Nv領域が面内の80%以上の領域を占めるようにシリコン単結晶を育成すれば、ほぼ全面にわたって極めて高いゲッタリング能力を有するシリコン単結晶ウエーハを確実に得ることができる。
【0021】
また、他の方法として、チョクラルスキー法によるシリコン単結晶の製造方法において、引上げ中のシリコン単結晶の成長速度を漸減することで、OSFリング消滅後に残存するCuデポジションにより検出される欠陥領域が消滅する境界の成長速度と、さらに成長速度を漸減した場合に、酸素析出処理をした際にBMD密度が1×10個/cm以上及び/又はウエーハライフタイムが30μsec以下の数値を示す高酸素析出Nv領域が消滅する境界の成長速度とを調べ、これらの成長速度の間の成長速度に制御して単結晶を育成することを特徴とするシリコン単結晶の製造方法。が提供される(請求項6)。
【0022】
このような方法によっても、FPD等のV領域欠陥、巨大転位クラスタ等のI領域欠陥、及びOSF欠陥が形成されず、Cuデポジション欠陥も存在せず、優れた電気特性とゲッタリング能力を有するシリコン単結晶ウエーハを得ることができる。
【0023】
この場合、酸素析出処理は、400〜700℃の窒素雰囲気内で20分〜5時間の前処理を施し、次いで700〜900℃で3〜5時間のドライ酸化を施した後、900〜1100℃で10〜20時間のドライ酸化処理を行うものとすることが好ましい(請求項7)。
このような酸素析出処理をして測定されるBMD密度及び/又はウエーハライフタイムを基準として上記のようにシリコン単結晶を育成すれば、確実に所望のゲッタリング能力を有するシリコン単結晶ウエーハを得ることができる。
【0024】
また、シリコン単結晶の初期酸素濃度を20ppma(ASTM’79)以上に制御して単結晶を育成することが好ましい(請求項8)。
上記のような初期酸素濃度に制御してシリコン単結晶を育成すれば、酸素析出熱処理後、特に優れたゲッタリング能力を有するシリコン単結晶ウエーハを得ることができる。
【0025】
以下、本発明につき詳細に説明するが、本発明はこれらに限定されるものではない。なお、説明に先立ち各用語につき予め解説しておく。
1)FPD(Flow Pattern Defect)とは、成長後のシリコン単結晶棒からウエーハを切り出し、表面の歪み層を弗酸と硝酸の混合液でエッチングして取り除いた後、K2 Cr27 と弗酸と水の混合液で表面をエッチング(Seccoエッチング)することによりピットおよびさざ波模様が生じる。このさざ波模様をFPDと称し、ウエーハ面内のFPD密度が高いほど酸化膜耐圧の不良が増える(特開平4−192345号公報参照)。
【0026】
2)SEPD(Secco Etch Pit Defect)とは、FPDと同一のSeccoエッチングを施した時に、流れ模様(flow pattern)を伴うものをFPDと呼び、流れ模様を伴わないものをSEPDと呼ぶ。この中で10μm以上の大きいSEPD(LSEPD)は転位クラスターに起因すると考えられ、デバイスに転位クラスターが存在する場合、この転位を通じて電流がリークし、P−Nジャンクションとしての機能を果たさなくなる。
【0027】
3)LSTD(Laser Scattering Tomography Defect)とは、成長後のシリコン単結晶棒からウエーハを切り出し、表面の歪み層を弗酸と硝酸の混合液でエッチングして取り除いた後、ウエーハを劈開する。この劈開面より赤外光を入射し、ウエーハ表面から出た光を検出することでウエーハ内に存在する欠陥による散乱光を検出することができる。ここで観察される散乱体については学会等ですでに報告があり、酸素析出物とみなされている(Jpn.J.Appl.Phys. Vol.32,P3679,1993参照)。また、最近の研究では、八面体のボイド(穴)であるという結果も報告されている。
【0028】
4)COP(Crystal Originated Particle)とは、ウエーハの中心部の酸化膜耐圧を劣化させる原因となる欠陥で、Secco エッチではFPDになる欠陥が、SC−1洗浄(NH4 OH:H22 :H2 O=1:1:10の混合液による洗浄)では選択エッチング液として働き、COPになる。このピットの直径は1μm以下で光散乱法で調べる。
【0029】
5)L/D(Large Dislocation:格子間転位ループの略号)には、LSEPD、LFPD等があり、格子間シリコンが凝集した転位ループ起因と考えられている欠陥である。LSEPDは、上記したようにSEPDの中でも10μm以上の大きいものをいう。また、LFPDは、上記したFPDの中でも先端ピットの大きさが10μm以上の大きいものをいい、こちらも転位ループ起因と考えられている。
【0030】
6)Cuデポジション法は、半導体ウエーハの欠陥の位置を正確に測定し、半導体ウエーハの欠陥に対する検出限度を向上させ、より微細な欠陥に対しても正確に測定し、分析できるウエーハの評価法である。
【0031】
具体的なウエーハの評価方法は、ウエーハ表面上に所定の厚さの絶縁膜を形成させ、前記ウエーハの表面近くに形成された欠陥部位上の絶縁膜を破壊して欠陥部位にCu等の電解物質を析出(デポジション)するものである。つまり、Cuデポジション法は、Cuイオンが溶存する液体の中で、ウエーハ表面に形成した酸化膜に電位を印加すると、酸化膜が劣化している部位に電流が流れ、CuイオンがCuとなって析出することを利用した評価法である。酸化膜が劣化し易い部分にはCOP等の欠陥が存在していることが知られている。
【0032】
Cuデポジションされたウエーハの欠陥部位は、集光灯下や直接的に肉眼で分析してその分布や密度を評価することができ、さらに顕微鏡観察、透過電子顕微鏡(TEM)または走査電子顕微鏡(SEM)等でも確認することができる。
【0033】
7)BMD(Bulk Micro Defect)とは、CZシリコン結晶中に過飽和に固溶していた格子間酸素が熱処理によりSiO等として析出した酸素析出物のことであり、BMDがウエーハの内部に存在する場合はイントリンシックゲッタリング(IG)に寄与することができる。
【0034】
【発明の実施の形態】
本発明者らは、グローンイン欠陥の無いN領域で結晶を育成しても、酸化膜耐圧特性が悪いものがあり、その原因を調べるため、Cuデポジション法によりN領域についてさらに詳細に調査したところ、OSF領域の外側のN領域(Nv領域)であって、析出熱処理後、酸素析出が発生し易い領域の一部にCuデポジション処理で検出される欠陥が著しく発生する領域があることを発見した。そして、これが酸化膜耐圧特性のような電気特性を劣化させる原因となっていることをつきとめた。
【0035】
そこで、このOSFの外側のN領域であって、Cuデポジションにより検出される欠陥領域(Cuデポ欠陥領域)のない領域をウエーハ全面に広げることができれば、前記種々のグローンイン欠陥がないとともに、酸化膜耐圧特性が向上したウエーハが得られることになる。
【0036】
ところが、上記のようなCuデポジション欠陥領域を含まないNv領域内でシリコン単結晶を育成してウエーハを作製したところ、酸化膜耐圧特性は向上するものの、ゲッタリング能力にバラツキが大きく、十分なゲッタリング効果が得られない場合があった。このようにゲッタリング能力が十分でないと、デバイス工程での歩留りを低下させることになってしまう。
【0037】
そこで本発明者らは、ゲッタリング能力の低下の原因を究明すべく、Nv領域で育成したシリコン単結晶の酸素析出量について詳しく調査した。その結果、Nv領域の酸素析出量は、OSF近傍で最も高く、Ni領域に近づくほど減少するように分布しており、大幅なばらつきがあることがわかった。すなわち、Nv領域でシリコン単結晶を育成しても、Ni領域に近いNv領域では酸素析出量が不十分となり、そのためにゲッタリング能力が十分得られないことがわかった。
【0038】
さらに本発明者らは、Nv領域で育成したシリコンウエーハについて詳細に調査した結果、V領域、OSF領域、I領域、及びCuデポジション欠陥領域を含まないNv領域であって、酸素析出処理後のBMD密度が1×10個/cm以上及び/又はウエーハライフタイム(WLT)が30μsec以下の数値を示すNv領域(高酸素析出Nv領域)内のシリコン単結晶ウエーハであれば、高耐圧かつ高析出により、電気特性だけでなく、ゲッタリング能力に極めて優れたN領域のシリコン単結晶ウエーハとなることを見出し、本発明を完成するに至った。
【0039】
以下、図面を参照しながらさらに詳細に説明するが、本発明はこれに限定されるものではない。
図2は、本発明のシリコン単結晶ウエーハを製造する際に使用することができる単結晶引上げ装置の一例を示している。この単結晶引上げ装置30は、引上げ室31と、引上げ室31中に設けられたルツボ32と、ルツボ32の周囲に配置されたヒータ34と、ルツボ32を回転させるルツボ保持軸33及びその回転機構(図示せず)と、シリコンの種結晶を保持するシードチャック6と、シードチャック6を引上げるワイヤ7と、ワイヤ7を回転又は巻き取る巻取機構(図示せず)を備えている。また、ヒータ34の外側周囲には断熱材35が配置されている。
【0040】
ルツボ32は、その内側のシリコン融液(湯)2を収容する側には石英ルツボが設けられ、その外側には黒鉛ルツボが設けられている。
別に、最近では引上げ室31の水平方向の外側に、図示しない磁石を設置し、シリコン融液2に水平方向あるいは垂直方向等の磁場を印加することによって、融液の対流を抑制し、単結晶の安定成長をはかる、いわゆるMCZ法が用いられることも多い。
【0041】
また、本発明の製造方法に関わる製造条件を設定するために、環状の黒鉛筒(遮熱板)12が設けられており、さらに結晶の固液界面4近傍の外周に環状の外側断熱材10が設けられている。この外側断熱材10は、その下端とシリコン融液2の湯面3との間に2〜20cmの間隔を設けて設置されている。こうすれば、結晶中心部分の温度勾配Gc[℃/cm]と結晶周辺部分の温度勾配Geとの差が小さくなり、例えば結晶周辺の温度勾配の方が結晶中心より低くなるように炉内温度を制御することもできる。
外側断熱材10は黒鉛筒12の外側にあり、黒鉛筒12の内側にも内側断熱材11を設けている。また、黒鉛筒12の上には冷却筒14があって冷却媒体を流して強制冷却している。さらに、冷却ガスを吹き付けたり、輻射熱を遮って単結晶を冷却する筒状の冷却手段を設けてもよい。
【0042】
このような単結晶引上げ装置30を用いてシリコン単結晶を製造するには、まず、ルツボ32内でシリコンの高純度多結晶原料を融点(約1420°C)以上に加熱して融解する。次に、ワイヤ7を巻き出すことにより融液2の表面略中心部に種結晶の先端を接触又は浸漬させる。その後、ルツボ保持軸33を回転させるとともに、ワイヤ7を回転させながら巻き取る。これにより種結晶も回転しながら引上げられ、単結晶の育成が開始され、以後、引上げ速度と温度を適切に調節することにより略円柱形状の単結晶棒1を得ることができる。
【0043】
このとき、従来の無欠陥結晶の育成では、N領域全体、あるいはNv領域またはNi領域のいずれかの領域内でシリコン単結晶の育成を行っていた。しかし、本発明では、熱酸化処理をした際にリング状に発生するOSFの外側のN領域であって、Cuデポジションにより検出される欠陥領域が存在せず、かつ少なくとも単結晶の中心が、酸素析出処理をした際にBMD密度が1×10個/cm以上及び/又はウエーハライフタイムが30μsec以下の数値を示す高酸素析出Nv領域となる領域内で単結晶を育成する。このように単結晶を育成してウエーハに加工すれば、ウエーハ中心から周辺にかけて広い領域で無欠陥領域となり、さらに酸素析出処理によって極めて高いゲッタリング能力と優れた電気特性を有し、デバイス歩留りを確実に向上させることができるものとなる。
【0044】
図1は、上記のような本発明の高酸素析出Nv領域内での成長速度を表したものである。この図に示されるように、引上げ中のシリコン単結晶の成長速度を結晶肩から直胴尾部にかけて高速から低速へ漸減させた場合、成長速度に応じて、V領域、OSFリング領域、Cuデポジション欠陥領域、Nv領域、Ni領域、I領域(巨大転位クラスタ発生領域)の順に各相が形成されるが、本発明では、Nv領域のうち、OSFリング消滅後に残存するCuデポジションにより検出される欠陥領域が消滅する境界の成長速度と、さらに成長速度を漸減した場合に、酸素析出処理をした際にBMD密度が1×10個/cm以上及び/又はウエーハライフタイムが30μsec以下の数値を示す高酸素析出Nv領域が消滅する境界の成長速度との間の成長速度に制御して単結晶全体を育成すればよい。このようにシリコン単結晶を育成すれば、図1に示されるように少なくとも単結晶の中心では高酸素析出Nv領域(極低ライフタイム領域)となり、例えば中心から周辺にかけて50%以上、あるいは面内の80%以上の領域で高酸素析出Nv領域が存在する単結晶を容易に育成することができる。
【0045】
このような高酸素析出Nv領域(極低ライフタイム領域)となる成長速度に制御して単結晶を育成してウエーハに加工することで、FPD等のV領域欠陥、巨大転位クラスタ(LSEPD、LFPD)等のI領域欠陥、OSF欠陥を含まず、Cuデポジションにより検出される欠陥もなく、しかも窒素及びドライ酸素雰囲気下で酸素析出処理した際、酸素析出物がV領域と同等もしくはそれ以上にバルク中に形成され、酸化膜耐圧が良好であるのみならず、非常に優れたゲッタリング能力を有するシリコンウエーハとなる。
【0046】
なお、BMD密度は酸素析出処理の温度や時間によって異なってくるが、本発明における酸素析出処理は、400〜700℃の窒素雰囲気内で20分〜5時間の前処理を施し、次いで700〜900℃で3〜5時間のドライ酸化を施した後、900〜1100℃で10〜20時間のドライ酸化処理を行うものを基準とすることが好ましい。すなわち、上記のような酸素析出処理を施した後、バルク中のBMD密度あるいはウエーハライフタイムを測定したときに、それぞれ1×10個/cm以上、あるいは30μsec以下の数値を示すNv領域を判断基準とし、このような高酸素析出Nv領域となるシリコン単結晶ウエーハとすれば、極めて優れたゲッタリング能力を有し、デバイス工程での歩留りを向上させることができる。
【0047】
なお、本発明の高酸素析出Nv領域は、ウエーハの全体(100%)がこの領域であることが望ましいが、実際には図1に見られるように、結晶周辺では外方拡散により無欠陥、無酸素析出領域が必然的に生じる。従って、ウエーハ面内の80%以上が高酸素析出Nv領域であれば、酸素析出処理によりウエーハの大部分で高酸素析出となり、デバイス工程における歩留りを十分に向上することができる。
【0048】
また、本発明における高酸素析出Nv領域は、例えば、初期酸素濃度の制御や、育成中のシリコン単結晶の900℃以下の低温領域における通過時間を長くすることなどにより酸素析出量を大幅に(通常のNv領域の2倍以上)高めることもできる。なお、初期酸素濃度が低過ぎると、ウエーハに酸素析出処理を施しても高いゲッタリング能力を発揮するほどの十分な酸素析出量が得られないおそれがあるので、初期酸素濃度を20ppma(ASTM’79)以上に制御して単結晶を育成することが好ましい。
【0049】
さらにシリコン単結晶を育成する際、結晶中固液界面近傍の温度勾配Gが大きいHZ構造により0.5mm/min以上の成長速度で単結晶の育成を行えば、製造マージンが拡大し、容易に量産化することもできる。
【0050】
また、上記のようなシリコン単結晶ウエーハを用いることで、無欠陥であり、電気特性及びゲッタリング能力にも優れたエピタキシャルウエーハを得ることもできる。すなわち、本発明に係るシリコン単結晶ウエーハは、V領域、I領域、及びOSF領域のいずれの欠陥も無いため、その表面にエピタキシャル層を形成すれば、無欠陥の単結晶シリコンのエピタキシャル層となり、また、基板のゲッタリング能力にも優れたエピタキシャルウエーハとすることができる。
【0051】
【実施例】
以下、実施例を挙げて本発明を説明するが、本発明はこれに限定されるものではない。
(実験1):高酸素析出Nv領域の確認
図2の単結晶製造装置30を用いて、以下のように結晶成長速度の漸減実験を行い、各領域の境界における成長速度を調べた。
まず、24インチ(600mm)径の石英ルツボに原料となる多結晶シリコンを120kgチャージし、直径8インチ(200mm)、方位<100>のシリコン単結晶を育成した。ウエーハの酸素濃度は24〜27ppma(ASTM’79値)となるように単結晶を育成した。また、単結晶を育成する際、成長速度を直胴部10cmから尾部にかけて0.70mm/minから0.30mm/minまで直線的に漸減させるように制御した。
【0052】
上記のように育成した各シリコン単結晶棒の直胴部を、図3(a)に示したように結晶軸方向に10cm毎の長さでブロックに切断した後、各ブロックをさらに結晶軸方向に縦割り切断し、約2mm厚のサンプルを数枚作製した。
上記サンプルについてWLT測定器(SEMILAB WT−85)及びセコエッチングにより、V領域、OSF領域、I領域の各領域の分布状況とFPD、LEP等の分布状況、そしてOSF熱処理によるOSFの発生状況を調査し、さらに、Cuデポ欠陥領域、BMD密度等も調査して、各領域の境界の成長速度を確認した。その結果を図3(b)に示した。
【0053】
具体的には、各サンプルを平面研削した後、ミラーエッチング、セコエッチング(30分間)を施し、無攪拌のまま放置し、所定の処理後、各欠陥の密度測定を行った。OSFの評価に関しては、1150℃、100分間(ウエット酸素雰囲気下)の熱処理後冷却し(800℃で出し入れ)、薬液で酸化膜を除去した後、OSFリングパターンの確認と密度測定を行った。
【0054】
Cuデポ欠陥領域については、図4に示したように、直径6インチのウエーハ形状にくり抜き加工し、鏡面加工仕上げの上、ウエーハ表面に熱酸化膜を形成した後、Cuデポジション処理を施し、酸化膜欠陥の分布状況を確認した。評価条件は次のとおりである。
酸化膜:25nm
電界強度:6MV/cm
電圧印加時間:5分間
図5(a)は、Cuデポジションで欠陥が発生したNv領域の評価結果であり、(b)は、Cuデポジションにより欠陥が発生しなかったNv領域の評価結果である。
【0055】
また、鏡面仕上げのウエーハに加工し、酸化膜耐圧特性の評価を行った。なお、C−モード測定条件は次のとおりである。
1)酸化膜:25nm
2)測定電極:リン・ドープ・ポリシリコン、
3)電極面積:8mm
4)判定電流:1mA/cm
【0056】
酸素析出処理後のBMD密度とウエーハライフタイム測定評価を行った際の酸素析出処理は以下の通りである。
1段目:650℃窒素雰囲気中、2時間
2段目:800℃、4時間ドライ酸化
3段目:1000℃、16時間ドライ酸化処理後冷却
以上の調査、測定から各領域の境界における成長速度を確認できた。それを表1に示す。
【0057】
【表1】
Figure 0004092946
【0058】
(実験2):高酸素析出Nv領域のシリコン単結晶の育成
表1に示した結果から、本発明の高酸素析出Nv領域内で単結晶を育成できるように0.562〜0.540mm/minの成長速度に制御してシリコン単結晶を引き上げ、育成した単結晶から鏡面仕上げしたシリコンウエーハに加工し、ウエーハの各品質を評価した。その結果を表2に示す。
【0059】
【表2】
Figure 0004092946
【0060】
表2の結果から、高酸素析出Nv領域内でシリコン単結晶を育成することにより、FPD等のV領域欠陥、巨大転位クラスタ(LSEPD、LFPD)等のI領域欠陥、OSF欠陥を含まず、Cuデポジションにより検出される欠陥もなく、優れた酸化膜耐圧を有するとともに、BMD密度が極めて高く、ウエーハライフタイムが極めて短くなり、優れたゲッタリング能力を有するシリコンウェーハが得られることがわかる。
【0061】
(実験3):初期酸素濃度とBMD密度との関係
本発明に係る高酸素析出Nv領域内でシリコン単結晶を育成し、これをウェーハに加工して初期酸素濃度を測定し、その後、前記と同様に酸素析出処理を施してBMD密度を測定した。
また、従来法によりV領域内でシリコン単結晶を育成し、これをウェーハに加工して初期酸素濃度を測定し、その後、前記と同様に酸素析出処理を施してBMD密度を測定した。
さらに、従来法によりNv領域内でシリコン単結晶を育成し、前記と同様の初期酸素濃度測定とBMD密度測定を行った。
【0062】
図6は、各ウエーハについて、そのBMD密度と初期酸素濃度との関係をプロットしたものである。
この図から、高酸素析出Nv領域内で育成したシリコンウエーハは、全体的にBMD密度が高く、V領域の結晶と同等以上のBMD密度が得られることがわかる。特に、初期酸素濃度が20〜24ppmaの範囲内の比較的低いものでも、1×10個/cm以上の高いBMD密度が達成されており、ゲッタリング能力が高いものであることが分かる。
【0063】
一方、従来のNv領域内で育成したシリコンウエーハは、初期酸素濃度が24ppma以上と比較的高かったにもかかわらず、全体的にBMD密度が本発明より少なく、バラツキが大きいものとなることがわかる。
【0064】
尚、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
【0065】
例えば、本発明によりシリコン単結晶の製造を行う際に使用する装置は、図2のような装置に限定されず、熱酸化処理をした際にリング状に発生するOSFの外側のN領域であって、Cuデポジションにより検出される欠陥領域が存在せず、かつ少なくとも単結晶の中心が、酸素析出処理をした際にBMD密度が1×10個/cm以上及び/又はウエーハライフタイムが30μsec以下の数値を示す高酸素析出Nv領域となる領域内で単結晶を育成することができる装置であれば、限定無く使用することができる。
【0066】
【発明の効果】
以上説明したように、本発明によれば、チョクラルスキー法によりシリコン単結晶を製造する際、空孔リッチのV領域、OSF領域、Cuデポジション欠陥領域、そして格子間シリコンリッチのI領域のいずれにも属さず、高耐圧及び高析出により、優れた電気特性とゲッタリング能力を有するシリコン単結晶が提供される。さらにこのシリコンウエーハを用いることで、エピタキシャル層には欠陥が形成されず、また、優れたゲッタリング能力を備えたエピタキシャルウエーハを提供することもできる。これらのシリコンウエーハあるいはエピタキシャルウエーハを用いればデバイス工程での歩留りを大幅に向上させることができる。
【図面の簡単な説明】
【図1】本発明による高酸素析出Nv領域の成長速度と結晶欠陥分布の関係を表す説明図である。
【図2】本発明で使用することができるCZシリコン単結晶製造装置の一例である。
【図3】(a)単結晶成長速度と結晶切断位置の関係を示す関係図である。
(b)成長速度と各領域を示す説明図である。
【図4】Cuデポジション評価試料の作製方法を示す説明図である。
【図5】CuデポジションによりNv領域における欠陥分布を観察した結果図である。
(a)Cuデポジション領域
(b)欠陥のないNv領域
【図6】初期酸素濃度と酸素析出処理後のBMD密度の関係を示す図である。
【図7】従来の技術による成長速度と結晶の欠陥分布を示す説明図である。
【図8】従来法のN領域成長での成長速度と結晶欠陥分布の関係を表す説明図である。
【符号の説明】
1…成長単結晶棒、 2…シリコン融液、 3…湯面、 4…固液界面、
6…シードチャック、 7…ワイヤ、 10…外側断熱材、
11…内側断熱材、 12…黒鉛筒、 30…単結晶引上げ装置、
31…引上げ室、 32…ルツボ、 33…ルツボ保持軸、 34…ヒータ、
35…断熱材、 V…V領域、 N…N領域、
OSF…OSFリング及びOSF領域、 I…I領域。

Claims (8)

  1. チョクラルスキー法により育成されたシリコン単結晶ウエーハにおいて、熱酸化処理をした際にリング状に発生するOSFの外側のN領域であって、Cuデポジションにより検出される欠陥領域が存在せず、かつ少なくともウエーハ中心が、酸素析出処理後のBMD密度が1×10個/cm以上及び/又はウエーハライフタイムが30μsec以下の数値を示す高酸素析出Nv領域内のものであることを特徴とするシリコン単結晶ウエーハ。
  2. 前記高酸素析出Nv領域が、ウエーハ面内の80%以上の領域で存在することを特徴とする請求項1に記載のシリコン単結晶ウエーハ。
  3. 前記請求項1又は請求項2に記載のシリコン単結晶ウエーハにエピタキシャル層を形成したものであることを特徴とするエピタキシャルウエーハ。
  4. チョクラルスキー法によるシリコン単結晶の製造方法において、熱酸化処理をした際にリング状に発生するOSFの外側のN領域であって、Cuデポジションにより検出される欠陥領域が存在せず、かつ少なくとも単結晶の中心が、酸素析出処理をした際にBMD密度が1×10個/cm以上及び/又はウエーハライフタイムが30μsec以下の数値を示す高酸素析出Nv領域となる領域内で単結晶を育成することを特徴とするシリコン単結晶の製造方法。
  5. 前記高酸素析出Nv領域が、面内の80%以上の領域で存在するように単結晶を育成することを特徴とする請求項4に記載のシリコン単結晶の製造方法。
  6. チョクラルスキー法によるシリコン単結晶の製造方法において、引上げ中のシリコン単結晶の成長速度を漸減することで、OSFリング消滅後に残存するCuデポジションにより検出される欠陥領域が消滅する境界の成長速度と、さらに成長速度を漸減した場合に、酸素析出処理をした際にBMD密度が1×10個/cm以上及び/又はウエーハライフタイムが30μsec以下の数値を示す高酸素析出Nv領域が消滅する境界の成長速度とを調べ、これらの成長速度の間の成長速度に制御して単結晶を育成することを特徴とするシリコン単結晶の製造方法。
  7. 前記酸素析出処理が、400〜700℃の窒素雰囲気内で20分〜5時間の前処理を施し、次いで700〜900℃で3〜5時間のドライ酸化を施した後、900〜1100℃で10〜20時間のドライ酸化処理を行うものであることを特徴とする請求項4ないし請求項6のいずれか1項に記載のシリコン単結晶の製造方法。
  8. 前記シリコン単結晶の初期酸素濃度を20ppma(ASTM’79)以上に制御して単結晶を育成することを特徴とする請求項4ないし請求項7のいずれか1項に記載のシリコン単結晶の製造方法。
JP2002134675A 2002-05-09 2002-05-09 シリコン単結晶ウエーハ及びエピタキシャルウエーハ並びにシリコン単結晶の製造方法 Expired - Fee Related JP4092946B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2002134675A JP4092946B2 (ja) 2002-05-09 2002-05-09 シリコン単結晶ウエーハ及びエピタキシャルウエーハ並びにシリコン単結晶の製造方法
KR1020047016885A KR100932742B1 (ko) 2002-05-09 2003-05-07 실리콘 단결정 웨이퍼와 에피텍셜 웨이퍼 및 실리콘 단결정의 제조방법
CNB038105381A CN1304647C (zh) 2002-05-09 2003-05-07 单晶硅晶片及外延片以及单晶硅的制造方法
EP03728034A EP1502972B1 (en) 2002-05-09 2003-05-07 A silicon single crystal wafer, an epitaxial wafer and method for producing silicon single crystal
US10/512,470 US7294196B2 (en) 2002-05-09 2003-05-07 Silicon single crystal wafer, an epitaxial wafer and a method for producing a silicon single crystal
PCT/JP2003/005720 WO2003095716A1 (fr) 2002-05-09 2003-05-07 Plaquette a cristal unique de silicium et plaque epitaxiale, ainsi que procede permettant de produire un cristal unique de silicium
TW092112682A TWI272322B (en) 2002-05-09 2003-05-09 Silicon single crystal wafer and epitaxial wafer, and method for producing silicon single crystal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002134675A JP4092946B2 (ja) 2002-05-09 2002-05-09 シリコン単結晶ウエーハ及びエピタキシャルウエーハ並びにシリコン単結晶の製造方法

Publications (2)

Publication Number Publication Date
JP2003327493A JP2003327493A (ja) 2003-11-19
JP4092946B2 true JP4092946B2 (ja) 2008-05-28

Family

ID=29416718

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002134675A Expired - Fee Related JP4092946B2 (ja) 2002-05-09 2002-05-09 シリコン単結晶ウエーハ及びエピタキシャルウエーハ並びにシリコン単結晶の製造方法

Country Status (7)

Country Link
US (1) US7294196B2 (ja)
EP (1) EP1502972B1 (ja)
JP (1) JP4092946B2 (ja)
KR (1) KR100932742B1 (ja)
CN (1) CN1304647C (ja)
TW (1) TWI272322B (ja)
WO (1) WO2003095716A1 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200428637A (en) * 2003-01-23 2004-12-16 Shinetsu Handotai Kk SOI wafer and production method thereof
JP2005015312A (ja) * 2003-06-27 2005-01-20 Shin Etsu Handotai Co Ltd 単結晶の製造方法及び単結晶
JPWO2005073439A1 (ja) * 2004-02-02 2007-09-13 信越半導体株式会社 シリコン単結晶及びシリコンウェーハ及びそれらの製造装置並びに製造方法
SG138524A1 (en) * 2006-06-22 2008-01-28 Siltronic Ag Method and apparatus for detection of mechanical defects in an ingot piece composed of semiconductor material
DE102007027111B4 (de) * 2006-10-04 2011-12-08 Siltronic Ag Siliciumscheibe mit guter intrinsischer Getterfähigkeit und Verfahren zu ihrer Herstellung
JPWO2009133720A1 (ja) * 2008-04-30 2011-08-25 株式会社Sumco エピタキシャルシリコンウェーハ
JP5471359B2 (ja) * 2009-11-26 2014-04-16 信越半導体株式会社 エピタキシャルウェーハの製造方法
DE102010034002B4 (de) * 2010-08-11 2013-02-21 Siltronic Ag Siliciumscheibe und Verfahren zu deren Herstellung
JP5993550B2 (ja) * 2011-03-08 2016-09-14 信越半導体株式会社 シリコン単結晶ウェーハの製造方法
JP6044277B2 (ja) * 2012-11-08 2016-12-14 信越半導体株式会社 シリコン単結晶ウェーハの製造方法
EP2943974B1 (en) 2013-01-08 2021-01-13 SK Siltron Co., Ltd. Method of detecting defects in silicon single crystal wafer
CN103981569B (zh) * 2014-04-30 2017-08-18 上饶光电高科技有限公司 一种解决铸造晶体硅长晶阴影缺陷的方法
JP6100226B2 (ja) * 2014-11-26 2017-03-22 信越半導体株式会社 シリコン単結晶ウェーハの熱処理方法
JP6870587B2 (ja) * 2017-11-16 2021-05-12 株式会社Sumco シリコン単結晶の評価方法およびシリコンウェーハの製造方法
TWI698557B (zh) 2018-12-28 2020-07-11 環球晶圓股份有限公司 矽單晶長晶方法及矽單晶長晶設備
JP7247879B2 (ja) * 2019-12-20 2023-03-29 株式会社Sumco 単結晶シリコンウェーハの酸化膜耐圧の評価方法
TWI771007B (zh) * 2020-05-19 2022-07-11 環球晶圓股份有限公司 矽單晶錠的製造方法、矽單晶錠及其製造裝置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06103714B2 (ja) 1990-11-22 1994-12-14 信越半導体株式会社 シリコン単結晶の電気特性検査方法
CN100595351C (zh) * 1997-04-09 2010-03-24 Memc电子材料有限公司 低缺陷密度、自间隙原子为主的硅
MY135749A (en) 1997-04-09 2008-06-30 Memc Electronic Materials Process for producing low defect density, ideal oxygen precipitating silicon
JPH1179889A (ja) 1997-07-09 1999-03-23 Shin Etsu Handotai Co Ltd 結晶欠陥が少ないシリコン単結晶の製造方法、製造装置並びにこの方法、装置で製造されたシリコン単結晶とシリコンウエーハ
JP3747123B2 (ja) 1997-11-21 2006-02-22 信越半導体株式会社 結晶欠陥の少ないシリコン単結晶の製造方法及びシリコン単結晶ウエーハ
JP4218080B2 (ja) * 1998-07-30 2009-02-04 信越半導体株式会社 シリコン単結晶ウエーハ及びその製造方法
JP3601324B2 (ja) 1998-11-19 2004-12-15 信越半導体株式会社 結晶欠陥の少ないシリコン単結晶ウエーハ及びその製造方法
JP3787472B2 (ja) 1999-11-12 2006-06-21 信越半導体株式会社 シリコンウエーハおよびその製造方法ならびにシリコンウエーハの評価方法
EP1229155A4 (en) * 2000-04-14 2009-04-29 Shinetsu Handotai Kk SILICON WAFER, EPITAXIAL SILICON WAFER, ANNEALING WAFER, AND METHOD OF PRODUCING SAME
JP3994665B2 (ja) 2000-12-28 2007-10-24 信越半導体株式会社 シリコン単結晶ウエーハおよびシリコン単結晶の製造方法

Also Published As

Publication number Publication date
US20050252441A1 (en) 2005-11-17
CN1653213A (zh) 2005-08-10
EP1502972A4 (en) 2007-04-18
KR100932742B1 (ko) 2009-12-21
TW200401053A (en) 2004-01-16
EP1502972A1 (en) 2005-02-02
CN1304647C (zh) 2007-03-14
WO2003095716A1 (fr) 2003-11-20
KR20040107504A (ko) 2004-12-20
JP2003327493A (ja) 2003-11-19
EP1502972B1 (en) 2013-03-27
TWI272322B (en) 2007-02-01
US7294196B2 (en) 2007-11-13

Similar Documents

Publication Publication Date Title
JP3994665B2 (ja) シリコン単結晶ウエーハおよびシリコン単結晶の製造方法
JP3943717B2 (ja) シリコン単結晶ウエーハ及びその製造方法
JP4092946B2 (ja) シリコン単結晶ウエーハ及びエピタキシャルウエーハ並びにシリコン単結晶の製造方法
JP3747123B2 (ja) 結晶欠陥の少ないシリコン単結晶の製造方法及びシリコン単結晶ウエーハ
US6066306A (en) Silicon single crystal wafer having few crystal defects, and method RFO producing the same
JP4699675B2 (ja) アニールウェーハの製造方法
JP6044277B2 (ja) シリコン単結晶ウェーハの製造方法
JP2000154093A (ja) 結晶欠陥の少ないシリコン単結晶ウエーハ及びその製造方法
JP5151628B2 (ja) シリコン単結晶ウエーハ、シリコン単結晶の製造方法および半導体デバイス
JP2003002780A (ja) シリコン単結晶の製造装置及びそれを用いたシリコン単結晶の製造方法
JP4218080B2 (ja) シリコン単結晶ウエーハ及びその製造方法
JP4857517B2 (ja) アニールウエーハ及びアニールウエーハの製造方法
JP2003321297A (ja) シリコン単結晶の製造方法及びシリコン単結晶ウェーハ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080225

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110314

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4092946

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110314

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120314

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120314

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130314

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130314

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140314

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees