JP7384264B1 - エピタキシャル成長用シリコンウェーハ及びエピタキシャルウェーハ - Google Patents

Abstract

【課題】欠陥を抑制して、非常に良好な表層品質を有するエピタキシャル成長用シリコンウェーハを提供することを目的とする。【解決手段】エピタキシャル成長用シリコンウェーハであって、チョクラルスキー法によって、Ｖｏｉｄおよび転位クラスターを含まない全面Ｎ（Ｎｅｕｔｒａｌ）領域で、かつ酸素析出核のサイズ及び密度が調整されたシリコン単結晶からなるシリコンウェーハであり、シリコンウェーハ内の酸素析出核は、サイズが１８ｎｍ以上のものの密度が５×１０７／ｃｍ３未満であるエピタキシャル成長用シリコンウェーハを提供する。【選択図】図１

Description

本発明は、エピタキシャル成長用シリコンウェーハ及びエピタキシャルウェーハに関する。

近年、微細化・積層化が進む半導体デバイス（Ｌｏｇｉｃ、ＮＡＮＤ、ＤＲＡＭ）においては、二つの大きな課題がある。
一つは、ウェーハ表面近傍の極小さな欠陥もデバイス不良の要因となり得るため、デバイス動作領域となる表面近傍で欠陥が少ないもしくは無い高品質なウェーハであることであり、
もう一つは、プロセス中の金属汚染がデバイスの歩留りの低下要因となるため、不純物金属のゲッタリングサイトとなるＢＭＤ（Ｂｕｌｋ Ｍｉｃｒｏ Ｄｅｆｅｃｔ）が十分に形成されなければならないことである。

前者のウェーハ表面近傍欠陥に対する要求を満足するものとしては、空孔起因のＣＯＰを有するＶ－ｒｉｃｈ領域や熱酸化時に酸化誘起積層欠陥が発生するＲ－ＯＳＦ領域、格子間シリコン起因の転位ループや転位クラスターのいずれも含まないＮ（Ｎｅｕｔｒａｌ）領域で製造された低／無欠陥結晶ＰＷや、基板上に無欠陥の層を形成するエピタキシャルウェーハ、アニールウェーハがある。
このうち、アニールウェーハにおいては無欠陥層を形成するために要する後処理時間が長く、大量供給には不向きで高コストになり易いという問題がある。
エピタキシャルウェーハは低／無欠陥結晶ＰＷと比べると追加のコストがかかってしまうが、表層の欠陥レベルが良好なため、特に微細化が進み、プロセスが複雑化・長期化してプロセスコストが高い先端Ｌｏｇｉｃデバイス向けに多く使用されている。
一般的に、エピタキシャルウェーハにおいては、比較的短時間の後処理で無欠陥層形成が可能であることから、低／無欠陥結晶ＰＷよりも高速で結晶成長させた高生産性のＶ－ｒｉｃｈ結晶を用いることで、ＥＰ反応処理の追加コストを相殺することが可能となっている。

更に、不純物金属のゲッタリングサイトとなるＢＭＤ（Ｂｕｌｋ Ｍｉｃｒｏ Ｄｅｆｅｃｔ）を増やすには、窒素ドープが有効であることが知られている。
しかしながら、窒素ドープＶ－ｒｉｃｈ結晶においては、ウェーハ外周部でＲ－ＯＳＦ領域起因のＢＭＤ密度低下、ＥＰ欠陥化、および高窒素濃度ドープした際の板状または棒状のＣＯＰに起因するＥＰ欠陥化が問題になる場合がある。
これを回避するためには、結晶を製品直径よりも太く成長して円筒研削でＲ－ＯＳＦにあたる部分を取り除く方法があるが、研削ロスおよび加工時間の増加により研削加工コストが増加する。

ここで、Ｖ領域の基板を用いたエピタキシャルウェーハ製造の場合の課題をまとめる。基板に存在するＶｏｉｄが表面に露出した状態で、Ｖｏｉｄ内壁酸化膜がＥＰ反応の前処理で除去・無害化することができないとＥＰ欠陥（ＳＦ）発生要因となる。特に窒素ドープを行うと、Ｖｏｉｄ形状が正八面体から板状・棒状の長細い形状となってＥＰ反応の前処理で除去・無害化がし難くなるため、Ｖｏｉｄ起因のＥＰ欠陥発生が増加する。さらに、窒素ドープした、（１１０）および（５５１）基板においては、ウェーハ表面に直交する方向に深く伸びたＶｏｉｄが形成されるため、ＥＰ反応の前処理で除去・無害化が（１００）基板を使用する際よりも困難となり、より一層Ｖｏｉｄ起因のＥＰ欠陥の発生が増加する。

別の方法として、Ｒ－ＯＳＦを含まないＮ（Ｎｅｕｔｒａｌ）領域の結晶を用いる方法があるが、後述するようにＲ－ＯＳＦを含まないＮ（Ｎｅｕｔｒａｌ）領域の結晶でもＮ（Ｎｅｕｔｒａｌ）領域に存在する酸素析出核がＥＰ欠陥の発生要因となることがあり、極めて良好なＥＰ表層欠陥レベルを実現することは困難であった。

次に、プロセス中の金属汚染がデバイスの歩留り低下要因となることを抑制するための、不純物金属ゲッタリングサイトとなるＢＭＤ（Ｂｕｌｋ Ｍｉｃｒｏ Ｄｅｆｅｃｔ）の重要性について説明する。

ＭＯＳＦＥＴの動作（ソース・ドレイン電流）には、ゲート絶縁膜の静電容量（＝絶縁膜比誘電率×ゲート面積／絶縁膜厚さ）が必要量確保されなければならないが、微細化の進行でゲート長が短くなってゲート面積が減少する分をゲート絶縁膜の薄膜化で補ってきている。
そのため、近年のデバイスにおいては、ゲート絶縁膜は極薄いＥＯＴ（等価酸化膜厚）０．５ｎｍ程度となっており、ゲート絶縁膜の均一性がデバイス動作の信頼性に対する重要なファクターを占めることとなる。

そこで、デバイス工程の各種熱処理を低温・短時間化することでゲート絶縁膜の膜厚・膜質の均一化が図られている。
しかしながら、デバイスプロセスの低温・短時間化の弊害として、従来はデバイスプロセス中に不純物金属のゲッタリングサイトとなるＢＭＤ（Ｂｕｌｋ Ｍｉｃｒｏ Ｄｅｆｅｃｔ）が基板中に十分に形成されていたのに対して、低温・短時間化によりデバイスプロセス中でのＢＭＤ形成が少なくなり、不純物金属に対するゲッタリング能力が減少し、デバイス歩留りが低下するということがある。

このような問題があるため、先端の低温・短時間のデバイスプロセスに対しては従来よりもＢＭＤを形成しやすい、低温・短時間のデバイスプロセス中においても高ゲッタリング能力を有するウェーハが必要とされている。

これに対して、先に述べたようなＲ－ＯＳＦを含まないＮ（Ｎｅｕｔｒａｌ）領域の結晶を基板に用いたエピタキシャルウェーハにおいては、Ｖ－ｒｉｃｈ領域を基板としたエピタキシャルウェーハと比較して、ＢＭＤが形成されにくくなる課題があった。

次に、これらの課題について、従来技術を例にして具体的に説明する。
特許文献１には、Ｖｏｉｄ型欠陥が発生するＶ領域を基板に用いる場合に、ウェーハ表面に現われるＶｏｉｄ型欠陥の開口部サイズが２０ｎｍ以下となる欠陥個数を最大０．０２個／ｃｍ^２以下とすることで、ＥＰ欠陥の発生を最大０．０２個／ｃｍ^２以下に抑制する技術が開示されているが、３００ｍｍウェーハ内に換算すると１４個も欠陥が存在することになり、Ｖｏｉｄを有するＶ領域基板を用いた場合、Ｖｏｉｄサイズや密度を調整したとしても、一段の欠陥レベル改善は難しい。

特許文献２には、窒素と炭素をドープし、Ｖｏｉｄ、転位クラスターなどの二次欠陥がないＮ（Ｎｅｕｔｒａｌ）領域基板を用いたエピタキシャルウェーハ、特許文献３には、窒素および炭素をドープすることでＥＰ欠陥の発生を抑制する技術が開示されているが、欠陥密度は０．０５個／ｃｍ^２以下と３００ｍｍウェーハ内に換算すると最大３５個も欠陥が存在することになり、プロセスが複雑化・長期化して許容される欠陥が極めて少なく、プロセスコストが高い先端Ｌｏｇｉｃデバイスに対しては十分な欠陥レベルとはなっていない。これらの先行技術ではＶ領域基板に対してＮ（Ｎｅｕｔｒａｌ）領域基板を用いることの明確な優位性はなかった。

特許文献４には、結晶全面がＮ（Ｎｅｕｔｒａｌ）領域の欠陥分布に調整されたシリコン単結晶を基板に用いることで、ＥＰ欠陥の発生を３００ｍｍウェーハで最大２個／枚（０．００２８個／ｃｍ^２）とできることが示されており、結晶全面がＮ（Ｎｅｕｔｒａｌ）領域の欠陥分布に調整されたシリコン単結晶を基板に用いることの有効性が示されているが、Ｎ（Ｎｅｕｔｒａｌ）領域内のＥＰ欠陥発生源が不明確で、単にＮ（Ｎｅｕｔｒａｌ）領域のシリコン基板を用いるだけでは、安定したＥＰ表層品質を得ることや、一層のＥＰ表層品質の向上は難しいものであった。

特開２００４－４３２５６号公報 ＷＯ２００１／０７９５９３ 特開２００７－１８６３７６号公報 特開２０１９－２０６４５１号公報

本発明は、欠陥を抑制して、非常に良好な表層品質を有するエピタキシャル成長用シリコンウェーハを提供することを目的とする。

本発明は、上記課題を解決するためになされたもので、エピタキシャル成長用シリコンウェーハであって、チョクラルスキー法による、Ｖｏｉｄおよび転位クラスターを含まない全面Ｎ（Ｎｅｕｔｒａｌ）領域で、かつ酸素析出核のサイズ及び密度が調整されたシリコン単結晶からなるシリコンウェーハであり、前記シリコンウェーハ内の前記酸素析出核は、サイズが１８ｎｍ以上のものの密度が５×１０^７／ｃｍ^３未満であるエピタキシャル成長用シリコンウェーハを提供する。

このようなエピタキシャル成長用シリコンウェーハであれば、サイズが大きい酸素析出核の密度を下げることにより、エピタキシャル層の欠陥を抑制することができる。

また、前記シリコンウェーハ内の前記酸素析出核は、サイズが１２ｎｍ以上のものの平均サイズが１８．５ｎｍ以下であり、かつサイズが１２ｎｍ以上のものの密度が４×１０^８／ｃｍ^３以下であることが好ましい。
このような酸素析出核であれば、より一層エピタキシャル層の欠陥を抑制することができる。

また、前記シリコン単結晶にドープされた窒素濃度が２×１０^１３ａｔｏｍｓ／ｃｍ^３から３０×１０^１３ａｔｏｍｓ／ｃｍ^３であることが好ましい。
このようなシリコンウェーハであれば、好適にゲッタリング能力を有するものとなる。

また、前記シリコンウェーハの面方位が（１００）、（１１０）、（５５１）のいずれであっても適用することができる。
従来より先端Ｌｏｇｉｃデバイスで用いられてきた（１００）だけでなく、近年研究が進められてきた（１１０）、（５５１）でも同様に欠陥発生を抑制可能である。今後の先端ロジックデバイスの開発及び性能向上に寄与することができる。

また、エピタキシャルウェーハであって、前記エピタキシャル成長用シリコンウェーハの表面にエピタキシャル層が形成されたものであり、前記エピタキシャル層にあるＥＰ－ＳＦ（積層欠陥及び転位）が０．００１個／ｃｍ^２以下であることが好ましい。
このようなエピタキシャルウェーハであれば、極めてＥＰ－ＳＦ（積層欠陥及び転位）が少ない非常に良好な先端デバイスに好適なエピタキシャルウェーハとなる。

また、前記エピタキシャルウェーハの７８０℃３ｈｒ＋１０００℃１６ｈｒの酸化熱処理後のシリコンウェーハ中のＢＭＤ密度は１×１０^８／ｃｍ^３以上であって、狙いＢＭＤ密度に対して、
狙いＢＭＤ密度≦９．６８７５×１０^８｛ｅｘｐ（Ｉｎｉ．Ｏｉ［ｐｐｍａ－ＡＳＴＭ’７９］－２１．９９－５．３５）｝＾０．３９６１
を満たすものであることが好ましい。
このようなエピタキシャルウェーハであれば、ＢＭＤ密度が１×１０^８／ｃｍ^３以上の狙いＢＭＤ密度を得ることができ、Ｎ領域でありながらＶ領域と同等のＢＭＤレベルを達成可能となり、不純物金属のゲッタリングサイトとして十分なゲッタリング能力を得ることができる。

以上のように、本発明のエピタキシャル成長用シリコンウェーハであれば、サイズが大きい酸素析出核の密度を下げることにより、エピタキシャル層の欠陥を抑制することができる。その結果、非常に良好な表層品質を有するエピタキシャルウェーハを得ることができ、微細化及び積層化が進む半導体デバイスの不良の抑制にも貢献できる。
また、酸化熱処理後のシリコンウェーハ中のＢＭＤ密度を適切な範囲とすれば、Ｎ領域でありながらＶ領域と同等のＢＭＤレベルを達成可能となり、不純物金属のゲッタリングサイトとして十分なゲッタリング能力を得ることができる。その結果、プロセス中の金属汚染がデバイスの歩留り低下につながるのを抑制することができる。
さらに、これらの良好な品質を、ウェーハの面方位によらず得ることができ、今後の先端ロジックデバイスの開発及び性能向上に寄与することができる。

本発明に用いることができるチョクラルスキー法によるシリコン単結晶の製造装置の一実施形態を示す図である。

上述のように、欠陥を抑制して、非常に良好な表層品質を有するエピタキシャル成長用シリコンウェーハの開発が求められていた。

これに対して、まず本発明者らは、特許文献４にあるようなＮ（Ｎｅｕｔｒａｌ）領域内でもＥＰ欠陥発生要因となる欠陥発生源について鋭意調査及び研究を行った。
その結果、Ｎ（Ｎｅｕｔｒａｌ）領域内でＥＰ欠陥発生要因となる欠陥発生源は、Ｎ（Ｎｅｕｔｒａｌ）領域内に存在する所定サイズ以上の酸素析出核が一定確率でＥＰ－ＳＦ（積層欠陥及び転位）化していることを明らかにした。

より具体的には、ａｓ－ｇｒｏｗｎのＮ（Ｎｅｕｔｒａｌ）領域（Ｖｏｉｄ（ＣＯＰ）フリー）基板中の酸素析出核とＥＰ－ＳＦ（積層欠陥及び転位）の間には、
ＥＰ欠陥数＝Ａ・ｅｘｐ（平均析出核サイズ／Ｂ）
の関係があり、１８ｎｍ以上の酸素析出核がａｓ－ｇｒｏｗｎ状態で５×１０^７／ｃｍ^３未満、より好ましくは１２ｎｍ以上の酸素析出核の平均サイズ１８．５ｎｍ以下かつ密度４×１０^８／ｃｍ^３以下とすることでＥＰ欠陥数を０．００１個／ｃｍ^２以下（３００ｍｍウェーハ内換算で０．７個／枚以下）と、ＥＰ－ＳＦ（積層欠陥及び転位）の発生を３００ｍｍウェーハ内で平均して１個未満となる非常に良好なレベルにできることを見出した。

またこの相関式において、Ａは頻度因子に相当しており、酸素析出核の密度に比例するパラメータであり、Ｂはエピタキシャル層形成プロセスにおける酸素析出核の許容度に影響するプロセスパラメータとなる。

なお、このようなａｓ－ｇｒｏｗｎ状態の酸素析出核の密度及びサイズの制御については、Ｎ（Ｎｅｕｔｒａｌ）領域を基板に用いる場合のみ実施可能であり、Ｖ領域基板を用いる場合には酸素析出核のサイズ及び密度は窒素濃度に強く依存し、コントロールすることはできなかった。

また、Ｎ（Ｎｅｕｔｒａｌ）領域の結晶を基板に用いたエピタキシャルウェーハにおいては、Ｖ－ｒｉｃｈ領域を基板としたエピタキシャルウェーハと比較して、ＢＭＤが形成されにくくなる課題があったが、窒素を２×１０^１３－３×１０^１４ａｔｏｍｓ／ｃｍ^３ドープした場合において、上記の（Ｎｅｕｔｒａｌ）領域析出核密度・サイズを制御した結晶で、基板酸素濃度を、Ｖ領域基板を用いた場合よりも＋５．３５［ｐｐｍａ－ＡＳＴＭ’７９］高酸素となるように、
狙いＢＭＤ密度≦９．６８７５×１０^８｛ｅｘｐ（Ｉｎｉ．Ｏｉ［ｐｐｍａ－ＡＳＴＭ’７９］－２１．９９－５．３５）｝＾０．３９６１
を満たすことで、Ｖ領域基板を用いた場合と同等のＢＭＤレベルを達成することができることも見出した。
ここで、Ｖ－ｒｉｃｈ領域を基板とした場合は、狙いＢＭＤ密度≦９．６８７５×１０^８｛ｅｘｐ（Ｉｎｉ．Ｏｉ［ｐｐｍａ－ＡＳＴＭ’７９］－２１．９９）｝＾０．３９６１となる。

更に、本発明で得られたＮ（Ｎｅｕｔｒａｌ）領域でａｓ－ｇｒｏｗｎ状態の酸素析出核の密度及びサイズを制御した基板を用いたエピタキシャルウェーハは、従来より先端Ｌｏｇｉｃデバイスで用いられてきた（１００）エピタキシャルウェーハだけでなく、ウェーハ面方位に限定されることなく、窒素ドープした、（１１０）および（５５１）基板においても同様に、非常に良好な表層品質とＢＭＤ品質を両立することが可能となる。

本発明はこのように発明者らの鋭意研究によって完成されたものであり、窒素ドープのＮ（Ｎｅｕｔｒａｌ）領域で製造された低／無欠陥結晶を基板に用いたエピタキシャルウェーハにおいて、ａｓ－ｇｒｏｗｎ状態の酸素析出核の密度及びサイズを制御することで、ウェーハ面方位によらず極めて良好なＥＰ表層欠陥レベルを可能にするとともに、高いゲッタリング能力も併せ持つエピタキシャルウェーハを製造することを可能とする。

本発明を用いることで、デバイス不良につながるＥＰ欠陥を抑制した、極めて良好なＥＰ表層欠陥レベルを有するエピタキシャルウェーハを製造することが可能となり、プロセスが複雑化・長期化して許容される欠陥が極めて少なく、プロセスコストが高い先端Ｌｏｇｉｃデバイスを高い歩留りで製造可能とする。

以下、本発明の一実施形態について、図１を参照して説明する。

本発明においては、シリコン単結晶の製造については、例えば図１に示すようなチョクラルスキー法によって結晶全面がＮ領域となる条件でシリコン単結晶（以下、単に単結晶または結晶という場合がある）を育成することが可能なシリコン単結晶の製造装置を用いる。このようなシリコン単結晶の製造装置について図１を参照して説明するが、本発明において用いることができる単結晶製造装置は、これに限定されない。

図１に示すシリコン単結晶の製造装置の外観は、メインチャンバー１、これに連通する引上げチャンバー２で構成されている。メインチャンバー１の内部には、黒鉛ルツボ６及び石英ルツボ５が設置されている。黒鉛ルツボ６及び石英ルツボ５を囲むようにヒーター７が設けられており、ヒーター７によって、石英ルツボ５内に収容された原料シリコン多結晶が溶融されて原料融液４とされる。また、断熱部材８が設けられており、ヒーター７からの輻射熱のメインチャンバー１等への影響を防いでいる。

原料融液４の融液面上では熱遮蔽体１２が、融液面に所定間隔で対向配置され、原料融液４の融液面からの輻射熱を遮断している。このルツボ中に種結晶を浸漬した後、原料融液４から棒状の単結晶棒３が引き上げられる。ルツボは結晶成長軸方向に昇降可能であり、単結晶の成長が進行して減少した原料融液４の液面下降分を補うように、成長中にルツボを上昇させることにより、原料融液４の融液面の高さはおおよそ一定に保たれる。

さらに、単結晶育成時にパージガスとしてアルゴンガス等の不活性ガスが、ガス導入口１０から導入され、引き上げ中の単結晶棒３とガス整流筒１１との間を通過した後、熱遮蔽体１２と原料融液４の融液面との間を通過し、ガス流出口９から排出している。導入するガスの流量と、ポンプや弁によるガスの排出量を制御することにより、引上げ中のチャンバー内の圧力が制御される。

また、チョクラルスキー法によって結晶を育成するに際し、磁場印加装置１３によって磁場を印加してもよい。このような、磁場を印可する方法をＭＣＺ法と呼ぶ。

本発明では、このような、チョクラルスキー法による単結晶引上装置により単結晶を成長する際に、引上速度Ｖ［ｍｍ／ｍｉｎ］と固液界面の軸方向の温度勾配Ｇ［℃／ｍｍ］との比Ｖ／Ｇを制御して結晶を引き上げることで、育成された単結晶の欠陥領域を全面Ｎ領域とすることができる。また、単結晶中の酸素析出核のサイズと密度は、育成単結晶中の酸素濃度、窒素濃度や結晶の熱履歴を調整することによって制御できる。酸素濃度は例えばルツボの回転速度や原料融液の対流を調整することにより、窒素濃度は原料融液へのＮドープ量により、熱履歴は結晶の引上速度や炉内構造により制御できる。

本発明の一実施形態のエピタキシャル成長用シリコンウェーハは、チョクラルスキー法のＭＣＺ法による、Ｖｏｉｄおよび転位クラスターを含まない全面Ｎ（Ｎｅｕｔｒａｌ）領域で、かつ酸素析出核のサイズ及び密度が調整されたシリコン単結晶から作製したシリコンウェーハであり、シリコンウェーハ内の酸素析出核は、サイズが１８ｎｍ以上のものの密度が５×１０^７／ｃｍ^３未満、より好ましくはサイズが１２ｎｍ以上のものの平均サイズが１８．５ｎｍ以下であり、かつサイズが１２ｎｍ以上のものの密度が４×１０^８／ｃｍ^３以下である。

このように、サイズが大きい酸素析出核の密度を下げることにより、エピタキシャル層の欠陥の発生を抑制することができる。

また、シリコン単結晶にドープされた窒素濃度が２×１０^１３ａｔｏｍｓ／ｃｍ^３から３０×１０^１３ａｔｏｍｓ／ｃｍ^３であることが好ましい。
このようなシリコンウェーハであれば、ゲッタリング能力も十分で、先端デバイスに好適に適用することができる。

また、前記シリコンウェーハの面方位が（１００）、（１１０）、（５５１）のいずれであっても、本発明の全面Ｎ（Ｎｅｕｔｒａｌ）領域における酸素析出核のサイズ及び密度の制御が可能であり、
従来より先端Ｌｏｇｉｃデバイスで用いられてきた（１００）だけでなく、近年研究が進められてきた（１１０）、（５５１）でも同様に欠陥発生を抑制可能である。今後の先端ロジックデバイスの開発及び性能向上に寄与することができる。

また、本発明では、エピタキシャルウェーハであって、エピタキシャル成長用シリコンウェーハの表面にエピタキシャル層が形成されたものであり、エピタキシャル層にあるＥＰ－ＳＦ（積層欠陥及び転位）が０．００１個／ｃｍ^２以下とすることができる。
このようなシリコンウェーハであれば、極めてＥＰ－ＳＦ（積層欠陥及び転位）が少ない非常に良好なエピタキシャルウェーハであるので、先端デバイスの作製に十分耐え得る。

また、前記エピタキシャルウェーハの７８０℃３ｈｒ＋１０００℃１６ｈｒの酸化熱処理後のシリコンウェーハ中のＢＭＤ密度は１×１０^８／ｃｍ^３以上であって、狙いＢＭＤ密度に対して、
狙いＢＭＤ密度≦９．６８７５×１０^８｛ｅｘｐ（Ｉｎｉ．Ｏｉ［ｐｐｍａ－ＡＳＴＭ’７９］－２１．９９－５．３５）｝＾０．３９６１
を満たすものである。
このようなエピタキシャルウェーハであれば、ＢＭＤ密度が１×１０^８／ｃｍ^３以上の狙いＢＭＤ密度を得ることができ、Ｎ領域でありながらＶ領域と同等のＢＭＤレベルを達成可能となり、不純物金属のゲッタリングサイトとして十分なゲッタリング能力を得ることができる。
なお、Ｖ－ｒｉｃｈ領域を基板とした場合に狙いＢＭＤを達成するためには、狙いＢＭＤ密度≦９．６８７５×１０^８｛ｅｘｐ（Ｉｎｉ．Ｏｉ［ｐｐｍａ－ＡＳＴＭ’７９］－２１．９９）｝＾０．３９６１を満たすようにすることでＢＭＤ密度が１×１０^８／ｃｍ^３以上の狙いＢＭＤ密度を得る。

なお、酸素析出核の密度及びサイズは、ＬＳＴ（Ｌａｓｅｒ ｓｃａｔｔｅｒｉｎｇ ｔｏｍｏｇｒａｐｈｙ：赤外散乱トモグラフィ）検査装置で評価することが望ましく、例えば、Ｓｅｍｉｌａｂ社製ＬＳＴ－２５００や三井金属社製ＭＯ４４１を用いることができる。

ここで、ＭＯ４４１（三井金属社製）を用いる場合、検出感度は１８ｎｍ以上からとなり、検出される酸素析出核の密度が５×１０^７／ｃｍ^３未満であれば、概ねＥＰ欠陥を抑制することが可能となるが、ＭＯ４４１の検出感度の限界に近いサイズでの検出評価となるため、より好ましくは、より高感度にサイズを検出評価することが望ましい。例えば、Ｓｅｍｉｌａｂ社製ＬＳＴ－２５００であれば、検出感度１２ｎｍ以上で高感度の検出評価が可能となり、Ｓｅｍｉｌａｂ社製ＬＳＴ－２５００によって高感度に酸素析出核を検出評価する場合、１２ｎｍ以上の平均サイズ１８．５ｎｍ以下かつ１２ｎｍ以上の酸素析出核の密度４×１０^８／ｃｍ^３以下とすることで、より確実にＥＰ欠陥を抑制及び制御することが可能となる。

より高感度に精度よく析出核を検出評価することで、ＥＰ欠陥数＝Ａ・ｅｘｐ（平均析出核サイズ／Ｂ）における酸素析出核の密度に比例するパラメータである頻度因子Ａ、およびエピタキシャル層形成プロセスにおける析出核許容度に影響するプロセスパラメータＢをより正確に求め、ＥＰ欠陥の抑制及び制御をより確実に行うことができる。

以下、本発明の実施例及び比較例を挙げて具体的に説明するが、本発明はこれらに限定されるものではない。

（比較例１）
３２インチ（直径８１２．８ｍｍ）のルツボに４１０ｋｇのシリコン原料を溶融し、ＭＣＺ法によって中心磁場強度４０００Ｇの横磁場を印加し、また結晶全面がＮ（Ｎｅｕｔｒａｌ）領域となるようにＶ／Ｇを制御して軸方位＜１００＞の３００ｍｍシリコン単結晶を育成した（窒素ドープなし）。このようにして作製したシリコン単結晶からウェーハを切り出し、ラッピング、面取り、研磨を施して面方位（１００）のエピタキシャル成長用のシリコンウェーハを複数枚作製した。

次に、このエピタキシャル成長用シリコンウェーハをＬＳＴ（Ｌａｓｅｒ ｓｃａｔｔｅｒｉｎｇ ｔｏｍｏｇｒａｐｈｙ：赤外散乱トモグラフィ）検査装置であるＳｅｍｉｌａｂ社製ＬＳＴ－２５００でａｓ－ｇｒｏｗｎで存在する酸素析出核の密度およびサイズを評価した結果、
ウェーハ中心部Ｒ０－５０ｍｍのサイズ１８ｎｍ以上の酸素析出核の密度は７．５×１０^７／ｃｍ^３で、１２ｎｍ以上の酸素析出核の密度は７．０×１０^８／ｃｍ^３、平均サイズは１９．２ｎｍであり、
Ｒ６０－１２０ｍｍのサイズ１８ｎｍ以上の酸素析出核の密度は４．２×１０^７／ｃｍ^３で、１２ｎｍ以上の酸素析出核の密度は４．２×１０^８／ｃｍ^３、平均サイズは１８．３ｎｍであり、
Ｒ１３０－Ｒ１５０ｍｍのサイズ１８ｎｍ以上の酸素析出核の密度は５．５×１０^７／ｃｍ^３で、１２ｎｍ以上の酸素析出核の密度は８．０×１０^８／ｃｍ^３、平均サイズは１９．０ｎｍであった。

このエピタキシャル成長用のシリコンウェーハを用いて、１１３０℃にて４μｍのエピタキシャル層を形成させ、エピタキシャルウェーハを２５枚製造した。得られたエピタキシャルウェーハをＫＬＡ Ｔｅｎｃｏｒ製のＳＰ３を用い、Ｏｂｌｉｑｕｅモードの３２ｎｍＵＰ感度で欠陥を評価した。
その結果、各ウェーハにおける平均のＥＰ欠陥密度は、Ｒ０－５０ｍｍで０．００１９個／ｃｍ^２、Ｒ６０－１２０ｍｍで０．００１０個／ｗｆ、Ｒ１３０－Ｒ１５０ｍｍで０．００２１個／ｃｍ^２であり、３００ｍｍウェーハ全面のＥＰ欠陥は０．９９個／ｗｆであった。

このとき、シリコン単結晶中の酸素濃度は２５．２［ｐｐｍａ－ＡＳＴＭ’７９］で、ＥＰ後７８０℃３ｈｒ＋１０００℃１６ｈｒの酸化熱処理後のＢＭＤ密度は４．１×１０^８［／ｃｍ^３］であった。

（比較例２）
窒素を４×１０^１３－３×１０^１４ａｔｏｍｓ／ｃｍ^３の濃度範囲でドープした以外は、比較例１と同条件でエピタキシャル成長用のシリコンウェーハおよびエピタキシャルウェーハを作製した。

比較例１と同様にＬＳＴ検査装置でａｓ－ｇｒｏｗｎで存在する酸素析出核の密度およびサイズを評価した結果、
ウェーハ中心部Ｒ０－５０ｍｍのサイズ１８ｎｍ以上の酸素析出核の密度は９．２×１０^７／ｃｍ^３で、１２ｎｍ以上の酸素析出核の密度は９．０×１０^８／ｃｍ^３、平均サイズは２１．０ｎｍであり、
Ｒ６０－１２０ｍｍのサイズ１８ｎｍ以上の酸素析出核の密度は５×１０^７／ｃｍ^３で、１２ｎｍ以上の酸素析出核の密度は５×１０^８／ｃｍ^３、平均サイズは１８．７ｎｍであり、
Ｒ１３０－Ｒ１５０ｍｍのサイズ１８ｎｍ以上の酸素析出核の密度は１．１×１０^８／ｃｍ^３で、１２ｎｍ以上の酸素析出核の密度は１．０×１０^９／ｃｍ^３、平均サイズは２２．０ｎｍであった。

各エピタキシャルウェーハにおける平均のＥＰ欠陥密度は、Ｒ０－５０ｍｍで０．００２９個／ｃｍ^２、Ｒ６０－１２０ｍｍで０．００１３個／ｗｆ、Ｒ１３０－Ｒ１５０ｍｍで０．００３６個／ｃｍ^２であり、３００ｍｍウェーハ全面のＥＰ欠陥は１．４６個／ｗｆであった。

このとき、シリコン単結晶中の酸素濃度は２５．５［ｐｐｍａ－ＡＳＴＭ’７９］で、ＥＰ後７８０℃３ｈｒ＋１０００℃１６ｈｒの酸化熱処理後のＢＭＤ密度は４．７×１０^８［／ｃｍ^３］であった。

（実施例１）
引上げ速度を調整による酸素析出核の密度及びサイズ調整を実施した以外は、比較例１と同条件でエピタキシャル成長用のシリコンウェーハおよびエピタキシャルウェーハを作製した。

比較例１、２と同様にＬＳＴ検査装置でａｓ－ｇｒｏｗｎで存在する酸素析出核の密度およびサイズを評価した結果、
ウェーハ中心部Ｒ０－５０ｍｍのサイズ１８ｎｍ以上の酸素析出核の密度は３．８×１０^７／ｃｍ^３で、１２ｎｍ以上の酸素析出核の密度は３．６×１０^８／ｃｍ^３、平均サイズは１８．２ｎｍであり、
Ｒ６０－１２０ｍｍのサイズ１８ｎｍ以上の酸素析出核の密度は２．９×１０^７／ｃｍ^３で、１２ｎｍ以上の酸素析出核の密度は２．６×１０^８／ｃｍ^３、平均サイズは１８．１ｎｍであり、
Ｒ１３０－Ｒ１５０ｍｍのサイズ１８ｎｍ以上の酸素析出核の密度は３．０×１０^７／ｃｍ^３で、１２ｎｍ以上の酸素析出核の密度は２．７×１０^８／ｃｍ^３、平均サイズは１８．３ｎｍであった。

各エピタキシャルウェーハにおける平均のＥＰ欠陥密度は、Ｒ０－５０ｍｍで０．０００９個／ｃｍ^２、Ｒ６０－１２０ｍｍで０．０００６個／ｗｆ、Ｒ１３０－Ｒ１５０ｍｍで０．０００７個／ｃｍ^２であり、３００ｍｍウェーハ全面のＥＰ欠陥は０．４６個／ｗｆであった。

このとき、ＥＰ後７８０℃３ｈｒ＋１０００℃１６ｈｒの酸化熱処理後の狙いＢＭＤ密度を４×１０^８／ｃｍ^３以上とするため、［式Ａ］の関係からシリコン単結晶中酸素濃度２５．１［ｐｐｍａ－ＡＳＴＭ’７９］以上が必要と算出され、実際の酸素濃度は２５．２［ｐｐｍａ－ＡＳＴＭ’７９］で、ＢＭＤ密度は４．２×１０^８［／ｃｍ^３］であった。
狙いＢＭＤ密度≦９．６８７５×１０^８｛ｅｘｐ（Ｉｎｉ．Ｏｉ［ｐｐｍａ－ＡＳＴＭ’７９］－２１．９９－５．３５）｝＾０．３９６１ ［式Ａ］

（実施例２）
引上げ速度を調整による酸素析出核の密度及びサイズ調整を実施した以外は、比較例２と同条件でエピタキシャル成長用のシリコンウェーハおよびエピタキシャルウェーハを作製した。

比較例１、２と同様にＬＳＴ検査装置でａｓ－ｇｒｏｗｎで存在する酸素析出核の密度およびサイズを評価した結果、
ウェーハ中心部Ｒ０－５０ｍｍのサイズ１８ｎｍ以上の酸素析出核の密度は４．０×１０^７／ｃｍ^３で、１２ｎｍ以上の酸素析出核の密度は３．８×１０^８／ｃｍ^３、平均サイズは１８．４ｎｍであり、
Ｒ６０－１２０ｍｍのサイズ１８ｎｍ以上の酸素析出核の密度は３．１×１０^７／ｃｍ^３で、１２ｎｍ以上の酸素析出核の密度は２．９×１０^８／ｃｍ^３、平均サイズは１８．２ｎｍであり、
Ｒ１３０－Ｒ１５０ｍｍのサイズ１８ｎｍ以上の酸素析出核の密度は２．８×１０^７／ｃｍ^３で、１２ｎｍ以上の酸素析出核の密度は２．５×１０^８／ｃｍ^３、平均サイズは１８．４ｎｍであった。

各エピタキシャルウェーハにおける平均のＥＰ欠陥密度は、Ｒ０－５０ｍｍで０．０００９個／ｃｍ^２、Ｒ６０－１２０ｍｍで０．０００７個／ｗｆ、Ｒ１３０－Ｒ１５０ｍｍで０．０００６個／ｃｍ^２であり、３００ｍｍウェーハ全面のＥＰ欠陥は０．４９個／ｗｆであった。

このとき、ＥＰ後７８０℃３ｈｒ＋１０００℃１６ｈｒの酸化熱処理後の狙いＢＭＤ密度を４×１０^８／ｃｍ^３以上とするため、［式Ａ］の関係からシリコン単結晶中酸素濃度２５．１［ｐｐｍａ－ＡＳＴＭ’７９］以上が必要と算出され、実際の酸素濃度は２５．４［ｐｐｍａ－ＡＳＴＭ’７９］で、ＢＭＤ密度は４．５×１０^８［／ｃｍ^３］であった。

（実施例３）
育成結晶の軸方位を＜１１０＞、＜５５１＞とした以外は、実施例２と同条件で、面方位（１１０）および（５５１）のエピタキシャル成長用のシリコンウェーハおよびエピタキシャルウェーハを作製した。

軸方位＜１１０＞の３００ｍｍシリコン単結晶から作製したエピタキシャル成長用のシリコンウェーハについては、実施例２と同様にＬＳＴ検査装置でａｓ－ｇｒｏｗｎで存在する酸素析出核の密度およびサイズを評価し、
ウェーハ中心部Ｒ０－５０ｍｍのサイズ１８ｎｍ以上の酸素析出核の密度は３．９×１０^７／ｃｍ^３で、１２ｎｍ以上の酸素析出核の密度は３．７×１０^８／ｃｍ^３、平均サイズは１８．４ｎｍであり、
Ｒ６０－１２０ｍｍのサイズ１８ｎｍ以上の酸素析出核の密度は３．３×１０^７／ｃｍ^３で、１２ｎｍ以上の酸素析出核の密度は３．０×１０^８／ｃｍ^３、平均サイズは１８．２ｎｍであり、
Ｒ１３０－Ｒ１５０ｍｍのサイズ１８ｎｍ以上の酸素析出核の密度は２．５×１０^７／ｃｍ^３で、１２ｎｍ以上の酸素析出核の密度は２．４×１０^８／ｃｍ^３、平均サイズは１８．４ｎｍであった。

軸方位＜５５１＞のシリコン単結晶から作製したエピタキシャル成長用のシリコンウェーハでは、劈開面を得ることができず、ＬＳＴ評価は実施することができなかった。
各エピタキシャルウェーハにおける平均のＥＰ欠陥密度は、面方位（１１０）および（５５１）いずれにおいても実施例２と同等であった。

このとき、ＥＰ後７８０℃３ｈｒ＋１０００℃１６ｈｒの酸化熱処理後の狙いＢＭＤ密度を４×１０^８／ｃｍ^３以上とするため、［式Ａ］の関係からシリコン単結晶中酸素濃度２５．１［ｐｐｍａ－ＡＳＴＭ’７９］以上が必要と算出され、軸方位＜１１０＞および＜５５１＞いずれのシリコン単結晶においても、実際の酸素濃度は２５．１［ｐｐｍａ－ＡＳＴＭ’７９］であり、軸方位＜１１０＞の３００ｍｍシリコン単結晶から作製したエピタキシャル成長用のシリコンウェーハにおいてＢＭＤ密度は４．０×１０^８［／ｃｍ^３］であった。

軸方位＜５５１＞のシリコン単結晶から作製したエピタキシャル成長用のシリコンウェーハでは、劈開面を得ることができず、ＬＳＴ評価は実施することができなかった。

表１に、実施例と比較例の各条件と、各条件で製造したエピタキシャルウェーハの酸素析出核の密度及び平均サイズ、ＥＰ欠陥密度、総ＥＰ欠陥数を示す。

［結果］
表１から明らかなように、比較例１、２よりも、実施例１、２、３の方が、ＥＰ欠陥密度、総ＥＰ欠陥数いずれの面でも値が小さく、優れていた。比較例１、２のＥＰ欠陥密度がいずれも０．００１個／ｃｍ^２以上なのに対して、実施例１、２、３はいずれも０．００１個／ｃｍ^２未満であるし、比較例１、２の総ＥＰ欠陥数がいずれも０．５個／ｗｆ以上なのに対して、実施例１、２、３はいずれも０．５個／ｗｆ未満であった。
なお、上記の結果から、Ｎ（Ｎｅｕｔｒａｌ）領域（Ｖｏｉｄ（ＣＯＰ）フリー）基板を用いたエピタキシャルウェーハ製造においては、ＥＰ欠陥数とａｓ－ｇｒｏｗｎ析出核の間には、ＥＰ欠陥数＝Ａ・ｅｘｐ（平均析出核サイズ／Ｂ）の関係があることが見出され、Ａ＝ａ×１２ｎｍ以上析出核密度［／ｃｍ^３］、比較例１、２および実施例１からは、ａ＝２．８０×１０^－１０、Ｂ＝１０となっている。

以上の様に、Ｎ（Ｎｅｕｔｒａｌ）領域（Ｖｏｉｄ（ＣＯＰ）フリー）基板を用いたエピタキシャルウェーハ製造においては、ＥＰ欠陥数とａｓ－ｇｒｏｗｎ析出核の関係は明らかであり、ウェーハ内の析出核は、１８ｎｍ以上のサイズが５×１０^７／ｃｍ^３未満、より好ましくは１２ｎｍ以上の平均サイズ１８．５ｎｍ以下かつ１２ｎｍ以上の析出核密度４×１０^８／ｃｍ^３以下とすることで、ＥＰ欠陥の発生を０．００１個／ｃｍ^２に抑制した、非常に良好なＥＰ表層品質を有するエピタキシャルウェーハを得ることができる。また、本発明の効果は、ウェーハ面方位によらず得ることができる。

また、前記エピタキシャルウェーハの７８０℃３ｈｒ＋１０００℃１６ｈｒの酸化熱処理後のＢＭＤ密度については、狙いＢＭＤ密度に対して、
狙いＢＭＤ密度≦９．６８７５×１０^８｛ｅｘｐ（Ｉｎｉ．Ｏｉ［ｐｐｍａ－ＡＳＴＭ’７９］－２１．９９－５．３５）｝＾０．３９６１
（Ｖ－ｒｉｃｈの場合：
狙いＢＭＤ密度≦９．６８７５×１０^８｛ｅｘｐ（Ｉｎｉ．Ｏｉ［ｐｐｍａ－ＡＳＴＭ’７９］－２１．９９）｝＾０．３９６１）
を満たすことで、ＢＭＤ密度１×１０^８／ｃｍ^３以上で面内均一ＢＭＤ分布を有する、高いゲッタリング能力も併せ持つエピタキシャルウェーハを得ることができる。

このように、本発明によれば、デバイス不良につながるＥＰ欠陥を抑制した、極めて良好なＥＰ表層欠陥レベルを有する、高いゲッタリング能力も併せ持つエピタキシャルウェーハを製造可能となり、プロセスが複雑化及び長期化して許容される欠陥が極めて少なく、プロセスコストが高い先端Ｌｏｇｉｃデバイスを高い歩留りで製造することが可能となる。

本発明は以下の態様を包含する。
［１］：
エピタキシャル成長用シリコンウェーハであって、
チョクラルスキー法による、Ｖｏｉｄおよび転位クラスターを含まない全面Ｎ（Ｎｅｕｔｒａｌ）領域で、かつ酸素析出核のサイズ及び密度が調整されたシリコン単結晶からなるシリコンウェーハであり、
前記シリコンウェーハ内の前記酸素析出核は、サイズが１８ｎｍ以上のものの密度が５×１０^７／ｃｍ^３未満であることを特徴とするエピタキシャル成長用シリコンウェーハ。
［２］：
前記シリコンウェーハ内の前記酸素析出核は、サイズが１２ｎｍ以上のものの平均サイズが１８．５ｎｍ以下であり、かつサイズが１２ｎｍ以上のものの密度が４×１０^８／ｃｍ^３以下であることを特徴とする上記［１］に記載のエピタキシャル成長用シリコンウェーハ。
［３］：
前記シリコン単結晶にドープされた窒素濃度が２×１０^１３ａｔｏｍｓ／ｃｍ^３から３０×１０^１３ａｔｏｍｓ／ｃｍ^３であることを特徴とする上記［１］又は上記［２］に記載のエピタキシャル成長用シリコンウェーハ。
［４］：
前記シリコンウェーハの面方位が（１００）、（１１０）、（５５１）のいずれかであることを特徴とする上記［１］から上記［３］のいずれかに記載のエピタキシャル成長用シリコンウェーハ。
［５］：
上記［１］から上記［４］のいずれかに記載のエピタキシャル成長用シリコンウェーハの表面にエピタキシャル層が形成されたものであり、前記エピタキシャル層にあるＥＰ－ＳＦ（積層欠陥及び転位）が０．００１個／ｃｍ^２以下であることを特徴とするエピタキシャルウェーハ。
［６］：
前記エピタキシャルウェーハの７８０℃３ｈｒ＋１０００℃１６ｈｒの酸化熱処理後のシリコンウェーハ中のＢＭＤ密度は１×１０^８／ｃｍ^３以上であって、狙いＢＭＤ密度に対して、
狙いＢＭＤ密度≦９．６８７５×１０^８｛ｅｘｐ（Ｉｎｉ．Ｏｉ［ｐｐｍａ－ＡＳＴＭ’７９］－２１．９９－５．３５）｝＾０．３９６１
を満たすものであることを特徴とする上記［５］に記載のエピタキシャルウェーハ。

なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。

１…メインチャンバー、 ２…引上げチャンバー、 ３…単結晶棒、 ４…原料融液、
５…石英ルツボ、 ６…黒鉛ルツボ、 ７…ヒーター、 ８…断熱材部、
９…ガス流出口、 １０…ガス導入口、 １１…ガス整流筒、 １２…遮熱部材、
１３…磁場印加装置。

Claims (5)

1. エピタキシャル成長用シリコンウェーハであって、
   チョクラルスキー法による、Ｖｏｉｄおよび転位クラスターを含まない全面Ｎ（Ｎｅｕｔｒａｌ）領域で、かつ酸素析出核のサイズ及び密度が調整されたシリコン単結晶からなるシリコンウェーハであり、
   前記シリコンウェーハ内の前記酸素析出核は、サイズが１８ｎｍ以上のものの密度が５×１０^７／ｃｍ^３未満であり、
   前記シリコン単結晶にドープされた窒素濃度が２×１０ ^１３ ａｔｏｍｓ／ｃｍ ^３ から３０×１０ ^１３ ａｔｏｍｓ／ｃｍ ^３ であることを特徴とするエピタキシャル成長用シリコンウェーハ。
2. 前記シリコンウェーハ内の前記酸素析出核は、サイズが１２ｎｍ以上のものの平均サイズが１８．５ｎｍ以下であり、かつサイズが１２ｎｍ以上のものの密度が４×１０^８／ｃｍ^３以下であることを特徴とする請求項１に記載のエピタキシャル成長用シリコンウェーハ。
3. 前記シリコンウェーハの面方位が（１００）、（１１０）、（５５１）のいずれかであることを特徴とする請求項１に記載のエピタキシャル成長用シリコンウェーハ。
4. 請求項１から請求項３のいずれか一項に記載のエピタキシャル成長用シリコンウェーハの表面にエピタキシャル層が形成されたものであり、前記エピタキシャル層にあるＥＰ－ＳＦ（積層欠陥及び転位）が０．００１個／ｃｍ^２以下であることを特徴とするエピタキシャルウェーハ。
5. 前記エピタキシャルウェーハの７８０℃３ｈｒ＋１０００℃１６ｈｒの酸化熱処理後のシリコンウェーハ中のＢＭＤ密度は１×１０^８／ｃｍ^３以上であって、狙いＢＭＤ密度に対して、
   狙いＢＭＤ密度≦９．６８７５×１０^８｛ｅｘｐ（Ｉｎｉ．Ｏｉ［ｐｐｍａ－ＡＳＴＭ’７９］－２１．９９－５．３５）｝＾０．３９６１
   を満たすものであることを特徴とする請求項４に記載のエピタキシャルウェーハ。

Images