JP2007191320A - シリコン単結晶ウエーハの製造方法 - Google Patents
シリコン単結晶ウエーハの製造方法 Download PDFInfo
- Publication number
- JP2007191320A JP2007191320A JP2006008209A JP2006008209A JP2007191320A JP 2007191320 A JP2007191320 A JP 2007191320A JP 2006008209 A JP2006008209 A JP 2006008209A JP 2006008209 A JP2006008209 A JP 2006008209A JP 2007191320 A JP2007191320 A JP 2007191320A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- region
- single crystal
- heat treatment
- silicon single
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
- H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
- C30B15/02—Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt
- C30B15/04—Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt adding doping materials, e.g. for n-p-junction
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
- C30B15/20—Controlling or regulating
- C30B15/203—Controlling or regulating the relationship of pull rate (v) to axial thermal gradient (G)
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
- C30B33/02—Heat treatment
Abstract
【解決手段】CZ法によりシリコン単結晶インゴットを引き上げ、該インゴットから切り出したウエーハに急速熱処理を行うシリコン単結晶ウエーハの製造方法であって、予め、引き上げ速度を変えて引き上げた前記インゴットから切り出したウエーハに、熱処理温度を変えて急速熱処理を行い、酸化膜耐圧測定を行って、引き上げ速度および熱処理温度と酸化膜耐圧測定の結果との関係を求め、該関係に基づき、急速熱処理後に径方向の全面がN領域になるように、引き上げ速度および熱処理温度の条件を決定して、インゴットの引き上げおよび急速熱処理を行ってシリコン単結晶ウエーハを製造するシリコン単結晶ウエーハの製造方法。
【選択図】図8
Description
図1は、単結晶を育成した場合の引き上げ速度と欠陥分布の関係の一例を示している。単結晶育成時の引き上げ速度V(mm/min)を変化させることによって、シリコン融点から1300℃までの温度範囲における引き上げ軸方向の結晶内温度勾配の平均値G(℃/mm)との比であるV/Gを変化させた場合のものである。
引き上げ速度Vが比較的高速な領域ではベーカンシー(Vacancy:以下Vaという)と呼ばれる点欠陥である空孔が凝集したボイドと考えられているCOP(Crystal Originated Particle)やFPD(Flow Pattern Defect)とよばれる空孔型のGrown−in欠陥が結晶径全域に存在し、V−Rich領域と呼ばれている。
さらに引き上げ速度Vを遅くすると、Vaやインタースティシャルシリコン(Interstitial Silicon:以下Iという)と呼ばれる格子間型の点欠陥の過不足が少ないニュートラル(Neutral:以下Nという)領域が存在する。このN領域はVaやIの偏りはあるが飽和濃度以下であるため、前記COPやFPDのように凝集した欠陥としては存在しないか、あるいは現在の欠陥検出方法では欠陥の存在が検出できないことが判明してきた。
このN領域はVaが優勢なNv領域とIが優勢なNi領域に分別される。
これらのことから、結晶の中心から径方向全域に渡ってN領域となるような範囲にV/Gを制御しながら引上げた単結晶からウエーハを切り出し、研磨することにより径方向の全面がN領域になる極めて欠陥の少ないウエーハを得ることができる。
図2(c)は図1のC−Cから切り出したウエーハを示し、ウエーハ全面がNi領域からなるウエーハを得ることができる。
ウエーハ表面にV−Rich領域またはI−Rich領域に存在するGrown−in欠陥が出現すると、デバイスのMOS(Metal Oxide Semiconductor)構造を形成した場合に酸化膜の耐圧を低下させるなどデバイス特性に悪影響を及ぼすために、ウエーハ表層にはこのような欠陥が存在しないことが望まれている。
より詳細には、V/Gが臨界点(V/G)c以上ではVaが優勢な領域が形成され、臨界点以下ではIが優勢な領域が形成される。すなわち、(V/G)cは、VaとIが同濃度となるV/G値を示している。
V−Rich領域は、V/Gが(V/G)v以上であり、点欠陥である空孔Vaが飽和濃度Cv以上であるため空孔の凝集体すなわちCOP等のGrow−in欠陥が発生している領域である。
N領域とは空孔の凝集体あるいは格子間型シリコン点欠陥の凝集体が存在しないニュートラル領域((V/G)i〜(V/G)osf)を示す。
そして、通常このN領域に隣接してOSF領域((V/G)osf〜(V/G)v)が存在する。
そのため、このようなシリコンウエーハにデバイスプロセス等で熱処理が施されるとシリコンウエーハ内の過飽和な酸素が酸素析出物として析出する。この様な酸素析出物はBMD(Bulk Micro Defect)と呼ばれる。
このBMDはウエーハ内のデバイス活性領域で発生すると、接合リーク等のデバイス特性に悪影響を及ぼすため問題となるが、一方でデバイス活性領域以外のバルク中に存在すると、デバイスプロセス中に混入した金属不純物を捕獲するゲッタリングサイトとして機能するため有効である。
このRTP処理とは、シリコンウエーハにN2またはNH3等の窒化物形成雰囲気、あるいはこれらのガスとAr、H2等の窒化物非形成雰囲気との混合ガス雰囲気中で、例えば50℃/秒といった昇温速度で室温より急速昇温し、1200℃前後の温度で数十秒程度加熱保持した後、例えば50℃/秒といった降温速度で急速に冷却することを特徴とする熱処理方法である。
まず、RTP処理では、例えばN2雰囲気中で1200℃という高温保持中にウエーハ表面からVaの注入が起こり、1200℃から700℃の温度範囲を例えば50℃/secという降温速度で冷却する間にVaの拡散による再分布とIとの再結合による消滅が起きる。その結果、バルク中にはVaが不均一に分布した状態になる。
したがって、例えばRTP処理の雰囲気や最高温度、保持時間等の条件を制御して行うことによりシリコンウエーハに所望のVa濃度プロファイルを形成し、その後得られたシリコンウエーハに酸素析出熱処理を行うことによって、所望のDZ層の厚さ及び深さ方向のBMDプロファイルを有するシリコンウエーハを製造することができる。
このように、前記シリコン単結晶インゴットを、径方向の全面がNi領域となる引き上げ速度で引き上げれば、インゴットから切り出した急速熱処理前のウエーハは径方向の全面がNi領域となり、このとき、急速熱処理における熱処理温度が高温であって、空孔が注入されても空孔の凝集は極めて発生し難いため、急速熱処理の条件の設定を簡単にすることができ、効率良く高品質のシリコン単結晶ウエーハを製造することができる。
このように、窒素を1×1011atoms/cm3以上の濃度でドープすることにより、シリコン単結晶インゴットを引き上げるときのN領域の拡大や、酸素析出の促進効果を顕著なものとすることができる。そして、1×1015atoms/cm3以下の濃度とすることにより、シリコンの単結晶化を妨げることもなく、結晶製造のコストの増大を防ぐことができる。
また、炭素を1×1016以上の濃度でドープすることによって、効果的に酸素析出を促進し、また、炭素自身をゲッタリングサイトとすることができる。このとき、1×1017atoms/cm3以下の濃度とすれば、炭素によるウエーハのライフタイムの低下を防止することが可能である。
このように、前記シリコン単結晶インゴットを引き上げるときに、8ppm以上の濃度の酸素をドープすれば、急速熱処理後の酸素析出熱処理によって、比較的空孔濃度の低いウエーハの表層領域に十分に厚いDZ層を形成するとともに、空孔濃度の高いウエーハのバルク領域に効果的に酸素析出物を形成することができる。また、15ppm以下とすれば、ウエーハの表層領域にDZ層を十分に確保することも可能であるし、バルク部では十分に析出物を形成して強力なゲッタリング効果を有するとともに、必要以上に析出物が形成されることもない。このため、ゲッタリング能力を備え、デバイス特性を低下させることのない高品質のウエーハを製造することができる。
このように、本発明のシリコンウエーハの製造方法においては、前記急速熱処理を非酸化性雰囲気下で行うのが好ましく、例えば、雰囲気ガスとしてN2、NH3、NO、N2O、N2O2等を用い、窒化物形成雰囲気とすることができる。また、例えばH2、Ar、He等を用い、窒化物非形成雰囲気とすることもできる。さらに、これらの窒化物形成雰囲気および窒化物非形成雰囲気を混合した雰囲気下で行うこともできる。
このように、前記急速熱処理において、熱処理温度を1100℃以上とすれば、十分に酸素析出物を得ることのできるシリコン単結晶ウエーハとすることが可能である。そして、前記熱処理温度を1300℃以下とすることにより、ウエーハ面内を均一に加熱しやすく、熱応力によるスリップの発生が起き難い。また、金属汚染も発生し難い。
表層領域にDZ層を有し、また、バルク領域にBMDを有してゲッタリング能力を備えることのできるウエーハの製造方法として、従来では、例えば、VaやIの凝集体の存在しない単結晶インゴットのN領域から切り出し、径方向の全面がN領域のウエーハをRTP処理する方法がある。しかしながら、このように、材料として、Grown−in欠陥をその内部に含まないN領域のシリコンウエーハを用意しても、RTP処理後に酸化膜耐圧を測定すると該酸化膜耐圧が低下してしまうという問題があった。
まず、径方向の全面がN領域であるシリコンウエーハを使用しているのにもかかわらず、急速熱処理後に酸化膜耐圧が低下する原因について述べる。この原因は明確ではないが、上記のような酸化膜耐圧の低下は以下に述べるようなメカニズムによって生じるものと発明者は考えた。
図6は、上記メカニズムを説明するためのものであり、RTP処理前と処理後のウエーハにおける欠陥領域の変移を示した概略説明図である。なお、このメカニズムの説明においては、OSF領域は基本的に無関係であるため、簡単のためOSF領域は記載していない。
さらに、(V/G)vRTP、(V/G)cRTPを、RTP後におけるV−Rich領域とN領域、Nv領域とNi領域との境界とする。
Cve = Cv1 − Ci1 + Cv2
で与えられる。
したがって、RTP処理後の空孔濃度はNv領域(Ci1=0と近似できる)ではCv2だけ増加し、Ni領域(Cv1=0と近似できる)ではRTP処理で注入された空孔濃度Cv2からもともと存在したI濃度Ci1を差し引いた空孔濃度になる。
そして、空孔がほとんど存在しない全面がNi領域(RTP前)のウエーハに析出熱処理を施した場合に比べて、同様にウエーハにRTP処理を行った後に析出熱処理を行った場合の方がより高密度のBMDが発生するようになることから、RTP処理後のウエーハは空孔が優勢であると考えられる。
このことから推定して、Ni領域(RTP前)のI濃度Ci1はRTPで注入されるVa濃度Cv2より低いと考えられるため、RTP前にNi領域(RTP前)であった部分は、RTP後にはNv領域(RTP後)( すなわち(V/G)cRTP〜(V/G)vRTP)になると考えられる。これらのことを総合的に判断すると、空孔領域と格子間シリコン領域との境界はRTP前には(V/G)cであったが、RTP処理後には(V/G)cRTPの位置にシフトすると考えられる。
ただし、これは単純に正味の空孔濃度や格子間シリコン濃度が飽和濃度以下であるという点だけで判断した結果であり、実際にはRTP前にI−Rich領域であるI−Rich領域(RTP前)では、インゴットから切り出されたRTP処理前のウエーハ段階ですでにIの凝集が起こって、欠陥が形成されている。この欠陥は上述したように、RTP処理では殆ど消滅しないため、RTP後においても欠陥発生領域であることには変わりないと思われる。
したがって、I−Rich領域(RTP前)を含まないウエーハをRTP処理する材料とするのが好ましい。
以上のように、RTPにより空孔が注入され、欠陥分布がシフトするために、全面N領域結晶をRTPしているにもかかわらず、RTP後にCOP等のGrown−in欠陥が発生し、耐圧を劣化させていることが判明した。従って、RTP後に真に全面N領域のシリコンウエーハを確実に得るためには、このRTPによるシフトを勘案して製造する必要がある。
RTP処理後に酸素析出熱処理を施した場合に発生するBMD密度は一般的にVaの濃度の増加とともに増加するが、ある値(例えばCv3)以上ではBMDは飽和すると考えられる。
他方、Vaの飽和濃度CvはCv3より高いと一般的に考えられている
このことは、上記の式で与えられるRTP処理後の正味の空孔濃度(Cve)を、空孔の凝集を発生させない程度に十分低い(Cv以下)が、BMD形成の核となる酸素析出物クラスターを形成させるには十分に高い空孔濃度(Cv3以上)に制御することにより、空孔型欠陥の発生がなく、しかもバルク領域にはゲッタリング機能を有するBMDを十分に形成することができる。
まず、引き上げ速度を変えながらチョクラルスキー法によってシリコン単結晶インゴットを引き上げる。このように、引き上げる速度を変化させることによりV/Gを制御して変化させ、様々な欠陥領域を有するシリコン単結晶インゴットを得ることができる。
そして、このようなインゴットからウエーハを切り出し、予備試験用のサンプルウエーハとする。当然、これらのサンプルウエーハは様々な欠陥領域を有するウエーハとなる。
あるいは、炭素を1×1016〜1×1017atoms/cm3の濃度でドープしても良い。このような濃度範囲で炭素をドープすることによって、ウエーハのライフタイムの低下を発生させることなく、効果的に酸素析出を促進し、また、炭素自身をゲッタリングサイトとすることができる。
このときの急速熱処理における雰囲気は、非酸化性雰囲気とするのが好ましく、例えばN2、NH3、NO、N2O、N2O2等を用い、窒化物形成雰囲気とすることができる。あるいは、H2、Ar、He等を用いたり、これらを混合した雰囲気としても良く、非酸化性雰囲気であれば特に限定されない。
この急速熱処理工程の後に、得られたサンプルウエーハのそれぞれに対して酸化膜耐圧の測定を行う。そして、得られた酸化膜耐圧測定の結果と、インゴットの引き上げ速度および急速熱処理における熱処理温度との関係を求める。例えば、酸化膜の真性故障モードであるCモードの良品率において、ある一定の基準を設けて、該基準に達したサンプルウエーハの場合の引き上げ速度および熱処理温度の条件と、逆に基準に達しなかった場合の条件とが判別できるように関係を求めると良い。これは、目的に沿って、上記引き上げ速度、熱処理温度、酸化膜耐圧測定の結果の関係が判るようなものであれば良く、その形式等限定されるものではない。
Cve = Cv2 − Ci1
で与えられる。実験を繰り返して詳細に検討した結果、この場合にはCveは急速熱処理の保持温度を例えば1270℃としても過飽和にはならないことを本発明者は発見した。したがって、径方向の全面がNi領域であるウエーハを材料として用いた場合、所望のBMDが得られるように急速熱処理における条件を設定すれば良いため、極めて効率良く簡単に高品質のシリコンウエーハを得ることが可能である。
図8において、酸化膜の真性故障モードであるCモードの良品率が96%より上を○、93%より上で96%以下を△、93%以下を×で示している。
図8から明白なように、引き上げ速度が0.56mm/min以下の場合、すなわち径方向の全面がNi領域のウエーハの場合は急速熱処理の熱処理温度とは無関係にいずれも酸化膜の信頼性は良好である。
引上げ速度が0.57以上0.59mm/min以下の場合、すなわちウエーハにNv領域が存在する場合は、ウエーハ全面がN領域であるにもかかわらず、引上げ速度が大きくなるほど、急速熱処理の保持温度がより低温で酸化膜の信頼性が低下し始めていることが分かる。
これは前述したように、引上げ速度が大きいほどNv領域の中でもOSF領域に近い領域であり、この領域では、急速熱処理前のシリコンウエーハ中に存在する空孔濃度が高く、急速熱処理後の正味の空孔濃度の過飽和度が、Ni領域に近いNv領域の部分と比較して高く、点欠陥が凝集して欠陥となり易いからである。また、急速熱処理の最高温度が高いほど、注入される空孔濃度が高くなるため、同様の理由により点欠陥の凝集がより発生しやすいためと理解することができる。
そして、さらにこれらの急速熱処理後のウエーハに対して酸素析出熱処理を施したところ、表層領域にDZ層を有し、バルク領域にBMDが形成されて、ゲッタリング能力を十分に備えた良好なウエーハを得ることができた。
そしてこのウエーハ内部では、上記急速熱処理によって良好な酸素析出物プロファイルが形成されており、酸素析出熱処理あるいは後のデバイス工程等での熱処理によって、ウエーハ表層領域ではDZ層が維持されるとともに、バルク領域にBMDが形成され、高いゲッタリング能力を有するウエーハとすることができる。
(比較例)
従来より使用されているものと同様の単結晶引上げ装置を用い、直径が210mmになるように制御しながら、引き上げ速度を0.57mm/minとしてシリコン単結晶インゴットの育成を行って、該インゴットからウエーハを半径方向に切り出し、ウエーハ加工を行った。
なお、インゴット引き上げのとき、窒素を1×1011atoms/cm3の濃度でドープした。また切り出したウエーハの酸素濃度は12ppm(JEIDA)であった。
このウエーハを市販の急速熱処理装置(Steag社製AST−2800)を用いて、NH3流量0.5l/minとAr流量4l/minの混合雰囲気下において、50℃/秒の昇温速度で室温より急速昇温し、1200℃で10秒間保持した後、50℃/秒の降温速度で急速冷却した。そして、この後、ウエーハ表面に厚さ25nmのゲート酸化膜を形成後、酸化膜耐圧を測定した。
次に、比較例に使用したものと同様の単結晶引上げ装置を用い、以下のような予備試験を行った。直径が210mmになるように制御しながら、引き上げ速度を0.7mm/minから0.5mm/minまで連続して低下させてシリコン単結晶インゴットの育成を行った。この場合の引き上げ軸に平行な断面の欠陥分布は図1のようになった。そして、このインゴットからウエーハを半径方向に切り出し、ウエーハ加工を行った。
この単結晶インゴットにおいて、図1のA−Aの位置から切り出したウエーハは図2(a)に示すように全面Nv領域のウエーハ(以下Nvウエーハという)となった。また、図2(b)は図1のB−Bの位置から切り出したウエーハを示しており、ウエーハ中心部にNv領域があり、該Nv領域の周りのウエーハ外周部にNi領域からなるウエーハ(以下NvNi混在ウエーハという)となっている。そして、図2(c)は図1のC−Cから切り出したウエーハを示しており、ウエーハ全面がNi領域からなるウエーハ(以下Niウエーハという)が得られた。
これらのA−A、B−B、C−Cから切り出したウエーハを比較例と同様の急速熱処理装置を用いて、NH3流量0.5l/minとAr流量4l/minの混合雰囲気下において、50℃/秒の昇温速度で室温より急速昇温し、予め求めた急速熱処理の熱処理温度、引き上げ速度および酸化膜耐圧の関係から最高温度をそれぞれ、1150℃、1170℃、1200℃で10秒間保持した後、50℃/秒の降温速度で急速冷却した。そして、この後、ウエーハ表面に厚さ25nmのゲート酸化膜を形成した後、酸化膜耐圧を測定した。その結果、全面NvであるA−Aのウエーハを含めて、すべてのウエーハの酸化膜耐圧の結果が○であった。
Claims (6)
- チョクラルスキー法によりシリコン単結晶インゴットを引き上げ、該シリコン単結晶インゴットから切り出したウエーハに急速熱処理を行うシリコン単結晶ウエーハの製造方法であって、予め、引き上げ速度を変えて引き上げた前記シリコン単結晶インゴットから切り出したウエーハに、熱処理温度を変えて急速熱処理を行い、該急速熱処理後に酸化膜耐圧測定を行って、前記引き上げ速度および前記熱処理温度と前記酸化膜耐圧測定の結果との関係を求め、該関係に基づき、前記急速熱処理後に径方向の全面がN領域になるように、前記シリコン単結晶インゴットを育成するときの引き上げ速度および前記急速熱処理における熱処理温度の条件を決定して、前記シリコン単結晶インゴットの引き上げおよび前記急速熱処理を行ってシリコン単結晶ウエーハを製造することを特徴とするシリコン単結晶ウエーハの製造方法。
- 前記シリコン単結晶インゴットを、径方向の全面がNi領域となる引き上げ速度で引き上げることを特徴とする請求項1に記載のシリコン単結晶ウエーハの製造方法。
- 前記シリコン単結晶インゴットを引き上げるときに、1×1011〜1×1015atoms/cm3の濃度の窒素および/または1×1016〜1×1017atoms/cm3の濃度の炭素をドープすることを特徴とする請求項1または請求項2に記載のシリコン単結晶ウエーハの製造方法。
- 前記シリコン単結晶インゴットを引き上げるときに、8ppm以上15ppm以下の濃度の酸素をドープすることを特徴とする請求項1から請求項3のいずれか一項に記載のシリコン単結晶ウエーハの製造方法。
- 前記急速熱処理を、非酸化性雰囲気下で行うことを特徴とする請求項1から請求項4のいずれか一項に記載のシリコン単結晶ウエーハの製造方法。
- 前記急速熱処理において、熱処理温度を1100℃以上1300℃以下とすることを特徴とする請求項1から請求項5のいずれか一項に記載のシリコン単結晶ウエーハの製造方法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006008209A JP4853027B2 (ja) | 2006-01-17 | 2006-01-17 | シリコン単結晶ウエーハの製造方法 |
PCT/JP2006/325489 WO2007083476A1 (ja) | 2006-01-17 | 2006-12-21 | シリコン単結晶ウエーハの製造方法 |
US12/087,605 US20090007839A1 (en) | 2006-01-17 | 2006-12-21 | Method for Manufacturing Silicon Single Crystal Wafer |
EP06842997.6A EP1975283B1 (en) | 2006-01-17 | 2006-12-21 | Process for producing silicon single crystal wafer |
CN2006800510775A CN101360852B (zh) | 2006-01-17 | 2006-12-21 | 单晶硅晶片的制造方法 |
KR1020087017492A KR101341859B1 (ko) | 2006-01-17 | 2008-07-17 | 실리콘 단결정 웨이퍼의 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006008209A JP4853027B2 (ja) | 2006-01-17 | 2006-01-17 | シリコン単結晶ウエーハの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007191320A true JP2007191320A (ja) | 2007-08-02 |
JP4853027B2 JP4853027B2 (ja) | 2012-01-11 |
Family
ID=38287432
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006008209A Active JP4853027B2 (ja) | 2006-01-17 | 2006-01-17 | シリコン単結晶ウエーハの製造方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US20090007839A1 (ja) |
EP (1) | EP1975283B1 (ja) |
JP (1) | JP4853027B2 (ja) |
KR (1) | KR101341859B1 (ja) |
CN (1) | CN101360852B (ja) |
WO (1) | WO2007083476A1 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010119614A1 (ja) | 2009-04-13 | 2010-10-21 | 信越半導体株式会社 | アニールウエーハおよびアニールウエーハの製造方法ならびにデバイスの製造方法 |
WO2014109453A1 (en) * | 2013-01-08 | 2014-07-17 | Lg Siltron Inc. | Silicon single crystal wafer, manufacturing method thereof and method of detecting defects |
JP2021008386A (ja) * | 2019-07-02 | 2021-01-28 | 信越半導体株式会社 | 炭素ドープシリコン単結晶ウェーハ及びその製造方法 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5151628B2 (ja) * | 2008-04-02 | 2013-02-27 | 信越半導体株式会社 | シリコン単結晶ウエーハ、シリコン単結晶の製造方法および半導体デバイス |
KR101218664B1 (ko) * | 2009-05-26 | 2013-01-04 | 주식회사 엘지실트론 | 탄소가 도핑된 반도체 단결정 잉곳 및 그 제조 방법 |
JP5381558B2 (ja) * | 2009-09-28 | 2014-01-08 | 株式会社Sumco | シリコン単結晶の引上げ方法 |
WO2014129123A1 (ja) | 2013-02-22 | 2014-08-28 | 信越半導体株式会社 | シリコン単結晶棒の製造方法 |
DE102014114683B4 (de) * | 2014-10-09 | 2016-08-04 | Infineon Technologies Ag | Verfahren zur herstellung eines halbleiter-wafers mit einer niedrigen konzentration von interstitiellem sauerstoff |
CN105316767B (zh) * | 2015-06-04 | 2019-09-24 | 上海超硅半导体有限公司 | 超大规模集成电路用硅片及其制造方法、应用 |
JP6897598B2 (ja) * | 2018-02-16 | 2021-06-30 | 信越半導体株式会社 | シリコン単結晶ウェーハの熱処理方法 |
CN110537106B (zh) | 2018-03-27 | 2023-03-28 | 智能雷达系统有限公司 | 雷达装置 |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1179889A (ja) * | 1997-07-09 | 1999-03-23 | Shin Etsu Handotai Co Ltd | 結晶欠陥が少ないシリコン単結晶の製造方法、製造装置並びにこの方法、装置で製造されたシリコン単結晶とシリコンウエーハ |
JP2000053497A (ja) * | 1998-06-04 | 2000-02-22 | Shin Etsu Handotai Co Ltd | 窒素ド―プした低欠陥シリコン単結晶ウエ―ハおよびその製造方法 |
JP2001503009A (ja) * | 1997-04-09 | 2001-03-06 | エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド | 低欠陥密度の理想的酸素析出シリコン |
JP2001146498A (ja) * | 1999-11-12 | 2001-05-29 | Shin Etsu Handotai Co Ltd | シリコン単結晶ウエーハおよびその製造方法並びにsoiウエーハ |
JP2001203210A (ja) * | 1999-11-13 | 2001-07-27 | Samsung Electronics Co Ltd | 制御された欠陥分布をもつシリコンウェーハ、その製造方法及び単結晶シリコンインゴットを製造するためのチョクラルスキープーラ |
JP2001240496A (ja) * | 2000-02-29 | 2001-09-04 | Komatsu Electronic Metals Co Ltd | シリコンウエハ及びその製造方法 |
JP2002043318A (ja) * | 2000-07-28 | 2002-02-08 | Shin Etsu Handotai Co Ltd | シリコン単結晶ウエーハの製造方法 |
JP2002187794A (ja) * | 2000-12-20 | 2002-07-05 | Sumitomo Metal Ind Ltd | シリコンウェーハおよびこれに用いるシリコン単結晶の製造方法 |
JP2004250263A (ja) * | 2003-02-19 | 2004-09-09 | Sumitomo Mitsubishi Silicon Corp | 高品質ウェーハおよびその製造方法 |
WO2005053010A1 (ja) * | 2003-11-26 | 2005-06-09 | Shin-Etsu Handotai Co., Ltd. | アニールウエーハ及びアニールウエーハの製造方法 |
JP2005206391A (ja) * | 2004-01-20 | 2005-08-04 | Shin Etsu Handotai Co Ltd | シリコン単結晶基板の抵抗率保証方法及びシリコン単結晶基板の製造方法並びにシリコン単結晶基板 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5401669A (en) * | 1993-05-13 | 1995-03-28 | Memc Electronic Materials, Spa | Process for the preparation of silicon wafers having controlled distribution of oxygen precipitate nucleation centers |
CN101070621B (zh) * | 1997-04-09 | 2012-09-05 | Memc电子材料有限公司 | 低缺陷密度、理想氧沉淀的硅 |
US6077343A (en) * | 1998-06-04 | 2000-06-20 | Shin-Etsu Handotai Co., Ltd. | Silicon single crystal wafer having few defects wherein nitrogen is doped and a method for producing it |
MY131022A (en) * | 2000-09-29 | 2007-07-31 | Samsung Electronics Co Ltd | Silicon wafers having controlled distribution of defects, and methods of preparing the same |
JP4720058B2 (ja) * | 2000-11-28 | 2011-07-13 | 株式会社Sumco | シリコンウェーハの製造方法 |
-
2006
- 2006-01-17 JP JP2006008209A patent/JP4853027B2/ja active Active
- 2006-12-21 US US12/087,605 patent/US20090007839A1/en not_active Abandoned
- 2006-12-21 EP EP06842997.6A patent/EP1975283B1/en active Active
- 2006-12-21 CN CN2006800510775A patent/CN101360852B/zh active Active
- 2006-12-21 WO PCT/JP2006/325489 patent/WO2007083476A1/ja active Application Filing
-
2008
- 2008-07-17 KR KR1020087017492A patent/KR101341859B1/ko active IP Right Grant
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001503009A (ja) * | 1997-04-09 | 2001-03-06 | エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド | 低欠陥密度の理想的酸素析出シリコン |
JPH1179889A (ja) * | 1997-07-09 | 1999-03-23 | Shin Etsu Handotai Co Ltd | 結晶欠陥が少ないシリコン単結晶の製造方法、製造装置並びにこの方法、装置で製造されたシリコン単結晶とシリコンウエーハ |
JP2000053497A (ja) * | 1998-06-04 | 2000-02-22 | Shin Etsu Handotai Co Ltd | 窒素ド―プした低欠陥シリコン単結晶ウエ―ハおよびその製造方法 |
JP2001146498A (ja) * | 1999-11-12 | 2001-05-29 | Shin Etsu Handotai Co Ltd | シリコン単結晶ウエーハおよびその製造方法並びにsoiウエーハ |
JP2001203210A (ja) * | 1999-11-13 | 2001-07-27 | Samsung Electronics Co Ltd | 制御された欠陥分布をもつシリコンウェーハ、その製造方法及び単結晶シリコンインゴットを製造するためのチョクラルスキープーラ |
JP2001240496A (ja) * | 2000-02-29 | 2001-09-04 | Komatsu Electronic Metals Co Ltd | シリコンウエハ及びその製造方法 |
JP2002043318A (ja) * | 2000-07-28 | 2002-02-08 | Shin Etsu Handotai Co Ltd | シリコン単結晶ウエーハの製造方法 |
JP2002187794A (ja) * | 2000-12-20 | 2002-07-05 | Sumitomo Metal Ind Ltd | シリコンウェーハおよびこれに用いるシリコン単結晶の製造方法 |
JP2004250263A (ja) * | 2003-02-19 | 2004-09-09 | Sumitomo Mitsubishi Silicon Corp | 高品質ウェーハおよびその製造方法 |
WO2005053010A1 (ja) * | 2003-11-26 | 2005-06-09 | Shin-Etsu Handotai Co., Ltd. | アニールウエーハ及びアニールウエーハの製造方法 |
JP2005206391A (ja) * | 2004-01-20 | 2005-08-04 | Shin Etsu Handotai Co Ltd | シリコン単結晶基板の抵抗率保証方法及びシリコン単結晶基板の製造方法並びにシリコン単結晶基板 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010119614A1 (ja) | 2009-04-13 | 2010-10-21 | 信越半導体株式会社 | アニールウエーハおよびアニールウエーハの製造方法ならびにデバイスの製造方法 |
KR20120022749A (ko) | 2009-04-13 | 2012-03-12 | 신에쯔 한도타이 가부시키가이샤 | 어닐 웨이퍼 및 어닐 웨이퍼의 제조방법, 그리고 디바이스의 제조방법 |
WO2014109453A1 (en) * | 2013-01-08 | 2014-07-17 | Lg Siltron Inc. | Silicon single crystal wafer, manufacturing method thereof and method of detecting defects |
US9406528B2 (en) | 2013-01-08 | 2016-08-02 | Lg Siltron Incorporated | Silicon single crystal wafer, manufacturing method thereof and method of detecting defects |
US9917022B2 (en) | 2013-01-08 | 2018-03-13 | Sk Siltron Co., Ltd. | Silicon single crystal wafer, manufacturing method thereof and method of detecting defects |
JP2021008386A (ja) * | 2019-07-02 | 2021-01-28 | 信越半導体株式会社 | 炭素ドープシリコン単結晶ウェーハ及びその製造方法 |
JP7207204B2 (ja) | 2019-07-02 | 2023-01-18 | 信越半導体株式会社 | 炭素ドープシリコン単結晶ウェーハの製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US20090007839A1 (en) | 2009-01-08 |
JP4853027B2 (ja) | 2012-01-11 |
EP1975283A1 (en) | 2008-10-01 |
CN101360852B (zh) | 2012-12-05 |
EP1975283B1 (en) | 2016-11-23 |
WO2007083476A1 (ja) | 2007-07-26 |
CN101360852A (zh) | 2009-02-04 |
KR101341859B1 (ko) | 2013-12-17 |
EP1975283A4 (en) | 2010-07-14 |
KR20080086896A (ko) | 2008-09-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4853027B2 (ja) | シリコン単結晶ウエーハの製造方法 | |
JP5578172B2 (ja) | アニールウエーハの製造方法およびデバイスの製造方法 | |
JP5167654B2 (ja) | シリコン単結晶ウエーハの製造方法 | |
TWI471940B (zh) | Silicon substrate manufacturing method and silicon substrate | |
EP1975990A1 (en) | Method for manufacturing silicon single crystal wafer | |
JP6044660B2 (ja) | シリコンウェーハの製造方法 | |
US10177008B2 (en) | Silicon wafer and method for manufacturing the same | |
JP4699675B2 (ja) | アニールウェーハの製造方法 | |
JP3255114B2 (ja) | 窒素ドープした低欠陥シリコン単結晶の製造方法 | |
JP2008066357A (ja) | シリコン単結晶ウエーハおよびシリコン単結晶ウエーハの製造方法 | |
JP2000053497A (ja) | 窒素ド―プした低欠陥シリコン単結晶ウエ―ハおよびその製造方法 | |
TWI534310B (zh) | Silicon substrate manufacturing method and silicon substrate | |
JP5151628B2 (ja) | シリコン単結晶ウエーハ、シリコン単結晶の製造方法および半導体デバイス | |
JP2011222842A (ja) | エピタキシャルウェーハの製造方法、エピタキシャルウェーハ及び撮像用デバイスの製造方法 | |
WO2005053010A1 (ja) | アニールウエーハ及びアニールウエーハの製造方法 | |
JP2007070132A (ja) | 単結晶シリコンウェーハの製造方法、単結晶シリコンウェーハ及びウェーハ検査方法 | |
JP2013175742A (ja) | エピタキシャルウェーハの製造方法、エピタキシャルウェーハ及び撮像用デバイスの製造方法 | |
JPH11349394A (ja) | 窒素ドープした低欠陥シリコン単結晶ウエーハおよびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080930 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110719 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110927 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111010 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141104 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4853027 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |