KR20080086896A - 실리콘 단결정 웨이퍼의 제조방법 - Google Patents

실리콘 단결정 웨이퍼의 제조방법 Download PDF

Info

Publication number
KR20080086896A
KR20080086896A KR1020087017492A KR20087017492A KR20080086896A KR 20080086896 A KR20080086896 A KR 20080086896A KR 1020087017492 A KR1020087017492 A KR 1020087017492A KR 20087017492 A KR20087017492 A KR 20087017492A KR 20080086896 A KR20080086896 A KR 20080086896A
Authority
KR
South Korea
Prior art keywords
wafer
heat treatment
single crystal
region
silicon single
Prior art date
Application number
KR1020087017492A
Other languages
English (en)
Other versions
KR101341859B1 (ko
Inventor
코지 에바라
Original Assignee
신에쯔 한도타이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쯔 한도타이 가부시키가이샤 filed Critical 신에쯔 한도타이 가부시키가이샤
Publication of KR20080086896A publication Critical patent/KR20080086896A/ko
Application granted granted Critical
Publication of KR101341859B1 publication Critical patent/KR101341859B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/02—Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt
    • C30B15/04—Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt adding doping materials, e.g. for n-p-junction
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C30B15/203—Controlling or regulating the relationship of pull rate (v) to axial thermal gradient (G)
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment

Abstract

본 발명은 쵸크랄스키법에 의해 실리콘 단결정 잉곳을 인상하고, 이 실리콘 단결정 잉곳으로부터 절출한 웨이퍼에 급속열처리를 실시하는 실리콘 단결정 웨이퍼의 제조방법으로서, 미리, 인상속도를 바꾸어 인상한 전기 실리콘 단결정 잉곳으로부터 절출한 웨이퍼에, 열처리 온도를 바꾸어 급속열처리를 실시하고, 산화막 내압 측정을 실시하여, 인상속도 및 열처리 온도와 산화막 내압 측정의 결과와의 관계를 구하고, 이 관계에 기초하여, 급속열처리 후에 지름방향의 전면이 N 영역이 되도록, 인상 속도 및 열처리 온도의 조건을 결정하여, 잉곳의 인상 및 급속열처리를 실시하여 실리콘 단결정 웨이퍼를 제조하는 실리콘 단결정 웨이퍼의 제조방법을 제공한다.
이것 의해, 웨이퍼 표층에 DZ층을 확보하고, 웨이퍼의 벌크영역에 산소석출물을 형성할 수 있는 실리콘 웨이퍼를 효율 좋고 확실하게 제조할 수 있는 제조방법이 제공된다.
실리콘, 잉곳, 웨이퍼, 표층, 급속열처리, 산화막, 인상속도

Description

실리콘 단결정 웨이퍼의 제조방법{Process for Producing Silicon Single Crystal Wafer}
본 발명은, 웨이퍼 표면으로부터 디바이스 활성영역이 되는 일정한 깊이까지, 결정결함의 발생이 없는 DZ층이 형성되고, 또한 웨이퍼 내부에는 게터링 사이트가 되는 산소석출물을 형성할 수 있는 실리콘 단결정 웨이퍼의 제조방법에 관한 것이다.
반도체 디바이스의 재료가 되는 실리콘 단결정 웨이퍼는, 일반적으로 쵸크랄스키법(Czochralski Method： 이하 CZ법이라고 한다)에 의해 실리콘 단결정을 성장시키고, 얻어진 실리콘 단결정 잉곳을 절단, 연마 등의 공정을 실시하는 것에 의해 제작할 수가 있다.
이와 같이 CZ법으로 육성된 실리콘 단결정은, 열산화처리(예를 들면 1100℃×2시간)를 받았을 때에 링상으로 발생하는 OSF라 불리는 산화유기적층결함을 발생시키는 일이 있다.
OSF 이외에도 결정 육성시에 형성되어, 디바이스 성능에 악영향을 미치는 미세 결함(이하, Grown－in 결함이라고 한다)이 존재하는 것이 밝혀져 왔다.
그래서, 근년 이러한 결함을 가능한 한 줄인 웨이퍼를 얻기 위한 단결정 제조방법 이 예를 들면 일본 특개평 11-79889호 공보나 특허 제3085146호 공보에 개시되어 있다.
도 1은, 단결정을 육성한 경우의 인상 속도와 결함 분포의 관계의 일례를 나타내고 있다. 단결정육성 시의 인상 속도Ⅴ(mm/min)를 변화시키는 것에 의해, 실리콘 융점으로부터 1300℃까지의 온도 범위에서의 인상축방향의 결정내온도구배의 평균치 G(℃／mm)와의 비인 Ⅴ／G를 변화시킨 경우의 것이다.
일반적으로, 단결정 내의 온도분포는 CZ 로내의 구조(이하 핫 존이라고 한다)에 의존하고 있어, 인상속도를 바꾸어도 그 분포는 대부분 변함없다는 것이 알려져 있다.
이 때문에, 동일 구조의 CZ노의 경우는 Ⅴ／G는 인상속도의 변화에만 대응하는 것이 된다.
즉, 인상속도Ⅴ와 Ⅴ／G는 근사적으로는 정비례의 관계가 있다. 따라서, 도 1의 종축에는 인상속도Ⅴ를 이용하고 있다.
인상속도Ⅴ가 비교적 고속인 영역에서는 베이컨시(Vacancy： 이하, Va라고 한다)라고 불리는 점결함인 공공이 응집한 보이드라고 여겨지고 있는 COP(Crystal Ori ginated Particle)나 FPD(Flow Pattern Defect)라고 불리는 공공형의 Grown －in 결함이 결정 지름(徑) 전역에 존재하고,Ⅴ－Rich 영역이라고 불리고 있다.
이것보다 인상속도Ⅴ가 조금 늦어지면, 결정의 주변으로부터 OSF가 링상으로 발생 하고, 인상속도Ⅴ가 저하함에 따라 OSF는 중심을 향해 축소(shrink)해 나가, 마침내 결정중심에서 OSF는 소멸한다.
한층 더 인상속도Ⅴ를 늦게 하면, Va나 인터스티셜 실리콘(Interstitial Silicon： 이하Ⅰ라고 한다)이라고 불리는 격자간형의 점결함의 과부족이 적은 뉴트럴(Neutral： 이하 N라고 한다) 영역이 존재한다.
이 N 영역은 Va나Ⅰ의 편향은 있지만 포화농도 이하이기 때문에, 전기 COP나 FPD와 같이 응집한 결함으로서는 존재하지 않거나 또는 현재의 결함검출방법으로는 결함의 존재를 검출할 수 없다는 것이 판명되어 왔다.
이 N 영역은 Va가 우세한 Nv 영역과Ⅰ가 우세한 Ni 영역으로 구분된다.
인상속도Ⅴ를 더욱 늦게 하면, Ⅰ가 과포화되고, 그 결과Ⅰ가 응집한 전위루프라고 여겨지는 L/D(Large Dislocation： 격자간전위루프의 약어, LSEPD, LEPD 등)의 결함이 저밀도로 발생하고, 이 영역은Ⅰ－Rich 영역으로 불리고 있다.
이러한 것으로부터, 결정의 중심으로부터 지름방향 전역에 걸쳐 N 영역이 되는 것 같은 범위로 Ⅴ／G를 제어하면서 인상한 단결정으로부터 웨이퍼를 절출(切出)하고, 연마하는 것에 의해 지름방향의 전면이 N 영역이 되는 극히 결함이 적은 웨이퍼를 얻을 수 있다.
예로서, 도 1의 A－A의 위치로부터 절출된 웨이퍼는 도 2(a)에 나타난 바와 같이 전면 Nv 영역의 웨이퍼가 된다. 도 2(b)는 도 1의 B－B의 위치로부터 절출한 웨이퍼를 나타내고, 웨이퍼 중심부에 Nv 영역이 있고, 그 외주부에 Ni 영역이 존재한다. 도 2(c)는 도 1의 C-C로부터 절출된 웨이퍼를 나타내고, 웨이퍼 전면이 Ni 영역으로 이루어진 웨이퍼를 얻을 수 있다.
웨이퍼 표면에 Ⅴ-Rich 영역 또는 I- Rich 영역에 존재하는 Grown-in 결함이 출현 하면, 디바이스의 MOS(Metal Oxide Semiconductor) 구조를 형성한 경우에 산화막의 내압을 저하시키는 등 디바이스 특성에 악영향을 미치기 때문에, 웨이퍼 표층에는 이러한 결함이 존재하지 않는 것이 요망되고 있다.
도 3은Ⅴ／G와 Va 농도 및Ⅰ농도의 관계를 모식적으로 표현한 것으로, 이 관계는 보론코아 이론이라고 불리워지고 있고, 공공 영역과 격자간실리콘 영역의 경계가 Ⅴ／G에 의해 결정되는 것을 나타내고 있다.
보다 상세하게는, Ⅴ／G가 임계점(Ⅴ／G)c이상에서는 Va가 우세한 영역이 형성되고, 임계점 이하에서는Ⅰ가 우세한 영역이 형성된다.
즉, (Ⅴ／G)c는, Va와Ⅰ가 동일한 농도가 되는 Ⅴ／G값을 나타내고 있다.
도 3중의 I-rich영역은, Ⅴ／G가 (Ⅴ／G)i이하이고, 격자간실리콘형 점결함Ⅰ가 포화농도 Ci이상이기 때문에 격자간형 실리콘 점결함의 응집체 즉 L/D의 Grown－in 결함이 발생하고 있는 영역이다.
Ⅴ－Rich 영역은, Ⅴ／G가 (Ⅴ／G)v이상이고, 점결함인 공공Va가 포화농도 Cv이상이기 때문에, 공공의 응집체 즉 COP등의 Grown－in 결함이 발생하고 있는 영역이다.
N 영역이란 공공의 응집체 또는 격자간형 실리콘 점결함의 응집체가 존재하지 않는 뉴트럴 영역[(Ⅴ／G)i ~ (Ⅴ／G)osf]를 나타낸다.
그리고, 통상 이 N 영역에 인접하여 OSF 영역[(Ⅴ／G)osf ~ (Ⅴ／G)v]가 존재한다. 그런데, 실리콘 웨이퍼에는 통상 7~10×1017 atoms/cm3[JEIDA： 일본 전자 공업 진 흥 협회에 의한 환산 계수를 사용) 정도의 산소가 과포화 상태로 포함되어 있다.
그 때문에, 이러한 실리콘 웨이퍼에 디바이스 프로세스 등에서 열처리가 실시되면실리콘 웨이퍼내의 과포화산소가 산소석출물로서 석출한다.
이와 같은 산소석출물은 BMD(Bulk Micro Defect)로 불린다.
이 BMD는 웨이퍼내의 디바이스 활성 영역에서 발생하면, 접합 리크등의 디바이스 특성에 악영향을 미치기 때문에 문제가 되지만, 한편으로는 디바이스 활성영역 이외의 벌크중에 존재하면, 디바이스 프로세스 중에 혼입한 금속 불순물을 포획하는 게터링사이트로서 기능하기 때문에 유효하다.
그 때문에, 실리콘 웨이퍼의 제조에 있어서는, 웨이퍼의 벌크중에 BMD를 형성함과 함께, 디바이스 활성영역인 웨이퍼 표면 근방은 BMD나 Grown－in 결함 등이 존재하지 않는 무결함 영역(Denuded Zone； 이하 DZ층이라고 한다)를 유지해야 한다.
근년, 실리콘 웨이퍼의 출하 단계에서는 웨이퍼 내부에 BMD는 발생하지 않지만, 그 후의 디바이스 프로세스 등의 열처리를 실시하는 것에 의해, 디바이스 활성영역인 웨이퍼 표면 근방에는 BMD가 없는 DZ층을 유지한 상태로, 디바이스 활성영역보다 깊은 벌크중에는 BMD가 형성되어 게터링 능력을 갖도록 설계된 실리콘 웨이퍼의 제조 방법으로서 실리콘 웨이퍼를 RTP(Rapid Thermal Process)처리하는 방법(급속열처리)이 제안되어 있다(예를 들면 일본 특개 2001－203210호 공보, USP5401669호공보, 일본 특표2001- 503009호 공보 참조).
이 RTP 처리란, 실리콘 웨이퍼에 N2 또는 NH3등의 질화물형성 분위기, 또는 이들 가 스와 Ar, H2등의 질화물 비형성 분위기와의 혼합 가스 분위기중에서, 예를 들면, 50℃/초인 승온속도로 실온에서부터 급속승온하고, 1200℃ 전후의 온도에서 수십초정도가열유지한 후, 예를 들면, 50℃/초인 강온(降溫)속도로 급속하게 냉각하는 것을 특징으로 하는 열처리 방법이다.
이러한 RTP 처리한 실리콘 웨이퍼는, 그 후의 산소석출 열처리 등의 열처리를 실시하여 BMD를 발생시킬 수가 있다.
이 BMD의 깊이 방향에서의 농도분포는 RTP 처리에서의 처리 조건에 의해 변화하는 것이 알려져 있다.
일례로서, Ar가스 단체의 분위기중에서 실시한 실리콘 웨이퍼와 N2/Ar 혼합 가스 분위기중에서 실시한 실리콘 웨이퍼에 대하여, 산소석출 열처리 후에 형성된 BMD의 깊이 방향에서의 농도분포의 개략도가 각각 도 4 및 도 5에 나타나 있다.
여기서, RTP 처리 후에 산소석출 열처리를 실시하는 것에 의해 BMD가 형성되는 메커니즘에 대하여 간단히 설명한다.
우선, RTP 처리에서는, 예를 들면 N2 분위기중에서 1200℃이라고 하는 고온유지중에 웨이퍼 표면으로부터 Va의 주입이 일어나고, 1200℃에서 700℃의 온도 범위를 예를 들면 50℃／초라고 하는 강온속도로 냉각하는 사이에 Va의 확산에 의한 재분포와Ⅰ와의 재결합에 의한 소멸이 일어난다.
그 결과, 벌크내에는 Va가 불균일하게 분포한 상태가 된다.
이러한 상태의 웨이퍼에 대해서 예를 들면 산소석출 열처리를 실시하는 것에 의해, 높은 Va 농도의 영역에서는 산소석출물이 클러스터화하고, 클러스터화한 산소석출 물이 성장하여 BMD가 형성된다.
이와 같이, RTP처리 후의 실리콘 웨이퍼에 산소석출 열처리가 행해지면, RTP 처리로 형성된 Va의 농도 프로파일에 따라, 웨이퍼 깊이 방향으로 분포를 갖는 BMD를 형성하게 된다.
따라서, 예를 들면 RTP 처리의 분위기나 최고 온도, 유지 시간 등의 조건을 제어 하여 실시하는 것에 의해 실리콘 웨이퍼에 소망의 Va 농도 프로파일을 형성하고, 그 후 얻어진 실리콘 웨이퍼에 산소석출 열처리를 실시하는 것에 의해, 소망의 DZ층의 두께 및 깊이 방향의 BMD 프로파일을 갖는 실리콘 웨이퍼를 제조할 수가 있다.
이와 같이 RTP 처리로 새롭게 Va를 주입하는 것에 의해 소망의 DZ층의 두께나 BMD 프로파일을 얻을 수 있으므로 유효하다.
그렇지만, RTP 처리에서는 열처리 시간이 지극히 단시간이기 때문에, 재료가 되는 실리콘 웨이퍼에 COP나 L/D와 같은 Grown -in 결함이 존재하고 있는 경우에는, 이러한 결함을 충분히 소멸시킬 수는 없다.
그 결과, Grown－in 결함을 가지는 실리콘 웨이퍼를 RTP 처리한 경우, 표면으로부터 어느 깊이까지는 BMD가 발생하고 있지 않는 영역을 확보할 수 있지만, Grown－in 결함에 대해서는, 표면의 극히 얕은 영역은 RTP 처리로 소멸시킬 수 있어도, 그것보다 깊은 영역에서는 Grown－in 결함이 존재하는 상태가 되어, 디바이스 활성 영역 전체를 무결함으로 할 수가 없다. 이 때문에, 디바이스 특성이 저하해 버린 다고 하는 문제가 있었다
그래서, 예를 들면 일본 특개 2001－203210호 공보에는, 실리콘 웨이퍼로서 Va나Ⅰ의 응집체가 존재하지 않는 N 영역의 단결정으로부터 절출하여 지름방향의 전면이 N 영역으로 이루어진 웨이퍼를 RTP 처리하는 방법이 제안되어 있다.
전면 N 영역 결정을 이용하면, RTP 처리 후에 표층 무결함으로 벌크에 BMD를 가지는 소망한 웨이퍼를 얻을 수 있을 것이다.
그렇지만, 이와 같이 재료로서 지름방향의 전면이 N 영역으로 되는 웨이퍼를 이용함에도 불구하고, RTP처리 후의 웨이퍼에 있어서 디바이스 특성이 저하하는 일이 있다.
본 발명은, 이러한 문제점을 감안하여 이루어진 것으로서, 웨이퍼 표층 영역에 충분한 두께의 DZ층을 확보함과 동시에, 웨이퍼의 벌크 영역 내에는 게터링 사이트로서 기능하는 산소석출물을 형성할 수 있는 실리콘 단결정 웨이퍼를 효율 좋게 확실히 제조할 수 있는 제조방법을 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위하여, 본 발명은, 쵸크랄스키법에 의해 실리콘 단결정 잉곳을 인상하고, 이 실리콘 단결정 잉곳으로부터 절출한 웨이퍼에 급속열처리를 실시하는 실리콘 단결정 웨이퍼의 제조방법으로서, 미리, 인상속도를 바꾸어 인상한 전기 실리콘 단결정 잉곳으로부터 절출한 웨이퍼에, 열처리 온도를 바꾸어 급속열처리를 실시하고, 이 급속열처리 후에 산화막 내압 측정을 실시하여, 전기 인상속도 및 전기 열처리 온도와 전기 산화막 내압 측정의 결과와의 관계를 구하고, 이 관계에 기초하여, 전기 급속열처리 후에 지름방향의 전면이 N 영역이 되도록, 전기 실리콘 단결정 잉곳을 육성할 때의 인상 속도 및 전기 급속열처리에서의 열처리 온도의 조건을 결정하여, 전기 실리콘 단결정 잉곳의 인상 및 전기 급속열처리를 실시하여 실리콘 단결정 웨이퍼를 제조하는 것을 특징으로 하는 실리콘 단결정 웨이퍼의 제조방법을 제공한다.
이와 같이, 우선, 예비시험으로서 인상속도를 바꾸어 쵸크랄스키법에 의해 인상한 실리콘 단결정 잉곳으로부터 절출한 웨이퍼에, 열처리 온도를 바꾸어 급속열처리를 실시하고, 그 후 산화막 내압 측정을 실시하여, 전기 인상속도 및 전기 열처리 온도와 전기 산화막 내압 측정의 결과와의 관계를 구한다.
그리고, 이 관계에 기초하여, 전기 급속열처리 후에 지름방향의 전면이 N 영역이 되도록, 실리콘 단결정 잉곳을 육성할 때의 인상 속도 및 급속열처리에서의 열처리 온도의 조건을 결정하여 전기 실리콘 단결정 잉곳의 인상 및 전기 급속열처리를 실시하여 실리콘 단결정 웨이퍼를 제조하는 것에 의해, 잉곳으로부터 절출한 웨이퍼에 Nv 영역이 존재하여도, 급속열처리로 새롭게 주입되는 공공과의 총합(總和)이 포화농도 이상이 되어, 공공이 응집하여 공공형Grown－in 결함을 형성하는 것을 방지할 수가 있다.
그 때문에, 재료로서 잉곳으로부터 절출하는 범위를 확대할 수가 있고, 수율·생산 성을 향상시키는 것이 가능하다.
더욱이, 웨이퍼의 표층에 DZ층을 확보하고, 산화막내압 특성과 같은 디바이스 특성의 저하를 방지할 수 있음과 함께, 산소석출 열처리에 의해 벌크 영역내에 BMD를 충분히 형성할 수 있는 고품질의 웨이퍼를 효율 좋게 확실히 제조하는 것이 가능하다.
이 때, 전기 실리콘 단결정 잉곳을, 지름방향의 전면이 Ni 영역이 되는 인상 속도로 인상하는 것이 바람직하다.
이와 같이, 전기 실리콘 단결정 잉곳을, 지름방향의 전면이 Ni 영역이 되는 인상 속도로 인상하면, 잉곳으로부터 절출한 급속열처리 전의 웨이퍼는 지름방향의 전면이 Ni 영역이 되고, 이 때, 급속열처리에서의 열처리 온도가 고온이어서, 공공이 주입 되어도 공공의 응집은 극히 발생하기 어렵기 때문에, 급속열처리 조건의 설정을 간단하게 할 수가 있고, 효율 좋게 고품질의 실리콘 단결정 웨이퍼를 제조할 수가 있다.
또한, 전기 실리콘 단결정 잉곳을 인상할 때, 1×1011 ~ 1×1015 atoms/cm3의 농도의 질소 및/또는 1×1016 ~ 1×1017 atoms/cm3의 농도의 탄소를 도프하는 것이 바람직하다.
이와 같이, 질소를 1×1011 atoms/cm3 이상의 농도로 도프하는 것에 의해, 실리콘 단결정 잉곳을 인상할 때의 N 영역의 확대나, 산소석출의 촉진효과를 현저한 것으로 할 수가 있다.
그리고, 1×1015 atoms/cm3 이하의 농도로 하는 것에 의해, 실리콘의 단결정화를 방해하는 일도 없어, 결정 제조의 비용의 증대를 막을 수 있다
또한, 탄소를 1×1016 atoms/cm3 이상의 농도로 도프하는 것에 의해, 효과적으로 산소석출을 촉진하고, 또한, 탄소 자신을 게터링 사이트로 할 수가 있다.
이 때, 1×1017 atoms/cm3 이하의 농도로 하면, 탄소에 의한 웨이퍼의 라이프 타임의 저하를 방지하는 것이 가능하다.
또한, 전기 실리콘 단결정 잉곳을 인상할 때, 8ppm 이상 15ppm 이하의 농도의 산소를 도프하는 것이 바람직하다.
이와 같이, 전기 실리콘 단결정 잉곳을 인상할 때, 8ppm 이상의 농도의 산소를 도프하면, 급속열처리 후의 산소석출 열처리에 의해, 비교적 공공 농도가 낮은 웨이퍼의 표층 영역에 충분히 두꺼운 DZ층을 형성함과 함께, 공공 농도가 높은 웨이퍼의 벌크영역에 효과적으로 산소석출물을 형성할 수가 있다.
또한, 15ppm이하로 하면, 웨이퍼의 표층 영역에 DZ층을 충분히 확보하는 것도 가능하고, 벌크부에서는 충분히 석출물을 형성하여 강력한 게터링 효과를 가짐과 동시에, 필요이상으로 석출물이 형성되는 일도 없다.
이 때문에, 게터링 능력을 갖추고, 디바이스 특성을 저하시키지 않는 고품질의 웨이퍼를 제조할 수가 있다.
그리고, 전기 급속열처리를, 비산화성 분위기하에서 실시하는 것이 바람직하다.
이와 같이, 본 발명의 실리콘 웨이퍼의 제조방법에 있어서는, 전기 급속열처리를 비산화성 분위기하에서 실시하는 것이 바람직하고, 예를 들면, 분위기 가스로서 N2, NH3, NO, N20, N202등을 이용하여, 질화물형성 분위기로 할 수가 있다.
또한, 예를 들면 H2,Ar,He등을 이용하여, 질화물 비형성 분위기로 할 수도 있다. 또한, 이들 질화물형성 분위기 및 질화물 비형성 분위기를 혼합한 분위기하에서 실시할 수도 있다.
또한, 전기 급속열처리에 있어서, 열처리 온도를 1100℃이상 1300℃이하로 하는 것이 바람직하다.
이와 같이, 전기 급속열처리에 있어서, 열처리 온도를 1100℃이상으로 하면, 충분히 산소석출물을 얻을 수 있는 실리콘 단결정 웨이퍼로 하는 것이 가능하다. 그리고, 전기 열처리 온도를 1300℃이하로 하는 것에 의해, 웨이퍼면내를 균일하게 가열하기 쉽고, 열응력에 의한 슬립의 발생이 일어나기 어렵다.
또한, 금속 오염도 발생하기 어렵다.
이러한 본 발명의 실리콘 단결정 웨이퍼의 제조방법이면, 잉곳으로부터 절출할 수 있는 범위를 확대할 수 있기 때문에, 수율이나 생산성을 향상시킬 수가 있다. 그리고, 산소석출 열처리 후에 표층에 충분한 DZ층을 확보하고, 또한 벌크 영역 내에 산소석출물을 충분히 형성할 수 있는 고품질의 웨이퍼를 효율 좋게 확실히 제조하는 것이 가능하다.
도 1은 실리콘 단결정 잉곳을 육성한 때의 인상 속도와 결함 분포의 관계의 일례를 나타내는 개략 설명도이다.
도 2는 실리콘 단결정 잉곳을 반경 방향으로 절출한 웨이퍼의 면내 결함 분포를 나타내는 개략도이다.
도 3은 Ⅴ／G와 Va 농도 및Ⅰ농도의 관계를 나타내는 개략 설명도이다.
도 4는 산소석출 열처리 후에 형성된 BMD의 깊이 방향에서의 농도분포의 일례를 나타내는 개략도이다(RTP 분위기： 아르곤 가스 단체).
도 5는 산소석출 열처리 후에 형성된 BMD의 깊이 방향에서의 농도분포의 다른 일례를 나타내는 개략도이다(RTP 분위기： N2/아르곤 혼합 가스).
도 6은 RTP 처리 전과 RTP 처리 후의 Ⅴ／G와 Va 농도 및Ⅰ농도의 관계를 나타내는 개략 설명도이다.
도 7은 공공 농도와 석출열처리 후의 BMD와의 관계를 나타내는 그래프이다.
도 8은 급속열처리의 열처리 온도와 인상속도와 산화막내압의 관계를 나타내는 도면이다
도 9는 비교예의 산화막내압 측정의 결과를 나타내는 면내 결함 분포의 개략도이다.
이하에서는, 본 발명의 실시의 형태에 대하여 설명하지만, 본 발명은 이것에 한정되는 것은 아니다.
표층 영역에 DZ층을 갖고, 또한, 벌크 영역에 BMD를 가져 게터링 능력을 갖출 수 있는 웨이퍼의 제조방법으로서, 종래에는, 예를 들면, Va나Ⅰ의 응집체가 존재하지 않는 단결정 잉곳의 N 영역으로부터 절출하고, 지름방향의 전면이 N 영역의 웨이퍼를 RTP 처리하는 방법이 있다.
그렇지만, 이와 같이, 재료로서, Grown－in 결함을 그 내부에 포함하지 않는 N 영역의 실리콘 웨이퍼를 준비해도, RTP 처리 후에 산화막 내압을 측정하면 이 산화막 내압이 저하해 버린다고 하는 문제가 있었다.
본 발명자는, 웨이퍼의 RTP 처리에 대하여 예의 연구를 실시한 결과, 상기와 같은 RTP 처리 후의 산화막 내압의 저하는, Nv 영역을 포함하는 실리콘 단결정 웨이퍼를 재료로 했을 때에 발생하기 쉽다는 것을 발견하였다.
그리고, 한층 더 검토를 거듭한 결과, Nv 영역 내에서도, OSF 영역에 가까운 부분, 즉, Va의 응집이 발생하지 않지만, 비교적 Va 농도가 높은 영역에서 상기 산화막 내압의 저하가 현저하게 발생하는 것을 인식하고, 본 발명을 완성시켰다.
이하, 본 발명에 대하여 도면을 참조하여 구체적으로 설명한다.
우선, 지름방향의 전면이 N 영역인 실리콘 웨이퍼를 사용하고 있음에도불구하고 급속열처리 후에 산화막 내압이 저하하는 원인에 대하여 설명하다.
이 원인은 명확하지 않지만, 상기와 같은 산화막 내압의 저하는 이하에서 기술하는 바와 같은 메커니즘에 의해 생기는 것으로 발명자는 생각하였다.
도 6은, 상기 메커니즘을 설명하기 위한 것으로, RTP 처리 전과 처리 후의 웨이퍼에서의 결함 영역의 변이를 나타낸 개략 설명도이다.
또한, 이 메커니즘의 설명에 있어서는, OSF 영역은 기본적으로 무관계 하기 때문에, 간단히 하기 위하여 OSF 영역은 기재되어 있지 않다.
도 6에 나타난 바와 같이, 급속열처리 전에 있어서, 실리콘 웨이퍼의 공공 농도를 Cvl, 격자간실리콘형 점결함 농도를 Cil로 하고, 각각의 포화농도를 Cv, Ci로 하면, Cvl와 Cv, Cil와 Ci와의 교점에서의 Ⅴ／G의 값(Ⅴ／G)v, (Ⅴ／G)i는, 각각 Ⅴ-Rich 영역과 N 영역, N 영역과 I-rich 영역과의 경계가 된다.
또한, Nv 영역과 Ni 영역과의 경계를 임계값(Ⅴ／G)c로 한다.
또한, (Ⅴ／G)vRTP, (Ⅴ／G)cRTP를, RTP 후에서의Ⅴ－Rich 영역과 N 영역, Nv영역과 Ni영역과의 경계로 한다.
여기서, RTP 처리 후, RTP 처리에 의해 주입되는 공공 농도를 Cv2로 하면,Ⅰ와 Va 는 쌍를 형성하여 소멸하기 때문에, 급속열처리 후의 실리콘 웨이퍼중의 순(正味)공공 농도 Cve는,
Cve=Cvl－Cil＋Cv2 로 주어진다.
따라서, RTP 처리 후의 공공 농도는 Nv 영역[Cil=0과 근사(近似)할 수 있다]에서는 Cv2만큼 증가하고, Ni 영역(Cvl=0과 근사할 수 있다)에서는 RTP 처리로 주입된 공공 농도 Cv2로부터 본디 존재한Ⅰ농도 Cil를 공제한 공공 농도가 된다.
이 때문에, RTP전에 있어 Nv 영역의 것 중[Nv 영역(RTP전)],Ⅴ／G가 (Ⅴ／G)vRTP 이상의 영역의 웨이퍼는, RTP 처리에 의해, 순(正味) 공공형 결함 농도가 포화농도 Cv 이상이 되기 때문에, 공공의 응집이 발생하여 공공형 결함을 형성하고,Ⅴ－R ich 영역[Ⅴ－Rich 영역(RTP 후)]이 되는 것으로 생각된다.
이러한 것으로부터, Nv 영역(RTP전) 중에서, OSF 영역에 가까운 영역, 즉 Va의 응집은 발생하지 않지만 비교적 Va농도가 높은 영역에 있어서, RTP 처리 후에 상술의 산화막 내압의 저하가 현저한 이유는, 그 영역에서는 급속열처리 전의 실리콘 웨이퍼중에 존재하는 공공 농도 Cvl가 높고, 급속열처리 전의 공공 농도의 과포화도가, Ni 영역(RTP전)에 가까운 Nv 영역(RTP전)과 비교하여 높기 때문에, RTP에 의해 공공이 주입되어 점결함의 응집이 보다 쉽게 발생하는 것이 원인이라고 이해할 수 있다.
한편, RTP 처리 전에 I-Rich 영역(RTP전)과 Ni 영역(RTP전)이었던 영역에는, 원래 농도 Cil의 I가 존재한다. 이 상태로 RTP 처리에 의해 농도 Cv2의 Va가 주입 되면,Ⅰ와 Va는 쌍을 형성하여 소멸하고, 잉여의 점결함이 잔존하게 된다.
그리고, 공공이 거의 존재하지 않는 전면이 Ni 영역(RTP전)의 웨이퍼에 석출열처리를 실시하는 경우에 비하여, 동일하게 웨이퍼에 RTP 처리를 실시한 후에 석출열처리를 실시하는 편이 보다 고밀도의 BMD가 발생하게 되는 것으로부터, RTP 처리 후의 웨이퍼는 공공이 우세하다고 생각된다.
이것으로부터 추정하여, Ni 영역(RTP전)의Ⅰ농도 Cil는 RTP로 주입되는 Va농도
Cv2보다 낮다고 생각되기 때문에, RTP전에 Ni 영역(RTP전)이었던 부분은, RTP 후에는 Nv영역(RTP후)[즉 (V/G)cRTP~(V/G)vRTP]가 되는 것으로 생각된다.
이러한 것을 종합적으로 판단하면, 공공 영역과 격자간실리콘 영역과의 경계는 RTP 전에는 (Ⅴ／G)c이였지만, RTP 처리 후에는(Ⅴ／G)cRTP의 위치로 시프트 한다고 생각된다.
또한, 도 6으로부터 I-Rich 영역(RTP전)이었던 영역은 RTP 후에는(Ⅴ／G)cRTP를 경계값으로 하여 그것보다 큰 Ⅴ／G에서는 Nv 영역(RTP 후)으로 그것 이하에서는 Ni 영역(RTP 후)이 된다고 생각된다.
다만, 이것은 단순히 순(正味) 공공 농도나 격자간실리콘 농도가 포화농도 이하라고 하는 점만으로 판단한 결과이고, 실제로는 RTP전에 I-Rich 영역인 I-Rich 영역(RTP전)에서는, 잉곳으로부터 절출한 RTP 처리 전의 웨이퍼 단계에서 이미 Ⅰ의 응집이 일어나, 결함이 형성되어 있다.
이 결함은 상술한 바와 같이, RTP 처리에서는 대부분 소멸 하지 않기 때문에, RTP 후에 있어서도 결함 발생 영역인 것에는 변함없다고 생각된다.
따라서, I-Rich 영역(RTP전)을 포함하지 않는 웨이퍼를 RTP 처리하는 재료로 하는 것이 바람직하다.
이상과 같이, RTP에 의해 공공이 주입되어 결함 분포가 시프트 하기 때문에, 전면 N 영역 결정을 RTP 처리하고 있음에도 불구하고, RTP 후에 COP등의 Grown -in결함이 발생하여, 내압을 열화시키고 있는 것이 판명되었다.
따라서, RTP 후에 실제로 전면 N 영역의 실리콘 웨이퍼를 확실히 얻기 위해서는, 이 RTP에 의한 시프트를 감안하여 제조할 필요가 있다.
또한, 여기서 도 7을 참조하여, 공공 농도와 석출열처리 후의 BMD와의 관계에 대하여 설명한다.
RTP 처리 후에 산소석출 열처리를 실시한 경우에 발생하는 BMD 밀도는 일반적으로 Va의 농도의 증가와 함께 증가하지만, 어느 값(예를 들면 Cv3) 이상에서는 BMD는 포화한다고 생각된다.
한편, Va의 포화농도 Cv는 Cv3보다 높다고 일반적으로 생각되고 있다.
이것은, 상기의 식에서 주어지는 RTP 처리 후의 순(正味) 공공 농도(Cve)를, 공공의 응집을 발생시키지 않는 정도로 충분히 낮지만(Cv이하), BMD 형성의 핵이 되는 산소 석출물 클러스터를 형성시키는데는 충분히 높은 공공농도(Cv3이상)로 제어하는 것에 의해 공공형 결함의 발생이 없고, 게다가 벌크 영역에는 게터링 기능을 가지는 BMD를 충분히 형성할 수가 있다.
이상과 같은 메커니즘을 고려하여, 실리콘 단결정 웨이퍼의 제조 방법으로서, 본 발명에서는, 최초로 이하의 같은 예비시험을 실시하는 것에 의해, 실리콘 단결정 잉곳의 인상 속도 및 급속열처리에서의 열처리 온도와 산화막 내압 측정의 결과와의 관계를 구한다.
또한, 본 발명의 제조방법은, 인상장치나 급속열처리 장치는 종래와 동일한 형태의 것을 사용하여 실시할 수가 있다.
우선, 인상속도를 바꾸면서 쵸크랄스키법에 의해 실리콘 단결정 잉곳을 인상한다. 이와 같이, 인상속도를 변화시키는 것에 의해 Ⅴ／G를 제어하여 변화시켜, 여러 가지 결함 영역을 가지는 실리콘 단결정 잉곳을 얻을 수 있다.
그리고, 이러한 잉곳으로부터 웨이퍼를 절출하여, 예비시험용의 샘플 웨이퍼로 한다.
당연, 이러한 샘플웨이퍼는 여러 가지 결함 영역을 가지는 웨이퍼가 된다.
또한, 전기 실리콘 단결정 잉곳을 인상할 시, 1×1011 ~ 1×1015 atoms/cm3의 농도의 질소를 도프하면 좋다.
이러한 농도 범위로 질소를 도프 하면, 실리콘의 단결정 화를 방해하는 일 없이, 잉곳을 인상할 때의 N 영역의 확대나, 산소석출의 촉진 효과를 현저한 것으로 할 수가 있다.
또는, 탄소를 1×1016 ~ 1×1017 atoms/cm3의 농도로 도프해도 좋다. 이러한 농도 범위로 탄소를 도프하는 것에 의해, 웨이퍼의 라이프 타임의 저하를 발생시키는 일 없이, 효과적으로 산소석출을 촉진하고, 또한, 탄소 자신을 게터링 사이트로 할 수가 있다.
게다가, 전기 실리콘 단결정 잉곳으로부터 절출한 웨이퍼의 산소농도를 8ppm 이상 15ppm 이하로 하면, 웨이퍼의 표층 영역에 DZ층을 충분한 두께로 확보할 수가 있는 것과 동시에, 산소석출열처리 후에, 벌크 영역에는 산소석출물을 효과적으로 형성할 수가 있다.
그 때문에, 산화막내압등의 디바이스 특성을 저하시키는 일 없이, 게터링 능력을 충분히 갖춘 고품질의 웨이퍼로 하는 것이 가능하다.
다음에, 이와 같은 샘플 웨이퍼에 대하여 열처리 온도를 바꾸어 급속열처리를 실시한다.
이 때의 급속열처리에서의 분위기는, 비산화성 분위기로 하는 것이 바람직하고, 예를 들면 N2, NH3, NO, N20, N202등을 이용하여 질화물형성 분위기로 할 수가 있다. 또는, H2,Ar,He등을 이용하거나 이것들을 혼합한 분위기로 하여도 좋고,
비산화성분위기이면, 특히 한정되지 않는다.
또한, 이 급속열처리에서의 열처리 온도를 예를 들면, 1100℃이상 1300℃이하로 하는 것이 바람직하다.
1100℃이상으로 하는 것에 의해, 그 후의 산소석출 열처리 시에, 웨이퍼의 특히 벌크 영역내에 산소석출 물을 충분히 형성할 수가 있다.
또한, 1300℃이하로 하는 것에 의해, 웨이퍼를 면내에서 균일하게 가열할 수가 있어, 열응력에 의한 슬립 발생을 효과적으로 방지할 수가 있다.
또한, 이러한 온도 범위이면, 웨이퍼에의 금속 오염을 억제할 수가 있다.
열처리 온도를 바꾸어 상기와 같은 급속열처리를 실시하는 것에 의해, 다른 열처리 조건이 실시된 샘플 웨이퍼를 얻을 수 있다.
이 급속열처리 공정의 후에, 얻어진 샘플 웨이퍼의 각각 대하여 산화막 내압의 측정을 실시한다.
그리고, 얻어진 산화막 내압 측정의 결과와 잉곳의 인상속도 및 급속열처리에서의 열처리 온도와의 관계를 구한다.
예를 들면, 산화막의 진성고장(眞性故障) 모드인 C 모드의 양품율(良品率)에 있어서, 어느 일정한 기준을 마련하고, 이 기준에 이른 샘플 웨이퍼의 경우의 인상 속도 및 열처리 온도의 조건과 반대로 기준에 이르지 못한 경우의 조건이 판별될 수 있도록 관계를 구하면 좋다.
이것은, 목적에 따라, 상기 인상속도, 열처리 온도, 산화막 내압 측정의 결과의 관계를 알 수 있는 것과 같은 것이면 좋고, 그 형식 등 한정되는 것은 아니다.
이와 같이 하여 구한 전기 관계에 기초하여, 급속열처리 후에 지름방향의 전면이 N 영역이 되는 것과 같은 인상속도 및 열처리 온도의 조건을 결정하고, 또한, 이 인상속도 및 열처리 온도의 조건에 따라 새롭게 실리콘 단결정 잉곳의 인상 및 잉곳으로부터 절출한 웨이퍼에 급속열처리를 실시하여 실리콘 단결정 웨이퍼를 제조한다.
이상과 같은 제조 방법에 의하여, RTP에 의해 공공이 주입되어 결함 분포가 시프트 된다고 해도, 확실히 급속열처리 후에 지름방향의 전면이 N 영역이 되는 것 같은 실리콘 웨이퍼를 제조하는 것이 가능하게 된다.
예를 들면, 잉곳으로부터 절출된 웨이퍼에 본래 존재하는 공공과 급속열처리로 새롭게 주입되는 공공과의 총합이 포화농도 이상이 될 가능성이 있는 Nv 영역이 존재하는 경우라도, 포화농도이상으로 되지 않아, N 영역에 머물게 할 수 있는[즉, 도 6에서, Ⅴ－rich 영역(RTP 후)이 아니라, Nv 영역(RTP 후)으로 할 수가 있다]열처리 온도를 상기 관계로부터 구하여 결정하여 제조할 수가 있다.
이와 같이, 비록 급속열처리 전의 웨이퍼가 Nv 영역의 것이라도, 공공이 응집하여 공공형의 Grown－in 결함이 되는 것을 미연에 방지할 수 있기 때문에, Nv 영역의 웨이퍼를 재료로서 이용할 수가 있다.
그 결과, 잉곳으로부터 절출하여 재료로 할 수 있는 범위를 확대할 수가 있고, 또한 산화막 내압 특성과 같은 디바이스 특성의 저하를 확실히 억제할 수가 있기 때문에, 수율이나 생산성을 향상시키고, 효율 좋게 고품질의 실리콘 단결정 웨이퍼를 제조 할 수가 있다.
또한, 산소석출 열처리를 실시했을 때에, 표층 영역에 DZ층을, 벌크 영역에 BMD를 충분히 형성할 수 있는 양질의 실리콘 단결정 웨이퍼로 할 수가 있다.
특히, 잉곳을 인상할 때, 지름방향의 전면이 Ni 영역이 되는 인상 속도로 인상하면 좋다.
이 때, 잉곳으로부터 절출한 실리콘 웨이퍼는 전면이 Ni 영역이 되어, 급속열처리 전의 공공이 존재하지 않고(즉 Cvl=0으로 간주할 수가 있다), 격자간실리콘형 점결함만 존재하기 때문에, 급속열처리 후의 공공 농도 Cve는, Cvl=0 이므로
Cve=Cv2－Cil
로 주어진다.
실험을 반복하여 상세히 검토한 결과, 이 경우에는 Cve는 급속열처리의 유지온도를 예를 들면 1270℃라고 하여도 과포화는 되지 않는 것을 본 발명자는 발견하였다.
따라서, 지름방향의 전면이 Ni 영역인 웨이퍼를 재료로서 이용한 경우, 소망한 BMD를 얻을 수 있도록 급속열처리에서의 조건을 설정하면 되기 때문에, 매우 효율이 좋고 간단하게 고품질의 실리콘 웨이퍼를 얻는 것이 가능하다.
이렇게 하여 본 발명에서, 급속열처리의 열처리 온도(최고 유지온도)와 인상속도와 산화막 내압의 관계를 구한 일예가 도 8이다. 인상속도와 결함 분포의 관계는 도 1과 같은 것이다.
도 8에서, 산화막의 진성고장모드인 C모드의 양품율이 96%보다 높은 것을
○, 93%보다 높고 96%이하인 것을 △, 93%이하를 X로 표시하고 있다.
도 8로부터 명백한 바와 같이, 인상속도가 0.56mm/min 이하의 경우, 즉 지름방향의 전면이 Ni 영역의 웨이퍼의 경우는 급속열처리의 열처리 온도와는 관계없는 것으로 모두 산화막의 신뢰성은 양호하다.
인상 속도가 0.57 mm/min 이상 0.59 mm/min 이하의 경우, 즉 웨이퍼에 Nv 영역이 존재하는 경우는, 웨이퍼 전면이 N 영역임에도 불구하고, 인상 속도가 커지는 만큼, 급속열처리의 유지온도가 보다 저온에서 산화막의 신뢰성이 저하하기 시작하고 있는 것을 알 수 있다.
이것은 전술한 것처럼, 인상 속도가 큰 만큼 Nv 영역 내에서도 OSF 영역에 가까운 영역이 있고, 이 영역에서는, 급속열처리 전의 실리콘 웨이퍼내에 존재하는 공공 농도가 높고, 급속열처리 후의 순(正味) 공공 농도의 과포화도가, Ni 영역에 가까운 Nv 영역의 부분과 비교하여 높아, 점결함이 응집하여 쉽게 결함이 되기 때문이다.
또한, 급속열처리의 최고 온도가 높을수록, 주입되는 공공 농도가 높아지기 때문에, 동일한 이유에 의해 점결함의 응집이 보다 쉽게 발생하기 때문이라고 이해할 수가 있다.
이와 같이, 도 8의 상기 3자의 관계를 미리 구하고, 이것에 근거하여, 급속열처리 후의 지름방향의 전면이 N이 영역되도록, 인상속도 및 열처리 온도를 결정하여 실리콘 단결정 웨이퍼의 제조를 실시하면, 확실히 소망한 실리콘 웨이퍼를 얻을 수 있다.
구체적으로는, 도 8에서의 ○의 결과가 된 조건으로 잉곳을 인상하고, 절출한 웨이퍼에 ○의 결과가 되는 조건으로 급속열처리를 실시하였다.
그 결과, 각각의 웨이퍼에 산화막 내압의 측정을 실시하였는바, 모두 상기 양품율 이 96 %보다 높게 되어, ○의 결과를 얻을 수 있었다.
그리고, 또한 이들 급속열처리 후의 웨이퍼에 대하여 산소석출 열처리를 행하였는바, 표층 영역에 DZ층을 갖고, 벌크 영역에 BMD가 형성되어, 게터링 능력을 충분히 갖춘 양호한 웨이퍼를 얻을 수 있었다.
이상과 같이, 본 발명의 실리콘 단결정 웨이퍼의 제조방법과 같이, 상기와 같은 예비시험을 우선 행하고, 인상속도 및 열처리 온도와 산화막 내압의 측정 결과와의 관계를 구하고, 그 관계에 근거해 제조를 실시하면, 급속열처리를 실시한 후라도
산하막내압특성을 저하시키지 않는 고품질의 실리콘 단결정 웨이퍼를 효율 좋고 수율 높게 제조할 수 있다.
그리고 이 웨이퍼 내부에는, 상기 급속열처리에 의해 양호한 산소석출물 프로파일이 형성되고, 산소석출열처리 또는 후의 디바이스 공정 등에서의 열처리에 의해, 웨이퍼 표층 영역에서는 DZ층이 유지됨과 동시에, 벌크 영역에 BMD가 형성되어 높은 게터링 능력을 갖는 웨이퍼로 할 수가 있다.
이하, 본 발명을 실시예 및 비교예에 의해 보다 상세히 설명하지만, 본 발명은 이것에 한정되지 않는다.
(비교예)
종래부터 사용되고 있는 것과 동일한 형태의 단결정 인상 장치를 이용하여 직경이 210mm가 되도록 제어하면서, 인상속도를 0.57mm/min로 하여 실리콘 단결정 잉곳의 육성을 행하고, 이 잉곳으로부터 웨이퍼를 반경 방향으로 절출하여, 웨이퍼 가공처 리를 실시하였다.
또한, 잉곳 인상 시, 질소를 1×1011 atoms/cm3의 농도로 도프하였다.
또한, 절출한 웨이퍼의 산소농도는 12ppm(JEIDA)이었다.
이 웨이퍼를 시판의 급속열처리 장치(Steag 사제 AST-2800)를 이용해하여, NH3
유량 0.5 1/min와 아르곤 유량 4 1/min의 혼합 분위기 하에서, 50℃／초의 승온속도로 실온에서부터 급속 승온하고, 1200℃에서 10초간 유지한 후, 50℃／초의 강온 속도로 급속 냉각하였다.
그리고, 이 후, 웨이퍼 표면에 두께 25nm의 게이트 산화막을 형성한 후, 산화막 내압을 측정하였다.
비교예의 산화막 내압 측정의 결과를 도 9에 나타내었다.
도 9에 나타난 바와 같이, 웨이퍼의 중심부에서 산화막 내압이 저하하고 있다.
이 웨이퍼에는 Nv 영역과 Ni 영역이 혼재하고 있고, Nv 영역은 웨이퍼 중심으로부터 반경 70mm의 동심원 내의 범위이고, 그 외측이 Ni 영역이 되고 있다.
도 9에서 알 수 있는 바와 같이, 산화막 내압의 저하는 웨이퍼 중심으로부터 30~4 0mm 정도의 범위에서 발생하고 있고, Nv 영역 전체가 아니고, Nv 영역의 중심부에서만 발생하고 있는 것을 알 수 있다.
이 웨이퍼는 실리콘 단결정 잉곳의 반경방향으로 절출된 웨이퍼이고, 웨이퍼 면내에서 잉곳의 인상속도 V는 동일하다. 그러나, 실리콘 융점으로부터 1300℃까지의 온도 범위에서의 인상축방향의 결정 내 온도구배의 평균치 G(℃／mm)는 잉곳의 중 심에서는 작고, 주변을 향해 커진다.
이 때문에 인상 속도가 동일해도 Ⅴ／G는 웨이퍼 중심부일수록 커지게 되어, 웨이퍼 중심에 가까울수록, 같은 Nv 영역 중에서도 OSF 영역에 가까운 영역이 된다.
이와 같이, 비교예의 웨이퍼의 Nv 영역의 중심 영역은, 잉곳의 단계에서는 Va의 응집은 발생하지 않지만, OSF 영역에 가까운 부분으로서, 급속열처리 전의 실리콘 웨이퍼내에 존재하는 공공 농도가 높고, 급속열처리 후의 순(正味) 공공 농도의 과포화도가, Ni 영역에 가까운 Nv 영역(즉 웨이퍼의 Nv 영역의 외주부근)과 비교하여 높아지게 되고, 공공이 쉽게 응집하여, 결함이 발생하기 쉽다.
즉, 전면 N 영역의 웨이퍼를 이용하여 RTP 처리하고 있음에도 불구하고, 웨이퍼 중심에서 내압이 나쁜 영역이 발생하는 것이 된다.
(실시예)
다음에, 비교예에 사용한 것과 같은 단결정 인상 장치를 이용하여 이하와 같은 예비시험을 실시하였다.
직경이 210mm가 되도록 제어하면서, 인상속도를 0.7 mm/min에서 0.5 mm/min까지 연속하여 저하시켜 실리콘 단결정 잉곳의 육성을 행하였다.
이 경우의 인상 축에 평행한 단면의 결함 분포는 도 1과 같이 되었다.
그리고, 이 잉곳으로부터 웨이퍼를 반경 방향으로 절출하여, 웨이퍼 가공을 행하였다.
절출한 웨이퍼 중, 이하, 대표적인 결함 발생 부위를 갖는 것을 나타낸다.
이 단결정 잉곳에서, 도 1의 A－A의 위치로부터 절출한 웨이퍼는 도 2(a)에 나타난 바와 같이 전면 Nv 영역의 웨이퍼(이하 Nv웨이퍼라고 한다)가 되었다.
또한, 도 2(b)는 도 1의 B－B의 위치로부터 절출한 웨이퍼를 나타내고 있고, 웨이퍼 중심부에 Nv 영역이 있고, 이 Nv 영역의 주위의 웨이퍼 외주부에 Ni 영역으로 이루어진 웨이퍼(이하 NvNi 혼재 웨이퍼라고 한다)가 되어 있다.
그리고, 도 2(c)는 도 1의 C－C로부터 절출한 웨이퍼를 나타내고 있고, 웨이퍼 전면이 Ni영역으로 이루어진 웨이퍼(이하 Ni웨이퍼라고 한다)를 얻을 수 있었다.
또한, 비교예와 동일하게, 잉곳 인상 시, 질소를 1×1011 atoms/cm3의 농도로 도프 하였다.
또한, 절출한 웨이퍼의 산소농도는 12ppm(JEIDA)이었다.
이것들의 A－A, B－B, C－C로부터 절출한 웨이퍼를 비교예와 같은 급속열처리 장치를 이용하여, NH3유량 0.5 1/min와 Ar유량 4 1/min의 혼합분위기하에서, 50℃／초의 승온속도로 실온에서부터 급속승온하고, 미리 구한 급속열처리의 열처리 온도, 인상속도 및 산화막 내압의 관계로부터, RTP 처리 후에도 N 영역이 되도록, A-A, B-B, C-C로부터 절출한 웨이퍼에 대하여, 최고 온도를 각각, 1150℃, 1170℃, 1200℃로 결정하고, 이들 온도에서 10초간 유지한 후, 50℃／초의 강온 속도로 급속 냉각 하였다.
그리고, 이 후, 웨이퍼 표면에 두께 25nm의 게이트 산화막을 형성한 후, 산화막 내압을 측정하였다.
그 결과, 전면 Nv인 A-A의 웨이퍼를 포함하여, 모든 웨이퍼의 산화막 내압의 결과가 ○이었다.
또한, 본 발명은 상기 실시 형태에 한정되는 것은 아니다. 상기 실시 형태는, 예시이며, 본 발명의 특허 청구의 범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 갖고, 같은 작용 효과를 나타내는 것은, 어떠한 것이라도 본 발명의 기술적 범위에 포함된다.

Claims (6)

  1. 쵸크랄스키법에 의해 실리콘 단결정 잉곳을 인상하고, 이 실리콘 단결정 잉곳으로부터 절출한 웨이퍼에 급속열처리를 실시하는 실리콘 단결정 웨이퍼의 제조방법으로서, 미리, 인상속도를 바꾸어 인상한 전기 실리콘 단결정 잉곳으로부터 절출한 웨이퍼에, 열처리 온도를 바꾸어 급속열처리를 실시하고, 이 급속열처리 후에 산화막 내압 측정을 실시하여, 전기 인상속도 및 전기 열처리 온도와 전기 산화막 내압 측정의 결과와의 관계를 구하고, 이 관계에 기초하여, 전기 급속열처리 후에 지름방향의 전면이 N 영역이 되도록, 전기 실리콘 단결정 잉곳을 육성할 때의 인상 속도 및 전기 급속열처리에서의 열처리 온도의 조건을 결정하여, 전기 실리콘 단결정 잉곳의 인상 및 전기 급속열처리를 실시하여 실리콘 단결정 웨이퍼를 제조하는 것을 특징으로 하는 실리콘 단결정 웨이퍼의 제조방법.
  2. 제1항에 있어서, 전기 실리콘 단결정 잉곳을, 지름방향의 전면이 Ni 영역이 되는 인상 속도로 인상하는 것을 특징으로 하는 실리콘 단결정 웨이퍼의 제조방법.
  3. 제1항 또는 제2항에 있어서, 전기 실리콘 단결정 잉곳을 인상할 때, 1×1011 ~ 1×1015 atoms/cm3의 농도의 질소 및/또는 1×1016 ~ 1×1017 atoms/cm3의 농도의 탄소를 도프하는 것을 특징으로 하는 실리콘 단결정 웨이퍼의 제조방법.
  4. 제1항에서 제3항 중의 어느 한 항에 있어서, 전기 실리콘 단결정 잉곳을 인상할 때, 8ppm 이상 15ppm 이하의 농도의 산소를 도프하는 것을 특징으로 하는 실리콘 단결정 웨이퍼의 제조방법.
  5. 제1항에서 제4항 중의 어느 한 항에 있어서, 전기 급속열처리를, 비산화성 분위기하에서 실시하는 것을 특징으로 하는 실리콘 단결정 웨이퍼의 제조방법.
  6. 제1항에서 제5항 중의 어느 한 항에 있어서, 전기 급속열처리에서, 열처리 온도를 1100℃이상 1300℃이하로 하는 것을 특징으로 하는 실리콘 단결정 웨이퍼의 제조방법.
KR1020087017492A 2006-01-17 2008-07-17 실리콘 단결정 웨이퍼의 제조방법 KR101341859B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006008209A JP4853027B2 (ja) 2006-01-17 2006-01-17 シリコン単結晶ウエーハの製造方法
JPJP-P-2006-00008209 2006-01-17
PCT/JP2006/325489 WO2007083476A1 (ja) 2006-01-17 2006-12-21 シリコン単結晶ウエーハの製造方法

Publications (2)

Publication Number Publication Date
KR20080086896A true KR20080086896A (ko) 2008-09-26
KR101341859B1 KR101341859B1 (ko) 2013-12-17

Family

ID=38287432

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087017492A KR101341859B1 (ko) 2006-01-17 2008-07-17 실리콘 단결정 웨이퍼의 제조방법

Country Status (6)

Country Link
US (1) US20090007839A1 (ko)
EP (1) EP1975283B1 (ko)
JP (1) JP4853027B2 (ko)
KR (1) KR101341859B1 (ko)
CN (1) CN101360852B (ko)
WO (1) WO2007083476A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101218664B1 (ko) * 2009-05-26 2013-01-04 주식회사 엘지실트론 탄소가 도핑된 반도체 단결정 잉곳 및 그 제조 방법

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5151628B2 (ja) * 2008-04-02 2013-02-27 信越半導体株式会社 シリコン単結晶ウエーハ、シリコン単結晶の製造方法および半導体デバイス
US20120001301A1 (en) * 2009-04-13 2012-01-05 Shin-Etsu Handotai Co., Ltd. Annealed wafer, method for producing annealed wafer and method for fabricating device
JP5381558B2 (ja) * 2009-09-28 2014-01-08 株式会社Ｓｕｍｃｏ シリコン単結晶の引上げ方法
EP2943974B1 (en) 2013-01-08 2021-01-13 SK Siltron Co., Ltd. Method of detecting defects in silicon single crystal wafer
DE112014000431B4 (de) 2013-02-22 2020-12-10 Shin-Etsu Handotai Co., Ltd. Verfahren zum Herstellen eines Silizium-Einkristall-lngots
DE102014114683B4 (de) * 2014-10-09 2016-08-04 Infineon Technologies Ag Verfahren zur herstellung eines halbleiter-wafers mit einer niedrigen konzentration von interstitiellem sauerstoff
CN105316767B (zh) * 2015-06-04 2019-09-24 上海超硅半导体有限公司 超大规模集成电路用硅片及其制造方法、应用
JP6897598B2 (ja) * 2018-02-16 2021-06-30 信越半導体株式会社 シリコン単結晶ウェーハの熱処理方法
WO2019190186A1 (ko) 2018-03-27 2019-10-03 (주)스마트레이더시스템 레이더 장치
JP7207204B2 (ja) * 2019-07-02 2023-01-18 信越半導体株式会社 炭素ドープシリコン単結晶ウェーハの製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5401669A (en) * 1993-05-13 1995-03-28 Memc Electronic Materials, Spa Process for the preparation of silicon wafers having controlled distribution of oxygen precipitate nucleation centers
CN1253610C (zh) * 1997-04-09 2006-04-26 Memc电子材料有限公司 低缺陷密度、自间隙原子受控制的硅
SG105513A1 (en) * 1997-04-09 2004-08-27 Memc Electronics Materials Inc Low defect density, ideal oxygen precipitating silicon
JPH1179889A (ja) * 1997-07-09 1999-03-23 Shin Etsu Handotai Co Ltd 結晶欠陥が少ないシリコン単結晶の製造方法、製造装置並びにこの方法、装置で製造されたシリコン単結晶とシリコンウエーハ
US6077343A (en) * 1998-06-04 2000-06-20 Shin-Etsu Handotai Co., Ltd. Silicon single crystal wafer having few defects wherein nitrogen is doped and a method for producing it
JP3692812B2 (ja) * 1998-06-04 2005-09-07 信越半導体株式会社 窒素ドープした低欠陥シリコン単結晶ウエーハおよびその製造方法
JP3994602B2 (ja) * 1999-11-12 2007-10-24 信越半導体株式会社 シリコン単結晶ウエーハおよびその製造方法並びにｓｏｉウエーハ
KR100378184B1 (ko) * 1999-11-13 2003-03-29 삼성전자주식회사 제어된 결함 분포를 갖는 실리콘 웨이퍼, 그의 제조공정및 단결정 실리콘 잉곳의 제조를 위한 초크랄스키 풀러
JP2001240496A (ja) * 2000-02-29 2001-09-04 Komatsu Electronic Metals Co Ltd シリコンウエハ及びその製造方法
JP2002043318A (ja) * 2000-07-28 2002-02-08 Shin Etsu Handotai Co Ltd シリコン単結晶ウエーハの製造方法
MY131022A (en) * 2000-09-29 2007-07-31 Samsung Electronics Co Ltd Silicon wafers having controlled distribution of defects, and methods of preparing the same
JP4720058B2 (ja) * 2000-11-28 2011-07-13 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法
JP3624827B2 (ja) * 2000-12-20 2005-03-02 三菱住友シリコン株式会社 シリコン単結晶の製造方法
JP4366956B2 (ja) * 2003-02-19 2009-11-18 株式会社Ｓｕｍｃｏ 高品質ウェーハおよびその製造方法
JP4857517B2 (ja) * 2003-11-26 2012-01-18 信越半導体株式会社 アニールウエーハ及びアニールウエーハの製造方法
JP2005206391A (ja) * 2004-01-20 2005-08-04 Shin Etsu Handotai Co Ltd シリコン単結晶基板の抵抗率保証方法及びシリコン単結晶基板の製造方法並びにシリコン単結晶基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101218664B1 (ko) * 2009-05-26 2013-01-04 주식회사 엘지실트론 탄소가 도핑된 반도체 단결정 잉곳 및 그 제조 방법

Also Published As

Publication number Publication date
CN101360852A (zh) 2009-02-04
US20090007839A1 (en) 2009-01-08
CN101360852B (zh) 2012-12-05
EP1975283B1 (en) 2016-11-23
EP1975283A4 (en) 2010-07-14
KR101341859B1 (ko) 2013-12-17
JP2007191320A (ja) 2007-08-02
EP1975283A1 (en) 2008-10-01
JP4853027B2 (ja) 2012-01-11
WO2007083476A1 (ja) 2007-07-26

Similar Documents

Publication Publication Date Title
KR101341859B1 (ko) 실리콘 단결정 웨이퍼의 제조방법
JP5578172B2 (ja) アニールウエーハの製造方法およびデバイスの製造方法
US6548035B1 (en) Silicon single crystal wafer for epitaxial wafer, epitaxial wafer, and methods for producing the same and evaluating the same
JP2001181090A (ja) 単結晶の製造方法
KR102317547B1 (ko) 실리콘 웨이퍼의 제조방법
TWI471940B (zh) Silicon substrate manufacturing method and silicon substrate
JP2002201093A (ja) シリコン単結晶ウエーハおよびシリコン単結晶の製造方法
JP4699675B2 (ja) アニールウェーハの製造方法
KR20080083326A (ko) 실리콘 단결정 웨이퍼의 제조방법
JP2000053497A (ja) 窒素ド―プした低欠陥シリコン単結晶ウエ―ハおよびその製造方法
US7294196B2 (en) Silicon single crystal wafer, an epitaxial wafer and a method for producing a silicon single crystal
KR101532154B1 (ko) 어닐링 웨이퍼를 제조하는 방법
JP2005142434A (ja) シリコン単結晶ウェーハの製造方法及びシリコン単結晶ウェーハ
JP3771737B2 (ja) シリコン単結晶ウエーハの製造方法
KR20100061360A (ko) 실리콘 단결정 및 그 육성방법, 실리콘 웨이퍼 및 그 제조방법
JP4715402B2 (ja) 単結晶シリコンウェーハの製造方法、単結晶シリコンウェーハ及びウェーハ検査方法
JP2001102385A (ja) 点欠陥の凝集体が存在しないシリコンウェーハ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161122

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171120

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181119

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20191118

Year of fee payment: 7