TWI534310B - Silicon substrate manufacturing method and silicon substrate - Google Patents

Silicon substrate manufacturing method and silicon substrate Download PDF

Info

Publication number
TWI534310B
TWI534310B TW101103790A TW101103790A TWI534310B TW I534310 B TWI534310 B TW I534310B TW 101103790 A TW101103790 A TW 101103790A TW 101103790 A TW101103790 A TW 101103790A TW I534310 B TWI534310 B TW I534310B
Authority
TW
Taiwan
Prior art keywords
substrate
temperature
single crystal
rapid
heat treatment
Prior art date
Application number
TW101103790A
Other languages
English (en)
Other versions
TW201245516A (en
Inventor
Tetsuya Oka
Koji Ebara
Shuji Takahashi
Original Assignee
Shinetsu Handotai Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinetsu Handotai Kk filed Critical Shinetsu Handotai Kk
Publication of TW201245516A publication Critical patent/TW201245516A/zh
Application granted granted Critical
Publication of TWI534310B publication Critical patent/TWI534310B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02027—Setting crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24355—Continuous and nonuniform or irregular surface on layer or component [e.g., roofing, etc.]

Description

矽基板的製造方法及矽基板
本發明是關於一種製造矽基板的方法及根據該方法製造出來的矽基板，該矽基板從基板表面至一定深度為止，形成了無缺陷區域(Denuded Zone，以下稱為DZ層)，該DZ層沒有原生(grown-in)氧析出物、原生缺陷及RIE缺陷(能利用RIE(反應性離子蝕刻，reactive ion etching)檢測出來的缺陷)。
近年來，隨著半導體電路的高集積化所導致的元件的微細化，對於作為基板而利用切克勞斯基法(以下稱為CZ法)製作出來的單晶矽，要求越來越高的品質。
根據CZ法來培育單晶矽時，通常會有10~20ppma(使用日本電子工業振興協會(JEIDA)所規定的換算係數)左右的氧，從石英坩堝溶出至熔液中，並會在矽熔液界面導入單晶矽中。
然後，在單晶矽被冷卻的過程中，導入的氧會變成過飽和狀態，若結晶溫度變成700℃以下則氧會發生凝聚而形成氧析出物(以下，也稱為原生氧析出物)。然而，該氧析出物的尺寸極小，在晶圓的出貨階段，不會使作為氧化膜耐壓特性的其中一種的TZDB(Time Zero Dielectric Breakdown，瞬時介電崩潰)特性或元件特性降低。
已知由單晶成長所引起的使氧化膜耐壓特性或元件特性惡化的缺陷，是複合缺陷，且是FPD(流體圖案缺陷(flow pattern defect))、LSTD(雷射散射X光斷層攝影缺陷(laser scattering tomography defect))、COP(結晶起源缺陷(crystal originated particle))、OSF核等的原生(Grown in)缺陷，上述複合缺陷是自矽熔液導入至單晶矽內的被稱為空位(Vacancy，以下有時略記為Va)的空孔型點缺陷、或被稱為間隙矽(Interstitial-Si，以下有時略記為I)的晶格間型矽點缺陷，在結晶冷卻過程中達到過飽和，並與氧一併凝聚而成的複合缺陷。
當對這些缺陷進行說明時，首先，關於用以決定會被導入至單晶矽中的Va與I各自的導入濃度的因素，說明一般已眾所周知的內容。
第5圖是表示根據改變培育單晶時的提拉速度V(mm/min)而改變V/G的情況的單晶矽的缺陷區域的圖，該V/G是提拉速度V與自矽熔點至1300℃為止的溫度範圍中的提拉軸方向的結晶內溫度梯度的平均值G(℃/mm)的比值。
一般來說，單晶內的溫度分布是依存於CZ爐內構造(以下，稱為熱區(HZ))，即便改變提拉速度，該溫度分布也幾乎不會發生變化。因此，於相同構造的CZ爐的情況時，V/G會變成僅對應於提拉速度的變化。亦即，提拉速度V與V/G具有近似於正比例的關係。因此，使用提拉速度V來作為第5圖的縱軸。
於提拉速度V較高的區域中，FPD、LSTD、COP等原生缺陷，這些缺陷被認為是由上述被稱為空位的點缺陷也就是空孔所凝聚而成的空隙，會高密度地存在於結晶直徑方向的大致整個區域中，存在這些缺陷的區域被稱為V-Rich區域。
若成長速度(提拉速度)逐步變慢，則於結晶周邊部產生的OSF環會朝結晶內部收縮，繼而消失。進而，若使成長速度更慢，則會出現空位Va或間隙矽I的過多或不足的程度少的中性(Neutral，以下稱為N)區域。雖然此N區域會有Va或I不平衡的情況，但是由於該Va或I的濃度為飽和濃度以下，所以不會凝聚而成為原生缺陷。此N區域，又會被區分為Va佔優勢的Nv區域與I佔優勢的Ni區域。
已知於Nv區域中，當進行熱氧化處理後，會產生許多氧析出物(Bulk Micro Defect，以下稱為BMD)，於Ni區域中，幾乎不會產生氧析出物。在進一步使成長速度變慢的區域中，其結果，被認為是由I聚集而成的差排環這類的L/D(Large Dislocation：晶格間差排環的縮寫，LSEPD、LEPD等)的缺陷，會低密度地存在於此區域中，此區域被稱為I-Rich區域。
依據上述，一邊控制成長速度，使該成長速度位於能使單晶自結晶的中心而橫跨(遍及)整個直徑方向成為N區域的範圍內，一邊進行提拉，並對該提拉而成的單晶予以切斷、研磨，藉此能獲得一種矽基板，該矽基板的整個面 為N區域且缺陷極少。
又，若上述的BMD產生於元件活性區域也就是矽基板表面，則會對接面洩漏(junction leakage)等的元件特性造成不良影響，另一方面，若BMD存在於元件活性區域以外的基體(bulk)中，則作為吸雜部位(gettering site)而發揮功能是有效的，該吸雜部位用以捕獲在元件製程中混入的金屬雜質。
近年來，作為在基板內部形成BMD的方法，該基板是難以產生BMD的Ni區域的基板，提出一種進行RTP(Rapid Thermal Process)處理的方法(快速加熱和快速冷卻熱處理)。所謂的RTP處理，是指下述的熱處理方法：對於矽基板，例如以50℃/秒的升溫速度自室溫開始快速升溫，在1200℃左右的溫度加熱並保持數十秒左右之後，快速地冷卻。
有關在RTP處理後根據進行氧析出熱處理來形成BMD的機制，被詳細地記載於專利文獻2和專利文獻3中。此處，簡單地說明BMD的形成機制。
首先，於RTP處理中，例如於N2氣氛下保持於1200℃這樣的高溫中，自晶圓表面發生Va的注入，然後在降溫期間，發生由Va擴散所引起的再分布與I的消失。其結果，於基體中，Va成為不均勻地分布的狀態。若例如以800℃對此種狀態的晶圓進行熱處理，則在Va濃度高的區域中，氧會快速地團簇化，但在Va濃度低的區域中，不會發生氧的團簇化。繼而，例如若以1000℃熱處理規定時間，則團 簇化的氧會成長而形成BMD。
如此，若對RTP處理後的矽基板施行氧析出熱處理，則按照RTP處理中所形成的Va的濃度輪廓(concentration profile)，會形成分布於矽基板的深度方向的BMD。因此，根據控制RTP處理的氣氛、最高溫度及保持時間等條件來進行處理，於矽基板上形成所期望的Va濃度輪廓，然後對矽基板實行氧析出熱處理，藉此，能製造出一種矽基板，該矽基板具有所期望的DZ寬度和深度方向的BMD輪廓。
又，於專利文獻3中揭示有下述內容：若於氧氣氣氛中進行RTP處理，則會於表面形成氧化膜，由於間隙矽I自氧化膜界面被注入，故BMD的形成會受到抑制。如此，RTP處理，根據氣氛氣體、最高保持溫度等的條件，既可促進BMD形成，相反地，亦可抑制BMD形成。
又，此種RTP處理，由於是極短時間的退火，因此氧幾乎不會向外擴散，因此，幾乎可忽視表層中的氧濃度的下降。
又，在元件製程中製作MOS電晶體，若為了使其動作而對閘極電極施加逆偏壓，則空乏層會擴大，但已知若於該空乏層區域中存在BMD，則會成為接面洩漏的原因。依據這些情況，要求在許多元件的動作區域也就是表層中，沒有存在以COP為代表的原生缺陷、BMD和原生氧析出物等。
為了消滅COP或OSF核、氧析出物這類的與氧相關的缺陷，有使氧濃度為固溶限度(solid solubility limit)以 下的方法。例如能以1100℃以上的溫度進行熱處理，利用氧的向外擴散而使表層的氧濃度下降，藉此使氧濃度為固溶限度以下，而可消滅上述缺陷。但是，由於氧向外擴散，因此表層的氧濃度會顯著地降低，而會有導致表層的機械性強度也下降這樣的問題點。
進而，半導體元件為了發揮適當的機能，少數載子具有充分的壽命(lifetime(活期))是必要的。少數載子的壽命(以下稱為壽命)，已知會因為起因於金屬不純物、氧析出、空孔等的缺陷水準(defect level)的形成而降低。因此，為了安定地確保半導體元件的機能，需要以會變成充分的壽命的方法來製造矽基板。
依據這些情況，針對近來的元件，以下的晶圓是有效的，該晶圓在元件動作區域，沒有與氧相關的原生缺陷、原生氧析出物等，具有充分的壽命，且根據元件熱處理，成為吸雜部位的BMD在元件動作區域外的基體中會充分地析出。
在專利文獻1中，記載了一種方法，此方法先從N區域(沒有存在Va或I的凝聚體)的單晶切出矽基板，然後對整個面是由N區域所構成的矽基板進行RTP處理。此方法的情況，在要成為材料的矽中沒有存在原生缺陷，因此被認為即使進行RTP處理也不會有問題，但是先準備整個面是N區域的矽基板，在實行RTP處理後，測定用以表示氧化膜的長期可靠度的經時破壞特性也就是TDDB(Time Dependent Dielectric Breakdown，經時介電崩潰)特性， 則在矽基板的Nv區域，雖然TZDB(Time Zero Dielectric Breakdown，瞬時介電崩潰)特性幾乎沒有降低，但是會有TDDB特性降低的情況。進而，如專利文獻4所示，TDDB特性降低的區域，是Nv區域且存在會被RIE法檢測出來的缺陷(RIE缺陷)的區域，所以開發一種在表層沒有存在RIE缺陷的矽基板及其製造方法是非常重要的。
此處，說明有關RIE法。
所謂RIE法，是指一面賦予深度方向的分解能力，一面對矽基板中的含有氧化矽(以下稱為SiOx)的微小的結晶缺陷進行評價的方法，作為該方法，已知有專利文獻5所揭示的方法。此方法，是對基板的主表面，實施反應性離子蝕刻(Reactive Ion Etching，以下稱為RIE)等的高選擇性的異向性蝕刻，直到蝕刻規定深度為止，並檢測剩餘的蝕刻殘渣，藉此來評價結晶缺陷的方法。在含有SiOx的結晶缺陷的形成區域、與不含有SiOx的非形成區域中，蝕刻速度不同(前者的蝕刻速度較小)，因此，若實施上述蝕刻，則會於基板的主表面上殘留有以結晶缺陷為頂點的圓錐狀突起，該結晶缺陷含有SiOx。由於結晶缺陷是根據異向性蝕刻所形成的突起部的形式而被強調，所以即便是微小的缺陷，也能容易地檢測出來。
以下，說明有關在專利文獻5中所揭示的結晶缺陷的評價方法。
根據熱處理而形成以SiOx的形式析出的氧析出物，該氧原先過飽和地溶存於矽晶圓中。而且，使用市售的RIE 裝置，於鹵系混合氣體(例如HBr/Cl2/He+O2)氣氛中，對於矽基板內所含的BMD，若實行高選擇比的異向性蝕刻，則起因於BMD的圓錐狀突起物，以蝕刻殘渣(小丘)的形式而被形成。因此，基於此小丘(hillock)能評價結晶缺陷。例如，計算所獲得的小丘的數量，則能求出蝕刻範圍的矽基板中的BMD的密度。
[先行技術文獻]
(專利文獻)
專利文獻1：日本特開2001-203210號公報
專利文獻2：日本特表2001-503009號公報
專利文獻3：日本特開2003-297839號公報
專利文獻4：日本特開2009-249205號公報
專利文獻5：日本特開2000-58509號公報
本發明人深入研究後的結果，發現根據以高於1300℃的溫度來進行RTP處理，能消滅基板表層的RIE缺陷。但是，同時地，在以高於1300℃的溫度進行RTP處理後的基板中，發現熱處理後的壽命大幅地降低這樣的新的問題。其原因並不清楚，但是推測該原因為：由於以高於1300℃的溫度進行RTP處理，會在基板內部過量地發生高濃度的空孔，而在冷卻過程中，空孔凝聚。或者，推測該原因為：由於空孔與存在於基板內部的其他元素結合，而形成缺陷 水準的緣故。
壽命的降低，會成為在元件製程中的良率降低或是使元件機能不安定的重要原因，特別是壽命未滿500μsec(微秒)的情況，元件變成不良的可能性高，所以會成為問題。
本發明是鑑於上述問題點而完成，其目的在於提供一種矽基板的製造方法及矽基板，在該矽基板的表層沒有RIE缺陷且壽命非常長。
為了達成上述目的，本發明提供一種矽基板的製造方法，是製造矽基板的方法，其特徵在於至少進行以下的步驟： 自根據切克勞斯基法培育而成的單晶矽晶棒切出矽基板，使用快速加熱和快速冷卻裝置，對該矽基板，以高於1300℃且矽熔點以下的溫度，保持1~60秒來施行快速熱處理後，以5~150℃/sec的降溫速度，降溫至600~800℃的範圍的溫度為止，來實行第一段的降溫步驟，之後，冷卻時間X秒與降溫速度Y℃/sec，以當X<100的情況滿足Y≦0.15X-4.5的關係而當X≧100的情況滿足Y≦10的關係的方式，來實行第二段的降溫步驟。
如此，以高於1300℃且矽熔點以下的溫度，保持1~60秒來施行快速熱處理後，藉此能有效地消滅基板表層的RIE缺陷等，且能有效率地將空孔注入基板內部。而且，如上述般地進行降溫、升溫，能抑制缺陷的形成，該缺陷會成為壽命降低的原因。根據上述，能製造出一種高品質 的矽基板，BMD良好地被形成於基體(bulk)中，在成為元件製作區域的表層中沒有存在缺陷，且壽命為500μsec以上。
此時，較佳是將上述快速熱處理，在氮化膜形成氣氛氣體、稀有氣體或是含有這些氣體的混合氣體而成的氣氛氣體中實行。
若在此種氣氛氣體中實行快速熱處理，能防止發生滑移差排，並注入能使BMD充分析出的程度的空孔。
此時，施行上述快速熱處理的矽基板，較佳是設為是自根據切克勞斯基法培育而成的單晶矽晶棒切出來的單晶矽晶圓，該單晶矽晶棒的整個面是OSF區域、N區域、或是OSF區域與N區域混合而成的區域。
施行本發明的快速熱處理的矽基板，設為此種單晶矽晶圓，藉此，能製造出一種矽基板，能消滅至基板內部為止的缺陷，且更確實地使缺陷不存在於元件製作區域中。
又，本發明提供一種矽基板，其特徵在於：是根據請求項1至請求項4的任一項所述的矽基板的製造方法製造出來的矽基板，該矽基板的在成為元件製作區域的從表面到至少1μm的深度的範圍，不存在根據RIE法會被檢測出來的缺陷，且上述矽基板的壽命為500μsec以上。
若根據本發明的製造方法，能製造上述般的矽基板，而成為一種能提高元件製作的良率的高品質矽基板。
如以上所述，若根據本發明，能製造出一種高品質的矽基板，該矽基板的在成為元件製作區域的表層不存在缺陷，且壽命為500μsec以上。
以下，有關本發明，作為實施形態的一例，一邊參照圖面一邊詳細地進行說明，但是本發明並未限定於此實施形態。
在本發明的製造方法中，首先，根據切克勞斯基法來培育單晶矽晶棒，然後自該單晶矽晶棒切出矽基板。
培育的單晶矽晶棒的直徑等並沒有特別地限地，例如能設為150mm~300mm或是300mm以上，並能配合用途來培育成所期望的尺寸。
此處，針對能用於本發明的製造方法中的單晶提拉裝置來進行說明。
第1圖是表示單晶提拉裝置10。此單晶提拉裝置10，具備以下的構件而被構成，這些構件為：提拉室11、提拉室11中的坩堝12、被配置在坩堝12周圍的加熱器14、使坩堝12旋轉的坩堝保持軸13和其旋轉機構(未圖示)、保持矽的晶種的晶種夾頭21、提拉晶種夾頭21的金屬線(吊線)19、及使金屬線19旋轉或是捲繞金屬線19的捲繞機構(未圖示)。坩堝12，在內側的用以收容矽熔液(熔湯)18的一側設有石英坩堝，而在其外側設有石墨坩堝。又，絕熱材(絕熱材料)15被配置在加熱器14的外側周圍。
又，也能配合製造條件，如第1圖所示地設置環狀的石墨筒(整流筒)16、或是在結晶的固液界面17的外周設置環狀的外側絕熱材(未圖示)。進而，也能噴吹冷卻氣體、或是設置用以遮住輻射熱來冷卻單晶的筒狀冷卻裝置。又，也能使用所謂的MCZ法(Magnetic field applied Czochralski method，外加磁場切克勞斯基法)的裝置，此裝置是在提拉室11的外側設置磁鐵(未圖示)，來對矽熔液18施加水平方向或垂直方向的磁場，藉此來抑制熔液的對流，謀求單晶的安定成長。
在本發明中，這些裝置的各部分，例如能使用與先前相同的零件。
以下，針對根據上述般的單晶提拉裝置10而實行的單晶培育方法的一例進行說明。
首先，在坩堝12內，將矽的高純度多晶原料加熱至熔點(約1420℃)以上而使其熔解。繼而，根據捲放金屬線19而使晶種的前端接觸或浸漬於矽熔液18的表面大約中心部。然後，使坩堝保持軸13朝適當方向旋轉，並且一邊使金屬線19旋轉一邊進行捲繞，將晶種予以提拉，藉此開始培育單晶矽晶棒20。
然後，以成為所期望的缺陷區域的方式，適當地調整提拉速度與溫度，獲得約呈圓柱狀的單晶矽晶棒20。
在有效地控制該所期望的提拉速度(成長速度)方面，例如是一邊改變提拉速度一邊培育晶棒，並實行用以調查提拉速度與缺陷區域的關係的預備試驗，例如求取第5圖 所示的關係，然後基於該關係，可重新在主試驗中控制提拉速度，以可獲得所期望的缺陷區域的方式來製造單晶矽晶棒。
又，有關培育的單晶矽晶棒的缺陷區域，例如能培育出一種單晶矽晶棒，其整個面(整個橫剖面)是V-rich區域、OSF區域、N區域、或是這些區域混合而成的區域，但是，較佳是培育出一種單晶矽晶棒，其整個面是N區域、OSF區域、或是OSF區域和N區域混合而成的區域的任一種。
若是上述缺陷區域的矽基板，由於幾乎未含有最難消滅的COP，所以根據本發明的快速熱處理，能確實地使缺陷消滅，又，由於使更深位置的RIE缺陷消滅也容易，所以特別有效。
而且，對以此種方式製造出來的單晶矽晶棒，例如實行切片、研磨等，能獲得矽基板。
又，矽基板內部的空孔，已知會與包含在矽基板內的不純物元素結合，而對於在本發明的快速熱處理中所產生的空孔的動態，被認為矽基板的氧濃度有強烈的影響。空孔與壽命的直接因果關係雖然沒有確定，例如，若是快速熱處理前的氧濃度為5×1017atoms/cm3(日本電子工業發展協會，JEIDA)以上的矽基板，快速熱處理後的降溫時，「空孔-氧對」會高濃度地發生，由於變成容易抑制缺陷的形成所以較佳，該缺陷形成會對壽命造成影響的深能階(deep level)。如此的氧濃度，能在上述的單晶培育時等的時候 來進行調整。
例如使用單片式快速加熱和快速冷卻裝置，對如此地製作出來的矽基板施行快速加熱和快速冷卻熱處理。將能用於本發明的製造方法中的單片式的快速加熱和快速冷卻裝置的一例的概略圖，表示於第2圖。
第2圖所示的快速加熱和快速冷卻裝置52，具有由石英所構成的腔室(處理室)53，在此腔室53內，能對矽基板W施行快速熱處理。加熱，是根據加熱燈54(例如鹵素燈)來實行，該加熱燈54被配置成從上下左右方向來圍繞腔室53。此加熱燈54，以能分別獨立地供給電力的方式來進行控制。
氣體的排氣側，配備有自動擋門55，用以遮蔽外氣。自動擋門55，設有未圖示的晶圓插入口，該晶圓插入口根據閘閥而被構成可進行開閉動作。又，在自動擋門55，設有氣體排氣口51，而能調整爐內氣氛氣體。
而且，矽基板W，被配置在已形成於石英托盤56上的3點支持部57上。石英托盤56的氣體導入口側，設有石英製的緩衝器58，能防止氧化性氣體、氮化性氣體、氬氣等的導入氣體，直接衝擊矽基板W。
又，在腔室53上，設有未圖示的溫度測定用特殊窗，根據被設置在腔室53外部的高溫計59，通過該特殊窗，能測定矽基板W的溫度。
而且，在本發明的製造方法中，使用上述般的快速加熱和快速冷卻裝置，對矽基板，例如以50℃/sec以上的升 溫速度，升溫至高於1300℃且矽熔點以下的溫度為止，保持1~60秒來施行快速熱處理後，以5~150℃/sec的降溫速度，降溫至600~800℃的範圍的溫度為止，來實行第一段的降溫步驟，之後，冷卻時間X秒與降溫速度Y℃/sec，以當X<100的情況滿足Y≦0.15X-4.5的關係而當X≧100的情況滿足Y≦10的關係的方式，來實行第二段的降溫步驟，藉此進行冷卻。
如此，對矽基板，以高於1300℃且矽熔點以下的溫度來施行快速熱處理，藉此，從矽基板表面到至少1μm深度的整個範圍，能消滅此範圍中會被RIE法檢測出來的缺陷。此快速熱處理時間只要在1~60秒的範圍內，便可充分地消滅缺陷，當超過60秒時，有可能會發生生產性降低、成本上升、滑移差排等。又，若是60秒以下的快速熱處理，能防止在快速熱處理中因為氧過量地向外擴散而使表層中的氧濃度大幅地降低，並能防止機械強度降低。
又，從高於1300℃的溫度降溫至600~800℃的範圍的溫度為止時，當降溫速度比5℃/sec慢的情況，會導致生產性降低；又，比150℃/sec快的情況，會有因為快速冷卻而發生滑移差排的情況。
第一段的降溫，若降溫至600~800℃的範圍的溫度為止，則冷卻時間不需要過長，又，在第二段的降溫時，能充分地實行空孔的控制。若從高於800℃的溫度來開始第二段的降溫，冷卻所需要的時間變長，導致生產性的降低。若從低於600℃的溫度來開始第二段的降溫，則基板內部 的空孔的控制會變成不充分。
而且，在第二段的降溫中，冷卻時間X秒與降溫速度Y℃/sec，根據設定成當X<100的情況滿足Y≦0.15X-4.5的關係而當X≧100的情況滿足Y≦10的關係，可有效地實行空孔的控制而能抑制壽命的降低。這可推測為以下的原因：在高於1300℃的溫度的快速熱處理中，已高濃度地發生的空孔的擴散會被促進，於是濃度減少，又，空孔與其他不純物元素結合，形成不會使壽命降低的缺陷，藉此，可抑制缺陷的形成，該缺陷是起因於空孔而使壽命降低的缺陷。
為了消滅基板表層的RIE缺陷，若以高於1300℃的溫度來施行快速熱處理，則空孔會過量低發生，而根據本發明的上述降溫步驟，能解決此種因為起因於空孔的缺陷而使基板的壽命降低這樣的新的問題。
如此的二段的降溫步驟，例如能降溫至變成常溫以下的溫度為止。又，上述般的第二段的降溫速度由於比較慢，所以增快從高於1300℃至600~800℃的範圍的溫度為止的第一段的降溫速度，從生產性的觀點是較佳的，此情況，以比該第一段的降溫速度慢的降溫速度來實行第二段的降溫步驟。
作為上述般的快速熱處理的氣氛氣體，並沒有特別地限定，該快速熱處理較佳是在氮化膜形成氣氛氣體、稀有氣體或是含有這些氣體的混合氣體而成的氣氛氣體中實行。
若是上述般的氣氛氣體，例如相較於在氫氣氛氣體中實行的情況，能抑制滑移差排，由於能防止起因於滑移差排的接面洩漏等的問題，所以能提高元件的良率。又，也能有效率地實行空孔注入。
若是上述般的本發明的製造方法，能製造出一種高品質的矽基板，該矽基板的在成為元件製作區域的從表面到至少1μm的深度的範圍，不存在根據RIE法會被檢測出來的缺陷，且壽命為500μsec(500微秒)以上。
[實施例]
以下，表示出實施例和比較例來更具體地說明本發明，但是本發明並未被限定於這些例子。
(實施例、比較例1)
根據第1圖的單晶矽提拉裝置，施加橫向磁場，根據MCZ法來培育N區域的單晶矽晶棒(直徑12英吋(300mm)、結晶方位<100>、導電型p型)，然後對自該提拉而成的單晶矽晶棒切出來的單晶矽晶圓，使用第2圖的快速加熱和快速冷卻裝置(此處，使用Mattson公司製造的Helios)，以第1溫度1250℃、1290℃、1320℃、1350℃的各溫度，施行10秒的熱處理(快速熱處理)。此快速熱處理中的氣氛氣體，設為以下的各種氣氛氣體：氬氣(Ar)、氮氣(N2)、氨氣和氬氣的混合氣體(NH3/Ar)。
繼而，從第1溫度至第2溫度為止的第一段的降溫步驟，是以30℃/sec的降溫速度來進行降溫。此時，第2溫 度是設定為900℃、800℃、700℃、600℃、500℃的各種溫度。然後，在從第2溫度開始的第二段的降溫步驟中，設定規定的降溫速度與冷卻時間來冷卻晶圓。之後，研磨晶圓表面大約5μm左右。
以上述方式製作出來的晶圓之中，對於在氬氣氣氛中將第2溫度設定成800℃，並以降溫速度9℃/sec、冷卻時間120秒來實行第二段的降溫步驟後的晶圓，測定其表層的RIE缺陷。
在此測定中，使用磁控RIE裝置(Applied Materials公司製造的Centura)來實行蝕刻。然後，利用雷射散射方式的異物檢查裝置(KLA-Tencor公司製造的SP1)，計測蝕刻後的殘渣突起，算出缺陷密度。將測定結果表示於表1中。
依據表1可知，根據以高於1300℃的溫度來進行的快速熱處理，在任一種氣氛氣體中，都能完全地消滅RIE缺陷。又，由於是研磨5μm後的表面的缺陷的測定結果，所以可知在本實施例中，從表面到至少5μm的深度為止的缺 陷，會根據以高於1300℃的溫度來進行的快速熱處理而消滅。另一方面，快速熱處理的溫度在1290℃、1250℃的情況，確認了表層有多數個RIE缺陷，可知這二個溫度對於消滅RIE缺陷來說是不充分的溫度。
又，製作出來的晶圓之中，測定進行下述處理後的晶圓的壽命，該處理是設為：第1溫度為1350℃，在氬氣氣氛中實行10秒的熱處理(快速熱處理)，將第一段的降溫步驟，設為至第2溫度800℃為止以30℃/sec的降溫速度來進行降溫，並在第二段的降溫步驟中，以各種的冷卻時間和降溫速度來進行。
作為測定方法，將2克碘滴在乙醇中而成的溶液，塗佈在晶圓上來實行處理(Chemical Passivation處理，以下稱為CP處理)，然後利用壽命測定裝置(SEMILAB公司製造的WT-2000)來測定壽命。將與上述測定出來的壽命之間的關係，表示於第3圖中。
如第3圖所示，快速熱處理後的壽命，可知在其冷卻時間短於100秒的情況，在降溫速度更小的情況中，會成為良好。又，在冷卻時間為100秒以上的情況，利用將降溫速度設定成10℃/sec以下，可得到良好的壽命。根據這些關係可知，第二段的降溫時，在將冷卻時間設為X秒、將降溫速度設為Y℃/sec的情況，根據以當X<100的情況成為在Y≦0.15X-4.5的範圍內而當X≧100的情況成為在Y≦10的範圍(圖表中的斜線部的範圍)內的方式，來設定X與Y，藉此可製造出具有良好的壽命的晶圓。
又，對於將第2溫度設為700℃、600℃的實施例的晶圓來測定壽命的情況，也再度顯現出與第3圖同樣的傾向。
但是，在將第2溫度設定在900℃或是500℃的比較例的情況，無法獲得上述關係，此情況，在以高於1300℃的溫度來施行快速熱處理後的晶圓中，其壽命降低。
又，在氬氣、氮氣、氨氣和氬氣的混合氣體的各種氣氛氣體中，以1250℃、1300℃、1325℃、1350℃的各溫度，施行10秒的熱處理(快速熱處理)，然後在第一降溫步驟中，至第2溫度800℃為止，以30℃/sec的降溫速度進行降溫，之後，以降溫速度9℃/sec、冷卻時間120秒的條件來實行第二段的降溫步驟，然後測定經過上述處理後的晶圓的BMD密度。
作為測定方法，先施行快閃記憶體製作製程的模擬熱處理，使晶圓內的BMD析出。之後，浸漬於5%HF(氫氟酸)中，除去表面所形成的氧化膜。之後，利用RIE裝置來實行蝕刻，使用電子顯微鏡來計測殘渣突起的個數並算出缺陷密度來測定BMD密度。將測定結果表示於第4圖中。另外，作為參照例(第4圖中的Ref.)，除了沒有實行快速加熱和快速冷卻熱處理以外，對於以與上述同樣的方式製作出來的晶圓，利用與上述同樣的測定方式，將測定出來的BMD密度也表示於第4圖中。
如第4圖所示，根據氣氛氣體的不同，能容易地控制元件製作熱處理時的BMD形成情況。又，相較於沒有施行快速加熱和快速冷卻熱處理的情況，任一種情形的BMD密 度高。又，在任一種氣氛氣體的情況下，根據以高於1300℃的溫度來實行快速熱處理，可確保高BMD密度。
(比較例2)
根據第1圖的單晶矽提拉裝置，施加橫向磁場，根據MCZ法來培育N區域的單晶矽晶棒(直徑12英吋(300mm)、結晶方位<100>、導電型p型)，然後對自該提拉而成的單晶矽晶棒切出來的單晶矽晶圓，使用第2圖的快速加熱和快速冷卻裝置(此處，使用Mattson公司製造的Helios)，以1250℃、1290℃、1320℃、1350℃的各溫度，施行10秒的熱處理(快速熱處理)。此快速熱處理中的氣氛氣體，設為以下的各種氣氛氣體：氬氣(Ar)、氨氣和氬氣的混合氣體(NH3/Ar)。
繼而，沒有實行二階段降溫，以30℃/sec的降溫速度，分別從熱處理溫度降溫至常溫為止。之後，研磨晶圓表面大約5μm左右。
對於以上述方式製作出來的晶圓，以與實施例、比較例1同樣的方式，測定晶圓表層的RIE缺陷。其結果，可獲得與表1同樣的傾向。進而，以與實施例同樣的方式來測定所製作出來的晶圓的壽命，並將結果表示於表2中。
◎…1000μsec以上
○…500μsec以上且未滿1000μsec
△…100μsec以上且未滿500μsec
×…未滿100μsec
依據表2可知，在任一種氣氛氣體中，快速熱處理的溫度越高則壽命越降低，特別是若以超過1300℃的溫度來實行快速熱處理，已知壽命會大幅地降低，成為未滿100μsec。
另外，本發明並未限定於上述實施形態。上述實施形態只是例示，凡是具有與被記載於本發明的申請專利範圍中的技術思想實質上相同的構成，並得到同樣的作用效果，不論為何種形態，都被包含在本發明的技術範圍內。
10‧‧‧單晶提拉裝置
11‧‧‧提拉室
12‧‧‧坩堝
13‧‧‧坩堝保持軸
14‧‧‧加熱器
15‧‧‧絕熱材
16‧‧‧石墨筒(整流筒)
17‧‧‧固液界面
18‧‧‧矽熔液(熔湯)
19‧‧‧金屬線
20‧‧‧單晶矽晶棒
21‧‧‧晶種夾頭
51‧‧‧氣體排氣口
52‧‧‧快速加熱和快速冷卻裝置
53‧‧‧腔室
54‧‧‧加熱燈
55‧‧‧自動擋門
56‧‧‧石英托盤
57‧‧‧3點支持部
58‧‧‧石英製的緩衝器
59‧‧‧高溫計
W‧‧‧矽基板
第1圖是表示單晶提拉裝置的一例的概略圖。
第2圖是表示單片式的快速加熱和快速冷卻裝置的一例的概略圖。
第3圖是表示實施例、比較例1中的降溫速度與冷卻時間及壽命評價結果的圖表。
第4圖是表示實施例、比較例1中的BMD密度與熱處理時間的關係的圖表。
第5圖是表示提拉速度與缺陷區域的關係的圖。

Claims (2)

  1. 一種矽基板的製造方法，是製造矽基板的方法，其特徵在於至少進行以下的步驟：自根據切克勞斯基法培育而成的單晶矽晶棒切出矽基板，使用快速加熱和快速冷卻裝置，對該矽基板，以高於1300℃且矽熔點以下的溫度，保持1~60秒來施行快速熱處理後，以5~150℃/sec的降溫速度，降溫至600~800℃的範圍的溫度為止，來實行第一段的降溫步驟，之後，冷卻時間X秒與降溫速度Y℃/sec，以當X<100的情況滿足Y≦0.15X-4.5的關係而當X≧100的情況滿足Y≦10的關係的方式，來實行第二段的降溫步驟；其中，上述快速熱處理，在氮化膜形成氣氛氣體、稀有氣體或是含有這些氣體的混合氣體而成的氣氛氣體中實行，且將施行上述快速熱處理的矽基板，設為是自根據切克勞斯基法培育而成的單晶矽晶棒切出來的單晶矽晶圓，該單晶矽晶棒的整個面是OSF區域、N區域、或是OSF區域與N區域混合而成的區域。
  2. 一種矽基板，其特徵在於：是根據請求項1所述的矽基板的製造方法製造出來的矽基板，該矽基板的在成為元件製作區域的從表面到至少1μm的深度的範圍，不存在根據RIE法會被檢測出來的缺陷，且上述矽基板的壽命為500μ sec以上。
TW101103790A 2011-02-24 2012-02-06 Silicon substrate manufacturing method and silicon substrate TWI534310B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011037954A JP5572569B2 (ja) 2011-02-24 2011-02-24 シリコン基板の製造方法及びシリコン基板

Publications (2)

Publication Number Publication Date
TW201245516A TW201245516A (en) 2012-11-16
TWI534310B true TWI534310B (zh) 2016-05-21

Family

ID=46720455

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101103790A TWI534310B (zh) 2011-02-24 2012-02-06 Silicon substrate manufacturing method and silicon substrate

Country Status (7)

Country Link
US (1) US9390905B2 (zh)
JP (1) JP5572569B2 (zh)
KR (1) KR101703696B1 (zh)
CN (1) CN103392223B (zh)
DE (1) DE112012000607B4 (zh)
TW (1) TWI534310B (zh)
WO (1) WO2012114659A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9634098B2 (en) * 2013-06-11 2017-04-25 SunEdison Semiconductor Ltd. (UEN201334164H) Oxygen precipitation in heavily doped silicon wafers sliced from ingots grown by the Czochralski method
DE112014006165B4 (de) 2014-01-14 2023-02-09 Sumco Corporation Verfahren zur Herstellung eines Silicium-Wafers
CN103726102B (zh) * 2014-01-20 2016-09-07 中国科学院理化技术研究所 一种制备超长一维单晶硅纳米/微米结构的方法
JP6100226B2 (ja) * 2014-11-26 2017-03-22 信越半導体株式会社 シリコン単結晶ウェーハの熱処理方法
JP6044660B2 (ja) 2015-02-19 2016-12-14 信越半導体株式会社 シリコンウェーハの製造方法
CN107154353B (zh) * 2016-03-03 2020-01-24 上海新昇半导体科技有限公司 晶圆热处理的方法
JP2022129531A (ja) * 2021-02-25 2022-09-06 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの製造方法およびシリコンウェーハ

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6503594B2 (en) 1997-02-13 2003-01-07 Samsung Electronics Co., Ltd. Silicon wafers having controlled distribution of defects and slip
JP3449729B2 (ja) 1997-04-09 2003-09-22 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 単結晶シリコンウエハを製造する方法
JP3451955B2 (ja) 1998-08-13 2003-09-29 株式会社豊田中央研究所 結晶欠陥の評価方法及び結晶欠陥評価装置
KR20010083771A (ko) 1998-12-28 2001-09-01 와다 다다시 실리콘 웨이퍼의 열처리 방법 및 실리콘 웨이퍼
JP3636606B2 (ja) * 1999-01-22 2005-04-06 信越半導体株式会社 シリコンウエーハの熱処理方法
JP3565068B2 (ja) 1998-12-28 2004-09-15 信越半導体株式会社 シリコンウエーハの熱処理方法およびシリコンウエーハ
KR100378184B1 (ko) 1999-11-13 2003-03-29 삼성전자주식회사 제어된 결함 분포를 갖는 실리콘 웨이퍼, 그의 제조공정및 단결정 실리콘 잉곳의 제조를 위한 초크랄스키 풀러
JP4567251B2 (ja) 2001-09-14 2010-10-20 シルトロニック・ジャパン株式会社 シリコン半導体基板およびその製造方法
JP2003297839A (ja) 2002-04-03 2003-10-17 Sumitomo Mitsubishi Silicon Corp シリコンウエーハの熱処理方法
JP2007194232A (ja) * 2006-01-17 2007-08-02 Shin Etsu Handotai Co Ltd シリコン単結晶ウエーハの製造方法
JP5394632B2 (ja) 2007-11-19 2014-01-22 エア・ウォーター株式会社 単結晶ＳｉＣ基板の製造方法
JP5151628B2 (ja) 2008-04-02 2013-02-27 信越半導体株式会社 シリコン単結晶ウエーハ、シリコン単結晶の製造方法および半導体デバイス
JP5561918B2 (ja) * 2008-07-31 2014-07-30 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの製造方法
JP5590644B2 (ja) * 2009-03-09 2014-09-17 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの熱処理方法
US8476149B2 (en) 2008-07-31 2013-07-02 Global Wafers Japan Co., Ltd. Method of manufacturing single crystal silicon wafer from ingot grown by Czocharlski process with rapid heating/cooling process
JP2010040587A (ja) 2008-07-31 2010-02-18 Covalent Materials Corp シリコンウェーハの製造方法
JP2010199411A (ja) * 2009-02-26 2010-09-09 Covalent Materials Corp シリコンウェーハの熱処理方法
KR101657970B1 (ko) * 2009-04-13 2016-09-20 신에쯔 한도타이 가부시키가이샤 어닐 웨이퍼 및 어닐 웨이퍼의 제조방법, 그리고 디바이스의 제조방법
JP5439305B2 (ja) * 2010-07-14 2014-03-12 信越半導体株式会社 シリコン基板の製造方法及びシリコン基板

Also Published As

Publication number Publication date
US9390905B2 (en) 2016-07-12
KR101703696B1 (ko) 2017-02-07
DE112012000607T5 (de) 2014-11-13
KR20140021543A (ko) 2014-02-20
CN103392223A (zh) 2013-11-13
WO2012114659A1 (ja) 2012-08-30
JP5572569B2 (ja) 2014-08-13
JP2012175023A (ja) 2012-09-10
TW201245516A (en) 2012-11-16
US20130316139A1 (en) 2013-11-28
CN103392223B (zh) 2016-01-20
DE112012000607B4 (de) 2020-01-09

Similar Documents

Publication Publication Date Title
JP5167654B2 (ja) シリコン単結晶ウエーハの製造方法
JP5578172B2 (ja) アニールウエーハの製造方法およびデバイスの製造方法
TWI471940B (zh) Silicon substrate manufacturing method and silicon substrate
JP3994602B2 (ja) シリコン単結晶ウエーハおよびその製造方法並びにｓｏｉウエーハ
TWI534310B (zh) Silicon substrate manufacturing method and silicon substrate
US8231852B2 (en) Silicon wafer and method for producing the same
JP6044660B2 (ja) シリコンウェーハの製造方法
JP4853027B2 (ja) シリコン単結晶ウエーハの製造方法
JP2008066357A (ja) シリコン単結晶ウエーハおよびシリコン単結晶ウエーハの製造方法
WO2004034457A1 (ja) アニールウェーハおよびアニールウェーハの製造方法
JP5151628B2 (ja) シリコン単結晶ウエーハ、シリコン単結晶の製造方法および半導体デバイス
JP2011222842A (ja) エピタキシャルウェーハの製造方法、エピタキシャルウェーハ及び撮像用デバイスの製造方法
JP4857517B2 (ja) アニールウエーハ及びアニールウエーハの製造方法
JP6317700B2 (ja) シリコンウェーハの製造方法
JP2013175742A (ja) エピタキシャルウェーハの製造方法、エピタキシャルウェーハ及び撮像用デバイスの製造方法