JP4567251B2 - シリコン半導体基板およびその製造方法 - Google Patents
シリコン半導体基板およびその製造方法 Download PDFInfo
- Publication number
- JP4567251B2 JP4567251B2 JP2001280459A JP2001280459A JP4567251B2 JP 4567251 B2 JP4567251 B2 JP 4567251B2 JP 2001280459 A JP2001280459 A JP 2001280459A JP 2001280459 A JP2001280459 A JP 2001280459A JP 4567251 B2 JP4567251 B2 JP 4567251B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- atoms
- silicon
- nitrogen
- silicon semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
- C30B15/20—Controlling or regulating
- C30B15/206—Controlling or regulating the thermal history of growing the ingot
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/12—All metal or with adjacent metals
- Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
- Y10T428/12674—Ge- or Si-base component
Description
【０００１】
【発明の属する技術分野】
本発明は、シリコン半導体基板およびその製造方法に関するものである。詳しく述べると、ボイド系製品の無欠陥領域の直下に高ゲッタリング層を有するシリコン半導体基板およびその製造方法に関するものである。
【０００２】
【従来の技術】
従来、半導体基板のゲッタリング効果の改善としては、チョクラルスキー法により引き上げられたシリコン単結晶から切り出されたシリコンウエーハであって、ミラー面の表層部の格子間酸素濃度が２×１０17ａｔｏｍｓ／ｃｍ3以下であり、ミラー面表面から深さ１０μｍ以上にわたる厚さの無欠陥層が形成され、前記無欠陥層の酸素析出物等の微小欠陥密度が１０5個／ｃｍ3以下であり、前記無欠陥層よりも深い領域には微小欠陥が１０8個／ｃｍ3以上形成されたインターナル・ゲッタリング層を有し、ミラー面の裏面側にはエクスターナル・ゲッタリング層を有さないことを特徴とするシリコンウエーハが知られている（特開平６−２５２１５４号公報）。
【０００３】
一方、ボイド系欠陥の無欠陥層の改善とゲッタリング効果の両者を改善したものとして、チョクラルスキー法により窒素をドープして育成されたシリコン単結晶棒をスライスして得たシリコン単結晶ウエーハであって、該シリコン単結晶ウエーハのゲッタリング熱処理後またはデバイス製造熱処理後の無欠陥層深さが２〜１２μｍであり、かつゲッタリング熱処理後またはデバイス製造熱処理後の内部微小欠陥密度が１×１０8〜２×１０10個／ｃｍ3であることを特徴とするシリコン単結晶ウエーハが知られている（特開２０００−２１１９９５号公報）。
【０００４】
しかしながら、前者は、窒素添加についてはなんら示唆されておらず、またボイド系欠陥の無欠陥層についても全く開示されていない。一方、後者は、ボイド系結晶欠陥と酸素析出物系欠陥の表面からの深さを共に制御するという窒素濃度およびシリコン単結晶引上げ時に１１００℃の温度域を通過する時の冷却速度（以下冷却速度とのみ記述）の最適化については何ら示唆されていない。
【０００５】
すなわち、従来の技術によれば、ボイド系結晶欠陥の無欠陥領域深さを深くするには、アニ−ル時間を長時間化するかあるいはアニ−ル温度を高温化することにより対応しているが、その際に、酸素の外方拡散が進み、酸素析出物の無欠陥領域幅はより深くなり、酸素析出物も溶解してゲッタリング効果を弱めてしまうという欠点があった。
【０００６】
【発明が解決しようとする課題】
したがって、本発明の目的は、新規なシリコン半導体基板およびその製造方法を提供することにある。
【０００７】
本発明のさらに他の目的は、ボイド系結晶の無欠陥領域の直下にゲッタリングサイトとなる酸素析出物欠陥を高密度で有する構造を持ったシリコン半導体基板およびその製造方法を提供することにある。
【０００８】
【課題を解決するための手段】
上記諸目的は、下記（１）〜（６）により達成される。
【０００９】
（１） チョクラルスキー法または磁場印加チョクラルスキー法により育成したシリコン単結晶から得たシリコン半導体基板を熱処理した基板であって、酸素析出物結晶欠陥の無欠陥領域をＯｉ ＤＺとし、０．１１μｍ以上のサイズのボイド系欠陥のない領域をＣＯＰ ＤＺとした時に、
【００１０】
【数４】
【００１１】
の関係式を満たし、かつ酸素析出物結晶欠陥が５×１０8個／ｃｍ3以上であることを特徴とするシリコン半導体基板。
【００１２】
（２） 表面から５μｍ以上の深さに二次イオン質量分析法（ＳＩＭＳ）による窒素分析において、平均信号強度の２倍以上の信号強度を示す窒素偏析による局所濃化部をもつことを特徴とする前記（１）に記載のシリコン半導体基板の製造方法。
【００１３】
（３） 窒素濃度５×１０14ａｔｏｍｓ／ｃｍ3以上かつ１×１０16ａｔｏｍｓ／ｃｍ3以下であり、シリコン半導体基板を非酸化性雰囲気中で熱処理した後に、該基板中心での表面から１μｍ深さの酸素濃度が７×１０16ａｔｏｍｓ／ｃｍ3以下であり、かつ表面から５μｍ以上の深さに二次イオン質量分析法（ＳＩＭＳ）による窒素分析において、平均信号強度の２倍以上の信号強度を示す窒素偏析による局所濃化部をもつことを特徴とする前記（１）記載のシリコン半導体基板の製造方法。
【００１４】
（４） ５×１０17ａｔｏｍｓ／ｃｍ3以上かつ１．５×１０19ａｔｏｍｓ／ｃｍ3以下の窒素を含有するシリコン融液を用いてチョクラルスキー法または磁場印加チョクラルスキー法により育成したシリコン単結晶から得たシリコン半導体基板を、最高到達温度１１５０℃以上の温度で１時間以上非酸化性雰囲気中で熱処理することにより、該基板中心での表面から１μｍ深さの酸素濃度が７×１０16ａｔｏｍｓ／ｃｍ3以下であり、かつ表面から５μｍ以上の深さに二次イオン質量分析法（ＳＩＭＳ）による窒素分析において、平均信号強度の２倍以上の信号強度を示す窒素偏析による局所濃化部をもつことを特徴とする前記（１）に記載のシリコン半導体基板の製造方法。
【００１５】
（５） ５×１０17ａｔｏｍｓ／ｃｍ3以上かつ１．５×１０19ａｔｏｍｓ／ｃｍ3以下の窒素を含有するシリコン融液を用いてチョクラルスキー法または磁場印加チョクラルスキー法により引き上げ時の冷却速度が５℃／ｍｉｎ以上にて育成した最大ボイド体積が熱処理前のシリコン基板中の窒素濃度をＮａｔｏｍｓ／ｃｍ3かつ引き上げの際の冷却速度をＣＲ℃／ｍｉｎとした時に
【００１６】
【数５】
【００１７】
で示される関係式を満たす冷却速度と窒素濃度にて得られたシリコン半導体基板を、最高到達温度１１５０℃以上の温度で１時間以上非酸化性雰囲気中で熱処理をすることを特徴とする前記（１）に記載のシリコン半導体基板の製造方法。
【００１８】
（６） １×１０18ａｔｏｍｓ／ｃｍ3以上１．５×１０19ａｔｏｍｓ／ｃｍ3以下の窒素を含有するシリコン融液を用いてチョクラルスキー法または磁場印加チョクラルスキー法により引き上げ時の冷却速度が１℃／ｍｉｎ以上５℃／ｍｉｎ未満にて育成した最大ボイド体積が熱処理前のシリコン基板中の窒素濃度をＮａｔｏｍｓ／ｃｍ3かつ引き上げの際の冷却速度をＣＲ℃／ｍｉｎとした時に
【００１９】
【数６】
【００２０】
で示される関係式を満たす冷却速度および窒素濃度にて得られたシリコン半導体基板を、最高到達温度１２００℃以上の温度で１時間以上非酸化性雰囲気中で熱処理をすることを特徴とする前記（１）に記載のシリコン半導体基板の製造方法。
【００２１】
【発明の実施の形態】
本発明によるシリコン半導体基板は、チョクラルスキー法（以下、「ＣＺ法」という。）または磁場印加チョクラルスキー法（以下、「磁場印加ＣＺ法」という。）により育成したシリコン単結晶棒を所定の厚みにスライスして得られるものである。
【００２２】
すなわち、ＣＺ法は、石英ルツボ中に収容された多結晶シリコン原料の融液に種結晶を接触させ、これを回転させながらゆっくりと引き上げて所望直径のシリコン単結晶棒を育成する方法であるが、予め石英ルツボ内に窒化物を入れておくか、シリコン融液中に窒化物を投入するか、または雰囲気ガスを窒素を含む雰囲気とすること等によって、引き上げ結晶中に窒素をドープすることができる。この際、窒化物の量あるいは窒素ガスの濃度あるいは導入時間等を調整することによって、結晶中のドープ量を制御することができる。また、磁場印加ＣＺ法の場合にも、石英ルツボ内に磁場を印加させながら行なう以外はＣＺ法の場合と同様である。このようにして、例えばシリコン半導体基板の場合は５×１０14〜１×１０16ａｔｏｍｓ／ｃｍ3あるいは引き上げ時のシリコン融液中で５×１０17〜１．５×１０19ａｔｏｍｓ／ｃｍ3の窒素濃度に制御することも容易に行うことができる。
【００２３】
また、前述したように本発明では、ＣＺ法または磁場印加ＣＺ法によって窒素をドープしたシリコン単結晶棒を育成する際に、単結晶棒に含有される酸素濃度を、６．５×１０17〜１×１０18ａｔｏｍｓ/ｃｍ3の範囲に制御することが好ましい。シリコン単結晶棒を育成する際に、含有される酸素濃度を上記範囲に低下させる方法は、従来から慣用されている方法によれば良い。例えばルツボ回転数の減少、導入ガス流量の増加、雰囲気圧力の低下、シリコン融液の温度分布および対流の調整等の手段によって、簡単に上記酸素濃度範囲とすることが出来る。
【００２４】
また、前述したように本発明では、ＣＺ法または磁場印加ＣＺ法によって窒素をドープしたシリコン単結晶棒を育成する際に、結晶成長中の１１００℃の温度域を通過する時の冷却速度を１〜１５℃／ｍｉｎに制御することが好ましい。実際にこのような結晶製造条件を実現するためには、例えば、結晶の引上げ速度を調整して結晶の成長速度を増減させる方法により行うことが可能である。あるいは、ＣＺ法または磁場印加ＣＺ法シリコン単結晶製造装置のチャンバー内において、結晶を任意の冷却速度で冷却することができる装置を設ければ良い。このような冷却装置としては、冷却ガスを吹き付けて結晶を冷却できる装置あるいは、融液面上の一定位置に、結晶を囲うように水冷リングを設ける等の方法を適用することができる。この場合、上記冷却法と結晶の引上速度を調整することによって、上記冷却速度範囲内とすることができる。
【００２５】
このようにしてＣＺ法または磁場印加ＣＺ法において、所望濃度の窒素がドープされ、所望濃度の酸素を含有し、所望の冷却速度で結晶成長がなされたシリコン単結晶棒を得ることができる。これを通常の方法にしたがい、内周刃スライサあるいはワイヤソー等の切断装置でスライスした後、面取り、ラッピング、エッチング、研磨等の工程を経てシリコン単結晶ウエーハに加工する。もちろん、これらの工程は例示列挙したにとどまり、この他にも洗浄等種々の工程があり得るし、工程順の変更、一部省略等目的に応じ適宜工程は変更使用されている。
【００２６】
そして、このようにして得られたシリコン単結晶ウエーハを、その後のゲッタリング熱処理および／またはデバイス製造熱処理において熱処理を施すことにより、酸素析出物結晶欠陥の無欠陥領域をＯｉ ＤＺとし、０．１１μｍ以上のサイズのボイド系欠陥のない領域をＣＯＰ ＤＺとした時に、
【００２７】
【数７】
【００２８】
の関係式を満たし、かつ酸素析出物結晶欠陥が５×１０8個／ｃｍ3以上、好ましくは１×１０9〜１×１０10個／ｃｍ3のシリコン半導体基板が得られる。
なお、ここにＯｉ ＤＺ（酸素析出物無欠陥層）の値は、ＢＭＤアナライザー（ＭＯ４）による測定結果の無欠陥層深さ（ＤＺ）であり、測定条件として１０％のＮＤフィルターをかけて、バルク部分の酸素析出物欠陥密度の３０％の密度である深さを酸素析出物欠陥の無欠陥層（Ｏｉ ＤＺ）とする。
【００２９】
本発明において、【数２】および【数３】にて熱処理前のシリコン半導体基板の最大ボイド体積の上限を規定しているが、実施例ではこのボイド体積をＯＰＰ（赤外干渉法）最大シグナル強度からも計算している。ボイド体積をＴＥＭにより実際に求めるのは費用および時間の点で困難なので、我々は実際に所定のボイド体積になっているかを今後確認するため、ＴＥＭ観察により求めた評価ウエーハ中での最大ボイド体積とＯＰＰ最大シグナル強度の間の関係を明らかにした。
ＯＰＰ最大シグナル強度からボイド体積を計算する計算式は、冷却速度が１℃／ｍｉｎ以上３℃／ｍｉｎ未満、３℃／ｍｉｎ以上５℃／ｍｉｎ未満、５℃／ｍｉｎ以上の場合と窒素濃度により換算式が以下のように異なることがＴＥＭ観察によるボイド体積の測定とＯＰＰ最大シグナル強度の対応から確認している。
その結果によれば、冷却速度が５℃／ｍｉｎ以上かつ熱処理前シリコン半導体基板の窒素濃度が５×１０14ａｔｏｍｓ/ｃｍ3未満または冷却速度が１℃／ｍｉｎ以上３℃／ｍｉｎ未満かつ窒素濃度が２×１０14ａｔｏｍｓ／ｃｍ3未満の場合
【００３０】
【数８】
【００３１】
で表される。
【００３２】
冷却速度が５℃／ｍｉｎ以上で熱処理前のシリコン半導体基板中の窒素濃度が５×１０14以上１×１０16ａｔｏｍｓ/ｃｍ3以下または冷却速度が３℃/ｍｉｎ以上５℃/ｍｉｎ未満で熱処理前シリコン半導体基板中の窒素濃度が２×１０14ａｔｏｍｓ/ｃｍ3以上２×１０15ａｔｏｍｓ/ｃｍ3未満、または冷却速度が１℃／ｍｉｎ以上３℃／ｍｉｎ未満かつ熱処理前シリコン半導体基板の窒素濃度２×１０14ａｔｏｍｓ/ｃｍ3以上１×１０15ａｔｏｍｓ／ｃｍ3未満の場合
【００３３】
【数９】
【００３４】
で表される。
【００３５】
冷却速度が１℃／ｍｉｎ以上３℃／ｍｉｎ未満で熱処理前シリコンウエーハ中窒素濃度が１×１０15ａｔｏｍｓ／ｃｍ3以上、または冷却速度が３℃／ｍｉｎ以上５℃／ｍｉｎ未満で熱処理前シリコン半導体基板中の窒素濃度２×１０15ｓｔｏｍｓ／ｃｍ3以上１×１０16ａｔｏｍｓ／ｃｍ3以下の場合
【００３６】
【数１０】
【００３７】
で表される。
【００３８】
本関係式を用いることにより、窒素を添加した場合のシリコン半導体基板中のボイド系欠陥の最大サイズを求めることが出来、製造した熱処理前のシリコン半導体基板が本発明で規定したボイド系欠陥のサイズに制御されていることを確認できる。
【００３９】
実施例ではＯＰＰ最大シグナル強度から求めた測定ウエーハ中の最大ボイド体積が該実施例記載の冷却速度および窒素濃度を【数２】および【数３】に当てはめて計算した値とほとんど同程度であり、その値はそれぞれ【数２】および【数３】で制限された１０００００ｎｍ3および１５００００ｎｍ3以下であることが示され、一方で比較例では該値以上のボイド体積よりも大きいことが示され、その実施例および比較例により請求項１記載の【数１】を満足するシリコン半導体基板を得るには冷却速度および窒素濃度の限定が本発明の範囲がある必要があることが示されている。
【００４０】
また、本発明によるシリコン半導体基板は、偏析した窒素がＢＭＤアナライザーで測定できない程微小な酸素析出物欠陥を形成することから、表面の無欠陥層を確実に確保するために、表面から５μｍ以上の深さに二次イオン質量分析法（ＳＩＭＳ）による窒素分析において、平均信号強度の２倍以上の信号強度を示す窒素偏析による局所濃化部を有していることが好ましい。
【００４１】
また、本発明によるシリコン半導体基板は、窒素濃度が５×１０14ａｔｏｍｓ／ｃｍ3〜１×１０16ａｔｏｍｓ／ｃｍ3であり、かつシリコン半導体基板を非酸化性雰囲気中、例えば水素、窒素、アルゴン、ヘリウム、これらのガスの１種または２種以上の混合ガス等の雰囲気中で熱処理した後に、該基板中心での表面から１μｍ深さの酸素濃度が７×１０16ａｔｏｍｓ／ｃｍ3以下であり、前述の理由により、表面から５μｍ以上の深さに二次イオン質量分析法（ＳＩＭＳ）による窒素分析において、平均信号強度の２倍以上の信号強度を示す窒素偏析による局所濃化部を有していることが、さらに好ましい。ここで窒素濃度の上限を１×１０16ａｔｏｍｓ/ｃｍ3に決めた理由は、窒素濃度が１×１０16ａｔｏｍｓ／ｃｍ3を越えると、シリコン単結晶棒を引き上げる際に、多結晶化する恐れがあるのを避けるためである。
【００４２】
このように、本発明は、デバイス活性層であるボイド系結晶欠陥の無欠陥領域の深さを制御しつつ、その直下にゲッタリングサイトとなる酸素析出物系欠陥を作成することができることを特徴とし、窒素濃度および冷却速度の範囲を限定することで、その両者の表層無欠陥性を酸素析出物ＤＺ（Ｏｉ ＤＺ）およびボイド系欠陥の無欠陥領域（ＣＯＰ ＤＺ）とした時に、
【００４３】
【数１１】
【００４４】
に制御できることを特徴とする。
【００４５】
このような物性を有するシリコン半導体基板は、インゴット引き上げ時の冷却速度が５℃／ｍｉｎ以上の場合は、５×１０17〜１．５×１０19ａｔｏｍｓ／ｃｍ3、冷却速度が１℃／ｍｉｎ以上５℃／ｍｉｎ未満の場合は、１×１０18〜１．５×１０19ａｔｏｍｓ／ｃｍ3の窒素を含有するシリコン融液を用いて、ＣＺ法または磁場印加ＣＺ法により育成したシリコン単結晶から得られたシリコン半導体基板を、最高到達温度１１５０℃以上、好ましくは１２００℃〜１２５０℃温度で１時間以上前記非酸化性雰囲気中で熱処理することにより製造されたものが望ましい。
【００４６】
また、本発明によるシリコン半導体基板をより確実に実現するためには、５×１０17ａｔｏｍｓ／ｃｍ3〜１．５×１０19ａｔｏｍｓ／ｃｍ3の窒素を含有するシリコン融液を用いてＣＺ法または磁場印加ＣＺ法により引き上げ時の１１００℃での冷却速度が５℃／ｍｉｎ以上、好ましくは５〜１５℃／ｍｉｎにて育成した最大ボイド体積が熱処理前のシリコン基板中の窒素濃度をＮａｔｏｍｓ／ｃｍ3かつ引き上げの際の１１００℃の温度域を通過するときの冷却速度をＣＲ℃／ｍｉｎとした時に
【００４７】
【数１２】
【００４８】
で示される関係式を満たす冷却速度と窒素濃度にて得られたシリコン半導体基板の場合は、最高到達温度１１５０℃以上にて１時間以上、好ましくは１２００〜１２５０℃の温度で０．５時間以上、好ましくは１〜２時間前記非酸化性雰囲気中で熱処理をすることにより製造することが好ましい。
【００４９】
また、冷却速度が５℃／ｍｉｎ未満と遅くなった場合は、ボイド系欠陥が大きくなることから、ボイドを収縮させるために、より多量の窒素を必要とし、かつ冷却速度が遅い場合よりも厚い内壁酸化膜を熱処理で拡散させるために熱処理温度はより高温が望ましくなる。従って、生産性よく本発明の請求項1のシリコン半導体基板を確実に得るためには、１×１０18ａｔｏｍｓ／ｃｍ3〜１．５×１０19ａｔｏｍｓ／ｃｍ3の窒素を含有するシリコン融液を用いてＣＺ法または磁場印加ＣＺ法により冷却速度が１℃／ｍｉｎ以上かつ５℃／ｍｉｎ未満、好ましくは３〜５℃／ｍｉｎにて育成したシリコン半導体基板の最大ボイド体積が熱処理前のシリコン基板中の窒素濃度をＮａｔｏｍｓ／ｃｍ3、引き上げの際の１１００℃の温度域を通過するときの冷却速度をＣＲ℃／ｍｉｎとした時に
【００５０】
【数１３】
【００５１】
で示される関係式を満たす冷却速度および窒素濃度にて得られたシリコン半導体基板を、最高到達温度１２００℃以上、好ましくは１２００〜１２５０℃の温度で１時間以上、好ましくは１〜２時間前記非酸化性雰囲気中で熱処理をすることにより製造することが好ましい。
【００５２】
本発明の製造法により製造したシリコン半導体基板は、そのウエーハ中央で表面から１μｍの深さの酸素濃度が７×１０16ａｔｏｍｓ／ｃｍ3以下であれば、ＣＯＰ ＤＺが５μｍ以上確保され、かつ不純物のゲッタリングに優れた【数１】の関係式を満たすシリコン半導体基板が製造できる。
【００５３】
【実施例】
以下、本発明を、実施例および比較例を挙げてより具体的に説明するが、本発明はこれらに限定されるものではない。
【００５４】
ＣＺ法により、直径６インチの結晶引き上げには１８インチの石英ルツボに、また直径８インチの結晶引き上げには２２インチの石英ルツボに原料の多結晶シリコンをチャージし、表１に示すように、直径６インチおよび８インチＰ型、方位＜１００＞、抵抗率８．５〜１１．５Ω・ｃｍのシリコン単結晶棒を、窒素濃度、酸素濃度、平均ＳＬおよび冷却速度の条件を変えて調整した。
【００５５】
窒素ドープ量の制御は、原料中に予め所定量の窒化珪素膜を有するシリコンウエーハを投入しておくことにより行なった。酸素濃度の制御は、引き上げ中ルツボ回転を制御することにより行なった。冷却速度の制御は、単結晶棒の引上げ速度を変化させ、結晶の成長速度を変化させることにより行なった。得られたシリコン単結晶棒の測定値は、表１に示す通りであった。
【００５６】
【表１】
【００５７】
このようにして得られた単結晶棒から、ワイヤソーを用いてウエーハを切り出し、面取り、ラッピング、エッチング、鏡面研磨加工を施して、窒素のドープ量、酸素濃度及び冷却速度以外の条件はほぼ同一としたシリコン単結晶鏡面ウエーハを各々複数枚作製した。
【００５８】
このようにして得られたシリコン単結晶ウエーハにゲッタリング熱処理を施した。この場合のゲッタリング熱処理は、シリコン単結晶ウエーハを水素２０容量％とアルゴン８０容量％から成る雰囲気下で、８００〜１０００℃の温度域では８℃／ｍｉｎの昇温率、１０００〜１１００℃の温度域では４℃／ｍｉｎの昇温率、１１００〜１１５０℃の温度域では１℃／ｍｉｎの昇温率、１１５０〜１２００℃の温度域では１℃／ｍｉｎの昇温率で昇温し、最高到達温度が１１５０℃では４時間または８時間保持、また１２００℃まで昇温した場合は、３０分から２時間保持する。保持後、１２００〜１１５０℃の温度域では１℃／ｍｉｎの降温率、１１５０〜１１００℃の温度域では１℃／ｍｉｎの降温率、１１００〜８００℃の温度域では４℃／ｍｉｎの降温率で冷却することにより行なった。なお、この熱処理の際の非酸化性雰囲気は、アルゴンおよび水素容量％の比率を変えても同様であり、極端にはアルゴン１００容量％や水素１００容量％であっても良い。
【００５９】
ついで、これらのシリコン単結晶ウエーハの無欠陥層深さを評価した。この無欠陥層深さの評価は、まず表面再研磨を行い、表面からの研磨除去量を変えたウエーハを準備した。そして、ＳＣ−１混合液（アンモニア水（ＮＨ4ＯＨ）と過酸化水素水（Ｈ2Ｏ2）及び超純水の１：１：２０の混合液）にて、ウエーハを温度約８０℃で１時間洗浄することにより微小なＣＯＰを顕在化させ、ウエーハ表面をＫＬＡ／Ｔｅｎｃｏｒ社製ＳＰ１パーティクル測定装置にて、そのウエーハ表面に存在する大きさが０．１１μｍ以上のＣＯＰ（Ｃｒｙｓｔａｌ Ｏｒｉｇｉｎａｔｅｄ Ｐａｒｔｉｃｌｅ）について、ＣＯＰ数をカウントすることによって測定する。そして、このＳＣ−１混合液による洗浄を１０回繰り返し、洗浄前のＣＯＰ数から１０回洗浄後に測定したＣＯＰ数の増加分を、ＳＣ−１混合液でエッチングにより除去した体積で除し、ＣＯＰ体積密度を計算する。なお、再研磨による研磨除去厚は１，３，５，７，１２μｍの深さまで行なった。
【００６０】
また、無欠陥層深さについては、上記と同様に、表面からの研磨除去量を変えたウエーハについて、酸化膜耐圧品質を評価することによっても行なった。酸化膜耐圧品質評価は、ＴＺＤＢ（Ｔｉｍｅ Ｚｅｒｏ Ｄｉｅｌｅｃｔｒｉｃ Ｂｒｅａｋｄｏｗｎ）のＣモード収率、詳しくはリンドープポリシリコン電極（酸化膜厚２５ｎｍ、電極面積２０ｍｍ2）を作製し、判定電流値１００ｍＡ／ｃｍ2で評価した絶縁破壊電界１１ＭＶ／ｃｍ以上のものを良品として、ウエーハ面内の全ての電極を測定した場合の良品率を調べた。
【００６１】
また酸素析出物結晶欠陥密度およびＯｉ ＤＺを調べるために、本発明品であるシリコン単結晶ウエーハに、デバイス熱処理を模した熱処理を施した。この熱処理は、シリコン単結晶ウエーハを窒素雰囲気で、８００℃の熱処理を４時間施した後、さらに１０００℃の酸化熱処理を１６時間施すことによって行なった。
【００６２】
また、引上げ後のミラー化した後の熱処理前シリコン単結晶ウエーハの内部微小欠陥のうち最大シグナル強度を持つ欠陥のサイズを評価した。この内部微小欠陥密度の測定はＯＰＰ（Ｏｐｔｉｃａｌ Ｐｒｅｃｉｐｉｔａｔｅ Ｐｒｏｆｉｌｅｒ）法で行なった。このＯＰＰ法は、ノルマルスキータイプ微分干渉顕微鏡を応用したもので、まず光源からでたレーザ光を偏光プリズムで２本の直交する９０°位相が異なる直線偏光のビームに分離して、ウエーハ鏡面側から入射させる。この時１つのビームが欠陥を横切ると位相シフトが生じ、もう１つのビームとの位相差が生じる。この位相差をウエーハ裏面透過後に、偏光アナライザーにより検出することにより欠陥を検出する。
【００６３】
こうして得られた測定結果を【表２】〜【表６】に示した。ここで無欠陥層深さの評価については、ＣＯＰ数による評価は上記ＳＣ−１混合液による繰り返し洗浄により行い、ウエーハ面内のＣＯＰ体積密度が２×１０5個／ｃｍ3以下であること、かつ酸化膜耐圧（ＴＺＤＢ）による評価で良品率が９０％以上を満たす深さを無欠陥層であるとして評価している。
【００６４】
ここで【表２】〜【表３】は、６インチにおける本発明品の実施例であり、請求項１および２項を満足するシリコン半導体基板であるとともに、３項から５項までの製造条件を満たしている。つまり、冷却速度５℃／ｍｉｎ以上で窒素濃度が５×１０14ａｔｏｍｓ/ｃｍ3以上であり、かつ非酸化雰囲気中で１１５０℃以上で１時間以上の熱処理を行い、熱処理後の表層から１μｍ深さでの酸素濃度が、ＳＩＭＳによる測定において７×１０17ａｔｏｍｓ/ｃｍ3以下である条件を満たしている。
【００６５】
なお、本実施例でアニール条件が１２００℃×０時間の条件は、１１５０℃〜１２００℃での昇降温時間が合計で１００分（この温度域での昇降温率は１℃/ｍｉｎであるため）であり、本発明の製造条件である１１５０℃以上で１時間以上という条件を満たしている。
【００６６】
表中の計算ボイド体積は、それぞれの実施例で示された冷却速度および窒素濃度により【数２】の左辺の計算式から求めた熱処理前シリコン半導体基板の最大ボイド体積である。また、表中のＯＰＰ計算ボイド体積はＯＰＰ測定による最大シグナル強度から【数８】から【数１０】により求めた値であり、該ボイド体積は上記【数２】の左辺で計算された最大ボイド体積（表中の計算ボイド体積）と同様に、【数２】の左辺で示された最大許容ボイド体積１０００００ｎｍ3以下を満たしており、ＯＰＰによる評価によって得られた熱処理前シリコン半導体基板が本発明で制限された範囲であるか確認できる。なお、ＯＰＰ測定から求めた最大シグナル強度は測定装置上あるデジタル化された測定値しかとれない。このため、ＯＰＰ最大シグナル強度から求めたボイド体積と【数２】から求めたボイド体積はまったく同じ値にはならない。
【００６７】
また、【表４】は直径６インチにおける本発明のシリコン半導体基板の条件を満たさない比較例品である。これらは請求項３項から５項までの製造条件において主に窒素濃度が本発明の範囲外であるため、請求項１項記載の酸素析出物結晶欠陥は５×１０8個／ｃｍ3以下と満足するとは限らず、（Ｏｉ ＤＺ）−（ＣＯＰ ＤＺ）≦１０μｍの関係を満たしていない。
【００６８】
さらに、【表５】は直径８インチで例示された本発明の請求項６の実施品例であり、本例示品は請求項１を満足するシリコン半導体基板である。つまり、冷却速度１℃／ｍｉｎ以上５℃／ｍｉｎ未満で熱処理前シリコン半導体基板中の窒素濃度が１×１０15ａｔｏｍｓ/ｃｍ3以上であり、かつ非酸化雰囲気中で１２００℃以上で１時間以上の熱処理を行い、熱処理後の表層から１μｍ深さでの酸素濃度が、ＳＩＭＳによる測定において７×１０17ａｔｏｍｓ/ｃｍ3以下の条件を満たす。
【００６９】
【表５】中の計算ボイド体積はそれぞれの実施例で示された冷却速度および窒素濃度により【数３】の左辺の計算式から求めた熱処理前シリコン半導体基板の最大ボイド体積である。また、表中のＯＰＰ計算ボイド体積はＯＰＰ測定による最大シグナル強度を【数８】から【数１０】の関係式に代入して求めた値であり、該計算ボイド体積および該ＯＰＰ計算ボイド体積は【数３】の左辺の最大許容ボイド体積である１５００００ｎｍ3以下である。
【００７０】
さらに、表６は、主に直径８インチで例示された本発明の請求項６で記載されたシリコン半導体基板の条件を満たさない比較例品である。
これらは請求項６項の製造条件において主に窒素濃度が本発明の範囲外であるため、請求項１項記載の酸素析出物結晶欠陥である５×１０8個／ｃｍ3を満足するとは限らず、（Ｏｉ ＤＺ）−（ＣＯＰ ＤＺ）≦１０μｍの関係を満たしていない。
【００７１】
【表２】
【００７２】
【表３】
【００７３】
【表４】
【００７４】
【表５】
【００７５】
【表６】
【００７６】
【発明の効果】
以上述べたように、本発明によるシリコン半導体基板は、ボイド系欠陥の無欠陥領域の直下にゲッタリングサイトとなる酸素析出物欠陥を高密度で有する構造を持つようにボイド系結晶欠陥の無欠陥領域の深さおよび酸素析出物欠陥の密度およびその発生深さを制御できる発明である。そしてこの技術は、熱処理前のシリコン半導体基板中の窒素濃度および冷却速度の範囲を本発明の範囲に限定することにより可能となるものである。
【発明の属する技術分野】
本発明は、シリコン半導体基板およびその製造方法に関するものである。詳しく述べると、ボイド系製品の無欠陥領域の直下に高ゲッタリング層を有するシリコン半導体基板およびその製造方法に関するものである。
【０００２】
【従来の技術】
従来、半導体基板のゲッタリング効果の改善としては、チョクラルスキー法により引き上げられたシリコン単結晶から切り出されたシリコンウエーハであって、ミラー面の表層部の格子間酸素濃度が２×１０17ａｔｏｍｓ／ｃｍ3以下であり、ミラー面表面から深さ１０μｍ以上にわたる厚さの無欠陥層が形成され、前記無欠陥層の酸素析出物等の微小欠陥密度が１０5個／ｃｍ3以下であり、前記無欠陥層よりも深い領域には微小欠陥が１０8個／ｃｍ3以上形成されたインターナル・ゲッタリング層を有し、ミラー面の裏面側にはエクスターナル・ゲッタリング層を有さないことを特徴とするシリコンウエーハが知られている（特開平６−２５２１５４号公報）。
【０００３】
一方、ボイド系欠陥の無欠陥層の改善とゲッタリング効果の両者を改善したものとして、チョクラルスキー法により窒素をドープして育成されたシリコン単結晶棒をスライスして得たシリコン単結晶ウエーハであって、該シリコン単結晶ウエーハのゲッタリング熱処理後またはデバイス製造熱処理後の無欠陥層深さが２〜１２μｍであり、かつゲッタリング熱処理後またはデバイス製造熱処理後の内部微小欠陥密度が１×１０8〜２×１０10個／ｃｍ3であることを特徴とするシリコン単結晶ウエーハが知られている（特開２０００−２１１９９５号公報）。
【０００４】
しかしながら、前者は、窒素添加についてはなんら示唆されておらず、またボイド系欠陥の無欠陥層についても全く開示されていない。一方、後者は、ボイド系結晶欠陥と酸素析出物系欠陥の表面からの深さを共に制御するという窒素濃度およびシリコン単結晶引上げ時に１１００℃の温度域を通過する時の冷却速度（以下冷却速度とのみ記述）の最適化については何ら示唆されていない。
【０００５】
すなわち、従来の技術によれば、ボイド系結晶欠陥の無欠陥領域深さを深くするには、アニ−ル時間を長時間化するかあるいはアニ−ル温度を高温化することにより対応しているが、その際に、酸素の外方拡散が進み、酸素析出物の無欠陥領域幅はより深くなり、酸素析出物も溶解してゲッタリング効果を弱めてしまうという欠点があった。
【０００６】
【発明が解決しようとする課題】
したがって、本発明の目的は、新規なシリコン半導体基板およびその製造方法を提供することにある。
【０００７】
本発明のさらに他の目的は、ボイド系結晶の無欠陥領域の直下にゲッタリングサイトとなる酸素析出物欠陥を高密度で有する構造を持ったシリコン半導体基板およびその製造方法を提供することにある。
【０００８】
【課題を解決するための手段】
上記諸目的は、下記（１）〜（６）により達成される。
【０００９】
（１） チョクラルスキー法または磁場印加チョクラルスキー法により育成したシリコン単結晶から得たシリコン半導体基板を熱処理した基板であって、酸素析出物結晶欠陥の無欠陥領域をＯｉ ＤＺとし、０．１１μｍ以上のサイズのボイド系欠陥のない領域をＣＯＰ ＤＺとした時に、
【００１０】
【数４】
の関係式を満たし、かつ酸素析出物結晶欠陥が５×１０8個／ｃｍ3以上であることを特徴とするシリコン半導体基板。
【００１２】
（２） 表面から５μｍ以上の深さに二次イオン質量分析法（ＳＩＭＳ）による窒素分析において、平均信号強度の２倍以上の信号強度を示す窒素偏析による局所濃化部をもつことを特徴とする前記（１）に記載のシリコン半導体基板の製造方法。
【００１３】
（３） 窒素濃度５×１０14ａｔｏｍｓ／ｃｍ3以上かつ１×１０16ａｔｏｍｓ／ｃｍ3以下であり、シリコン半導体基板を非酸化性雰囲気中で熱処理した後に、該基板中心での表面から１μｍ深さの酸素濃度が７×１０16ａｔｏｍｓ／ｃｍ3以下であり、かつ表面から５μｍ以上の深さに二次イオン質量分析法（ＳＩＭＳ）による窒素分析において、平均信号強度の２倍以上の信号強度を示す窒素偏析による局所濃化部をもつことを特徴とする前記（１）記載のシリコン半導体基板の製造方法。
【００１４】
（４） ５×１０17ａｔｏｍｓ／ｃｍ3以上かつ１．５×１０19ａｔｏｍｓ／ｃｍ3以下の窒素を含有するシリコン融液を用いてチョクラルスキー法または磁場印加チョクラルスキー法により育成したシリコン単結晶から得たシリコン半導体基板を、最高到達温度１１５０℃以上の温度で１時間以上非酸化性雰囲気中で熱処理することにより、該基板中心での表面から１μｍ深さの酸素濃度が７×１０16ａｔｏｍｓ／ｃｍ3以下であり、かつ表面から５μｍ以上の深さに二次イオン質量分析法（ＳＩＭＳ）による窒素分析において、平均信号強度の２倍以上の信号強度を示す窒素偏析による局所濃化部をもつことを特徴とする前記（１）に記載のシリコン半導体基板の製造方法。
【００１５】
（５） ５×１０17ａｔｏｍｓ／ｃｍ3以上かつ１．５×１０19ａｔｏｍｓ／ｃｍ3以下の窒素を含有するシリコン融液を用いてチョクラルスキー法または磁場印加チョクラルスキー法により引き上げ時の冷却速度が５℃／ｍｉｎ以上にて育成した最大ボイド体積が熱処理前のシリコン基板中の窒素濃度をＮａｔｏｍｓ／ｃｍ3かつ引き上げの際の冷却速度をＣＲ℃／ｍｉｎとした時に
【００１６】
【数５】
で示される関係式を満たす冷却速度と窒素濃度にて得られたシリコン半導体基板を、最高到達温度１１５０℃以上の温度で１時間以上非酸化性雰囲気中で熱処理をすることを特徴とする前記（１）に記載のシリコン半導体基板の製造方法。
【００１８】
（６） １×１０18ａｔｏｍｓ／ｃｍ3以上１．５×１０19ａｔｏｍｓ／ｃｍ3以下の窒素を含有するシリコン融液を用いてチョクラルスキー法または磁場印加チョクラルスキー法により引き上げ時の冷却速度が１℃／ｍｉｎ以上５℃／ｍｉｎ未満にて育成した最大ボイド体積が熱処理前のシリコン基板中の窒素濃度をＮａｔｏｍｓ／ｃｍ3かつ引き上げの際の冷却速度をＣＲ℃／ｍｉｎとした時に
【００１９】
【数６】
で示される関係式を満たす冷却速度および窒素濃度にて得られたシリコン半導体基板を、最高到達温度１２００℃以上の温度で１時間以上非酸化性雰囲気中で熱処理をすることを特徴とする前記（１）に記載のシリコン半導体基板の製造方法。
【００２１】
【発明の実施の形態】
本発明によるシリコン半導体基板は、チョクラルスキー法（以下、「ＣＺ法」という。）または磁場印加チョクラルスキー法（以下、「磁場印加ＣＺ法」という。）により育成したシリコン単結晶棒を所定の厚みにスライスして得られるものである。
【００２２】
すなわち、ＣＺ法は、石英ルツボ中に収容された多結晶シリコン原料の融液に種結晶を接触させ、これを回転させながらゆっくりと引き上げて所望直径のシリコン単結晶棒を育成する方法であるが、予め石英ルツボ内に窒化物を入れておくか、シリコン融液中に窒化物を投入するか、または雰囲気ガスを窒素を含む雰囲気とすること等によって、引き上げ結晶中に窒素をドープすることができる。この際、窒化物の量あるいは窒素ガスの濃度あるいは導入時間等を調整することによって、結晶中のドープ量を制御することができる。また、磁場印加ＣＺ法の場合にも、石英ルツボ内に磁場を印加させながら行なう以外はＣＺ法の場合と同様である。このようにして、例えばシリコン半導体基板の場合は５×１０14〜１×１０16ａｔｏｍｓ／ｃｍ3あるいは引き上げ時のシリコン融液中で５×１０17〜１．５×１０19ａｔｏｍｓ／ｃｍ3の窒素濃度に制御することも容易に行うことができる。
【００２３】
また、前述したように本発明では、ＣＺ法または磁場印加ＣＺ法によって窒素をドープしたシリコン単結晶棒を育成する際に、単結晶棒に含有される酸素濃度を、６．５×１０17〜１×１０18ａｔｏｍｓ/ｃｍ3の範囲に制御することが好ましい。シリコン単結晶棒を育成する際に、含有される酸素濃度を上記範囲に低下させる方法は、従来から慣用されている方法によれば良い。例えばルツボ回転数の減少、導入ガス流量の増加、雰囲気圧力の低下、シリコン融液の温度分布および対流の調整等の手段によって、簡単に上記酸素濃度範囲とすることが出来る。
【００２４】
また、前述したように本発明では、ＣＺ法または磁場印加ＣＺ法によって窒素をドープしたシリコン単結晶棒を育成する際に、結晶成長中の１１００℃の温度域を通過する時の冷却速度を１〜１５℃／ｍｉｎに制御することが好ましい。実際にこのような結晶製造条件を実現するためには、例えば、結晶の引上げ速度を調整して結晶の成長速度を増減させる方法により行うことが可能である。あるいは、ＣＺ法または磁場印加ＣＺ法シリコン単結晶製造装置のチャンバー内において、結晶を任意の冷却速度で冷却することができる装置を設ければ良い。このような冷却装置としては、冷却ガスを吹き付けて結晶を冷却できる装置あるいは、融液面上の一定位置に、結晶を囲うように水冷リングを設ける等の方法を適用することができる。この場合、上記冷却法と結晶の引上速度を調整することによって、上記冷却速度範囲内とすることができる。
【００２５】
このようにしてＣＺ法または磁場印加ＣＺ法において、所望濃度の窒素がドープされ、所望濃度の酸素を含有し、所望の冷却速度で結晶成長がなされたシリコン単結晶棒を得ることができる。これを通常の方法にしたがい、内周刃スライサあるいはワイヤソー等の切断装置でスライスした後、面取り、ラッピング、エッチング、研磨等の工程を経てシリコン単結晶ウエーハに加工する。もちろん、これらの工程は例示列挙したにとどまり、この他にも洗浄等種々の工程があり得るし、工程順の変更、一部省略等目的に応じ適宜工程は変更使用されている。
【００２６】
そして、このようにして得られたシリコン単結晶ウエーハを、その後のゲッタリング熱処理および／またはデバイス製造熱処理において熱処理を施すことにより、酸素析出物結晶欠陥の無欠陥領域をＯｉ ＤＺとし、０．１１μｍ以上のサイズのボイド系欠陥のない領域をＣＯＰ ＤＺとした時に、
【００２７】
【数７】
の関係式を満たし、かつ酸素析出物結晶欠陥が５×１０8個／ｃｍ3以上、好ましくは１×１０9〜１×１０10個／ｃｍ3のシリコン半導体基板が得られる。
なお、ここにＯｉ ＤＺ（酸素析出物無欠陥層）の値は、ＢＭＤアナライザー（ＭＯ４）による測定結果の無欠陥層深さ（ＤＺ）であり、測定条件として１０％のＮＤフィルターをかけて、バルク部分の酸素析出物欠陥密度の３０％の密度である深さを酸素析出物欠陥の無欠陥層（Ｏｉ ＤＺ）とする。
【００２９】
本発明において、【数２】および【数３】にて熱処理前のシリコン半導体基板の最大ボイド体積の上限を規定しているが、実施例ではこのボイド体積をＯＰＰ（赤外干渉法）最大シグナル強度からも計算している。ボイド体積をＴＥＭにより実際に求めるのは費用および時間の点で困難なので、我々は実際に所定のボイド体積になっているかを今後確認するため、ＴＥＭ観察により求めた評価ウエーハ中での最大ボイド体積とＯＰＰ最大シグナル強度の間の関係を明らかにした。
ＯＰＰ最大シグナル強度からボイド体積を計算する計算式は、冷却速度が１℃／ｍｉｎ以上３℃／ｍｉｎ未満、３℃／ｍｉｎ以上５℃／ｍｉｎ未満、５℃／ｍｉｎ以上の場合と窒素濃度により換算式が以下のように異なることがＴＥＭ観察によるボイド体積の測定とＯＰＰ最大シグナル強度の対応から確認している。
その結果によれば、冷却速度が５℃／ｍｉｎ以上かつ熱処理前シリコン半導体基板の窒素濃度が５×１０14ａｔｏｍｓ/ｃｍ3未満または冷却速度が１℃／ｍｉｎ以上３℃／ｍｉｎ未満かつ窒素濃度が２×１０14ａｔｏｍｓ／ｃｍ3未満の場合
【００３０】
【数８】
で表される。
【００３２】
冷却速度が５℃／ｍｉｎ以上で熱処理前のシリコン半導体基板中の窒素濃度が５×１０14以上１×１０16ａｔｏｍｓ/ｃｍ3以下または冷却速度が３℃/ｍｉｎ以上５℃/ｍｉｎ未満で熱処理前シリコン半導体基板中の窒素濃度が２×１０14ａｔｏｍｓ/ｃｍ3以上２×１０15ａｔｏｍｓ/ｃｍ3未満、または冷却速度が１℃／ｍｉｎ以上３℃／ｍｉｎ未満かつ熱処理前シリコン半導体基板の窒素濃度２×１０14ａｔｏｍｓ/ｃｍ3以上１×１０15ａｔｏｍｓ／ｃｍ3未満の場合
【００３３】
【数９】
で表される。
【００３５】
冷却速度が１℃／ｍｉｎ以上３℃／ｍｉｎ未満で熱処理前シリコンウエーハ中窒素濃度が１×１０15ａｔｏｍｓ／ｃｍ3以上、または冷却速度が３℃／ｍｉｎ以上５℃／ｍｉｎ未満で熱処理前シリコン半導体基板中の窒素濃度２×１０15ｓｔｏｍｓ／ｃｍ3以上１×１０16ａｔｏｍｓ／ｃｍ3以下の場合
【００３６】
【数１０】
で表される。
【００３８】
本関係式を用いることにより、窒素を添加した場合のシリコン半導体基板中のボイド系欠陥の最大サイズを求めることが出来、製造した熱処理前のシリコン半導体基板が本発明で規定したボイド系欠陥のサイズに制御されていることを確認できる。
【００３９】
実施例ではＯＰＰ最大シグナル強度から求めた測定ウエーハ中の最大ボイド体積が該実施例記載の冷却速度および窒素濃度を【数２】および【数３】に当てはめて計算した値とほとんど同程度であり、その値はそれぞれ【数２】および【数３】で制限された１０００００ｎｍ3および１５００００ｎｍ3以下であることが示され、一方で比較例では該値以上のボイド体積よりも大きいことが示され、その実施例および比較例により請求項１記載の【数１】を満足するシリコン半導体基板を得るには冷却速度および窒素濃度の限定が本発明の範囲がある必要があることが示されている。
【００４０】
また、本発明によるシリコン半導体基板は、偏析した窒素がＢＭＤアナライザーで測定できない程微小な酸素析出物欠陥を形成することから、表面の無欠陥層を確実に確保するために、表面から５μｍ以上の深さに二次イオン質量分析法（ＳＩＭＳ）による窒素分析において、平均信号強度の２倍以上の信号強度を示す窒素偏析による局所濃化部を有していることが好ましい。
【００４１】
また、本発明によるシリコン半導体基板は、窒素濃度が５×１０14ａｔｏｍｓ／ｃｍ3〜１×１０16ａｔｏｍｓ／ｃｍ3であり、かつシリコン半導体基板を非酸化性雰囲気中、例えば水素、窒素、アルゴン、ヘリウム、これらのガスの１種または２種以上の混合ガス等の雰囲気中で熱処理した後に、該基板中心での表面から１μｍ深さの酸素濃度が７×１０16ａｔｏｍｓ／ｃｍ3以下であり、前述の理由により、表面から５μｍ以上の深さに二次イオン質量分析法（ＳＩＭＳ）による窒素分析において、平均信号強度の２倍以上の信号強度を示す窒素偏析による局所濃化部を有していることが、さらに好ましい。ここで窒素濃度の上限を１×１０16ａｔｏｍｓ/ｃｍ3に決めた理由は、窒素濃度が１×１０16ａｔｏｍｓ／ｃｍ3を越えると、シリコン単結晶棒を引き上げる際に、多結晶化する恐れがあるのを避けるためである。
【００４２】
このように、本発明は、デバイス活性層であるボイド系結晶欠陥の無欠陥領域の深さを制御しつつ、その直下にゲッタリングサイトとなる酸素析出物系欠陥を作成することができることを特徴とし、窒素濃度および冷却速度の範囲を限定することで、その両者の表層無欠陥性を酸素析出物ＤＺ（Ｏｉ ＤＺ）およびボイド系欠陥の無欠陥領域（ＣＯＰ ＤＺ）とした時に、
【００４３】
【数１１】
に制御できることを特徴とする。
【００４５】
このような物性を有するシリコン半導体基板は、インゴット引き上げ時の冷却速度が５℃／ｍｉｎ以上の場合は、５×１０17〜１．５×１０19ａｔｏｍｓ／ｃｍ3、冷却速度が１℃／ｍｉｎ以上５℃／ｍｉｎ未満の場合は、１×１０18〜１．５×１０19ａｔｏｍｓ／ｃｍ3の窒素を含有するシリコン融液を用いて、ＣＺ法または磁場印加ＣＺ法により育成したシリコン単結晶から得られたシリコン半導体基板を、最高到達温度１１５０℃以上、好ましくは１２００℃〜１２５０℃温度で１時間以上前記非酸化性雰囲気中で熱処理することにより製造されたものが望ましい。
【００４６】
また、本発明によるシリコン半導体基板をより確実に実現するためには、５×１０17ａｔｏｍｓ／ｃｍ3〜１．５×１０19ａｔｏｍｓ／ｃｍ3の窒素を含有するシリコン融液を用いてＣＺ法または磁場印加ＣＺ法により引き上げ時の１１００℃での冷却速度が５℃／ｍｉｎ以上、好ましくは５〜１５℃／ｍｉｎにて育成した最大ボイド体積が熱処理前のシリコン基板中の窒素濃度をＮａｔｏｍｓ／ｃｍ3かつ引き上げの際の１１００℃の温度域を通過するときの冷却速度をＣＲ℃／ｍｉｎとした時に
【００４７】
【数１２】
で示される関係式を満たす冷却速度と窒素濃度にて得られたシリコン半導体基板の場合は、最高到達温度１１５０℃以上にて１時間以上、好ましくは１２００〜１２５０℃の温度で０．５時間以上、好ましくは１〜２時間前記非酸化性雰囲気中で熱処理をすることにより製造することが好ましい。
【００４９】
また、冷却速度が５℃／ｍｉｎ未満と遅くなった場合は、ボイド系欠陥が大きくなることから、ボイドを収縮させるために、より多量の窒素を必要とし、かつ冷却速度が遅い場合よりも厚い内壁酸化膜を熱処理で拡散させるために熱処理温度はより高温が望ましくなる。従って、生産性よく本発明の請求項1のシリコン半導体基板を確実に得るためには、１×１０18ａｔｏｍｓ／ｃｍ3〜１．５×１０19ａｔｏｍｓ／ｃｍ3の窒素を含有するシリコン融液を用いてＣＺ法または磁場印加ＣＺ法により冷却速度が１℃／ｍｉｎ以上かつ５℃／ｍｉｎ未満、好ましくは３〜５℃／ｍｉｎにて育成したシリコン半導体基板の最大ボイド体積が熱処理前のシリコン基板中の窒素濃度をＮａｔｏｍｓ／ｃｍ3、引き上げの際の１１００℃の温度域を通過するときの冷却速度をＣＲ℃／ｍｉｎとした時に
【００５０】
【数１３】
で示される関係式を満たす冷却速度および窒素濃度にて得られたシリコン半導体基板を、最高到達温度１２００℃以上、好ましくは１２００〜１２５０℃の温度で１時間以上、好ましくは１〜２時間前記非酸化性雰囲気中で熱処理をすることにより製造することが好ましい。
【００５２】
本発明の製造法により製造したシリコン半導体基板は、そのウエーハ中央で表面から１μｍの深さの酸素濃度が７×１０16ａｔｏｍｓ／ｃｍ3以下であれば、ＣＯＰ ＤＺが５μｍ以上確保され、かつ不純物のゲッタリングに優れた【数１】の関係式を満たすシリコン半導体基板が製造できる。
【００５３】
【実施例】
以下、本発明を、実施例および比較例を挙げてより具体的に説明するが、本発明はこれらに限定されるものではない。
【００５４】
ＣＺ法により、直径６インチの結晶引き上げには１８インチの石英ルツボに、また直径８インチの結晶引き上げには２２インチの石英ルツボに原料の多結晶シリコンをチャージし、表１に示すように、直径６インチおよび８インチＰ型、方位＜１００＞、抵抗率８．５〜１１．５Ω・ｃｍのシリコン単結晶棒を、窒素濃度、酸素濃度、平均ＳＬおよび冷却速度の条件を変えて調整した。
【００５５】
窒素ドープ量の制御は、原料中に予め所定量の窒化珪素膜を有するシリコンウエーハを投入しておくことにより行なった。酸素濃度の制御は、引き上げ中ルツボ回転を制御することにより行なった。冷却速度の制御は、単結晶棒の引上げ速度を変化させ、結晶の成長速度を変化させることにより行なった。得られたシリコン単結晶棒の測定値は、表１に示す通りであった。
【００５６】
【表１】
このようにして得られた単結晶棒から、ワイヤソーを用いてウエーハを切り出し、面取り、ラッピング、エッチング、鏡面研磨加工を施して、窒素のドープ量、酸素濃度及び冷却速度以外の条件はほぼ同一としたシリコン単結晶鏡面ウエーハを各々複数枚作製した。
【００５８】
このようにして得られたシリコン単結晶ウエーハにゲッタリング熱処理を施した。この場合のゲッタリング熱処理は、シリコン単結晶ウエーハを水素２０容量％とアルゴン８０容量％から成る雰囲気下で、８００〜１０００℃の温度域では８℃／ｍｉｎの昇温率、１０００〜１１００℃の温度域では４℃／ｍｉｎの昇温率、１１００〜１１５０℃の温度域では１℃／ｍｉｎの昇温率、１１５０〜１２００℃の温度域では１℃／ｍｉｎの昇温率で昇温し、最高到達温度が１１５０℃では４時間または８時間保持、また１２００℃まで昇温した場合は、３０分から２時間保持する。保持後、１２００〜１１５０℃の温度域では１℃／ｍｉｎの降温率、１１５０〜１１００℃の温度域では１℃／ｍｉｎの降温率、１１００〜８００℃の温度域では４℃／ｍｉｎの降温率で冷却することにより行なった。なお、この熱処理の際の非酸化性雰囲気は、アルゴンおよび水素容量％の比率を変えても同様であり、極端にはアルゴン１００容量％や水素１００容量％であっても良い。
【００５９】
ついで、これらのシリコン単結晶ウエーハの無欠陥層深さを評価した。この無欠陥層深さの評価は、まず表面再研磨を行い、表面からの研磨除去量を変えたウエーハを準備した。そして、ＳＣ−１混合液（アンモニア水（ＮＨ4ＯＨ）と過酸化水素水（Ｈ2Ｏ2）及び超純水の１：１：２０の混合液）にて、ウエーハを温度約８０℃で１時間洗浄することにより微小なＣＯＰを顕在化させ、ウエーハ表面をＫＬＡ／Ｔｅｎｃｏｒ社製ＳＰ１パーティクル測定装置にて、そのウエーハ表面に存在する大きさが０．１１μｍ以上のＣＯＰ（Ｃｒｙｓｔａｌ Ｏｒｉｇｉｎａｔｅｄ Ｐａｒｔｉｃｌｅ）について、ＣＯＰ数をカウントすることによって測定する。そして、このＳＣ−１混合液による洗浄を１０回繰り返し、洗浄前のＣＯＰ数から１０回洗浄後に測定したＣＯＰ数の増加分を、ＳＣ−１混合液でエッチングにより除去した体積で除し、ＣＯＰ体積密度を計算する。なお、再研磨による研磨除去厚は１，３，５，７，１２μｍの深さまで行なった。
【００６０】
また、無欠陥層深さについては、上記と同様に、表面からの研磨除去量を変えたウエーハについて、酸化膜耐圧品質を評価することによっても行なった。酸化膜耐圧品質評価は、ＴＺＤＢ（Ｔｉｍｅ Ｚｅｒｏ Ｄｉｅｌｅｃｔｒｉｃ Ｂｒｅａｋｄｏｗｎ）のＣモード収率、詳しくはリンドープポリシリコン電極（酸化膜厚２５ｎｍ、電極面積２０ｍｍ2）を作製し、判定電流値１００ｍＡ／ｃｍ2で評価した絶縁破壊電界１１ＭＶ／ｃｍ以上のものを良品として、ウエーハ面内の全ての電極を測定した場合の良品率を調べた。
【００６１】
また酸素析出物結晶欠陥密度およびＯｉ ＤＺを調べるために、本発明品であるシリコン単結晶ウエーハに、デバイス熱処理を模した熱処理を施した。この熱処理は、シリコン単結晶ウエーハを窒素雰囲気で、８００℃の熱処理を４時間施した後、さらに１０００℃の酸化熱処理を１６時間施すことによって行なった。
【００６２】
また、引上げ後のミラー化した後の熱処理前シリコン単結晶ウエーハの内部微小欠陥のうち最大シグナル強度を持つ欠陥のサイズを評価した。この内部微小欠陥密度の測定はＯＰＰ（Ｏｐｔｉｃａｌ Ｐｒｅｃｉｐｉｔａｔｅ Ｐｒｏｆｉｌｅｒ）法で行なった。このＯＰＰ法は、ノルマルスキータイプ微分干渉顕微鏡を応用したもので、まず光源からでたレーザ光を偏光プリズムで２本の直交する９０°位相が異なる直線偏光のビームに分離して、ウエーハ鏡面側から入射させる。この時１つのビームが欠陥を横切ると位相シフトが生じ、もう１つのビームとの位相差が生じる。この位相差をウエーハ裏面透過後に、偏光アナライザーにより検出することにより欠陥を検出する。
【００６３】
こうして得られた測定結果を【表２】〜【表６】に示した。ここで無欠陥層深さの評価については、ＣＯＰ数による評価は上記ＳＣ−１混合液による繰り返し洗浄により行い、ウエーハ面内のＣＯＰ体積密度が２×１０5個／ｃｍ3以下であること、かつ酸化膜耐圧（ＴＺＤＢ）による評価で良品率が９０％以上を満たす深さを無欠陥層であるとして評価している。
【００６４】
ここで【表２】〜【表３】は、６インチにおける本発明品の実施例であり、請求項１および２項を満足するシリコン半導体基板であるとともに、３項から５項までの製造条件を満たしている。つまり、冷却速度５℃／ｍｉｎ以上で窒素濃度が５×１０14ａｔｏｍｓ/ｃｍ3以上であり、かつ非酸化雰囲気中で１１５０℃以上で１時間以上の熱処理を行い、熱処理後の表層から１μｍ深さでの酸素濃度が、ＳＩＭＳによる測定において７×１０17ａｔｏｍｓ/ｃｍ3以下である条件を満たしている。
【００６５】
なお、本実施例でアニール条件が１２００℃×０時間の条件は、１１５０℃〜１２００℃での昇降温時間が合計で１００分（この温度域での昇降温率は１℃/ｍｉｎであるため）であり、本発明の製造条件である１１５０℃以上で１時間以上という条件を満たしている。
【００６６】
表中の計算ボイド体積は、それぞれの実施例で示された冷却速度および窒素濃度により【数２】の左辺の計算式から求めた熱処理前シリコン半導体基板の最大ボイド体積である。また、表中のＯＰＰ計算ボイド体積はＯＰＰ測定による最大シグナル強度から【数８】から【数１０】により求めた値であり、該ボイド体積は上記【数２】の左辺で計算された最大ボイド体積（表中の計算ボイド体積）と同様に、【数２】の左辺で示された最大許容ボイド体積１０００００ｎｍ3以下を満たしており、ＯＰＰによる評価によって得られた熱処理前シリコン半導体基板が本発明で制限された範囲であるか確認できる。なお、ＯＰＰ測定から求めた最大シグナル強度は測定装置上あるデジタル化された測定値しかとれない。このため、ＯＰＰ最大シグナル強度から求めたボイド体積と【数２】から求めたボイド体積はまったく同じ値にはならない。
【００６７】
また、【表４】は直径６インチにおける本発明のシリコン半導体基板の条件を満たさない比較例品である。これらは請求項３項から５項までの製造条件において主に窒素濃度が本発明の範囲外であるため、請求項１項記載の酸素析出物結晶欠陥は５×１０8個／ｃｍ3以下と満足するとは限らず、（Ｏｉ ＤＺ）−（ＣＯＰ ＤＺ）≦１０μｍの関係を満たしていない。
【００６８】
さらに、【表５】は直径８インチで例示された本発明の請求項６の実施品例であり、本例示品は請求項１を満足するシリコン半導体基板である。つまり、冷却速度１℃／ｍｉｎ以上５℃／ｍｉｎ未満で熱処理前シリコン半導体基板中の窒素濃度が１×１０15ａｔｏｍｓ/ｃｍ3以上であり、かつ非酸化雰囲気中で１２００℃以上で１時間以上の熱処理を行い、熱処理後の表層から１μｍ深さでの酸素濃度が、ＳＩＭＳによる測定において７×１０17ａｔｏｍｓ/ｃｍ3以下の条件を満たす。
【００６９】
【表５】中の計算ボイド体積はそれぞれの実施例で示された冷却速度および窒素濃度により【数３】の左辺の計算式から求めた熱処理前シリコン半導体基板の最大ボイド体積である。また、表中のＯＰＰ計算ボイド体積はＯＰＰ測定による最大シグナル強度を【数８】から【数１０】の関係式に代入して求めた値であり、該計算ボイド体積および該ＯＰＰ計算ボイド体積は【数３】の左辺の最大許容ボイド体積である１５００００ｎｍ3以下である。
【００７０】
さらに、表６は、主に直径８インチで例示された本発明の請求項６で記載されたシリコン半導体基板の条件を満たさない比較例品である。
これらは請求項６項の製造条件において主に窒素濃度が本発明の範囲外であるため、請求項１項記載の酸素析出物結晶欠陥である５×１０8個／ｃｍ3を満足するとは限らず、（Ｏｉ ＤＺ）−（ＣＯＰ ＤＺ）≦１０μｍの関係を満たしていない。
【００７１】
【表２】
【表３】
【表４】
【表５】
【表６】
【発明の効果】
以上述べたように、本発明によるシリコン半導体基板は、ボイド系欠陥の無欠陥領域の直下にゲッタリングサイトとなる酸素析出物欠陥を高密度で有する構造を持つようにボイド系結晶欠陥の無欠陥領域の深さおよび酸素析出物欠陥の密度およびその発生深さを制御できる発明である。そしてこの技術は、熱処理前のシリコン半導体基板中の窒素濃度および冷却速度の範囲を本発明の範囲に限定することにより可能となるものである。
Claims (6)
- チョクラルスキー法または磁場印加チョクラルスキー法により育成したシリコン単結晶から得たシリコン半導体基板を熱処理した基板であって、酸素析出物結晶欠陥の無欠陥領域をＯｉ ＤＺとし、０．１１μｍ以上のサイズのボイド系欠陥のない領域をＣＯＰ ＤＺとした時に、
- 表面から５μｍ以上の深さに二次イオン質量分析法（ＳＩＭＳ）による窒素分析において、平均信号強度の２倍以上の信号強度を示す窒素偏析による局所濃化部をもつことを特徴とする請求項１に記載のシリコン半導体基板。
- チョクラルスキー法または磁場印加チョクラルスキー法によって窒素をドープしたシリコン単結晶棒を育成する際に、単結晶棒に含有される酸素濃度を、６．５×１０ １７ 〜１×１０ １８ ａｔｏｍｓ／ｃｍ ３ の範囲に制御し、結晶成長中の１１００℃の温度域を通過する時の冷却速度を１〜１５℃／ｍｉｎに制御して育成したシリコン単結晶から得た窒素濃度５×１０１４ａｔｏｍｓ／ｃｍ３以上１×１０１６ａｔｏｍｓ／ｃｍ３以下であるシリコン半導体基板を非酸化性雰囲気中で熱処理した後に、該基板中心での表面から１μｍ深さの酸素濃度が７×１０１６ａｔｏｍｓ／ｃｍ３以下であり、かつ表面から５μｍ以上の深さに二次イオン質量分析法（ＳＩＭＳ）による窒素分析において、平均信号強度の２倍以上の信号強度を示す窒素偏析による局所濃化部をもつことを特徴とする請求項１記載のシリコン半導体基板の製造方法。
- インゴット引き上げ時の冷却速度が５℃／ｍｉｎ以上の場合は、５×１０１７ａｔｏｍｓ／ｃｍ３以上１．５×１０１９ａｔｏｍｓ／ｃｍ３以下、冷却速度が１℃／ｍｉｎ以上５℃／ｍｉｎ未満の場合は、１×１０ １８ 以上１．５×１０ １９ ａｔｏｍｓ／ｃｍ ３ 以下の窒素を含有するシリコン融液を用いてチョクラルスキー法または磁場印加チョクラルスキー法により育成したシリコン単結晶から得たシリコン半導体基板を、最高到達温度１１５０℃以上の温度で１時間以上非酸化性雰囲気中で熱処理することにより、該基板中心での表面から１μｍ深さの酸素濃度が７×１０１６ａｔｏｍｓ／ｃｍ３以下であり、かつ表面から５μｍ以上の深さに二次イオン質量分析法（ＳＩＭＳ）による窒素分析において、平均信号強度の２倍以上の信号強度を示す窒素偏析による局所濃化部をもつことを特徴とする請求項１に記載のシリコン半導体基板の製造方法。
- ５×１０17ａｔｏｍｓ／ｃｍ3以上１．５×１０19ａｔｏｍｓ／ｃｍ3以下の窒素を含有するシリコン融液を用いてチョクラルスキー法または磁場印加チョクラルスキー法により引上げ、引き上げ時に１１００℃の温度域を通過する時の冷却速度が５℃／ｍｉｎ以上にて育成したシリコン単結晶から得たシリコン半導体基板であり、熱処理前のシリコン基板中の窒素濃度をＮａｔｏｍｓ／ｃｍ3かつ引き上げの際の１１００℃の温度域を通過するときの冷却速度をＣＲ℃／ｍｉｎとした時にボイド系欠陥の最大ボイド体積が
- １×１０18ａｔｏｍｓ／ｃｍ3以上１．５×１０19ａｔｏｍｓ／ｃｍ3以下の窒素を含有するシリコン融液を用いてチョクラルスキー法または磁場印加チョクラルスキー法により引上げ、引き上げ時に１１００℃の温度域を通過する時の冷却速度が１℃／ｍｉｎ以上５℃／ｍｉｎ未満にて育成したシリコン単結晶から得られたシリコン半導体基板であり、熱処理前のシリコン基板中の窒素濃度をＮａｔｏｍｓ／ｃｍ3かつ引き上げの際の１１００℃の温度域を通過するときの冷却速度をＣＲ℃／ｍｉｎとした時にボイド系欠陥の最大ボイド体積が
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001280459A JP4567251B2 (ja) | 2001-09-14 | 2001-09-14 | シリコン半導体基板およびその製造方法 |
| KR1020020052526A KR100566824B1 (ko) | 2001-09-14 | 2002-09-02 | 실리콘 반도체기판 및 그의 제조방법 |
| DE60205316T DE60205316T2 (de) | 2001-09-14 | 2002-09-05 | Halbleitersubstrat aus Silizium und Verfahren zu ihrer Herstellung |
| EP02019802A EP1293592B1 (en) | 2001-09-14 | 2002-09-05 | Silicon semiconductor substrate and preparation thereof |
| US10/236,273 US7208043B2 (en) | 2001-09-14 | 2002-09-06 | Silicon semiconductor substrate and preparation thereof |
| TW091120810A TWI284685B (en) | 2001-09-14 | 2002-09-12 | Silicon semiconductor substrate and preparation thereof |
| CNB021431817A CN1191608C (zh) | 2001-09-14 | 2002-09-16 | 硅半导体基板及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001280459A JP4567251B2 (ja) | 2001-09-14 | 2001-09-14 | シリコン半導体基板およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003086596A JP2003086596A (ja) | 2003-03-20 |
| JP4567251B2 true JP4567251B2 (ja) | 2010-10-20 |
Family
ID=19104454
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001280459A Expired - Lifetime JP4567251B2 (ja) | 2001-09-14 | 2001-09-14 | シリコン半導体基板およびその製造方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US7208043B2 (ja) |
| EP (1) | EP1293592B1 (ja) |
| JP (1) | JP4567251B2 (ja) |
| KR (1) | KR100566824B1 (ja) |
| CN (1) | CN1191608C (ja) |
| DE (1) | DE60205316T2 (ja) |
| TW (1) | TWI284685B (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10205084B4 (de) * | 2002-02-07 | 2008-10-16 | Siltronic Ag | Verfahren zur thermischen Behandlung einer Siliciumscheibe sowie dadurch hergestellte Siliciumscheibe |
| WO2004073057A1 (ja) * | 2003-02-14 | 2004-08-26 | Sumitomo Mitsubishi Silicon Corporation | シリコンウェーハの製造方法 |
| US7368407B2 (en) * | 2003-05-30 | 2008-05-06 | Yasufuku Ceramics Co., Ltd. | High-frequency porcelain composition, process for producing the same and planar high-frequency circuit |
| US20070034251A1 (en) * | 2003-07-25 | 2007-02-15 | Ge Energy (Usa) Llc | Semiconductor elements having zones of reduced oxygen |
| DE10336271B4 (de) * | 2003-08-07 | 2008-02-07 | Siltronic Ag | Siliciumscheibe und Verfahren zu deren Herstellung |
| KR100539275B1 (ko) * | 2004-07-12 | 2005-12-27 | 삼성전자주식회사 | 반도체 장치의 제조 방법 |
| JP5188673B2 (ja) * | 2005-06-09 | 2013-04-24 | 株式会社Ｓｕｍｃｏ | Ｉｇｂｔ用のシリコンウェーハ及びその製造方法 |
| JP2007022864A (ja) * | 2005-07-19 | 2007-02-01 | Sumco Corp | シリコン単結晶の製造方法 |
| JP4760729B2 (ja) * | 2006-02-21 | 2011-08-31 | 株式会社Ｓｕｍｃｏ | Ｉｇｂｔ用のシリコン単結晶ウェーハ及びｉｇｂｔ用のシリコン単結晶ウェーハの製造方法 |
| US9120088B2 (en) | 2008-05-29 | 2015-09-01 | The Board Of Trustees Of The University Of Illinois | Heavily doped metal oxides and methods for making the same |
| EP2309038B1 (en) * | 2009-10-08 | 2013-01-02 | Siltronic AG | production method of an epitaxial wafer |
| JP5572569B2 (ja) * | 2011-02-24 | 2014-08-13 | 信越半導体株式会社 | シリコン基板の製造方法及びシリコン基板 |
| KR102384041B1 (ko) | 2014-07-31 | 2022-04-08 | 글로벌웨이퍼스 씨오., 엘티디. | 질소 도핑 및 공공 지배 실리콘 잉곳 및 그로부터 형성된, 반경방향으로 균일하게 분포된 산소 석출 밀도 및 크기를 갖는 열 처리 웨이퍼 |
| CN105297140B (zh) * | 2015-09-10 | 2019-10-25 | 上海超硅半导体有限公司 | 硅片及退火处理方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000026196A (ja) * | 1998-05-01 | 2000-01-25 | Nippon Steel Corp | シリコン半導体基板及びその製造方法 |
| JP2001220291A (ja) * | 2000-02-01 | 2001-08-14 | Komatsu Electronic Metals Co Ltd | シリコンウエハの製造方法 |
| JP2002100632A (ja) * | 2000-09-20 | 2002-04-05 | Shin Etsu Handotai Co Ltd | シリコンウエーハの製造方法およびシリコンウエーハ |
Family Cites Families (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1242014B (it) * | 1990-11-15 | 1994-02-02 | Memc Electronic Materials | Procedimento per il trattamento di fette di silicio per ottenere in esse profili di precipitazione controllati per la produzione di componenti elettronici. |
| JPH0684925A (ja) * | 1992-07-17 | 1994-03-25 | Toshiba Corp | 半導体基板およびその処理方法 |
| EP0603780B1 (en) * | 1992-12-21 | 1998-04-29 | Nippon Steel Corporation | Method of growing compound semiconductor on silicon wafer |
| JP3080501B2 (ja) * | 1993-03-01 | 2000-08-28 | 東芝セラミックス株式会社 | シリコンウェーハの製造方法 |
| US5833749A (en) * | 1995-01-19 | 1998-11-10 | Nippon Steel Corporation | Compound semiconductor substrate and process of producing same |
| EP0733726A3 (en) * | 1995-03-24 | 1997-05-02 | Koji Izunome | Growing silicon single crystal with a uniform distribution of doping in the longitudinal or radial direction |
| JP2760957B2 (ja) * | 1995-03-24 | 1998-06-04 | 科学技術振興事業団 | 融液中の対流場を制御した単結晶育成方法 |
| JP2687103B2 (ja) * | 1995-03-24 | 1997-12-08 | 科学技術振興事業団 | 温度分布を制御したＳｉ単結晶育成方法 |
| DE19637182A1 (de) * | 1996-09-12 | 1998-03-19 | Wacker Siltronic Halbleitermat | Verfahren zur Herstellung von Halbleiterscheiben aus Silicium mit geringer Defektdichte |
| US6485807B1 (en) * | 1997-02-13 | 2002-11-26 | Samsung Electronics Co., Ltd. | Silicon wafers having controlled distribution of defects, and methods of preparing the same |
| SG165151A1 (en) * | 1997-04-09 | 2010-10-28 | Memc Electronic Materials | Low defect density silicon |
| JPH1160379A (ja) * | 1997-06-10 | 1999-03-02 | Nippon Steel Corp | 無転位シリコン単結晶の製造方法 |
| JP3919308B2 (ja) * | 1997-10-17 | 2007-05-23 | 信越半導体株式会社 | 結晶欠陥の少ないシリコン単結晶の製造方法ならびにこの方法で製造されたシリコン単結晶およびシリコンウエーハ |
| KR100565438B1 (ko) * | 1998-02-02 | 2006-03-30 | 신닛뽄세이테쯔 카부시키카이샤 | Soi기판 및 그의 제조방법 |
| TW589415B (en) * | 1998-03-09 | 2004-06-01 | Shinetsu Handotai Kk | Method for producing silicon single crystal wafer and silicon single crystal wafer |
| KR100541882B1 (ko) * | 1998-05-01 | 2006-01-16 | 왁커 엔에스씨이 코포레이션 | 실리콘 반도체 기판 및 그의 제조 방법 |
| DE19823962A1 (de) * | 1998-05-28 | 1999-12-02 | Wacker Siltronic Halbleitermat | Verfahren zur Herstellung eines Einkristalls |
| JPH11349393A (ja) * | 1998-06-03 | 1999-12-21 | Shin Etsu Handotai Co Ltd | シリコン単結晶ウエーハおよびシリコン単結晶ウエーハの製造方法 |
| EP1035235A4 (en) * | 1998-08-31 | 2002-05-15 | Shinetsu Handotai Kk | METHOD FOR PRODUCING SILICON SINGLE CRYSTAL WAFERS AND SILICON SINGLE CRYSTAL WAFERS |
| US6284039B1 (en) * | 1998-10-14 | 2001-09-04 | Memc Electronic Materials, Inc. | Epitaxial silicon wafers substantially free of grown-in defects |
| JP2000256092A (ja) * | 1999-03-04 | 2000-09-19 | Shin Etsu Handotai Co Ltd | シリコンウエーハ |
| DE19925044B4 (de) * | 1999-05-28 | 2005-07-21 | Siltronic Ag | Halbleiterscheibe mit Kristallgitter-Defekten und Verfahren zur Herstellung derselben |
| JP2001144275A (ja) * | 1999-08-27 | 2001-05-25 | Shin Etsu Handotai Co Ltd | 貼り合わせｓｏｉウエーハの製造方法および貼り合わせｓｏｉウエーハ |
| KR100788988B1 (ko) * | 1999-10-15 | 2007-12-28 | 신에쯔 한도타이 가부시키가이샤 | 에피텍셜 웨이퍼용 실리콘 단결정 웨이퍼, 에피텍셜웨이퍼 및 이들의 제조방법 그리고 평가방법 |
| KR100378184B1 (ko) * | 1999-11-13 | 2003-03-29 | 삼성전자주식회사 | 제어된 결함 분포를 갖는 실리콘 웨이퍼, 그의 제조공정및 단결정 실리콘 잉곳의 제조를 위한 초크랄스키 풀러 |
| JP4566478B2 (ja) * | 2001-08-09 | 2010-10-20 | シルトロニック・ジャパン株式会社 | シリコン半導体基板およびその製造方法 |
| JP4549589B2 (ja) * | 2001-09-14 | 2010-09-22 | シルトロニック・ジャパン株式会社 | シリコン半導体基板およびその製造方法 |
-
2001
- 2001-09-14 JP JP2001280459A patent/JP4567251B2/ja not_active Expired - Lifetime
-
2002
- 2002-09-02 KR KR1020020052526A patent/KR100566824B1/ko active IP Right Grant
- 2002-09-05 EP EP02019802A patent/EP1293592B1/en not_active Expired - Lifetime
- 2002-09-05 DE DE60205316T patent/DE60205316T2/de not_active Expired - Lifetime
- 2002-09-06 US US10/236,273 patent/US7208043B2/en active Active
- 2002-09-12 TW TW091120810A patent/TWI284685B/zh not_active IP Right Cessation
- 2002-09-16 CN CNB021431817A patent/CN1191608C/zh not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000026196A (ja) * | 1998-05-01 | 2000-01-25 | Nippon Steel Corp | シリコン半導体基板及びその製造方法 |
| JP2001220291A (ja) * | 2000-02-01 | 2001-08-14 | Komatsu Electronic Metals Co Ltd | シリコンウエハの製造方法 |
| JP2002100632A (ja) * | 2000-09-20 | 2002-04-05 | Shin Etsu Handotai Co Ltd | シリコンウエーハの製造方法およびシリコンウエーハ |
Also Published As
| Publication number | Publication date |
|---|---|
| DE60205316D1 (de) | 2005-09-08 |
| TWI284685B (en) | 2007-08-01 |
| KR100566824B1 (ko) | 2006-04-03 |
| CN1405842A (zh) | 2003-03-26 |
| US20030056715A1 (en) | 2003-03-27 |
| DE60205316T2 (de) | 2006-04-13 |
| EP1293592B1 (en) | 2005-08-03 |
| EP1293592A2 (en) | 2003-03-19 |
| EP1293592A3 (en) | 2003-06-04 |
| US7208043B2 (en) | 2007-04-24 |
| JP2003086596A (ja) | 2003-03-20 |
| CN1191608C (zh) | 2005-03-02 |
| KR20030023488A (ko) | 2003-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100581047B1 (ko) | 실리콘 단결정 웨이퍼의 제조방법 및 실리콘 단결정 웨이퍼 | |
| JP4670224B2 (ja) | シリコンウェーハの製造方法 | |
| KR100369760B1 (ko) | 실리콘 웨이퍼의 제조 방법 | |
| JP3975605B2 (ja) | シリコン単結晶ウエーハおよびシリコン単結晶ウエーハの製造方法 | |
| KR100788988B1 (ko) | 에피텍셜 웨이퍼용 실리콘 단결정 웨이퍼, 에피텍셜웨이퍼 및 이들의 제조방법 그리고 평가방법 | |
| JP4567251B2 (ja) | シリコン半導体基板およびその製造方法 | |
| KR20140001815A (ko) | 실리콘 기판의 제조 방법 및 실리콘 기판 | |
| KR101703696B1 (ko) | 실리콘 기판의 제조방법 및 실리콘 기판 | |
| US20030175532A1 (en) | Silicon single crystal, silicon wafer, and epitaxial wafer | |
| JP2001106594A (ja) | エピタキシャルウェーハの製造方法 | |
| JP4549589B2 (ja) | シリコン半導体基板およびその製造方法 | |
| JP5678211B2 (ja) | アニールウエハの製造方法 | |
| JP4615161B2 (ja) | エピタキシャルウエーハの製造方法 | |
| JPH11322491A (ja) | シリコン単結晶ウエ―ハの製造方法およびシリコン単結晶ウエ―ハ | |
| JP4089137B2 (ja) | シリコン単結晶の製造方法およびエピタキシャルウェーハの製造方法 | |
| JP4154891B2 (ja) | シリコン単結晶の製造方法 | |
| JP3861524B2 (ja) | シリコンウエーハ及びその製造方法 | |
| JP2001284362A (ja) | シリコンウェーハの製造方法 | |
| JP4683171B2 (ja) | 半導体ウェーハの評価方法 | |
| WO2024009659A1 (ja) | シリコンウェーハ及びその製造方法 | |
| JP2002134514A (ja) | シリコンウェーハおよびその製造方法 | |
| JP2002134513A (ja) | シリコンウェーハの熱処理方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060907 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100323 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100413 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100706 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100712 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100803 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100805 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4567251 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130813 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130813 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130813 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |