JP2001106594A - エピタキシャルウェーハの製造方法 - Google Patents

エピタキシャルウェーハの製造方法

Info

Publication number
JP2001106594A
JP2001106594A JP28658699A JP28658699A JP2001106594A JP 2001106594 A JP2001106594 A JP 2001106594A JP 28658699 A JP28658699 A JP 28658699A JP 28658699 A JP28658699 A JP 28658699A JP 2001106594 A JP2001106594 A JP 2001106594A
Authority
JP
Japan
Prior art keywords
wafer
epitaxial
nitrogen
single crystal
grown
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP28658699A
Other languages
English (en)
Other versions
JP3589119B2 (ja
Inventor
Hidekazu Asayama
英一 浅山
Shigeru Umeno
繁 梅野
Masataka Horai
正隆 宝来
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Sumitomo Metal Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Industries Ltd filed Critical Sumitomo Metal Industries Ltd
Priority to JP28658699A priority Critical patent/JP3589119B2/ja
Priority to US09/679,888 priority patent/US6365461B1/en
Publication of JP2001106594A publication Critical patent/JP2001106594A/ja
Application granted granted Critical
Publication of JP3589119B2 publication Critical patent/JP3589119B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00Single-crystal growth by pulling from a melt, e.g. Czochralski method

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

(57)【要約】 【課題】エピタキシャル欠陥密度を低減したエピタキシ
ャルウェーハを製造することができる。 【解決手段】(1) 窒素がドープされ、OSFリング領域
の酸素濃度が9×1017atoms/cm3以下であるシリコン単
結晶ウェーハを用いたエピタキシャルウェーハの製造方
法。 (2) 窒素がドープされ、OSFリング領域の内径がウェ
ーハ径の85%以上の位置に存在するように育成されたシ
リコン単結晶ウェーハを用いたエピタキシャルウェーハ
の製造方法。 (3) 窒素が1×1012atoms/cm3以上、1×1014atoms/cm3
以下の濃度でドープされ、引き上げ速度が1.2mm/min以
上の条件で育成されたシリコン単結晶ウェーハを用いた
エピタキシャルウェハの製造方法である。 (4) 窒素が1×1012atoms/cm3以上、1×1014atoms/cm3
未満の濃度でドープされて育成されたシリコン単結晶ウ
ェーハに1200℃〜1300℃の温度範囲で1分間以上の熱処
理を施した後、エピタキシャル層を成長させるエピタキ
シャルウェーハの製造方法。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体デバイスと
して使用されるエピタキシャルウェーハの製造方法に関
し、さらに詳しくは、窒素をドープされたシリコン単結
晶から切り出されたウェーハにエピタキシャル層を成長
させる際に、エピタキシャル層中に積層欠陥や転位等の
欠陥(以下、単に「エピタキシャル欠陥」という)の発
生を抑制することができる製造方法に関するものであ
る。
【0002】
【従来技術】近年、シリコン半導体デバイスの集積高密
度化の傾向は、急速に進行しており、デバイスを形成さ
せるシリコンウェーハの品質への要求は、ますます厳し
くなっている。すなわち、集積が高密度化するほど回路
は繊細となるので、ウェーハ上でのデバイスが形成され
る、いわゆるデバイス活性領域においては、リーク電流
の増大やキャリアのライフタイム短縮原因となる、転位
などの結晶欠陥およびドーパント以外の金属系元素の不
純物は、これまでよりはるかに厳しく制限される。
【0003】従来から、半導体のデバイス用としては、
チョクラルスキー法によって引上げられたシリコン単結
晶から切り出されたウェーハが用いられてきた。このウ
ェーハには、通常1×1018atoms/cm3程度の過飽和の格
子間酸素が含まれている。酸素は転位の発生防止による
ウェーハの強度向上や、ゲッタリング効果などの有用な
効果もあるが、一方においては酸化物となって析出し、
デバイス形成時の熱履歴によって、転位や積層欠陥など
の結晶欠陥をもたらすこともよく知られている。
【0004】しかしながら、デバイス製造の過程で、フ
ィールド酸化膜のLOCOS(local oxidation of sil
icon)による形成やウエル拡散層の形成に、1100℃〜12
00℃の高温で数時間の熱処理が行われるため、ウェーハ
の表面近傍では酸素の外方拡散によって、厚さ数十μm
前後の結晶欠陥のない、いわゆるDZ層(denuded zon
e)が形成される。このDZ層がデバイス活性領域となる
ので、結晶欠陥の発生が自然に抑制されていた。
【0005】ところが、半導体デバイスの微細化にとも
ない、ウエル形成に高エネルギーイオン注入法が採用さ
れ、デバイスプロセスが1000℃以下の低温で行われるよ
うになると、上記の酸素外方拡散が充分に起こらず表面
近傍でDZ層が充分に形成されなくなる。このために、
ウェーハの低酸素化が行われてきたが、結晶欠陥の発生
を完全に抑制することは困難であった。
【0006】このようなことから、結晶欠陥をほぼ完全
に含まないエピタキシャル層をウェーハ上に成長させた
エピタキシャルウェーハが開発され、高集積化デバイス
に多く用いられるようになっている。しかし、結晶の完
全性が高いエピタキシャルウェーハを用いても、その後
のデバイス工程におけるエピタキシャル層の金属不純物
汚染によって、デバイス特性が悪化することになる。
【0007】このような金属系元素の不純物による汚染
は、集積が高密度化するほどプロセスも複雑になってそ
の機会が増し、影響も大きくなってくる。汚染の排除対
策は基本的にはプロセス環境および使用材料のクリーン
化にあるが、デバイスプロセスにおいて完全になくすこ
とは困難であり、その対処手段としてゲッタリング技術
が必要になる。これは、汚染により侵入してきた不純物
元素をデバイス活性領域外の場所(シンク)に捕獲し、
無害化する手段である。
【0008】ゲッタリング技術としては、デバイスプロ
セスの熱処理中に自然に誘起される酸素起因の酸素析出
物を利用して不純物元素を捕獲する、イントリンシック
ゲッタリング(intrinsic gettering、以下、単に「I
G」とする)と呼ばれるものがある。しかし、エピタキ
シャル工程で1050℃〜1200℃の高温熱処理がウェーハに
施されると、シリコン単結晶から切り出されたウェーハ
に内在する酸素析出核が縮小、消滅し、その後のデバイ
スプロセスにおいて、ウェーハ内にゲッタリング源とな
る酸素析出物を充分に誘起することが困難になる。この
ため、このゲッタリング技術を適用しても、プロセス全
体にわたって金属不純物に対して充分なIG効果を望め
ないという問題が生じる。
【0009】このため、本発明者らは、単結晶を育成す
る際に窒素をドープすることによって、エピタキシャル
工程での高温熱処理でも消失し難い酸素析出物をウェー
ハ内部に形成することを可能にした。すなわち、窒素を
ドープしてシリコン単結晶を育成することによって、結
晶中の酸素析出物の熱的安定性を増加させ、エピタキシ
ャル工程によっても酸素析出物が縮小、消滅しないよう
にした。そして、エピタキシャル工程後も残存した酸素
析出物は、ゲッタリングのシンクとして有効に作用する
ため、デバイス工程の初期段階からIG効果を期待でき
ることになる。
【0010】しかしながら、その後の研究の進展にとも
ない、窒素をドープすることによって得られた、高温熱
処理でも消失し難い熱的に安定した酸素析出物は、エピ
タキシャル欠陥を誘起し易いことが明らかになってき
た。安定した酸素析出物がウェーハ表面近傍に誘起され
ると、デバイス活性領域であるエピタキシャル層に積層
欠陥や転位等のエピタキシャル欠陥が存在することにな
るので、これらの酸素析出物はデバイスリーク電流の増
大や、酸化膜耐圧の劣化等を引き起こすという問題が生
じることになる。
【0011】
【発明が解決しようとする課題】本発明は、上述した窒
素ドープにともなうエピタキシャル欠陥に関する問題に
鑑みてなされたものであり、窒素をドープして育成され
たシリコン単結晶から作製されたエピタキシャルウェー
ハであっても、エピタキシャル欠陥の発生を充分に抑制
し、例えば、この欠陥密度が0.1個/cm2以下であるよう
なエピタキシャルウェーハの製造方法を提供することを
目的としている。
【0012】
【課題を解決するための手段】酸素含有に起因する結晶
の微細欠陥に、酸化誘起積層欠陥(Oxidation-induced
stacking fault:以下単に「OSF」と言う)がある。
これはデバイスプロセスの高温酸化処理の際、酸化膜の
下地結晶に発生する積層欠陥で、OSFの発生と結晶中
の酸素量とは正の相関があり、この欠陥は酸素析出物を
核として発達する。チョクラルスキー法によって育成さ
れたシリコン単結晶から切り出されたウェーハを、1000
〜1200℃にて1〜20時間熱酸化処理を施すと、単結晶の
引き上げ軸を中心とするリング状の酸化誘起積層欠陥
( ring of oxidation-induced stacking faults :以
下、「OSFリング」という)が発生することがある。
OSFリングは1200℃以上の高温でも消滅し難い安定な
酸素析出物を核とし、高温熱処理よって誘起される。そ
して、OSFリングを含むウェーハ上に、エピタキシャ
ル層を成長させても、OSFリング領域の核は消滅しな
い。
【0013】通常、OSFリングは、幅が数mmから十数
mmで、他の領域との境界は極めてシャープである。本発
明者らの検討により、単結晶の育成時に窒素をドープす
ることによって、OSFリングの幅を拡大させることが
可能であることを見いだした。さらに、窒素をドープす
ることにより、OSFリング以外の領域においても酸素
析出物の熱的安定性を向上させ、エピタキシャル工程を
経ても縮小、消滅しにくい安定な析出核を形成できるこ
とを明らかにした。これらの析出核は、ゲツタリング源
としてデバイスプロセスの初期から有効にIG効果を発
揮することになる。
【0014】前述の通り、窒素をドープして得られた熱
的に安定な析出物がウェーハ表層の近傍領域に残存して
いると、エピタキシャル欠陥を誘起し易くなる。また、
その根拠はまだ明確ではないが、エピタキシャル欠陥
は、ウェーハのOSFリング領域の近傍部に多発する傾
向がある。そして、このようなエピタキシャル欠陥は、
リーク電流の増大や、酸化膜耐圧の劣化などを引き起こ
す原因となる。
【0015】さらに、窒素をドープして得られた酸素析
出物の挙動や、エピタキシャル欠陥の誘起要因を詳細に
検討した結果、エピタキシャル欠陥の形成には、結晶中
の窒素濃度や酸素濃度、育成する際の引き上げ条件、さ
らには、エピタキシャル工程前の熱処理等の要因が影響
することが分かった。すなわち、エピタキシャル欠陥の
原因となるOSF密度は窒素濃度や酸素濃度によってコ
ントロールできるようになり、また、OSFリングの発
生位置や引き上げ速度を制御したり、エピタキシャル層
の成長前にウェーハに高温の熱処理を施すことによっ
て、析出核のサイズをエピタキシャル欠陥を誘起しない
程度に縮小化することが可能であることを知見した。
【0016】本発明は、上記の知見に基づいて完成され
たものであり、下記(1)〜(4)のエピタキシャルウェーハ
の製造方法を要旨としている。
【0017】(1) 窒素がドープされ、OSFリング領域
の酸素濃度が9×1017atoms/cm3以下であるシリコン単
結晶から切り出されたウェーハにエピタキシャル層を成
長させることを特徴とするエピタキシャルウェーハの製
造方法である(以下、「第1の方法」という)。
【0018】(2) 窒素がドープされ、OSFリング領域
の内径がウェーハ径の85%以上の位置に存在するように
育成されたシリコン単結晶から切り出されたウェーハに
エピタキシャル層を成長させたことを特徴とするエピタ
キシャルウェーハの製造方法である(以下、「第2の方
法」という)。
【0019】(3) 窒素が1×1012atoms/cm3以上、1×1
014atoms/cm3以下の濃度でドープされ、引き上げ速度が
1.2mm/min以上の条件で育成されたシリコン単結晶から
切り出されたウェーハにエピタキシャル層を成長させる
ことを特徴とするエピタキシャルウェハの製造方法であ
る(以下、「第3の方法」という)。
【0020】(4) 窒素が1×1012atoms/cm3以上、1×1
014atoms/cm3未満の濃度でドープされて育成されたシリ
コン単結晶から切り出されたウェーハに1200℃〜1300℃
の温度範囲で1分間以上の熱処理を施した後、エピタキ
シャル層を成長させることを特徴とするエピタキシャル
ウェーハの製造方法(以下、「第4の方法」という)。
【0021】
【発明の実施の形態】本発明の第1の製造方法で、OS
Fリング領域の酸素濃度が9×1017atoms/cm3以下と規
定するのは、この値を超えるとOSFリング領域におい
てエピタキシャル欠陥を誘起しやすく、この領域を含め
酸素濃度をウェーハ面内で均一に低減できれば、エピタ
キシャル欠陥の生成を回避できるからである。酸素濃度
の下限を規定しないが、酸素濃度不足によるウェーハ強
度の低下抑制およびIG効果を得るために必要な酸素析
出量を確保する観点から、4×1017atoms/cm3以上にす
るのが望ましい。
【0022】ドープの方法としては、所要濃度の窒素を
ドープできるのであれば、どんな方法でもよく、例え
ば、原料中あるいは融液中への窒化物の混合、窒素を添
加したフローティングゾーン法(FZ法)によるシリコ
ン結晶や表面に窒化珪素膜を形成させたウェーハの原料
への混合、炉内への窒素あるいは窒素化合物ガスを流し
ながらの単結晶育成、溶融前の高温にて多結晶シリコン
への窒素あるいは窒素化合物ガスの吹き付け、窒化物製
るつぼの使用等があげられる。
【0023】エピタキシャル層を成長させる際には、上
述の窒素をドープした単結晶を切り出して、表面を研
磨、清浄化したウェーハが用いられるが、気相成長法の
熱分解法など、結晶欠陥のないエピタキシャル層の形成
方法であればどんな方法でも良い。
【0024】第2の製造方法では、OSFリング領域の
内径がウェーハ径の85%以上の位置に存在するように育
成する必要がある。前述の通り、OSFリングは引き上
げ軸を中心としてリング状に発生するものであるから、
その発生位置はリングの内径を基準として、ウェーハ径
に対する比率(%)またはウェーハ中心からの距離(m
m)で示される。ウェーハ径に対する比率(%)で示す場合
には、ウェーハ中心位置では0%と表記し、ウェーハの
最外周位置では100%と表記する。
【0025】通常、エピタキシャル欠陥は、OSFリン
グ発生位置よりもやや外側に発生するので、その発生位
置が外周側になればなる程、デバイスの特性は改善さ
れ、ウェーハの歩留まりも向上する。このような観点か
ら、その発生位置の限界を内径基準でウェーハ径の85%
とする。
【0026】一方、ウェーハの外周部分はデバイスとし
て使用することができず、必然的に廃棄されるので、育
成される単結晶の直径を製品直径より大きく引き上げ
て、OSFリングの発生位置を直径の増大部分に納める
ようにするのが有効である。このようにすれば真円のウ
ェーハに丸め加工する際に、OSFリング領域がウェー
ハ面から除かれることになる。
【0027】第3の製造方法では、育成される単結晶が
窒素が1×1012atoms/cm3以上、1×1014atoms/cm3以下
の濃度でドープされることが前提となる。窒素濃度の下
限を1×1012atoms/cm3としているのは、これより低濃
度にすると、所定のIG効果が得られなくなるためであ
る。また、窒素濃度の上限を1×1014atoms/cm3として
いるのは、これより高濃度にすると、ウェーハ表面近傍
に酸素析出物が形成され、これを核としてエピタキシャ
ル欠陥が誘起されやすくなるからであるが、エピタキシ
ャル欠陥密度を0.1個/cm2以下にする観点からは、さら
に窒素濃度を1×1013atoms/cm3未満にするのが望まし
い。
【0028】引き上げ速度を1.2mm/min以上と規定して
いるのは、単結晶中に形成される酸素析出物を縮小化す
るために必要な条件である。これにより、エピタキシャ
ル欠陥の発生を抑制することができる。
【0029】結晶中の窒素濃度は、引上げ前のシリコン
に対するドープした窒素量、シリコンの融液および固相
とでの窒素の分配係数、および結晶の固化率から計算さ
れる。すなわち、シリコン中の窒素の初期濃度C0は、
原料シリコンの原子量と添加した窒素原子数とから計算
され、結晶中の窒素濃度CNは下記(a)式で計算される。
【0030】 CN=C0k(1−x)k-1 ・・・ (a) 上記(a)式で、kは窒素の平衡偏析係数であり、その係
数は7×10-4である。xは固化率であり、結晶引上げ重
量を初期チャージ量で割ったものとして表される。
【0031】第4の製造方法でも、育成される単結晶が
窒素が1×1012atoms/cm3以上、1×1014atoms/cm3未満
の濃度でドープされることが前提となる。窒素濃度の下
限、上限は、上記第3の製造方法の場合と同じ理由によ
るためである。ただし、エピタキシャル欠陥密度を0.1
個/cm2以下にする観点からは、窒素濃度を1×1013ato
ms/cm3未満にするのが望ましい。
【0032】後述する実施例3で示すように、ウェーハ
にエピタキシャル層を成長させる前に熱処理を施すと、
エピタキシャル欠陥密度が減少するが、その前処理の条
件は高温、長時間になるほど効果が促進される。ドープ
される窒素濃度の範囲も考慮して、前処理は、1200℃〜
1300℃の温度範囲で1分間以上の条件とした。
【0033】
【実施例】本発明の第1〜4の製造方法の効果を確認す
るため、下記の実施例1〜3に基づいて確認試験を実施
した。
【0034】図1は、実施例で用いたシリコン単結晶の
育成装置の概略構成を説明する図である。装置の中心位
置に坩堝1が配され、石英製容器1aとこの外側に嵌合さ
れた黒鉛製容器1bとから構成されている。坩堝1の外周
には、加熱ヒーター2が同心円筒状に配設され、坩堝1
内にはこの加熱ヒーターにより溶融された融液3が収容
されている。坩堝1の上方には、引上げ軸4が種結晶5
を装着して、回転、および昇降可能に垂設され、種結晶
5の下端から単結晶6を成長させていく。そして、育成
される単結晶6を囲繞して熱シールド材7が配置され、
融液3表面と熱シールド材7の下端との距離がギャップ
Lとして管理される。
【0035】(実施例1)実施例1では、前記第2、3
の製造方法の効果を確認するため、上記育成装置を用い
て、8インチ、p型(100)のシリコン単結晶を結晶
回転速度を20rpmの条件で育成した。このときの窒素濃
度、酸素濃度、ボロン濃度、結晶の引き上げ速度、およ
び融液表面と熱シールドとのギャップLを変化させなが
ら単結晶の育成を行った。このときの条件を表1に示
す。
【0036】育成された単結晶からウェーハを切り出
し、OSF密度評価熱処理として、酸素雰囲気にて1100
℃にて16時間の高温処理を施した。得られたウェーハの
サンプルをライトエッチング液で5分間の選択エッチン
グを行い、光学顕微鏡にてOSF密度をカウントし、O
SFリングの発生位置を内径基準でウェーハ中心からの
距離(mm)で判定した。次に、これらのウェーハと近接
する位置から切り出されたウェーハに、堆積温度が1150
℃の条件で、厚み約5μmのエピタキシャル層を成長さ
せ、次いで、エピタキシャル欠陥密度を市販の表面欠陥
測定装置で測定した。これらの判定、測定結果を表1に
示す。
【0037】
【表1】
【0038】表1のサンプル1〜3では、引き上げ速度
を0.9mm/min〜1.8mm/minで変化させている。引き上げ速
度を速くすることによって、OSFリングの発生位置が
外周側に移動し、それにともなってエピタキシャル欠陥
密度が減少している。引き上げ速度の増加によって、析
出核のサイズが縮小し、エピタキシャル欠陥を誘起しに
くくなったためである。
【0039】サンプル4〜6は窒素濃度を1×1014atom
s/cm2、サンプル7〜9は窒素濃度を9×1012atoms/cm2
で行った結果であるが、窒素濃度を低下させると、それ
にともなってエピタキシャル欠陥密度が減少することが
分かる。例えば、窒素濃度が9×1012atoms/cm3と低い
場合には、引き上げ速度を1.2mm/minとすれば、エピタ
キシャル欠陥密度を0.1個/cm2以下に低減することがで
きる(サンプル8〜9)。一方、窒素濃度が1×1014at
oms/cm3と比較的高い場合であっても、引き上げ速度を
1.8mm/minと速めることによって、エピタキシャル欠陥
密度を0.1個/cm2程度に減少することができる(サンプ
ル6)。
【0040】ところが、窒素濃度を過度に低くすると、
所定のIG効果が得られなくなるので、1×1012atoms/
cm2以上は濃度を確保する必要がある。さらに、窒素濃
度を1×1014atoms/cm3より高濃度にすると、引き上げ
速度を速くしてもエピタキシャル欠陥を抑制できないの
で、1×1014atoms/cm3以下にする必要がある。ただ
し、後述のサンプル14、15に示すように、例えば、ギャ
ップLを拡げて、OSFリング領域の内径がウェーハ径
の85%以上の位置に存在するようなウェーハを使用すれ
ば、エピタキシャル欠陥密度を低減することができる。
【0041】サンプル10〜13は、他に比較してボロン濃
度を高くした場合の結果を示している。これらの結果か
ら、ボロン濃度が1×1018atoms/cm3と高くなると、エ
ピタキシャル欠陥を誘起し易くなる。これは、ボロンの
添加によって、酸素析出物の生成および酸素析出物の成
長が促進されるためである。ボロン濃度が高い場合であ
っても、窒素濃度を低くし、引き上げ速度を速く設定す
ることによって、エピタキシャル欠陥密度を低減するこ
とができる(サンプル13)。
【0042】サンプル14、15は、融液表面と熱シールド
材の下端との距離をギャップLとして、これを大きくし
た場合のOSFリングの発生位置への影響を示してい
る。ギャップLの増大に伴い、発生位置が外周に移動し
ていることがわかる。
【0043】通常、エピタキシャル欠陥は、OSFリン
グ発生位置よりもやや外側に生成する。この点を考慮す
ると、その発生位置が外周側になればなる程、ウェーハ
からデバイスチップヘ使用できる面積が増大し、エピタ
キシャル層の品質も向上する。OSFリングの発生位置
が内径でウェーハ中心から85mm以上になると、エピタキ
シャル欠陥密度が充分に低減されている(サンプル1
5)。
【0044】表1に示すOSFリング発生位置はウェー
ハ中心からの距離(mm)で示しているが、供試されたウ
ェーハは8インチ(半径が101.6mm)であるから、OS
Fリング発生位置のウェーハ中心からの距離(mm)を、
第2の製造方法の表記のように、ウェーハ径に対する比
率(%)に読み替えても支障がない。
【0045】(実施例2)実施例2では、第1の製造方
法の効果を確認するため、エピタキシャル欠陥の形成に
おける酸素の面内分布の影響を調査した。結晶中の窒素
濃度が2×1015atoms/cm3、酸素濃度が12×1017atoms/c
m3となるように、8インチ、p型(100)の単結晶を
2本育成した。育成に際して、1本は結晶回転速度を20
rpmで、他の1本は10rpmの条件としたが、いずれもギャ
ップLは20mmとした。
【0046】育成された単結晶からウェーハを切り出
し、酸素雰囲気中で1100℃にて16時間の熱処理を施し
た。得られたウェーハのサンプルで、まず赤外吸収測定
により酸素濃度の面内分布を測定した。酸素濃度の換算
係数は、old-ASTM 1979を用いた。次にライトエッチン
グ液で5分間の選択エッチングをおこない、光学顕微鏡
にてOSF密度をカウントした。これらのウェーハと近
接する位置から切り出されたウェーハに、堆積温度が11
50℃で厚み約5μmのエピタキシャル膜を成長させ、次
いで、エピタキシャル欠陥密度を市販の表面欠陥測定装
置で測定した。
【0047】図2は、単結晶から切り出されたウェーハ
中の酸素濃度の面内分布を示す図である。同図から、結
晶回転速度が10rpmと低い場合には、ウェーハの外周部
分で酸素濃度が8〜10×1017atoms/cm3と減少している
ことが分かる。
【0048】図3は、上記図2と同じウェーハに1100℃
で16時間の熱酸化処理を施した後、OSF密度の面内分
布を測定した結果を示した図である。結晶回転速度が20
rpmと速いウェーハでは、ウェーハ中心から80mmの位置
にOSFリングが発生していることが分かる。一方、結
晶回転速度が低いウェーハでは、OSF密度がウェーハ
外周に向かって減少しており、OSFリングは観察され
なかった。
【0049】図4は、エピタキシャル欠陥密度の面内分
布を示す図である。同図から明らかなように、結晶回転
速度が速いウェーハから作製したエピタキシャルウェー
ハでは、OSFリングの発生位置を基準にエピタキシャ
ル欠陥が観察されるのに対し、結晶回転速度が遅いウェ
ーハから作製したエピタキシャルウェーハでは、エピタ
キシャル欠陥のピークが観察されなかった。
【0050】上記図2〜4の結果を要約すると、ウェー
ハ中の酸素濃度の面内分布が均一であれば、ウェーハ中
心から80mmの位置でOSFリングを発生するはずであっ
た。しかし、図2の結晶回転速度が遅い場合にように、
OSFリング発生位置での酸素濃度が9×1017atoms/cm
3以下と低濃度の場合には、エピタキシャル欠陥の形成
が抑制されている。したがって、エピタキシャル欠陥を
誘起しやすいOSFリング領域では、酸素濃度を9×10
17atoms/cm3以下と減少させることは、エピタキシャル
欠陥密度を低減する有効な手段である。
【0051】(実施例3)実施例3では、第4の方法の
効果を確認するため、ウェーハの熱処理によるエピタキ
シャル欠陥密度を低減する方法について検討した。ま
ず、結晶中の窒素濃度を7×1013atoms/cm3、9×1012a
toms/cm3の2水準とし、酸素濃度を12×1017atoms/c
m3、ボロン濃度を1×1017atoms/cm3で、結晶回転速度
を20rpmとする条件で、8インチ、p型(100)の単
結晶を育成した。
【0052】育成された単結晶から切り出されたウェー
ハに、エピタキシャル層を成長させる前に種々の温度お
よび時間で前処理を行った。前処理の後、堆積温度が11
50℃で、厚み約5μmのエピタキシャル層を成長させ
た。次いで、市販の表面欠陥検出装置でエピタキシャル
欠陥密度を測定し、その結果を表2に示す。
【0053】
【表2】
【0054】表2の結果から、前処理の条件が高温、長
時間になるほど(サンプル23)、さらに、窒素濃度が低
い場合にエピタキシャル欠陥密度が減少することがわか
る(サンプル30、31)。したがって、ウェーハにエピタ
キシャル層を成長させる前に、1200℃以上の温度で1分
間以上熱処理することによって、エピタキシャル欠陥を
0.1個/cm2程度に低減できるので、前処理の条件を強化
することはエピタキシャル欠陥密度の低減に有効な手段
である。
【0055】
【発明の効果】本発明のエピタキシャルウェーハの製造
方法によれば、窒素をドープして育成されたシリコン単
結晶から作製されたウェーハであっても、エピタキシャ
ル欠陥の発生を充分に抑制し、例えば、この欠陥密度が
0.1個/cm2以下であるようなエピタキシャルウェーハを
製造することができる。
【図面の簡単な説明】
【図1】実施例で用いたシリコン単結晶の育成装置の概
略構成を説明する図である。
【図2】単結晶から切り出されたウェーハ中の酸素濃度
の面内分布を示す図である。
【図3】図2と同じウェーハに1100℃で16時間の熱酸化
処理を施した後、OSF密度の面内分布を測定した結果
を示した図である。
【図4】エピタキシャル欠陥密度の面内分布を示す図で
ある。
【符号の説明】
1:坩堝、 1a:石英製容器 1b:黒鉛製容器、 2:加熱ヒーター 3:融液、 4:引上げ軸 5:種結晶、 6:単結晶 7:熱シールド材
───────────────────────────────────────────────────── フロントページの続き (72)発明者 宝来 正隆 佐賀県杵島郡江北町大字上小田2201番地住 友金属工業株式会社シチックス事業本部内 Fターム(参考) 4G077 AA02 AB01 BA04 CF10 EH09 FE11

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】窒素がドープされ、酸化誘起積層欠陥リン
    グ領域の酸素濃度が9×1017atoms/cm3以下であるシリ
    コン単結晶から切り出されたウェーハにエピタキシャル
    層を成長させることを特徴とするエピタキシャルウェー
    ハの製造方法。
  2. 【請求項2】窒素がドープされ、酸化誘起積層欠陥リン
    グ領域の内径がウェーハ径の85%以上の位置に存在する
    ように育成されたシリコン単結晶から切り出されたウェ
    ーハにエピタキシャル層を成長させたことを特徴とする
    エピタキシャルウェーハの製造方法。
  3. 【請求項3】窒素が1×1012atoms/cm3以上、1×1014a
    toms/cm3以下の濃度でドープされ、引き上げ速度が1.2m
    m/min以上の条件で育成されたシリコン単結晶から切り
    出されたウェーハにエピタキシャル層を成長させること
    を特徴とするエピタキシャルウェーハの製造方法。
  4. 【請求項4】窒素が1×1012atoms/cm3以上、1×1014a
    toms/cm3未満の濃度でドープされて育成されたシリコン
    単結晶から切り出されたウェーハに1200℃〜1300℃の温
    度範囲で1分間以上の熱処理を施した後、エピタキシャ
    ル層を成長させることを特徴とするエピタキシャルウェ
    ーハの製造方法。
JP28658699A 1999-10-07 1999-10-07 エピタキシャルウェーハの製造方法 Expired - Lifetime JP3589119B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP28658699A JP3589119B2 (ja) 1999-10-07 1999-10-07 エピタキシャルウェーハの製造方法
US09/679,888 US6365461B1 (en) 1999-10-07 2000-10-05 Method of manufacturing epitaxial wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28658699A JP3589119B2 (ja) 1999-10-07 1999-10-07 エピタキシャルウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2001106594A true JP2001106594A (ja) 2001-04-17
JP3589119B2 JP3589119B2 (ja) 2004-11-17

Family

ID=17706347

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28658699A Expired - Lifetime JP3589119B2 (ja) 1999-10-07 1999-10-07 エピタキシャルウェーハの製造方法

Country Status (2)

Country Link
US (1) US6365461B1 (ja)
JP (1) JP3589119B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002093814A (ja) * 2000-09-19 2002-03-29 Memc Japan Ltd シリコンエピタキシャルウェーハの基板単結晶およびその製造方法
JP2002134577A (ja) * 2000-10-25 2002-05-10 Shin Etsu Handotai Co Ltd 半導体ウェーハの評価方法
JP2003282580A (ja) * 2002-03-27 2003-10-03 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハの製造方法
JP2004214402A (ja) * 2002-12-27 2004-07-29 Fujitsu Ltd 半導体基板及びその製造方法
US7771530B2 (en) 2001-01-18 2010-08-10 Siltronic Ag Process and apparatus for producing a silicon single crystal
US7875115B2 (en) 2006-01-12 2011-01-25 Siltronic Ag Epitaxial wafer and method for producing epitaxial wafers
JP2014159367A (ja) * 2014-03-18 2014-09-04 Sumco Corp シリコンエピタキシャルウェーハの製造方法
US9243345B2 (en) 2009-03-25 2016-01-26 Sumco Corporation Silicon wafer and manufacturing method thereof
JP2018011060A (ja) * 2012-09-13 2018-01-18 パナソニックIpマネジメント株式会社 窒化物半導体構造物

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001278692A (ja) * 2000-03-29 2001-10-10 Shin Etsu Handotai Co Ltd シリコンウエーハおよびシリコン単結晶の製造方法
US7081422B2 (en) * 2000-12-13 2006-07-25 Shin-Etsu Handotai Co., Ltd. Manufacturing process for annealed wafer and annealed wafer
JP2002184779A (ja) * 2000-12-13 2002-06-28 Shin Etsu Handotai Co Ltd アニールウェーハの製造方法及びアニールウェーハ
JP4590876B2 (ja) * 2004-02-04 2010-12-01 株式会社Sumco エピタキシャルシリコンウェーハの製造方法及びその方法で製造されたシリコンウェーハ
JP4617751B2 (ja) * 2004-07-22 2011-01-26 株式会社Sumco シリコンウェーハおよびその製造方法
EP2309038B1 (en) 2009-10-08 2013-01-02 Siltronic AG production method of an epitaxial wafer
US9945048B2 (en) * 2012-06-15 2018-04-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11186184A (ja) * 1997-12-18 1999-07-09 Sumitomo Sitix Corp 高品質シリコンウェーハの製造方法
JPH11189493A (ja) * 1997-12-25 1999-07-13 Sumitomo Metal Ind Ltd シリコン単結晶およびエピタキシャルウェーハ
JP2000044389A (ja) * 1998-05-22 2000-02-15 Shin Etsu Handotai Co Ltd エピタキシャルシリコン単結晶ウエ―ハの製造方法及びエピタキシャルシリコン単結晶ウエ―ハ
JP2000109396A (ja) * 1998-08-07 2000-04-18 Nippon Steel Corp シリコン半導体基板及びその製造方法
JP2000211995A (ja) * 1998-11-17 2000-08-02 Shin Etsu Handotai Co Ltd シリコン単結晶ウエ―ハおよびシリコン単結晶ウエ―ハの製造方法
JP2001068477A (ja) * 1999-08-27 2001-03-16 Komatsu Electronic Metals Co Ltd エピタキシャルシリコンウエハ

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4591409A (en) 1984-05-03 1986-05-27 Texas Instruments Incorporated Control of nitrogen and/or oxygen in silicon via nitride oxide pressure during crystal growth
JPS60251190A (ja) 1984-05-25 1985-12-11 Shin Etsu Handotai Co Ltd シリコン単結晶の製造方法
JPH0817163B2 (ja) * 1990-04-12 1996-02-21 株式会社東芝 エピタキシャルウェーハの製造方法
JP2763204B2 (ja) * 1991-02-21 1998-06-11 株式会社東芝 半導体基板及びその製造方法
JP2785585B2 (ja) 1992-04-21 1998-08-13 信越半導体株式会社 シリコン単結晶の製造方法
JP3384899B2 (ja) * 1995-01-06 2003-03-10 東芝機械株式会社 気相成長方法
JP2742247B2 (ja) 1995-04-27 1998-04-22 信越半導体株式会社 シリコン単結晶基板の製造方法および品質管理方法
DE19637182A1 (de) 1996-09-12 1998-03-19 Wacker Siltronic Halbleitermat Verfahren zur Herstellung von Halbleiterscheiben aus Silicium mit geringer Defektdichte

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11186184A (ja) * 1997-12-18 1999-07-09 Sumitomo Sitix Corp 高品質シリコンウェーハの製造方法
JPH11189493A (ja) * 1997-12-25 1999-07-13 Sumitomo Metal Ind Ltd シリコン単結晶およびエピタキシャルウェーハ
JP2000044389A (ja) * 1998-05-22 2000-02-15 Shin Etsu Handotai Co Ltd エピタキシャルシリコン単結晶ウエ―ハの製造方法及びエピタキシャルシリコン単結晶ウエ―ハ
JP2000109396A (ja) * 1998-08-07 2000-04-18 Nippon Steel Corp シリコン半導体基板及びその製造方法
JP2000211995A (ja) * 1998-11-17 2000-08-02 Shin Etsu Handotai Co Ltd シリコン単結晶ウエ―ハおよびシリコン単結晶ウエ―ハの製造方法
JP2001068477A (ja) * 1999-08-27 2001-03-16 Komatsu Electronic Metals Co Ltd エピタキシャルシリコンウエハ

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002093814A (ja) * 2000-09-19 2002-03-29 Memc Japan Ltd シリコンエピタキシャルウェーハの基板単結晶およびその製造方法
JP2002134577A (ja) * 2000-10-25 2002-05-10 Shin Etsu Handotai Co Ltd 半導体ウェーハの評価方法
JP4683171B2 (ja) * 2000-10-25 2011-05-11 信越半導体株式会社 半導体ウェーハの評価方法
US7771530B2 (en) 2001-01-18 2010-08-10 Siltronic Ag Process and apparatus for producing a silicon single crystal
JP2003282580A (ja) * 2002-03-27 2003-10-03 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハの製造方法
JP2004214402A (ja) * 2002-12-27 2004-07-29 Fujitsu Ltd 半導体基板及びその製造方法
US7875115B2 (en) 2006-01-12 2011-01-25 Siltronic Ag Epitaxial wafer and method for producing epitaxial wafers
US9243345B2 (en) 2009-03-25 2016-01-26 Sumco Corporation Silicon wafer and manufacturing method thereof
JP2018011060A (ja) * 2012-09-13 2018-01-18 パナソニックIpマネジメント株式会社 窒化物半導体構造物
JP2014159367A (ja) * 2014-03-18 2014-09-04 Sumco Corp シリコンエピタキシャルウェーハの製造方法

Also Published As

Publication number Publication date
JP3589119B2 (ja) 2004-11-17
US6365461B1 (en) 2002-04-02

Similar Documents

Publication Publication Date Title
JP4224966B2 (ja) シリコン単結晶ウエーハの製造方法、エピタキシャルウエーハの製造方法、シリコン単結晶ウエーハの評価方法
JP3516200B2 (ja) シリコン単結晶およびエピタキシャルウェーハ
JP4670224B2 (ja) シリコンウェーハの製造方法
US8920560B2 (en) Method for manufacturing epitaxial wafer
US6174364B1 (en) Method for producing silicon monocrystal and silicon monocrystal wafer
JP5121139B2 (ja) アニールウエハの製造方法
JP3589119B2 (ja) エピタキシャルウェーハの製造方法
JP4699675B2 (ja) アニールウェーハの製造方法
JP4760822B2 (ja) エピタキシャルウェーハの製造方法
JP2002012499A (ja) 単結晶の引上げ方法およびそれを用いて製造されたエピタキシャルウェーハ
JP4192530B2 (ja) パーティクルモニター用シリコン単結晶ウェーハの製造方法
JP2004043256A (ja) エピタキシャル成長用シリコンウエーハ及びエピタキシャルウエーハ並びにその製造方法
JP2004165489A (ja) エピタキシャルシリコンウェーハとその製造方法並びに半導体装置
JP4218080B2 (ja) シリコン単結晶ウエーハ及びその製造方法
JP4570317B2 (ja) シリコン単結晶とエピタキシャルウェーハ並びにそれらの製造方法
JP4750916B2 (ja) シリコン単結晶インゴットの育成方法およびそれを用いたシリコンウェーハ
JP4089137B2 (ja) シリコン単結晶の製造方法およびエピタキシャルウェーハの製造方法
JP3760889B2 (ja) エピタキシャルウェーハの製造方法
JP2002201091A (ja) 窒素および炭素添加基板を用いたエピ層欠陥のないエピウエハの製造方法
JP4615785B2 (ja) 窒素添加基板を用いたエピ層欠陥のないエピタキシャルウエハの製造方法
JP2002179496A (ja) シリコン単結晶の育成方法およびシリコンウェーハ
JP4577320B2 (ja) シリコンウェーハの製造方法
JP4144163B2 (ja) エピタキシャルウェーハの製造方法
JP4715782B2 (ja) シリコン単結晶の育成方法およびシリコンウェーハ
JP2003109961A (ja) エピタキシャルシリコンウェーハおよびその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040427

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040628

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040727

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040809

R150 Certificate of patent or registration of utility model

Ref document number: 3589119

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070827

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080827

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080827

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090827

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090827

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100827

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110827

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120827

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120827

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130827

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term