JP2002134577A - 半導体ウェーハの評価方法 - Google Patents
半導体ウェーハの評価方法Info
- Publication number
- JP2002134577A JP2002134577A JP2000325772A JP2000325772A JP2002134577A JP 2002134577 A JP2002134577 A JP 2002134577A JP 2000325772 A JP2000325772 A JP 2000325772A JP 2000325772 A JP2000325772 A JP 2000325772A JP 2002134577 A JP2002134577 A JP 2002134577A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor wafer
- distribution
- wafer
- defect
- osf
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 エピタキシャルウエーハのエピタキシャル成
長プロセスにおいてエピ欠陥が発生するか否かを、エピ
タキシャル成長プロセス前のシリコンウエーハあるいは
シリコン単結晶の段階において、製造工程に取り入れら
れるほどの簡便さで評価する方法を提供する。 【解決手段】 半導体ウエーハに特定のプロセスを施す
ことにより発生するプロセス誘起欠陥と前記特定のプロ
セスを施す前の半導体ウエーハ中に存在する結晶欠陥の
分布との関係を予め求めておく工程と、評価対象である
半導体ウエーハ中に存在する前記結晶欠陥の分布を測定
し、該結晶欠陥の分布から前記関係に基づいて、評価対
象である半導体ウエーハに特定のプロセスを施した後の
プロセス誘起欠陥の発生の有無を予測する工程とを有す
ることを特徴とする半導体ウエーハの評価方法。
長プロセスにおいてエピ欠陥が発生するか否かを、エピ
タキシャル成長プロセス前のシリコンウエーハあるいは
シリコン単結晶の段階において、製造工程に取り入れら
れるほどの簡便さで評価する方法を提供する。 【解決手段】 半導体ウエーハに特定のプロセスを施す
ことにより発生するプロセス誘起欠陥と前記特定のプロ
セスを施す前の半導体ウエーハ中に存在する結晶欠陥の
分布との関係を予め求めておく工程と、評価対象である
半導体ウエーハ中に存在する前記結晶欠陥の分布を測定
し、該結晶欠陥の分布から前記関係に基づいて、評価対
象である半導体ウエーハに特定のプロセスを施した後の
プロセス誘起欠陥の発生の有無を予測する工程とを有す
ることを特徴とする半導体ウエーハの評価方法。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体ウエーハに
特定のプロセスを施すことにより発生し得るプロセス誘
起欠陥の発生の有無を、半導体ウエーハ中に存在する特
定の結晶欠陥に基づいて、プロセスに投入する前に予測
することができる半導体ウエーハの評価方法に関する。
特定のプロセスを施すことにより発生し得るプロセス誘
起欠陥の発生の有無を、半導体ウエーハ中に存在する特
定の結晶欠陥に基づいて、プロセスに投入する前に予測
することができる半導体ウエーハの評価方法に関する。
【０００２】
【従来の技術】近年の半導体素子の高集積化に伴い、半
導体ウエーハに施される熱処理や膜形成などのプロセス
も複雑化している。このような各種プロセスを経ること
により、そのプロセスに起因したプロセス誘起欠陥が半
導体素子形成領域に発生し、素子特性を劣化させること
がある。従って、半導体素子が形成される半導体ウエー
ハ表面および表面近傍のプロセス誘起欠陥の低減は非常
に重要になってきている。
導体ウエーハに施される熱処理や膜形成などのプロセス
も複雑化している。このような各種プロセスを経ること
により、そのプロセスに起因したプロセス誘起欠陥が半
導体素子形成領域に発生し、素子特性を劣化させること
がある。従って、半導体素子が形成される半導体ウエー
ハ表面および表面近傍のプロセス誘起欠陥の低減は非常
に重要になってきている。
【０００３】一方、チョクラルスキー法（ＣＺ法）を用
いて作製されたシリコン単結晶から作製されたシリコン
ウエーハの場合、結晶が育成される際に導入される欠陥
（グローイン欠陥）が素子特性を劣化させることが知ら
れているので、そのようなグローイン欠陥に基づく有害
な欠陥のないエピタキシャル層を有するエピタキシャル
ウエーハの需要が年々高まってきている。
いて作製されたシリコン単結晶から作製されたシリコン
ウエーハの場合、結晶が育成される際に導入される欠陥
（グローイン欠陥）が素子特性を劣化させることが知ら
れているので、そのようなグローイン欠陥に基づく有害
な欠陥のないエピタキシャル層を有するエピタキシャル
ウエーハの需要が年々高まってきている。
【０００４】ところで、エピタキシャルウエーハは、シ
リコンウエーハに対してエピタキシャル成長というプロ
セスを行うほかに、各種熱処理を行うことが多い。その
際、高温でのエピタキシャル成長プロセスの間に、シリ
コンウエーハ中に元々存在していた酸素析出核が消滅し
てしまい、その後のデバイス熱処理で酸素析出物が形成
・成長しにくいためにゲッタリング能力が不十分とな
る。そこでこれを補うため、ウエーハ裏面にポリシリコ
ン膜を成膜するプロセスを必要とする。
リコンウエーハに対してエピタキシャル成長というプロ
セスを行うほかに、各種熱処理を行うことが多い。その
際、高温でのエピタキシャル成長プロセスの間に、シリ
コンウエーハ中に元々存在していた酸素析出核が消滅し
てしまい、その後のデバイス熱処理で酸素析出物が形成
・成長しにくいためにゲッタリング能力が不十分とな
る。そこでこれを補うため、ウエーハ裏面にポリシリコ
ン膜を成膜するプロセスを必要とする。
【０００５】また、抵抗率が０．０１Ω・ｃｍ以下のｐ
型の低抵抗率ウエーハ上に、数Ω・ｃｍ程度のｐ型のエ
ピタキシャル層を形成したｐ／ｐ+ エピタキシャルウエ
ーハの場合は、ウエーハ中に含まれる高濃度のボロンの
ためにゲッタリング能力は高まるが、エピタキシャル成
長中のボロンのオートドーピングによりエピタキシャル
層の抵抗率の制御が難しくなる。そこでオートドーピン
グを避けるためにウエーハ裏面に酸化膜を成膜するプロ
セスを必要とする。このような追加熱処理の経費は、エ
ピタキシャルウエーハの製造コストの上昇を招く。
型の低抵抗率ウエーハ上に、数Ω・ｃｍ程度のｐ型のエ
ピタキシャル層を形成したｐ／ｐ+ エピタキシャルウエ
ーハの場合は、ウエーハ中に含まれる高濃度のボロンの
ためにゲッタリング能力は高まるが、エピタキシャル成
長中のボロンのオートドーピングによりエピタキシャル
層の抵抗率の制御が難しくなる。そこでオートドーピン
グを避けるためにウエーハ裏面に酸化膜を成膜するプロ
セスを必要とする。このような追加熱処理の経費は、エ
ピタキシャルウエーハの製造コストの上昇を招く。
【０００６】これに対し、最近、シリコン単結晶中に窒
素をドープすると酸素析出が促進され、このようなシリ
コンウエーハを用いたエピタキシャルウエーハは、従来
の窒素がドープされていないエピタキシャルウエーハよ
りゲッタリング能力が高いことが明らかになった（相原
他；第４６回応用物理学関係連合講演会（１９９９春）
２９ａ−ＺＢ−５、戸部他；第４６回応用物理学関係連
合講演会（１９９９春）２９ａ−ＺＢ−６）。これによ
り、裏面にポリシリコン膜を成膜するプロセスが不要と
なり、製造コストの上昇を伴うことなく品質も向上する
ことになった。
素をドープすると酸素析出が促進され、このようなシリ
コンウエーハを用いたエピタキシャルウエーハは、従来
の窒素がドープされていないエピタキシャルウエーハよ
りゲッタリング能力が高いことが明らかになった（相原
他；第４６回応用物理学関係連合講演会（１９９９春）
２９ａ−ＺＢ−５、戸部他；第４６回応用物理学関係連
合講演会（１９９９春）２９ａ−ＺＢ−６）。これによ
り、裏面にポリシリコン膜を成膜するプロセスが不要と
なり、製造コストの上昇を伴うことなく品質も向上する
ことになった。
【０００７】ところが、酸素析出物が形成され易いウエ
ーハの場合、熱酸化することによりＯＳＦ（Ｏｘｉｄａ
ｔｉｏｎ−ｉｎｄｕｃｅｄ Ｓｔａｃｋｉｎｇ Ｆａｕ
ｌｔｓ：酸化誘起積層欠陥）と呼ばれる欠陥がウエーハ
表面に発生し易く、このようなＯＳＦが発生する部分に
はそのＯＳＦの発生核（以下、ＯＳＦ核と呼ぶ）となる
微小な酸素析出物等の欠陥が存在することが知られてい
る。
ーハの場合、熱酸化することによりＯＳＦ（Ｏｘｉｄａ
ｔｉｏｎ−ｉｎｄｕｃｅｄ Ｓｔａｃｋｉｎｇ Ｆａｕ
ｌｔｓ：酸化誘起積層欠陥）と呼ばれる欠陥がウエーハ
表面に発生し易く、このようなＯＳＦが発生する部分に
はそのＯＳＦの発生核（以下、ＯＳＦ核と呼ぶ）となる
微小な酸素析出物等の欠陥が存在することが知られてい
る。
【０００８】このようなウエーハにエピタキシャル層を
形成すると、エピタキシャル層に結晶欠陥（以下、エピ
欠陥と呼ぶ）が発生する場合があるため、このエピ欠陥
発生の有無をエピタキシャル成長プロセス前に簡便な方
法で検査し、エピ欠陥が発生すると判断されるウエーハ
にはエピタキシャル成長プロセスを施さないか、エピ欠
陥の発生しにくいエピタキシャル成長条件を選択するこ
とによって不良を低減することが望まれている。
形成すると、エピタキシャル層に結晶欠陥（以下、エピ
欠陥と呼ぶ）が発生する場合があるため、このエピ欠陥
発生の有無をエピタキシャル成長プロセス前に簡便な方
法で検査し、エピ欠陥が発生すると判断されるウエーハ
にはエピタキシャル成長プロセスを施さないか、エピ欠
陥の発生しにくいエピタキシャル成長条件を選択するこ
とによって不良を低減することが望まれている。
【０００９】
【発明が解決しようとする課題】本発明はこのような問
題点に鑑みてなされたもので、例えば、エピタキシャル
ウエーハのエピタキシャル成長プロセスにおいてエピ欠
陥が発生するか否かを、エピタキシャル成長プロセス前
のシリコンウエーハあるいはシリコン単結晶の段階にお
いて、製造工程に取り入れられるほどの簡便さで評価す
る方法を確立することを主たる目的としている。
題点に鑑みてなされたもので、例えば、エピタキシャル
ウエーハのエピタキシャル成長プロセスにおいてエピ欠
陥が発生するか否かを、エピタキシャル成長プロセス前
のシリコンウエーハあるいはシリコン単結晶の段階にお
いて、製造工程に取り入れられるほどの簡便さで評価す
る方法を確立することを主たる目的としている。
【００１０】
【課題を解決するための手段】本発明の半導体ウエーハ
の評価方法に関する発明は、半導体ウエーハに特定のプ
ロセスを施すことにより発生するプロセス誘起欠陥と前
記特定のプロセスを施す前の半導体ウエーハ中に存在す
る結晶欠陥の分布との関係を予め求めておく工程と、評
価対象である半導体ウエーハ中に存在する前記結晶欠陥
の分布を測定し、該結晶欠陥の分布から前記関係に基づ
いて、評価対象である半導体ウエーハに特定のプロセス
を施した後のプロセス誘起欠陥の発生の有無を予測する
工程とを有することを特徴としている（請求項１）。
の評価方法に関する発明は、半導体ウエーハに特定のプ
ロセスを施すことにより発生するプロセス誘起欠陥と前
記特定のプロセスを施す前の半導体ウエーハ中に存在す
る結晶欠陥の分布との関係を予め求めておく工程と、評
価対象である半導体ウエーハ中に存在する前記結晶欠陥
の分布を測定し、該結晶欠陥の分布から前記関係に基づ
いて、評価対象である半導体ウエーハに特定のプロセス
を施した後のプロセス誘起欠陥の発生の有無を予測する
工程とを有することを特徴としている（請求項１）。
【００１１】このように、予めプロセス誘起欠陥とプロ
セスを施す前の結晶欠陥の分布との関係を求めておけ
ば、特定のプロセスを施す前の結晶欠陥の分布を求める
だけで、そのプロセスを施した後のプロセス誘起欠陥の
発生の有無を予測することができる。特に分布について
は、例えば欠陥の位置を目視、ＣＣＤ等で簡単に判断で
きるので、製造工程に取り入れて、評価作業の著しいコ
スト低減を図ることも可能である。
セスを施す前の結晶欠陥の分布との関係を求めておけ
ば、特定のプロセスを施す前の結晶欠陥の分布を求める
だけで、そのプロセスを施した後のプロセス誘起欠陥の
発生の有無を予測することができる。特に分布について
は、例えば欠陥の位置を目視、ＣＣＤ等で簡単に判断で
きるので、製造工程に取り入れて、評価作業の著しいコ
スト低減を図ることも可能である。
【００１２】この場合、特定のプロセスがエピタキシャ
ル成長であり、プロセス誘起欠陥がエピタキシャル層の
欠陥であり、結晶欠陥の分布をＯＳＦの分布とすること
ができる（請求項２）。また、ＯＳＦの分布として、Ｏ
ＳＦの発生位置と最大密度により判断することが望まし
い（請求項３）。このように、特定のプロセスがエピタ
キシャル成長であり、プロセス誘起欠陥がエピ欠陥であ
り、結晶欠陥の分布がＯＳＦの分布とした場合には、Ｏ
ＳＦの分布だけでエピ欠陥の発生の有無を判断できるの
で非常に簡便に評価することができるとともに、不良エ
ピタキシャルウエーハを作製することを回避することが
でき、極めて有効である。
ル成長であり、プロセス誘起欠陥がエピタキシャル層の
欠陥であり、結晶欠陥の分布をＯＳＦの分布とすること
ができる（請求項２）。また、ＯＳＦの分布として、Ｏ
ＳＦの発生位置と最大密度により判断することが望まし
い（請求項３）。このように、特定のプロセスがエピタ
キシャル成長であり、プロセス誘起欠陥がエピ欠陥であ
り、結晶欠陥の分布がＯＳＦの分布とした場合には、Ｏ
ＳＦの分布だけでエピ欠陥の発生の有無を判断できるの
で非常に簡便に評価することができるとともに、不良エ
ピタキシャルウエーハを作製することを回避することが
でき、極めて有効である。
【００１３】さらにこの場合、半導体ウエーハは、窒素
がドープされたシリコンウエーハであることが望ましい
（請求項４）。このように、ＣＺ法により窒素がドープ
されたシリコン単結晶棒を加工して得られたシリコン単
結晶ウエーハは、優れたＩＧ能力を有するエピタキシャ
ル成長用に適したシリコン単結晶ウエーハである。従っ
て、この窒素がドープされたシリコンウエーハ上にエピ
タキシャル成長する時にエピタキシャル層に発生する結
晶欠陥を抑制することができれば、極めて有意義であ
る。
がドープされたシリコンウエーハであることが望ましい
（請求項４）。このように、ＣＺ法により窒素がドープ
されたシリコン単結晶棒を加工して得られたシリコン単
結晶ウエーハは、優れたＩＧ能力を有するエピタキシャ
ル成長用に適したシリコン単結晶ウエーハである。従っ
て、この窒素がドープされたシリコンウエーハ上にエピ
タキシャル成長する時にエピタキシャル層に発生する結
晶欠陥を抑制することができれば、極めて有意義であ
る。
【００１４】
【発明の実施の形態】以下、本発明の実施の形態につい
て、半導体ウエーハとして窒素がドープされたシリコン
ウエーハ上にエピタキシャル層を形成したエピタキシャ
ルウエーハを例に挙げて説明するが、本発明はこれらに
限定されるものではない。
て、半導体ウエーハとして窒素がドープされたシリコン
ウエーハ上にエピタキシャル層を形成したエピタキシャ
ルウエーハを例に挙げて説明するが、本発明はこれらに
限定されるものではない。
【００１５】先ず窒素ドープ単結晶の引上げ方法につい
て説明する。ここで使用される単結晶引上げ装置は、通
常のＣＺ法単結晶引上げ装置である。まず、ルツボ内で
シリコンの高純度多結晶原料を融点（約１４２０°Ｃ）
以上に加熱して融解する。窒素ドープは、例えば原料シ
リコン中に窒化膜付きシリコンウエーハを投入すること
によって行うことができる。次に、融液の表面略中心部
に種結晶の先端を接触又は浸漬させる。その後、ルツボ
を適宜の方向に回転させるとともに、種結晶を回転させ
ながら引上げることにより、単結晶育成が開始される。
以後、引上げ速度と温度を適切に調節することにより略
円柱形状の窒素ドープ単結晶棒を得ることができる。
て説明する。ここで使用される単結晶引上げ装置は、通
常のＣＺ法単結晶引上げ装置である。まず、ルツボ内で
シリコンの高純度多結晶原料を融点（約１４２０°Ｃ）
以上に加熱して融解する。窒素ドープは、例えば原料シ
リコン中に窒化膜付きシリコンウエーハを投入すること
によって行うことができる。次に、融液の表面略中心部
に種結晶の先端を接触又は浸漬させる。その後、ルツボ
を適宜の方向に回転させるとともに、種結晶を回転させ
ながら引上げることにより、単結晶育成が開始される。
以後、引上げ速度と温度を適切に調節することにより略
円柱形状の窒素ドープ単結晶棒を得ることができる。
【００１６】別に、最近では引上げ室の水平方向の外側
に磁石を設置し、シリコン融液に水平方向あるいは垂直
方向等の磁場を印加することによって、融液の対流を抑
制し、単結晶の安定成長をはかる、いわゆるＭＣＺ法が
用いられることも多い。
に磁石を設置し、シリコン融液に水平方向あるいは垂直
方向等の磁場を印加することによって、融液の対流を抑
制し、単結晶の安定成長をはかる、いわゆるＭＣＺ法が
用いられることも多い。
【００１７】得られた単結晶棒を通常の方法により、ワ
イヤーソー等で切り出してウエーハとし、面取り、ラッ
ピング、エッチング、研磨等を施すことによって、エピ
タキシャル成長用に適した窒素ドープシリコンウエーハ
とすることができる。
イヤーソー等で切り出してウエーハとし、面取り、ラッ
ピング、エッチング、研磨等を施すことによって、エピ
タキシャル成長用に適した窒素ドープシリコンウエーハ
とすることができる。
【００１８】以上のようにして、まず、エピ欠陥の発生
に影響を与えるパラメータであるシリコンウエーハ中の
窒素濃度や引上げ速度等の条件を変えた様々な窒素ドー
プシリコンウエーハを予め作製し、これらのウエーハに
熱酸化を施した後選択エッチングをしてＯＳＦを顕在化
させ、各ウエーハ面内のＯＳＦの分布を数値化する。
に影響を与えるパラメータであるシリコンウエーハ中の
窒素濃度や引上げ速度等の条件を変えた様々な窒素ドー
プシリコンウエーハを予め作製し、これらのウエーハに
熱酸化を施した後選択エッチングをしてＯＳＦを顕在化
させ、各ウエーハ面内のＯＳＦの分布を数値化する。
【００１９】一方、ＯＳＦの分布を観察するウエーハと
同一条件で作製された他の窒素ドープシリコンウエーハ
に対し、ある特定の条件でエピタキシャル層を形成し、
その表面のエピ欠陥の発生の有無を評価し、ＯＳＦの分
布とエピ欠陥の発生との相関関係を求めておく。数値化
するＯＳＦ分布の具体的なパラメータとしては、ＯＳＦ
リングの発生位置（ウエーハ周辺からの距離）や最大密
度などが挙げられる。
同一条件で作製された他の窒素ドープシリコンウエーハ
に対し、ある特定の条件でエピタキシャル層を形成し、
その表面のエピ欠陥の発生の有無を評価し、ＯＳＦの分
布とエピ欠陥の発生との相関関係を求めておく。数値化
するＯＳＦ分布の具体的なパラメータとしては、ＯＳＦ
リングの発生位置（ウエーハ周辺からの距離）や最大密
度などが挙げられる。
【００２０】次に、製品としてのエピタキシャルウエー
ハを製造するための製造工程において、引上げられたシ
リコン単結晶インゴットの両端からウエーハまたはスラ
ブを切り出し、この両ウエーハに熱酸化を施した後選択
エッチングをしてＯＳＦを顕在化させて観察する。
ハを製造するための製造工程において、引上げられたシ
リコン単結晶インゴットの両端からウエーハまたはスラ
ブを切り出し、この両ウエーハに熱酸化を施した後選択
エッチングをしてＯＳＦを顕在化させて観察する。
【００２１】具体的には、例えば、シリコン単結晶イン
ゴットを長さ２０ｃｍ程度のブロックに切り出し、その
ブロックの両端から厚さ２ｍｍ程度のスラブを切り出
す。これに１１５０℃で１００分の熱酸化処理を施した
後、選択エッチングを施し、集光灯および光学顕微鏡に
よりＯＳＦの分布を観察する。
ゴットを長さ２０ｃｍ程度のブロックに切り出し、その
ブロックの両端から厚さ２ｍｍ程度のスラブを切り出
す。これに１１５０℃で１００分の熱酸化処理を施した
後、選択エッチングを施し、集光灯および光学顕微鏡に
よりＯＳＦの分布を観察する。
【００２２】そして、このＯＳＦ分布の観察結果を前記
相関関係と比較することにより、エピタキシャル成長を
行った場合に、転位ループ等のエピ欠陥の発生の有無を
判断し、エピ欠陥が発生しないと判断されたブロックの
みをエピタキシャル層を形成するシリコンウエーハに加
工すればよい。このようにすることにより、エピタキシ
ャルウエーハの不良を確実に低減することができる。
相関関係と比較することにより、エピタキシャル成長を
行った場合に、転位ループ等のエピ欠陥の発生の有無を
判断し、エピ欠陥が発生しないと判断されたブロックの
みをエピタキシャル層を形成するシリコンウエーハに加
工すればよい。このようにすることにより、エピタキシ
ャルウエーハの不良を確実に低減することができる。
【００２３】このように、予めエピ欠陥のようなプロセ
ス誘起欠陥とプロセスを施す前のＯＳＦのような結晶欠
陥の分布の関係を求めておけば、特定のプロセスを施す
前の結晶欠陥の分布を求めるだけで、そのプロセスを施
した後のプロセス誘起欠陥の発生の有無を予測すること
ができる。特に結晶欠陥の分布については欠陥の位置を
目視、ＣＣＤ等で簡単に判断できるので、手間もかから
ず、製造工程に取り入れることも可能であり、評価作業
のコスト低減を図ることができる。
ス誘起欠陥とプロセスを施す前のＯＳＦのような結晶欠
陥の分布の関係を求めておけば、特定のプロセスを施す
前の結晶欠陥の分布を求めるだけで、そのプロセスを施
した後のプロセス誘起欠陥の発生の有無を予測すること
ができる。特に結晶欠陥の分布については欠陥の位置を
目視、ＣＣＤ等で簡単に判断できるので、手間もかから
ず、製造工程に取り入れることも可能であり、評価作業
のコスト低減を図ることができる。
【００２４】
【実施例】以下に本発明の実施例を示すが、本発明はこ
れに限定されるものではない。特に、ここでは熱処理条
件、エッチング条件、ＯＳＦ密度のしきい値等を明記し
たが、ＯＳＦ密度のしきい値は熱処理条件やエッチング
条件により変化するものである。また、熱処理条件、エ
ッチング条件等はこれに限定されない。さらに、ブロッ
ク、スラブの厚さも任意であり、これに限定されない。
れに限定されるものではない。特に、ここでは熱処理条
件、エッチング条件、ＯＳＦ密度のしきい値等を明記し
たが、ＯＳＦ密度のしきい値は熱処理条件やエッチング
条件により変化するものである。また、熱処理条件、エ
ッチング条件等はこれに限定されない。さらに、ブロッ
ク、スラブの厚さも任意であり、これに限定されない。
【００２５】（実施例）引上げ速度を１．３ｍｍ／ｍｉ
ｎに固定し、窒素濃度が１×１０13〜５×１０ 14／ｃｍ
3 の範囲で窒素がドープされた直径６インチのＣＺシリ
コン単結晶を数本引上げ、これを加工して窒素ドープシ
リコンウエーハを作製した。
ｎに固定し、窒素濃度が１×１０13〜５×１０ 14／ｃｍ
3 の範囲で窒素がドープされた直径６インチのＣＺシリ
コン単結晶を数本引上げ、これを加工して窒素ドープシ
リコンウエーハを作製した。
【００２６】そしてこれらのシリコンウエーハに１１５
０℃で１００分間の熱酸化処理を施した。その後、選択
エッチング（フッ酸・硝酸系の選択エッチング液を使
用）を施し、５μｍ程度エッチングした後、集光灯下で
輝点を観察してＯＳＦが発生している位置を確認し、そ
の部分を光学顕微鏡でスキャンすることによりＯＳＦが
最も密集している点を見定め、その部分（１点のみ）の
ＯＳＦ密度を測定し、ＯＳＦの最大密度と定義した。ま
た、発生しているＯＳＦリングの内側の位置からウエー
ハ外周端までの距離を測定し、ＯＳＦの発生位置と定義
した。
０℃で１００分間の熱酸化処理を施した。その後、選択
エッチング（フッ酸・硝酸系の選択エッチング液を使
用）を施し、５μｍ程度エッチングした後、集光灯下で
輝点を観察してＯＳＦが発生している位置を確認し、そ
の部分を光学顕微鏡でスキャンすることによりＯＳＦが
最も密集している点を見定め、その部分（１点のみ）の
ＯＳＦ密度を測定し、ＯＳＦの最大密度と定義した。ま
た、発生しているＯＳＦリングの内側の位置からウエー
ハ外周端までの距離を測定し、ＯＳＦの発生位置と定義
した。
【００２７】一方、これらＯＳＦの分布を観察するウエ
ーハと全く同一条件で作製された他の窒素ドープシリコ
ンウエーハに対し、１１２５℃で３μｍのエピタキシャ
ル層を形成した後、ＫＬＡテンコール社製の表面検査装
置ＳＰ１を用いて欠陥サイズが０．１１μｍ以上のエピ
欠陥の有無を観察し、上記で測定したＯＳＦ分布（最大
密度と発生位置）との関係を図１に示した。
ーハと全く同一条件で作製された他の窒素ドープシリコ
ンウエーハに対し、１１２５℃で３μｍのエピタキシャ
ル層を形成した後、ＫＬＡテンコール社製の表面検査装
置ＳＰ１を用いて欠陥サイズが０．１１μｍ以上のエピ
欠陥の有無を観察し、上記で測定したＯＳＦ分布（最大
密度と発生位置）との関係を図１に示した。
【００２８】図１の結果より、上記の熱酸化条件および
エッチング条件においては、エピ欠陥の発生するＯＳＦ
分布は、最大密度が７０００個／ｃｍ2 以上で、かつ、
発生位置が６ｍｍ以上であることが判明した。このよう
にして得られた相関関係を、実際のエピタキシャルウエ
ーハ製品を量産する製造工程中の１検査手法に適用する
ことができる。
エッチング条件においては、エピ欠陥の発生するＯＳＦ
分布は、最大密度が７０００個／ｃｍ2 以上で、かつ、
発生位置が６ｍｍ以上であることが判明した。このよう
にして得られた相関関係を、実際のエピタキシャルウエ
ーハ製品を量産する製造工程中の１検査手法に適用する
ことができる。
【００２９】実際に窒素ドープシリコンウエーハにエピ
タキシャル層を形成したエピタキシャルウエーハの製品
を作製する際には、エピタキシャル層を形成する窒素ド
ープシリコンウエーハに要求されるゲッタリング能力
（酸素析出物密度）およびエピタキシャル層の品質（欠
陥密度）によりシリコン単結晶の製造条件（窒素濃度、
酸素濃度、引上げ速度など）が決定される。
タキシャル層を形成したエピタキシャルウエーハの製品
を作製する際には、エピタキシャル層を形成する窒素ド
ープシリコンウエーハに要求されるゲッタリング能力
（酸素析出物密度）およびエピタキシャル層の品質（欠
陥密度）によりシリコン単結晶の製造条件（窒素濃度、
酸素濃度、引上げ速度など）が決定される。
【００３０】仮にエピ欠陥が発生しないようなシリコン
単結晶の製造条件を選択して単結晶を引上げたとして
も、シリコン単結晶を何本も引上げ、シリコンウエーハ
を大量生産する場合には、引上げ結晶毎に、あるいは作
製されたウエーハ毎にある程度の特性のバラツキは生ず
るものである。
単結晶の製造条件を選択して単結晶を引上げたとして
も、シリコン単結晶を何本も引上げ、シリコンウエーハ
を大量生産する場合には、引上げ結晶毎に、あるいは作
製されたウエーハ毎にある程度の特性のバラツキは生ず
るものである。
【００３１】そこで、引上げられたシリコン単結晶イン
ゴットを２０ｃｍ程度のブロックに切り出し、その両端
から厚さ２ｍｍのスラブを切り出し、これに上記の熱酸
化条件およびエッチング条件を施してＯＳＦ分布を測定
し、上記相関関係に基づいてエピ欠陥の発生の有無を判
断するという本発明の評価方法を、その製造工程中の検
査手法として用いれば、エピ欠陥が発生しないと判断さ
れたブロックのみをエピタキシャル層を形成するシリコ
ンウエーハに加工することが可能となるため、エピ欠陥
が発生する可能性のある不良品を低減することができ
る。また、エピ欠陥が発生すると判断されたブロックに
ついては、モニターウエーハ等の別の用途に転用して材
料を有効利用できるため、コストメリットが得られる。
ゴットを２０ｃｍ程度のブロックに切り出し、その両端
から厚さ２ｍｍのスラブを切り出し、これに上記の熱酸
化条件およびエッチング条件を施してＯＳＦ分布を測定
し、上記相関関係に基づいてエピ欠陥の発生の有無を判
断するという本発明の評価方法を、その製造工程中の検
査手法として用いれば、エピ欠陥が発生しないと判断さ
れたブロックのみをエピタキシャル層を形成するシリコ
ンウエーハに加工することが可能となるため、エピ欠陥
が発生する可能性のある不良品を低減することができ
る。また、エピ欠陥が発生すると判断されたブロックに
ついては、モニターウエーハ等の別の用途に転用して材
料を有効利用できるため、コストメリットが得られる。
【００３２】なお、本発明は、上記実施形態に限定され
るものではない。上記実施形態は、例示であり、本発明
の特許請求の範囲に記載された技術的思想と実質的に同
一な構成を有し、同様な作用効果を奏するものは、いか
なるものであっても本発明の技術的範囲に包含される。
るものではない。上記実施形態は、例示であり、本発明
の特許請求の範囲に記載された技術的思想と実質的に同
一な構成を有し、同様な作用効果を奏するものは、いか
なるものであっても本発明の技術的範囲に包含される。
【００３３】例えば、上記では、特定のプロセスとして
はエピタキシャル成長とし、プロセス誘起欠陥としては
エピ欠陥とし、結晶結晶の分布としてはＯＳＦの分布と
した場合につき例を示して説明したが、本発明はこれに
は限定されず、プロセス誘起欠陥と結晶欠陥の分布を求
める工程と、前記関係に基づいてプロセス後の欠陥の発
生の有無を予測する工程を有する半導体ウエーハの評価
方法であれば、本発明に含まれる。
はエピタキシャル成長とし、プロセス誘起欠陥としては
エピ欠陥とし、結晶結晶の分布としてはＯＳＦの分布と
した場合につき例を示して説明したが、本発明はこれに
は限定されず、プロセス誘起欠陥と結晶欠陥の分布を求
める工程と、前記関係に基づいてプロセス後の欠陥の発
生の有無を予測する工程を有する半導体ウエーハの評価
方法であれば、本発明に含まれる。
【００３４】また、上記実施形態においては、直径６イ
ンチのシリコン単結晶ウエーハにつき例を挙げて説明し
たが、本発明はこれには限定されず、直径６インチ以下
または直径８〜１６インチあるいはそれ以上の半導体ウ
エーハにも適用できる。また、本発明は、多結晶融液に
水平磁場、縦磁場、カスプ磁場等を印加するいわゆるＭ
ＣＺ法で得られた半導体ウエーハにも適用できることは
言うまでもない。
ンチのシリコン単結晶ウエーハにつき例を挙げて説明し
たが、本発明はこれには限定されず、直径６インチ以下
または直径８〜１６インチあるいはそれ以上の半導体ウ
エーハにも適用できる。また、本発明は、多結晶融液に
水平磁場、縦磁場、カスプ磁場等を印加するいわゆるＭ
ＣＺ法で得られた半導体ウエーハにも適用できることは
言うまでもない。
【００３５】
【発明の効果】以上詳細に説明した通り本発明によれ
ば、実際にエピタキシャル成長等のプロセスを行わなく
ても、プロセス誘起欠陥の発生の有無が容易に予測でき
るようになり、量産ウエーハの製造工程における評価方
法として非常に有益であり、大幅なコストダウンを図る
ことができる。
ば、実際にエピタキシャル成長等のプロセスを行わなく
ても、プロセス誘起欠陥の発生の有無が容易に予測でき
るようになり、量産ウエーハの製造工程における評価方
法として非常に有益であり、大幅なコストダウンを図る
ことができる。
【図面の簡単な説明】
【図１】実施例におけるＯＳＦ分布とエピ欠陥の関係を
示した結果図である。
示した結果図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 矢ケ崎 善範 群馬県安中市磯部２丁目13番１号 信越半 導体株式会社磯部工場内 Ｆターム(参考） 4M106 AA01 BA04 BA10 BA12 CB19 CB20 DH01 DH12 DH56 DJ20
Claims (4)
- 【請求項１】 半導体ウエーハに特定のプロセスを施す
ことにより発生するプロセス誘起欠陥と前記特定のプロ
セスを施す前の半導体ウエーハ中に存在する結晶欠陥の
分布との関係を予め求めておく工程と、評価対象である
半導体ウエーハ中に存在する前記結晶欠陥の分布を測定
し、該結晶欠陥の分布から前記関係に基づいて、評価対
象である半導体ウエーハに特定のプロセスを施した後の
プロセス誘起欠陥の発生の有無を予測する工程とを有す
ることを特徴とする半導体ウエーハの評価方法。 - 【請求項２】 前記特定のプロセスがエピタキシャル成
長であり、前記プロセス誘起欠陥がエピタキシャル層の
欠陥であり、前記結晶欠陥の分布がＯＳＦの分布である
ことを特徴とする請求項１に記載した半導体ウエーハの
評価方法。 - 【請求項３】 前記ＯＳＦの分布として、ＯＳＦの発生
位置と最大密度により判断することを特徴とする請求項
２に記載した半導体ウエーハの評価方法。 - 【請求項４】 前記半導体ウエーハは、窒素がドープさ
れたシリコンウエーハであることを特徴とする請求項１
ないし請求項３のいずれか１項に記載した半導体ウエー
ハの評価方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000325772A JP4683171B2 (ja) | 2000-10-25 | 2000-10-25 | 半導体ウェーハの評価方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000325772A JP4683171B2 (ja) | 2000-10-25 | 2000-10-25 | 半導体ウェーハの評価方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002134577A true JP2002134577A (ja) | 2002-05-10 |
| JP4683171B2 JP4683171B2 (ja) | 2011-05-11 |
Family
ID=18803077
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000325772A Expired - Lifetime JP4683171B2 (ja) | 2000-10-25 | 2000-10-25 | 半導体ウェーハの評価方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4683171B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007109931A (ja) * | 2005-10-14 | 2007-04-26 | Shin Etsu Handotai Co Ltd | シリコンウエーハの選定方法及びアニールウエーハの製造方法 |
| US20110286658A1 (en) * | 2010-05-24 | 2011-11-24 | Tadashi Mitsui | Pattern inspection method and semiconductor device manufacturing method |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11186184A (ja) * | 1997-12-18 | 1999-07-09 | Sumitomo Sitix Corp | 高品質シリコンウェーハの製造方法 |
| JPH11189493A (ja) * | 1997-12-25 | 1999-07-13 | Sumitomo Metal Ind Ltd | シリコン単結晶およびエピタキシャルウェーハ |
| JP2000219598A (ja) * | 1999-02-01 | 2000-08-08 | Shin Etsu Handotai Co Ltd | エピタキシャルシリコンウエーハおよびその製造方法並びにエピタキシャルシリコンウエーハ用基板 |
| JP2001106594A (ja) * | 1999-10-07 | 2001-04-17 | Sumitomo Metal Ind Ltd | エピタキシャルウェーハの製造方法 |
-
2000
- 2000-10-25 JP JP2000325772A patent/JP4683171B2/ja not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11186184A (ja) * | 1997-12-18 | 1999-07-09 | Sumitomo Sitix Corp | 高品質シリコンウェーハの製造方法 |
| JPH11189493A (ja) * | 1997-12-25 | 1999-07-13 | Sumitomo Metal Ind Ltd | シリコン単結晶およびエピタキシャルウェーハ |
| JP2000219598A (ja) * | 1999-02-01 | 2000-08-08 | Shin Etsu Handotai Co Ltd | エピタキシャルシリコンウエーハおよびその製造方法並びにエピタキシャルシリコンウエーハ用基板 |
| JP2001106594A (ja) * | 1999-10-07 | 2001-04-17 | Sumitomo Metal Ind Ltd | エピタキシャルウェーハの製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007109931A (ja) * | 2005-10-14 | 2007-04-26 | Shin Etsu Handotai Co Ltd | シリコンウエーハの選定方法及びアニールウエーハの製造方法 |
| US20110286658A1 (en) * | 2010-05-24 | 2011-11-24 | Tadashi Mitsui | Pattern inspection method and semiconductor device manufacturing method |
| US8532395B2 (en) | 2010-05-24 | 2013-09-10 | Kabushiki Kaisha Toshiba | Pattern inspection method and semiconductor device manufacturing method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4683171B2 (ja) | 2011-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100838350B1 (ko) | 실리콘 단결정 웨이퍼 및 실리콘 단결정 제조방법 | |
| KR100788988B1 (ko) | 에피텍셜 웨이퍼용 실리콘 단결정 웨이퍼, 에피텍셜웨이퍼 및 이들의 제조방법 그리고 평가방법 | |
| JP5578172B2 (ja) | アニールウエーハの製造方法およびデバイスの製造方法 | |
| JP4805681B2 (ja) | エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法 | |
| JP4670224B2 (ja) | シリコンウェーハの製造方法 | |
| JP5121139B2 (ja) | アニールウエハの製造方法 | |
| US6641888B2 (en) | Silicon single crystal, silicon wafer, and epitaxial wafer. | |
| JP4699675B2 (ja) | アニールウェーハの製造方法 | |
| JP3975605B2 (ja) | シリコン単結晶ウエーハおよびシリコン単結晶ウエーハの製造方法 | |
| US20040216659A1 (en) | Method of making an epitaxial wafer | |
| KR101703696B1 (ko) | 실리콘 기판의 제조방법 및 실리콘 기판 | |
| JP4567251B2 (ja) | シリコン半導体基板およびその製造方法 | |
| JP2001106594A (ja) | エピタキシャルウェーハの製造方法 | |
| KR100526427B1 (ko) | 실리콘 반도체기판 및 그 제조방법 | |
| JP4102988B2 (ja) | シリコンウエーハおよびエピタキシャルウエーハの製造方法ならびにエピタキシャルウエーハ | |
| JP2011222842A (ja) | エピタキシャルウェーハの製造方法、エピタキシャルウェーハ及び撮像用デバイスの製造方法 | |
| JP2003243404A (ja) | アニールウエーハの製造方法及びアニールウエーハ | |
| JP4510997B2 (ja) | シリコン半導体基板およびその製造方法 | |
| JP4683171B2 (ja) | 半導体ウェーハの評価方法 | |
| JP4715402B2 (ja) | 単結晶シリコンウェーハの製造方法、単結晶シリコンウェーハ及びウェーハ検査方法 | |
| US7014704B2 (en) | Method for growing silicon single crystal | |
| JP4154891B2 (ja) | シリコン単結晶の製造方法 | |
| JP2013175742A (ja) | エピタキシャルウェーハの製造方法、エピタキシャルウェーハ及び撮像用デバイスの製造方法 | |
| JP4615785B2 (ja) | 窒素添加基板を用いたエピ層欠陥のないエピタキシャルウエハの製造方法 | |
| JP2007142063A (ja) | シリコン単結晶ウエーハ、これを用いたデバイスの製造方法、並びにそのシリコン単結晶ウエーハの製造方法及び評価方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070727 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091116 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091124 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091228 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100914 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101027 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110112 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110125 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140218 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4683171 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |