KR100838350B1 - 실리콘 단결정 웨이퍼 및 실리콘 단결정 제조방법 - Google Patents

실리콘 단결정 웨이퍼 및 실리콘 단결정 제조방법 Download PDF

Info

Publication number
KR100838350B1
KR100838350B1 KR1020027011273A KR20027011273A KR100838350B1 KR 100838350 B1 KR100838350 B1 KR 100838350B1 KR 1020027011273 A KR1020027011273 A KR 1020027011273A KR 20027011273 A KR20027011273 A KR 20027011273A KR 100838350 B1 KR100838350 B1 KR 100838350B1
Authority
KR
South Korea
Prior art keywords
region
single crystal
silicon single
wafer
growth rate
Prior art date
Application number
KR1020027011273A
Other languages
English (en)
Other versions
KR20020081370A (ko
Inventor
사쿠라다마사히로
고바야시타케시
모리타츠오
후세가와이즈미
오타토모히코
Original Assignee
신에쯔 한도타이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쯔 한도타이 가부시키가이샤 filed Critical 신에쯔 한도타이 가부시키가이샤
Publication of KR20020081370A publication Critical patent/KR20020081370A/ko
Application granted granted Critical
Publication of KR100838350B1 publication Critical patent/KR100838350B1/ko

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/14Heating of the melt or the crystallised materials

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)

Abstract

본 발명은 쵸크라스키법으로 육성된 실리콘 단결정 웨이퍼에 있어서, 웨이퍼 전면(全面)을 열산화처리할때 링(ring)상으로 발생하는 OSF의 외측 N영역에서, Cu디포지션에 의해 검출되는 결함영역이 존재하지 않는 것을 특징으로 하는 실리콘 단결정 웨이퍼 및 그 제조방법에 관한 것이다. 이에 의해, 공공리치 V영역, OSF영역, 그리고 격자간 실리콘리치 I영역중 어느 하나에도 속하지 않으며, 또한 확실하게 산화막내압등의 전기특성을 향상시킬 수 있는 쵸크라스키법에 의한 실리콘 단결정 웨이퍼를 안정한 제조조건에서 제조할 수 있다.
Figure R1020027011273
실리콘 단결정, OSF, Cu디포지션, 무결함영역

Description

실리콘 단결정 웨이퍼 및 실리콘 단결정 제조방법{SILICON SINGLE CRYSTAL WAFER AND METHOD FOR PRODUCING SILICON SINGLE CRYSTAL}
본 발명은 후술하는 바와 같은 V영역, OSF영역 및 I영역중 어느 하나의 결함영역도 아니며, 더욱이, Cu 디포지션(deposition)처리에 의해 검출되는 산화막결함도 형성되지 않으며, 고내압에서 우수한 전기특성을 갖는 실리콘 단결정 웨이퍼 및 실리콘 단결정 제조방법에 관한 것이다.
근래에 들어, 반도체회로의 고집적화에 수반한 소자 미세화에 동반하여, 그 기판을 쵸크라스키법(이하, CZ법이라 약칭한다)으로 제작된 실리콘 단결정에 대한 품질요구가 높아지고 있다. 특히, FPD, LSTD, COP등 그로인(Grown-in)결함 이라 불리우는, 산화막내압특성이나 디바이스특성을 악화시키는 단결정 성장기인(起因) 결함이 존재하여 그 밀도와 사이즈의 저감이 중요시되고 있다.
이러한 결함을 설명함에 있어서, 먼저 실리콘 단결정에 포함되는 버캔시(Vacancy, 이하, V라 약기하는 경우도 있다)라 불리우는 공공형 점결함과, 인터스티셜-실리콘(Interstitial -Si, 이하 I라 약기하는 경우도 있다)이라 불리우는 격자간형 실리콘 점결함 각각의 유입되는 농도를 결정하는 인자에 대하여 일반적으로 알려져 있는 것을 설명한다.
실리콘 단결정에 있어서, V영역이란, Vacancy, 대개는 실리콘원자의 부족으로 발생하는 요(凹)부, 구멍과 같은 것이 많은 영역이고, I영역이란 실리콘원자가 여분으로 존재함으로써 발생하는 전위나 여분의 실리콘원자 덩어리가 많은 영역이며, 그리고 V영역과 I영역 사이에는 원자의 부족이나 여분이 없는(적은) 뉴트럴 (Neutrel, 이하, N이라 약기하는 경우도 있다) 영역이 존재하고 있다. 그리고 상기 그로인 결함(FPD, LSTD, COP등)이란 어디까지나 V나 I가 과포화한 상태시에 발생하는 것이며, 다소 원자의 편차가 있더라도 과포화농도 이하이면 결함으로 존재하지 않음이 판명되었다.
이러한 양 점결함의 농도는, CZ법에서의 결정인상속도(성장속도)와 결정중 고액계면근방의 온도구배 G와의 관계로부터 결정되며, V영역과 I영역과의 경계 가까운 변(邊)에는 OSF(산화유기 적층결함, Oxidation Induced Stacking Fault)라고 불리우는 결함이 결정성장축에 대한 수직방향의 단면에서 볼때, 링(ring)상으로 분포(이하, OSF 링이라고 하는 경우도 있다)하여 있는 것이 확인되고 있다.
이러한 결정성장 기인 결함은, 통상 결정중 고액계면근방의 온도구배G가 큰 로내구조(핫존:HZ이라고 하는 경우도 있다)가 사용된 CZ인상기에서 결정축방향으로 성장속도를 고속에서 저속으로 변화시킨 경우, 도 7에 나타난 바와 같은 결함분포도로써 얻어질 수 있다.
그리고 이러한 결정성장기인 결함을 분류하면, 예컨데 성장속도가 6mm/min 전후 이상으로 비교적 고속의 경우에는, 공공형 점결함이 집합된 보이드에 기인(起因)하는 FPD, LSTD, COP등의 그로인 결함이 결정축방향 전역에 고밀도로 존재하고, 이러한 결함이 존재하는 영역은 V 영역이라 불리우고 있다(도 7의 라인(A)). 또한 성장속도가 0.6mm/min 이하의 경우에는 성장속도의 저하에 수반하여, OSF링이 결정의 주변에서 발생하고, 더욱이 성장속도를 저하시키면 링 직경이 축소하지만 이 링의 외측에 전위루프 때문이라 여겨지고 있는 L/D(Large Dislocation:격자간전위 루프의 약호, LSEPD, LEFD등)의 결함이 저밀도로 존재하고, 이러한 결함이 존재하는 영역은 I영역(L/D영역이라고 하는 경우도 있다)이라 불리우고 있다. 더욱이, 성장속도를 0.4mm/min전후 이하로 저속으로 하면, OSF 링이 웨이퍼의 중심에 응집하여 소멸하고, 그 전면이 I영역으로 된다(도 7의 라인(C)).
또한 최근 V영역과 I영역의 중간에서 OSF링 외측에, N영역이라 불리우는 공공 기인(起因)의 FPD, LSTD, COP와, 전위루프 기인의 LSEPD, LEPD도 존재하지 않은 영역의 존재가 발견되고 있다. 이 영역은 OSF링의 외측에 있으며, 그리고, 산소석출열처리를 실시하고 X-Ray관찰등으로 석출의 컨트러스트(contrast)를 확인한 경우 산소석출이 거의 없으며, 또한 LSEPD, LEPD가 형성될 만큼 리치(rich)하지 않은 I영역측이라고 보고되고 있다. (도 7의 라인(B)).
이러한 N영역은 통상의 방법에서는, 성장속도를 낮출때 성장축방향에 대하여 경사져 존재하므로 웨이퍼 면내에는 일부분밖에 존재하지 않는다.
이 N영역에 대하여, 보론코프이론(V.V.Voronkov; Journal of Crystal Growth, 59(1982) 625~643)에서는, 인상속도(V)와 결정 고액계면 축방향 온도구배(G)의 비인 V/G 파라메터가 점결함 전체의 농도를 결정하는 것이라 제창하고 있다. 면내에서 G가 분포를 가지기 때문에, 예컨데 어떤 인상속도에서는 중심이 V영역에서 N영역을 사이에 두고 주변에서 I영역으로 되는 결정밖에 얻어지지 않는다.
따라서 최근 면내의 G분포를 개선하여 이러한 경사져서 밖에 존재하지 않았던 N영역을, 예컨데, 인상속도 F를 천천히 낮추면서 인상시에, 어떤 인상속도에서 N영역이 횡전면(橫全面)으로 확대된 결정을 제조할 수 있게 되었다. 또한 이 전면 N영역의 결정을 길이방향으로 확대함에는, 이 N영역이 횡으로 확대된 때의 인상속도를 유지하여 인상하면 어느 정도 달성될 수 있다. 또한 결정이 성장함에 따라서 G가 변화하는 것을 고려해야 하며, 이것을 보정하여 어디까지나 V/G가 일정하게 되도록 조절하면 그런데로 성장방향으로도 전면 N영역으로 되는 결정이 확대될 수 있게 되었다.
이 N영역을 더나아가 분류하면, OSF링의 외측에 인접라는 Nv영역(공공이 많은 영역)과 I영역에 인접하는 Ni영역(격자간 실리콘이 많은 영역)이 있으며, Nv영역에는 열산화처리될때에 산소석출량이 많고, Ni영역에는 산소석출이 거의 없는 것으로 이해되고 있다.
그런데 상술한 바와 같이, 전면 N영역으로 있으며, 열산화처리될때 OSF링이 발생하지 않으며, 또한 전면에 FPD, L/D가 존재하지 않는 단결정임에도 불구하고 산화막결함이 현저하게 발생하는 경우가 있음이 밝혀졌다. 그리고 이것은 산화막 내압특성과 같은 전기특성을 열화시키는 원인으로 되고 있어, 종래 전면이 N영역이라는 것만으로는 충분하지 않으며, 더욱 개선이 요망되고 있다.
따라서 본 발명은 이러한 문제점을 감안하여 마련된 것으로써, 공공 리치 V영역, OSF영역, 그리고 격자간실리콘 리치 I영역중 어느 하나에도 속하지 않으며, 또한 확실하게 산화막내압등의 전기특성을 향상시킬 수 있는 CZ법에 의한 실리콘 단결정 웨이퍼를 안정한 제조조건하에서 얻는 것을 그 목적으로 한다.
본 발명은 상기 목적을 달성하기 위한 것으로써, 본 발명에 따른 실리콘단결정 웨이퍼는, 쵸크라스키법으로 육성된 실리콘 단결정 웨이퍼에 있어서, 웨이퍼 전면을 열산화처리할때 링(ring)상으로 발생하는 OSF의 외측 N영역으로서, Cu 디포지션(deposition)에 의해 검출되는 결함영역이 존재하지 않는 것을 특징으로 한다.
이와같이, 본 발명의 실리콘 단결정 웨이퍼는, 웨이퍼 전면을 열산화처리할때 링상으로 발생하는 OSF의 외측 N영역으로서, 특히 Cu디포지션에 의해 검출되는 결함영역이 존재하지 않는 무결함 웨이퍼이며, 디바이스를 제작하여도 산화막내압특성등 전기특성이 열화됨이 없는 고품질의 실리콘 웨이퍼로 된다.
그리고 본 발명의 제2태양인 실리콘 단결정 웨이퍼는, 쵸크라스키법으로 육성된 실리콘 단결정 웨이퍼에 있어서, 웨이퍼 전면을 열산화처리할때 링상으로 발생하는 OSF의 외측 N영역으로서, Cu디포지션에 의해 검출되는 결함영역 및 산소석출이 생기기 곤란한 Ni영역이 웨이퍼의 전면(全面)내에 존재하지 않는 것을 특징으로 한다.
이와같이, 본 발명의 실리콘 단결정 웨이퍼는, 웨이퍼 전면을 열산화처리할때 링상으로 발생하는 OSF의 외측 N영역으로서, 특히, Cu디포지션에 의해 검출되는 결함영역 및 산소석출이 생기기 곤란한 Ni영역이 웨이퍼의 전면내에 존재하지 않는 무결함 웨이퍼이며, 디바이스를 제작하여도 산화막내압특성등 전기특성을 열화시키지 않음과 동시에, 겟터링 능력도 높다.
다음으로, 본 발명에 따른 실리콘단결정 제조방법은, 쵸크라스키법으로 실리콘 단결정을 육성하는 경우에 있어서, 육성된 실리콘 단결정 웨이퍼에 열산화처리를 할때 링상으로 발생하는 OSF의 외측 N영역으로서, Cu디포지션에 의해 검출되는 결함영역이 존재하지 않는 무결함영역내에서 결정을 성장시키는 것을 특징으로 한다.
그리고 본 발명의 실리콘단결정 제조방법은, 쵸크라스키법으로 실리콘 단결정을 육성하는 경우에 있어서, 인상중 실리콘 단결정 성장속도를 점감(漸減)하는경우, OSF링 소멸후에 잔존하는 Cu디포지션에 의해 검출되는 결함영역이 소멸하는 경계(境界)의 성장속도와, 더욱 성장속도를 점감하는 경우 격자간 전위루프가 발생하는 경계의 성장속도와의 사이의 성장속도로 제어하여 결정을 육성하는 것을 특징으로 한다.
이러한 제조방법에 의하면, 육성된 실리콘단결정 웨이퍼에 열산화처리할때 링상으로 발생하는 OSF의 외측 N영역으로서, 특히 Cu디포지션에 의해 검출되는 산화막내압등의 전기특성을 열화시키는 결함영역이 존재하지 않는 무결함 실리콘 단결정 웨이퍼를 제조할 수 있다.
나아가 본 발명에 따른 실리콘단결정 제조방법의 제2태양은, 쵸크라스키법으로 실리콘 단결정을 육성하는 경우에 있어서, 육성된 실리콘 단결정 웨이퍼에 열산화처리를 할때 링상으로 발생하는 OSF의 외측 N영역으로서, Cu디포지션에 의해 검출되는 결함영역 및 산소석출이 생기기 곤란한 Ni영역이 존재하지 않는 영역내에서 결정을 성장시키는 것을 특징으로 한다.
더 나아가, 본 발명에 따른 실리콘 단결정 제조방법은, 쵸크라스키법으로 실리콘 단결정을 육성하는 경우에 있어서, 인상중 실리콘 단결정의 성장속도를 점감(漸減)하는 경우, OSF링 소멸후에 잔존하는 Cu디포지션에 의해 검출되는 결함영역이 소멸하는 경계(境界)의 성장속도와, 더욱 성장속도를 점감하는 경우 산소석출이 생기기 곤란한 Ni영역이 발생하는 경계의 성장속도와의 사이의 성장속도로 제어하여 결정을 육성하는 것을 특징으로 한다.
이러한 제조방법에 의하면, 웨이퍼 전면(全面)을 열산화처리할때 링상으로 발생하는 OSF의 외측 N영역으로서, Cu디포지션에 의해 검출되는 결함영역 및 산소석출이 생기기 곤란한 Ni영역이 웨이퍼 전면내에 존재하지 않는 무결함 실리콘단결정을 제조할 수 있다. 따라서 산화막내압 및 겟터링 능력도 양호한 결정을 얻을 수 있다.
이러한 제조방법에 있어서, 결정성장시 인상속도를 0.5mm/min이상으로 하는 것이 바람직하다.
이와 같이, 결정성장시 인상속도를 0.5mm/min이상으로 하면, 본발명의 무결함영역, 특히 산소석출물층이 형성되는 영역의 제조마진(margin)이 확대되고 안정한 공급이 가능하게 된다.
이상 설명한 바와 같이, 본 발명에 의하면, V영역, OSF영역 및 I영역중 어느 하나의 결함영역도 아니고, 나아가 Cu 디포지션처리에 의해 검출되는 산화결함도 형성되지 않으며, 고내압에서 우수한 전기특성을 갖는 실리콘단결정 웨이퍼를 안정적으로 공급할 수 있다.
도 1은 본 발명의 성장속도와 결정결함분포와의 관계를 표시하는 설명도이다.
도 2는 본 발명에서 사용된 단결정 인상장치의 개략도이다.
(a)장치 A, (b)장치 B
도 3(a)는 단결정 성장속도와 결정 절단위치의 관계를 나타내는 관계도이고,
도 3(b)는 각 인상장치의 OSF 쉬링크(shrink)속도를 나타내는 설명도이며,
도 3(c)는 Cu디포지션 평가처리의 제작방법을 나타내는 설명도이다.
도 4는 본 발명에서 사용된 단결정 인상장치로 육성된 단결정의 결정축방향 의 WLT 맵(map)이다.
(a)장치 A, (b)장치 B
도 5는 Cu디포지션에 의해 Nv영역에서의 결함분포를 관찰한 결과도이다.
(a)Cu디포지션에 의한 산화막결함영역, (b)산화막결함이 없는 Nv영역
도 6은 Nv영역내의 산화막내압 레벨을 측정한 결과도이다.
(a)Cu디포지션에 의한 산화막결함발생영역, (b)산화막결함이 발생하지 않은 Nv영역
도 7은 종래기술에 의한 성장속도와 결정의 결함분포를 나타내는 설명도이 다.
이하, 본 발명에 대하여 상세히 설명하지만, 본 발명은 이에 제한되는 것은 아니다. 설명에 앞서 각 용어를 미리 해설해 둔다.
1)FPD(Flow Pattern Defect)란 성장후의 실리콘 단결정봉으로부터 웨이퍼를 절출(切出)하고, 표면의 왜곡층을 불산과 질산의 혼합액으로 에칭하여 제거한후, K2Cr2O7과 불산과 물의 혼합액으로 표면을 에칭(Secco 에칭)함으로써 핏트(pit) 및 물결무늬 모양이 생긴다. 이 물결무늬 모양은 FPD라 칭하며, 웨이퍼 면내의 FPD밀도가 높은 만큼 산화막내압의 불량이 증가한다(특개평4-192345호공보 참조).
2)SEPD(Secco Etch Pit Defect)란 FPD와 동일한 에칭을 실시할때에, 흐름 모양(flow pattern)을 수반하는 것을 FPD라 불리우며, 흐름모양을 수반하지 않는 것을 SEPD라고 불리운다. 이중에서 10㎛이상의 큰 SEPD(LSEPD)는 전위 클라스터(cluster)에 기인한 것으로 생각되며, 디바이스에 전위 클라스터가 존재하는 경우 이 전위를 통하여 전류가 연결되어 P-N접합으로서 기능을 하지 않게 된다.
3)LSTD(Laser Scattering Tomography Defect)란 성장후의 실리콘 단결정봉으로 부터 웨이퍼를 절출(切出)하고, 표면 왜곡층을 불산과 질산의 혼합액으로 에칭하여 제거한후, 웨이퍼를 벽개(劈開)한다. 이 벽개면으로 적외광선을 입사시키고 웨이퍼 표면으로부터 배출되는 광선을 검출함으로써 웨이퍼내에 존재하는 결함에 의한 산란광을 검출할 수 있다. 여기에서 관찰되는 산란체에 대하여 학회등에서 보 고되고 있으며, 산소석출물로 간주되고 있다(Jpn.J.Appl.Phys. Vol.32, P3679, 1993참조). 또한 최근의 연구에서는 팔면체의 보이드(구멍)로 존재한다는 결과도 보고되고 있다.
4)COP(Crystal Originated Particle)란 웨이퍼 중심부의 산화막내압을 열화시키는 원인이 되는 결함으로써, Secco에칭에서는 FPD로 되는 결함이지만, SC-1세정(NH4OH:H2O2:H2O=1:1:10의 혼합액에 의한 세정)에서는 선택 에칭액으로서 작용하여 COP로 된다. 이 핏트의 직경은 1㎛이하로 광산란법으로 조절된다.
5)L/D(Large Dislocation:격자간전위루프의 약호(略號))에는 LSEPD, LFPD등이 있으며, 전위루프 기인이라 여겨지고 있는 결함이다. LSEPD는 상술한 바와 같이, SEPD중에서도 10㎛이상의 큰 것을 가리킨다. 또한 LEPD는 상술한 FPD중에서도 선단 핏트의 크기가 10㎛이상의 큰 것을 가리킨다. 이들도 전위루프 기인(起因)된 것이라 여겨지고 있다.
6)Cu디포지션법은, 반도체 웨이퍼의 결함위치를 정확히 측정하고, 반도체 웨이퍼의 결함에 대한 검출한도를 향상시켜 보다 미세한 결함에 대해서도 정확히 측정하여 분석할 수 있는 웨이퍼의 평가법이다.
구체적인 웨이퍼의 평가방법은, 웨이퍼 표면상에 소정 두께의 절연막을 형성시키고, 상기 웨이퍼의 표면 근처에 형성된 결함부위상의 절연막을 파괴하여 결함부위에 Cu등 전해물질을 석출(디포지션)시키는 것이다. 즉, Cu디포지션법은 Cu이온이 용존하는 액체중에서 웨이퍼의 표면에 형성된 산화막에 전위를 인가하면, 산화 막이 열화하여 있는 부위에 전류가 흐르고, Cu이온이 Cu로 되면서 석출하는 것을 이용한 평가법이다. 산화막이 열화하기 쉬운 부분에는 COP등의 결함이 존재함이 알려져 있다.
Cu디포지션된 웨이퍼의 결함부위는 집광등(集光燈)하에서나 직접적으로 육안으로 분석하여 그 분석이나 밀도를 평가할 수 있으며, 나아가 현미경관찰, 투과전자현미경(TEM) 또는 주사전자현미경(SEM)등에서도 확인할 수 있다.
본 발명자들은 CZ법에 의한 실리콘 단결정 성장에 관하여 V영역과 I영역의 경계근변(境界近邊)에 대하여 상세히 조사하였는데, V영역과 I영역의 중간에서 OSF링의 외측에, FPD, LSTD, COP의 수가 현저히 적어지고, L/D도 존재하지 않는 뉴트럴(netural) N영역을 발견하였다.
그리고 이 N영역을 더욱 분류하면, OSF링의 외측에 인접하는 Nv영역(공공이 많은 영역)과 I영역에 인접하는 Ni영역(격자간 실리콘이 많은 영역)이 있으며, Nv영역에는 열산화처리할때 산소석출량이 많고 Ni영역에는 산소석출이 없는 것을 알 수 있었다.
그런데 상기 N영역에서 결정을 육성하여도 산화막내압이 악화하는 것이 있으며, 그 원인는 잘 알지 못하였다. 따라서 본 발명자등은 Cu디포지션법으로 N영역에 대하여 보다 상세히 조사를 하였는데, OSF영역 외측의 N영역에서, 석출열처리후 산소석출이 발생하기 쉬운 N영역의 일부에 Cu디포지션처리로 검출되는 결함이 현저하게 발생하는 영역이 있음을 발견하였다. 그리고 이것은 산화막내압특성과 같은 전기특성을 열화시키는 원인이 되고 있음을 구명하였다.
따라서 이 OSF 외측 N영역에서, Cu디포지션으로 검출되는 결함영역이 없는 영역을 웨이퍼 전면(全面)으로 확대하는 것이 가능하면, 상기 각각의 그로인 결함이 없음과 아울러, 확실하게 산화막내압특성등을 향상시킬 수 있는 웨이퍼를 얻을 수 있다.
본 발명자등은 이하의 실험을 행하여 성장속도와 결함분포와의 관계를 구하고, 그 결과에 기초하여 단결정봉을 육성하여 웨이퍼의 산화막내압특성을 평가하였다.
(실험1)
도 2(a)의 장치 A 및 도 2(b)의 장치 B에서 제시된 MCZ단결정 인상장치(횡자장인가)의 내부에, 장치 A는 24인치 석영도가니에 원료 다결정 실리콘을 150kg 장입하고, 장치 B는 26인치 석영도가니에 원료 다결정 실리콘을 160kg 장입하여, 각 장치에서 직경 8인치(직경 200mm), 방위<100>의 실리콘 단결정을 인상하였다. 단결정을 인상할때, 성장속도를 0.7mm/min에서 0.3mm/min의 범위로 결정 두부(頭部)에서 미부(尾部)에 걸쳐서 점감(漸減)되도록 제어하였다. 또한 웨이퍼의 산소농도가 22~23ppma(ASTM'79치)로 되도록 단결정을 제작하였다.
그리고 도 3(a),(b)에 나타난 바와 같이, 인상된 결정의 두부(頭部)에서부터 미부(尾部)에 걸쳐 결정축방향을 따라 세로로 절단하고, 4매(枚)의 웨이퍼 샘플을 제작하였다. 4매중 3매는 WLT(웨이퍼 라이프 타임)측정(측정기: SEMILAB WT-85) 및 세코 에칭으로 V영역, OSF영역, I영역의 각 영역의 분포상황과, FPD, LEP의 분포상 황, 그리고 OSF열처리로 OSF발생상황을 조사하고 각 영역경계의 성장속도를 확인하였다. 나아가 결정축방향을 따라 세로로 절단된 샘플중 1매는 도 3(c)에 나타난 바와 같이, 직경 6인치 웨이퍼형상으로 도려내는 가공을 하고, 1매는 경면가공마무리후 웨이퍼 표면에 열산화막을 형성한후 Cu디포지션처리를 실시하고 산화막결함의 분포상황을 확인하였다.
이하, 본 실험에 있어 웨이퍼의 평가수순 및 평가결과를 상세히 설명한다.
(1)인상된 단결정봉을 결정축방향 각 10cm 길이로 블록 절단한후, 종결정축방향을 따라 세로로 절단하여 약 2mm두께의 샘플을 4매 제작하였다.
(2)상기 샘플중 1매는 웨이퍼열처리로내 620℃, 2시간, 질소분위기하에서 열처리후, 800℃, 4시간(질소분위기하) 열처리를 실시하고, 그후 1000℃, 16시간(건조산소 분위기하에서) 열처리후 냉각하여, SEMILAB-85로 웨이퍼 라이프 타임(WLT)의 맵(map)을 작성하였다(도 4(a), (b)참조). 또한 2매는 경면-에칭후 세코에칭을 실시하고, FPD 및 LEP의 분포를 관찰하였다. 그리고 3매는 OSF열처리후 세코에칭하여 산화막을 제거하고 OSF의 분포상황을 확인하였다. 이러한 결과로부터 V영역, OSF영역, I영역의 각 영역을 특정하고, 각 경계의 성장속도를 조사하였다.
장치 A(도 2(a))에서 인상된 단결정의 각 경계의 성장속도(도 4(a)참조)는 다음과 같았다.
V영역/OSF영역경계: 0.484mm/min
OSF 소멸경계 : 0.472mm/min
Cu디포지션 결함소멸경계: 0.467mm/min
비석출(Ni)영역/I영역경계: 0.454mm/min
장치 B(도 2(b))에서 인상된 단결정의 각 경계의 성장속도(도 4(b)참조)는 다음과 같다.
V영역/OSF영역경계: 0.596mm/min
OSF 소멸경계 : 0.587mm/min
Cu디포지션 결함소멸경계: 0.566mm/min
비석출(Nv)영역/Ni영역경계: 0.526mm/min
Ni영역/I영역경계: 0.510mm/min
(3)상기 (1)의 단결정봉의 결정축방향을 따라 세로로 절단된 샘플중 남은 1매를 직경 6인치의 웨이퍼 형상으로 도려내는 가공(도 3(c)참조)을 하고, 경면가공마무리후, 웨이퍼 표면에 열산화막 형성후 Cu디포지션처리를 실시하고 산화막결함의 분포상황을 확인하였다.
평가조건은 다음과 같다.
1)산화막 : 25nm, 2)전해강도 : 6MV/cm
3) 전압인가시간 : 5분간
도 5는 Cu디포지션으로 Nv영역을 평가한 결과도를 나타낸다.
도 5(a)는 Cu디포지션에 의해 발생된 산화막결함영역의 결함분포를, (b)는 Cu디포지션에 의해 산화막결함이 없는 Nv영역의 결함분포를 나타낸다.
도 6(a)는 Cu디포지션으로 산화막결함이 발생된 Nv영역의 산화막내압의 평가결과이며, (b)는 Cu디포지션으로 산화막결함이 발생하지 않은 Nv영역의 산화막내압 의 평가결과이다.
이상의 결과로부터, OSF 외측에 존재하는 N영역내에, 산소석출이 발생하기 쉬운 Nv영역중에서, 산화막결함이 생기기 쉬운 Cu디포지션으로 검출되는 결함영역이 존재하는 것을 알 수 있다. 이 영역에서는 Nv영역임에도 불구하고 산화내압이 반드시 양호하지 않다. 한편, 동일한 Nv영역에서도 이러한 Cu디포지션으로 검출되는 결함영역이 없는 Nv영역에서는 산화막내압이 만족할 수있는 결과로 됨을 알 수 있다.
(실험 2)
다음으로, 상기 결과를 감안하여 장치 B(도 2(b)를 이용하여 OSF 외측의 N영역에서, Cu디포지션 결함영역(Dn영역)이 없는 영역 및 나아가 산소석출이 발생하기 곤란한 Ni영역도 포함하지 않는 영역을 포착할 수 있도록 성장속도를 제어하고, 인상된 결정을 경면마무리된 웨이퍼로 가공하여 산화막내압특성 평가를 행하였다.
참고로, C 모드(mode) 측정조건은 다음과 같다.
1)산화막 :25nm, 2)측정전극: 인·도프·폴리실리콘
3)전극면적: 8mm2, 4)판정전류: 1mA/cm2
그 결과 산화막내압 레벨은 100%의 양품율(良品率)을 나타내었다.
본 발명자등은 이상의 실험에서 얻게된 발견을 감안한후 예의검토를 거듭하여 본 발명을 착상하기에 이르게 되었다.
본 발명의 제1의 실리콘단결정 제조방법은, 육성된 실리콘단결정 웨이퍼에 열산화처리를 할때 링상으로 발생하는 OSF의 외측 N영역에서, Cu디포지션으로 검출되는 결함영역이 존재하지 않는 무결함영역내에서 결정을 성장시킬 수 있는 것을 특징으로 한다.
이 방법을 도 1을 기초하여 설명하면, 인상중의 실리콘단결정의 성장속도를 점감(漸減)하는 경우, OSF링 소멸후에 잔존하는 Cu디포지션에 의해 검출되는 결함영역이 소멸하는 경계의 성장속도와, 더욱 성장속도를 점감(漸減)하는 경우에 격자간전위 루프가 발생하는 경계의 성장속도와의 사이의 성장속도로 제어하여 결정을 육성하게 된다.
이상 상술한 방법으로 육성된 단결정봉으로 부터 절출(切出)된 웨이퍼는, 웨이퍼 전면이 열산화처리를 할때 링상으로 발생하는 OSF의 외측 N영역에서, Cu디포지션에 의해 검출되는 결함영역이 하나도 존재하지 않는 무결함 실리콘단결정 웨이퍼로 된다.
다음으로, 제2의 제조방법은, 육성된 실리콘 단결정 웨이퍼에 열산화처리를 할때 링상으로 발생하는 OSF의 외측 N영역에서, Cu디포지션에 의해 검출되는 결함영역 및 산소석출이 생기기 곤란한 Ni영역이 존재하지 않는 영역내에서 결정을 성장시키는 것을 특징으로 한다.
이 방법을 도 1에 기초하여 설명하면, 인상중의 실리콘 단결정의 성장속도를점감(漸減)하는 경우, OSF링 소멸후에 잔존하는 Cu디포지션에 의해 검출되는 결함영역이 소멸하는 경계의 성장속도와, 더욱 성장속도를 점감(漸減)하는 경우에 산소석출이 생기기 곤란한 Ni영역이 발생하는 경계의 성장속도와의 사이의 성장속도로 제어하여 결정을 육성하는 것이다.
이 제조방법에 의해 육성된 단결정봉으로 부터 제작된 웨이퍼는, 웨이퍼 전면을 열산화처리 할때 링상으로 발생하는 OSF의 외측 N영역에서, Cu디포지션에 의해 검출되는 결함영역 및 산소석출이 생기기 곤란한 Ni영역이 웨이퍼의 전면내에 존재하지 않는 무결함 실리콘 단결정 웨이퍼일 수 있다.
이 웨이퍼는, 산소석출이 생기기 어려운 Ni영역을 포함하지 않으며, 모두 Nv영역으로 있으므로 무결함영역중에 질소 및 건조산소분위기하에서 열처리할때, 산소석출물층이 벌크(bulk)중에 형성된다. 따라서 이영역으로 부터 제작된 실리콘단결정 웨이퍼는, 산화막내압등이 양호할 뿐만아니라 우수한 겟터링 능력을 가진다.
나아가, 본 발명품을 제작할때, 원료로 되는 실리콘단결정을 0.5mm/min이상의 성장속도로 인상가능한 급냉구조인 CZ인상장치를 사용하면, 본 발명의 무결함영역, 특히 산소석출물층이 형성되는 영역(Nv-Dn)쪽이 보다 확대되고, 제조상 안정성을 유지할 수 있다.
그리고 결정중심부에서의 결정 고액계면의 축방향 온도구배 Gc가 작아지고, 본 발명의 무결함영역 제조시, 0.5mm/min의 성장속도를 초과하지 않는 CZ법 인상장치의 경우, 본 발명품의 원료 실리콘단결정의 성장속도 마진은 0.02mm/min을 밑돌기때문에 용이하게 양산할 수 없지만, Gc가 크고, 본 발명의 무결함영역 제조시 0.5mm/min이상의 성장속도가 달성될 수 있는 CZ법 인상장치의 경우, 본 발명품의 원료 실리콘단결정의 성장속도 마진은 0.02mm/min이상이며, 최대 약 0.05mm/min를 달성할 수 있다. 특히, 상술한 바와 같이, 0.5mm/min이상의 성장속도로 본 발명품을 제조하는 경우, 질소 및 건조산소분위기중의 열처리후에 산소석출물층이 벌크중에 형성되는 영역의 성장속도 마진쪽이 용이하게 확대될 수 있음을 알았다.
마지막으로, 본 발명에서 사용된 CZ법에 의한 단결정 인상장치의 구성예를 도 2(a)(b)에 의해 설명한다. 도 2(a)에 나타난 바와 같이, 이 단결정 인상장치30은 인상실31과, 인상실31중에 설치된 도가니32와, 도가니32의 주위에 배치된 히터34와, 도가니32를 회전시키는 도가니 보지축33 및 그 회전기구(도시되지 않음)와, 실리콘의 종결정을 보지하는 씨드-쳐크6과, 씨드-쳐크6을 인상하는 와이어7과, 와이어7을 회전 또는 권취하는 권취기구(도시되지 않음)을 구비하여 구성되어 있다. 도가니32는 그 내측의 실리콘융액(탕)2을 수용하는 측에는 석영도가니가 설치되어 있으며, 그 외측에는 흑연도가니가 설치되어 있다. 또한 히터34의 외측 주위에는 단열재35가 배치되어 있다.
또한 본 발명의 제조방법에 관한 제조조건을 설정하기 위하여, 환상(環狀)의 흑연통(黑鉛筒:차단판)9을 설치하고 있다. 또한 도 2(b)에 나타난 것에는, 결정의 고액계면4의 외주에 환상의 외측단열재10가 설치되어 있다. 이 외측 단열재10는 그 하단과 실리콘융액2의 탕면2과의 사이에 2~20cm의 간격을 가지게 설치되어 있다. 나아가. 냉각가스를 취부(吹付)하거나, 복사열을 차단하여 단결정을 냉각하는 통상(筒狀)의 냉각장치를 설치한 것도 있다.
별개로, 최근에는 인상실31의 수평방향 외측에 도시되지 않은 자석을 설치하고, 실리콘융액2에 수평방향 또는 수직방향등의 자장을 인가함으로써 융액의 대류 를 억제하고 단결정의 안정성장을 꾀하는 소위 MCZ법이 이용되는 것도 많다.
다음으로, 상기 단결정 인상장치30에 의한 단결정 육성방법에 대하여 설명한다.
먼저, 도가니32내에 고순도 다결정 실리콘원료를 융점(약 1420℃)이상으로 가열하여 융해시킨다. 다음으로, 와아어7를 풀어 융액2의 대략 중심부에 종결정(種結晶)의 선단을 접촉 또는 침적시킨다. 그후, 도가니 보지축33을 적절한 방향으로 회전시킴과 동시에, 와이어7을 회전시키면서 권취하여 종결정을 인상함으로써 단결정 육성을 개시한다. 이후, 인상속도와 온도를 적절하게 조절함으로써 대략 원주형상의 단결정봉1을 얻을 수 있다.
이 경우, 본 발명에서는 본 발명의 목적을 달성하기 위하여 특히 중요한 점은, 도 2(a) 또는 도 2(b)에 나타난 바와 같이, 인상실31의 탕면상 단결정봉1중의 액상부분의 외주공간에 있어서, 탕면근방의 결정융점으로부터 1400℃까지의 온도역을 제어할 수 있도록 환상의 흑연통(차단판)9나 외측단열재10을 설치하고 있다.
즉, 이러한 로내온도를 제어하기 위해, 예컨데 도 2(b)에 나타난 바와 같이, 인상실31내에 외측단열재10을 설치하고, 그 하단과 융액표면과의 간격을 2~20cm로 설정하면 좋다. 이렇게 하면, 결정중심부의 온도구배 Gc[℃/cm]와 결정주변부분의 온고구배 Ge와의 차가 작아지게 되고, 예컨데 결정주변의 온도구배쪽을 결정중심 보다 낮게 되도록 로내온도를 제어할 수 있다.
이 외측단열재10는 흑연통12의 외측에 있으며, 흑연통12의 내측에도 단열통11이 설치되어 있다. 또한 흑연통12의 위에는 금속통13으로 연결되고, 그 위 에는 냉각통13이 있어 냉각매체를 흘려 강제냉각하고 있다.
이상 상술된 실리콘 단결정 제조방법으로 제조된 실리콘 단결정을 슬라이스(slice)하여 얻어지는 실리콘 단결정 웨이퍼는, 웨이퍼에 열산화처리를 할 때 링상으로 발생하는 OSF의 외측 N영역에서, Cu디포지션에 의해 검출되는 결함영역이 존재하지 않는 무결함 웨이퍼이다. 또는 웨이퍼 전면이 열산화처리를 할 때 링상으로 발생하는 OSF의 외측 N영역에서, Cu디포지션에 의해 검출되는 결함영역 및 산소석출이 생기기 곤란한 Ni영역이 웨이퍼 전면내에 존재하지 않는 무결함 웨이퍼이다.
한편, 본 발명은 상기 실시형태에 한정되는 것은 아니다. 상기 실시형태는 예시로서, 본 발명의 특허청구범위에 기재된 기술사상과 실질적으로 동일한 구성을 가지며 동양(同樣)의 작용효과를 갖는 것이면 어느 것이라도 본 발명의 기술적범위에 포함된다.
예컨데, 상기 실시형태에 있어서는, 직경 8인치의 실리콘단결정을 육성하는 경우의 예를들어 설명하였지만, 본 발명은 이에 한정되지 않으며, 직경 10~16인치 또는 그 이상의 실리컨단결정에도 적용할 수 있다. 또한 본 발명은 실리콘융액에 수평자장, 종(縱)자장, 카섭(cusp)자장을 인가하는 소위 MCZ법에도 적용할 수 있다는 것은 말할 필요도 없다.

Claims (7)

  1. 쵸크라스키법으로 육성된 실리콘 단결정 웨이퍼에 있어서, 웨이퍼 전면(全面)을 열산화처리할때 링(ring)상으로 발생하는 OSF의 외측 N영역으로서, 산소석출이 생기기 쉬운 Nv영역 중 Cu디포지션에 의해 검출되는 결함영역이 존재하지 않는 Nv영역과, 산소석출이 생기기 곤란한 Ni영역으로 이루어진 것을 특징으로 하는 실리콘 단결정 웨이퍼.
  2. 쵸크라스키법으로 육성된 실리콘 단결정 웨이퍼에 있어서, 웨이퍼 전면을 열산화처리할때 링상으로 발생하는 OSF의 외측 N영역으로서, 산소석출이 생기기 쉬운 Nv영역 중의 Cu디포지션에 의해 검출되는 결함영역 및 산소석출이 생기기 곤란한 Ni영역이 웨이퍼의 전면내에 존재하지 않는 Nv영역으로 이루어진 것을 특징으로 하는 실리콘 단결정 웨이퍼.
  3. 삭제
  4. 쵸크라스키법으로 실리콘 단결정을 육성하는 경우에 있어서, 인상중 실리콘단결정 성장속도를 점감(漸減)하는 경우, OSF링 소멸후에 잔존하는 Cu디포지션에 의해 검출되는 결함영역이 소멸하는 경계(境界)의 성장속도와, 더욱 성장속도를 점감하는 경우 격자간 전위루프가 발생하는 경계의 성장속도와의 사이의 성장속도로 제어하여 결정을 육성하는 것을 특징으로 하는 실리콘 단결정 제조방법.
  5. 삭제
  6. 쵸크라스키법으로 실리콘 단결정을 육성하는 경우에 있어서, 인상중 실리콘단결정의 성장속도를 점감(漸減)하는 경우, OSF링 소멸후에 잔존하는 Cu디포지션에 의해 검출되는 결함영역이 소멸하는 경계(境界)의 성장속도와, 더욱 성장속도를 점감하는 경우 산소석출이 생기기 곤란한 Ni영역이 발생하는 경계의 성장속도와의 사이의 성장속도로 제어하여 결정을 육성하는 것을 특징으로 하는 실리콘 단결정 제조방법.
  7. 제4항 또는 제6항에 있어서, 상기 결정성장시의 인장속도를 0.5mm/min이상으로 하는 것을 특징으로 하는 실리콘 단결정 제조방법.
KR1020027011273A 2000-12-28 2001-12-26 실리콘 단결정 웨이퍼 및 실리콘 단결정 제조방법 KR100838350B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2000-00403127 2000-12-28
JP2000403127A JP3994665B2 (ja) 2000-12-28 2000-12-28 シリコン単結晶ウエーハおよびシリコン単結晶の製造方法

Publications (2)

Publication Number Publication Date
KR20020081370A KR20020081370A (ko) 2002-10-26
KR100838350B1 true KR100838350B1 (ko) 2008-06-13

Family

ID=18867301

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027011273A KR100838350B1 (ko) 2000-12-28 2001-12-26 실리콘 단결정 웨이퍼 및 실리콘 단결정 제조방법

Country Status (7)

Country Link
US (1) US6913646B2 (ko)
EP (1) EP1347083B1 (ko)
JP (1) JP3994665B2 (ko)
KR (1) KR100838350B1 (ko)
CN (1) CN1296529C (ko)
TW (1) TWI252264B (ko)
WO (1) WO2002053812A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014109453A1 (en) 2013-01-08 2014-07-17 Lg Siltron Inc. Silicon single crystal wafer, manufacturing method thereof and method of detecting defects
KR101525657B1 (ko) * 2013-01-08 2015-06-03 주식회사 엘지실트론 실리콘 단결정 웨이퍼 및 그 제조 방법

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7179330B2 (en) * 2002-04-24 2007-02-20 Shin-Etsu Handotai Co., Ltd. Method of manufacturing silicon single crystal, silicon single crystal and silicon wafer
JP4092946B2 (ja) 2002-05-09 2008-05-28 信越半導体株式会社 シリコン単結晶ウエーハ及びエピタキシャルウエーハ並びにシリコン単結晶の製造方法
JP2004153081A (ja) * 2002-10-31 2004-05-27 Shin Etsu Handotai Co Ltd Soiウエーハ及びsoiウエーハの製造方法
US7129123B2 (en) 2002-08-27 2006-10-31 Shin-Etsu Handotai Co., Ltd. SOI wafer and a method for producing an SOI wafer
JP4699675B2 (ja) * 2002-10-08 2011-06-15 信越半導体株式会社 アニールウェーハの製造方法
TW200428637A (en) 2003-01-23 2004-12-16 Shinetsu Handotai Kk SOI wafer and production method thereof
JP2004265904A (ja) * 2003-01-23 2004-09-24 Shin Etsu Handotai Co Ltd Soiウエーハ及びその製造方法
JP4854917B2 (ja) * 2003-03-18 2012-01-18 信越半導体株式会社 Soiウェーハ及びその製造方法
JP4151474B2 (ja) 2003-05-13 2008-09-17 信越半導体株式会社 単結晶の製造方法及び単結晶
JP4193610B2 (ja) * 2003-06-27 2008-12-10 信越半導体株式会社 単結晶の製造方法
JP2005015312A (ja) * 2003-06-27 2005-01-20 Shin Etsu Handotai Co Ltd 単結晶の製造方法及び単結晶
JP4407192B2 (ja) * 2003-07-29 2010-02-03 信越半導体株式会社 単結晶の製造方法
WO2005019506A1 (ja) * 2003-08-20 2005-03-03 Shin-Etsu Handotai Co., Ltd. 単結晶の製造方法及びシリコン単結晶ウエーハ
JP2005097049A (ja) * 2003-09-25 2005-04-14 Toshiba Corp シリコン単結晶の製造方法
CN100461349C (zh) * 2003-10-21 2009-02-11 株式会社上睦可 高电阻硅晶片的制造方法以及外延晶片及soi晶片的制造方法
JP4432458B2 (ja) * 2003-10-30 2010-03-17 信越半導体株式会社 単結晶の製造方法
JPWO2005073439A1 (ja) 2004-02-02 2007-09-13 信越半導体株式会社 シリコン単結晶及びシリコンウェーハ及びそれらの製造装置並びに製造方法
US20070098905A1 (en) * 2004-06-17 2007-05-03 Electricite De France Service National Method for preparing metal oxide layers
JP5183874B2 (ja) * 2004-12-28 2013-04-17 信越化学工業株式会社 Soiウエーハの製造方法
JP4631660B2 (ja) 2005-11-11 2011-02-16 トヨタ自動車株式会社 ブレーキ制御装置
JP5121139B2 (ja) * 2005-12-27 2013-01-16 ジルトロニック アクチエンゲゼルシャフト アニールウエハの製造方法
JP4805681B2 (ja) * 2006-01-12 2011-11-02 ジルトロニック アクチエンゲゼルシャフト エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法
WO2008146371A1 (ja) 2007-05-30 2008-12-04 Sumco Corporation シリコン単結晶引上装置
KR20090034534A (ko) 2007-10-04 2009-04-08 주식회사 실트론 극저결함 반도체 단결정의 제조방법 및 그 제조 장치
JP5151628B2 (ja) 2008-04-02 2013-02-27 信越半導体株式会社 シリコン単結晶ウエーハ、シリコン単結晶の製造方法および半導体デバイス
US8771415B2 (en) 2008-10-27 2014-07-08 Sumco Corporation Method of manufacturing silicon single crystal, silicon single crystal ingot, and silicon wafer
JP2012516572A (ja) * 2009-01-30 2012-07-19 エイエムジー・アイデアルキャスト・ソーラー・コーポレーション シード層及びシード層の製造方法
JP5993550B2 (ja) * 2011-03-08 2016-09-14 信越半導体株式会社 シリコン単結晶ウェーハの製造方法
JP5440564B2 (ja) * 2011-07-14 2014-03-12 信越半導体株式会社 結晶欠陥の検出方法
US9777394B2 (en) 2013-02-22 2017-10-03 Shin-Etsu Handotai Co., Ltd. Method of producing silicon single crystal ingot
JP6119680B2 (ja) 2014-06-25 2017-04-26 信越半導体株式会社 半導体基板の欠陥領域の評価方法
JP6402703B2 (ja) * 2015-11-17 2018-10-10 信越半導体株式会社 欠陥領域の判定方法
JP2018030765A (ja) * 2016-08-25 2018-03-01 信越半導体株式会社 シリコン単結晶ウェーハの製造方法、シリコンエピタキシャルウェーハの製造方法、シリコン単結晶ウェーハ及びシリコンエピタキシャルウェーハ
JP6536517B2 (ja) * 2016-09-07 2019-07-03 信越半導体株式会社 結晶欠陥評価方法
JP6627800B2 (ja) * 2017-02-21 2020-01-08 信越半導体株式会社 シリコン単結晶ウエハの欠陥領域判定方法
CN111074352A (zh) * 2019-12-19 2020-04-28 西安奕斯伟硅片技术有限公司 晶圆处理方法及装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11236293A (ja) * 1998-02-24 1999-08-31 Sumitomo Metal Ind Ltd 高品質シリコン単結晶ウェーハ

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3611973C2 (de) * 1986-04-09 1994-04-14 Rexroth Mannesmann Gmbh Nebenschlußventil
JPH06103714B2 (ja) 1990-11-22 1994-12-14 信越半導体株式会社 シリコン単結晶の電気特性検査方法
JP3085146B2 (ja) * 1995-05-31 2000-09-04 住友金属工業株式会社 シリコン単結晶ウェーハおよびその製造方法
CN100595351C (zh) * 1997-04-09 2010-03-24 Memc电子材料有限公司 低缺陷密度、自间隙原子为主的硅
JPH1179889A (ja) * 1997-07-09 1999-03-23 Shin Etsu Handotai Co Ltd 結晶欠陥が少ないシリコン単結晶の製造方法、製造装置並びにこの方法、装置で製造されたシリコン単結晶とシリコンウエーハ
US6514335B1 (en) * 1997-08-26 2003-02-04 Sumitomo Metal Industries, Ltd. High-quality silicon single crystal and method of producing the same
JP3747123B2 (ja) * 1997-11-21 2006-02-22 信越半導体株式会社 結晶欠陥の少ないシリコン単結晶の製造方法及びシリコン単結晶ウエーハ
US6077343A (en) * 1998-06-04 2000-06-20 Shin-Etsu Handotai Co., Ltd. Silicon single crystal wafer having few defects wherein nitrogen is doped and a method for producing it
JP3943717B2 (ja) * 1998-06-11 2007-07-11 信越半導体株式会社 シリコン単結晶ウエーハ及びその製造方法
JP3787472B2 (ja) * 1999-11-12 2006-06-21 信越半導体株式会社 シリコンウエーハおよびその製造方法ならびにシリコンウエーハの評価方法
DE60111071T2 (de) * 2000-11-03 2005-10-20 Memc Electronic Materials, Inc. Verfahren zur herstellung von silicium mit niedriger defektdichte

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11236293A (ja) * 1998-02-24 1999-08-31 Sumitomo Metal Ind Ltd 高品質シリコン単結晶ウェーハ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014109453A1 (en) 2013-01-08 2014-07-17 Lg Siltron Inc. Silicon single crystal wafer, manufacturing method thereof and method of detecting defects
KR101525657B1 (ko) * 2013-01-08 2015-06-03 주식회사 엘지실트론 실리콘 단결정 웨이퍼 및 그 제조 방법
US9406528B2 (en) 2013-01-08 2016-08-02 Lg Siltron Incorporated Silicon single crystal wafer, manufacturing method thereof and method of detecting defects
US9917022B2 (en) 2013-01-08 2018-03-13 Sk Siltron Co., Ltd. Silicon single crystal wafer, manufacturing method thereof and method of detecting defects

Also Published As

Publication number Publication date
CN1406292A (zh) 2003-03-26
WO2002053812A1 (fr) 2002-07-11
EP1347083A4 (en) 2008-04-16
KR20020081370A (ko) 2002-10-26
EP1347083B1 (en) 2013-09-18
JP3994665B2 (ja) 2007-10-24
CN1296529C (zh) 2007-01-24
EP1347083A1 (en) 2003-09-24
TWI252264B (en) 2006-04-01
US20030116082A1 (en) 2003-06-26
JP2002201093A (ja) 2002-07-16
US6913646B2 (en) 2005-07-05

Similar Documents

Publication Publication Date Title
KR100838350B1 (ko) 실리콘 단결정 웨이퍼 및 실리콘 단결정 제조방법
JP3943717B2 (ja) シリコン単結晶ウエーハ及びその製造方法
KR100788988B1 (ko) 에피텍셜 웨이퍼용 실리콘 단결정 웨이퍼, 에피텍셜웨이퍼 및 이들의 제조방법 그리고 평가방법
JP4699675B2 (ja) アニールウェーハの製造方法
JP4092946B2 (ja) シリコン単結晶ウエーハ及びエピタキシャルウエーハ並びにシリコン単結晶の製造方法
JP2000154093A (ja) 結晶欠陥の少ないシリコン単結晶ウエーハ及びその製造方法
JP5151628B2 (ja) シリコン単結晶ウエーハ、シリコン単結晶の製造方法および半導体デバイス
JP4218080B2 (ja) シリコン単結晶ウエーハ及びその製造方法
JP2003321297A (ja) シリコン単結晶の製造方法及びシリコン単結晶ウェーハ
JP4380162B2 (ja) Soiウエーハ及びその製造方法
JP2007142063A (ja) シリコン単結晶ウエーハ、これを用いたデバイスの製造方法、並びにそのシリコン単結晶ウエーハの製造方法及び評価方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130524

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150515

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160517

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170522

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180518

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190516

Year of fee payment: 12